CN100433079C - 有源矩阵面板 - Google Patents

有源矩阵面板 Download PDF

Info

Publication number
CN100433079C
CN100433079C CNB2005100067784A CN200510006778A CN100433079C CN 100433079 C CN100433079 C CN 100433079C CN B2005100067784 A CNB2005100067784 A CN B2005100067784A CN 200510006778 A CN200510006778 A CN 200510006778A CN 100433079 C CN100433079 C CN 100433079C
Authority
CN
China
Prior art keywords
mentioned
electrode
thin film
gate electrode
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100067784A
Other languages
English (en)
Other versions
CN1652167A (zh
Inventor
中村弥生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing Ltd
Thomson Licensing SAS
InterDigital CE Patent Holdings SAS
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1652167A publication Critical patent/CN1652167A/zh
Application granted granted Critical
Publication of CN100433079C publication Critical patent/CN100433079C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25H—WORKSHOP EQUIPMENT, e.g. FOR MARKING-OUT WORK; STORAGE MEANS FOR WORKSHOPS
    • B25H1/00—Work benches; Portable stands or supports for positioning portable tools or work to be operated on thereby
    • B25H1/14—Work benches; Portable stands or supports for positioning portable tools or work to be operated on thereby with provision for adjusting the bench top
    • B25H1/16—Work benches; Portable stands or supports for positioning portable tools or work to be operated on thereby with provision for adjusting the bench top in height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种有源矩阵面板，具备多条扫描线(2)、多条数据线(3)、分别连接到上述扫描线(2)和上述数据线(3)上的多个开关元件(4、5)；上述开关元件(4、5、44、45)分别具有：半导体薄膜(13、54)，栅极绝缘膜(14、53)和栅电极(15、16、51、52)。可以减小两个薄膜晶体管在横向所占的配置空间，随之，可以减小像素间距，或者增大开口率。

Description

有源矩阵面板
技术领域
本发明涉及有源矩阵面板。
背景技术
在液晶显示装置的有源矩阵面板中，有在设置为矩阵状的扫描线和数据线的各交点附近设置薄膜晶体管并将其连接到两条线上，并在各薄膜晶体管上连接像素电极的构造。在这种有源矩阵面板中，为了不降低薄膜晶体管的开电流而大幅度减少关电流，如特开昭58-171860号公报(图6(a))中所图示那样，例如，有在横向将两个薄膜晶体管串联设置在呈矩阵状设置的扫描线和数据线的各交点附近的构造。
但是，上述现有的有源矩阵面板中，由于只在横向将两个薄膜晶体管串联设置在呈矩阵状设置的扫描线和数据线的各交点附近，所以，两个薄膜晶体管在横向所占的配置空间变大，进而成为减小像素间距时的障碍，或者会有开口率变小的问题。
发明内容
因此，本发明的目的是提供一种可以减小两个薄膜晶体管在横向所占的配置空间的有源矩阵面板。
本发明是为达成上述目的而作出的，提供一种有源矩阵面板，其特征在于：具备多条扫描线(2)、多条数据线(3)、分别连接到上述扫描线(2)和上述数据线(3)上的多个开关元件(4、5)；
上述开关元件(4、5、44、45)分别具有：半导体薄膜(13、54)，具有：在弯折部被弯折的共用的源漏极区域(13a)、在上述源漏极区域(13a)的一端侧及另一端侧形成的一个及另一个沟道区域(13b)、邻接于上述一个沟道区域(13b)而形成的源极区域(13d)、以及邻接于上述另一个沟道区域(13b)而形成的漏极区域(13d)；栅极绝缘膜(14、53)，配置在该半导体薄膜(13、54)一个表面侧；栅电极(15、16、51、52)，配置在对应于上述一个及另一个沟道区域(13b)的上述栅极绝缘膜(14、53)上的区域内。
根据本发明，串联设置的两个薄膜晶体管具有：在连接部弯折的源漏极区域的两侧形成的沟道区域；具有邻接于各沟道区域而形成的源漏极区域的半导体薄膜；在该半导体薄膜的一个表面上形成的栅极绝缘膜；和在对应于上述半导体薄膜的两个沟道区域的上述栅极绝缘膜上形成的一个栅电极；因此，和将两个薄膜晶体管在横向串联设置的情况相比，可以减小两个薄膜晶体管在横向所占的配置空间，随之，可以减小像素间距，或者增大开口率。
附图说明
图1是表示作为本发明第1实施方式的液晶显示装置的有源矩阵面板主要部分的透视俯视图；
图2A是沿图1的IIA-IIA线的剖视图；
图2B是沿图1的IIB-IIB线的剖视图；
图3A～图3C是用于说明图1所示薄膜晶体管部分的俯视图；
图4是表示制造图1、图2A、图2B所示的有源矩阵面板时，最初工序的剖视图；
图5是表示继图4之后的工序的剖视图；
图6是表示继图5之后的工序的剖视图；
图7是表示继图6之后的工序的剖视图；
图8是表示继图7之后的工序的剖视图；
图9是表示作为本发明第2实施方式的液晶显示装置的有源矩阵面板主要部分的透视俯视图；
图10A是沿图9的XA-XA线的剖视图；
图10B是沿图9的XB-XB线的剖视图；
图11是表示作为本发明第3实施方式的液晶显示装置的有源矩阵面板主要部分的透视俯视图；
图12A是沿图11的XIIA-XIIA线的剖视图；
图12B是沿图11的XIIB-XIIB线的剖视图；
图13是表示制造图11、图12A、图12B所示的有源矩阵面板时，最初工序的剖视图；
图14是表示继图13之后的工序的剖视图；
图15是表示继图14之后的工序的剖视图；
图16是表示继图15之后的工序的剖视图。
具体实施方式
(第1实施方式)
图1表示作为本发明第1实施方式的液晶显示装置的有源矩阵面板的主要部分的透视俯视图。该有源矩阵面板具有玻璃基板1。在玻璃基板1的上表面一侧呈矩阵状地设置有扫描线2和数据线3，在其各交点附近设置有串联连接的两个薄膜晶体管(开关元件)4、5、像素电极6以及辅助电容电极7。这里，为了使图1明确，在各像素电极6的边缘部分标上了倾斜的短实线的阴影线。
像素电极6的左右两侧的边缘部分和设置在其左右两侧的数据线3重合。在图1中，辅助电容电极7具有：和扫描线2平行设置的直线状的电极部7a，和左侧的数据线3平行设置的长方形的电极部7b，以及和右侧的数据线3平行设置的长方形的电极部7c。
这时，电极部7a的上半部分和像素电极6的下边部分重合。电极部7b和该像素的像素电极6的左边缘部分以及和该像素邻接的左侧的像素的像素电极6的右边缘部分重合，并且，和在该像素的像素电极6和与该像素邻接的左侧的像素的像素电极6之间与上述像素电极6的边缘部分重合配置的数据线3重合。
电极部7c和该像素的像素电极6的右边缘部分以及和该像素邻接的右侧的像素的像素电极6的左边缘部分重合，并且，和在该像素的像素电极6和与该像素邻接的右侧的像素的像素电极6之间与上述像素电极6的边缘部分重合配置的数据线3重合。
另外，电极部7b、7c在厚度方向上，即在图1中的和纸面垂直的方向上，设置在像素电极6和数据线3之间(参照图2B)，对此在后面会进行说明。此外，电极部7b、7c的宽度(和扫描线2平行的方向上的长度)在比数据线3的宽度大一些。这是因为：即使在电极部7b、7c形成时，有和扫描线2平行的方向上的错位，也可以由电极部7b、7c可靠地覆盖数据线3，使数据线3和像素电极6不会直接面对。
接着，就该有源矩阵面板的具体结构进行说明。图2A表示沿图1的IIA-IIA线的剖视图，图2B表示沿图1的IIB-IIB线的剖视图。在玻璃基板1的上表面上设有第1及第2底层绝缘膜11、12。在第2底层绝缘膜12的上表面的规定部位设有多晶硅等的半导体薄膜13。
如图3A所示，半导体薄膜13的平面形状为在大致中央部弯折成直角的大致L字型形状，其包含弯折部的附近为n型低掺杂浓度区域13a，其两侧为由本征区域构成的沟道沟道区域13b，各沟道区域13b的另一端侧为n型低掺杂浓度区域13c(多个)，各n型低掺杂浓度区域13c的另一端侧为n型高掺杂浓度区域13d(多个)。
上述中，半导体薄膜13的一端侧的n型高掺杂浓度区域(单个)13d是一个薄膜晶体管的源漏极区域，另一端侧的n型高掺杂浓度区域(单个)13d是另一个薄膜晶体管的源漏极区域，n型低掺杂浓度区域(单个)13a是两个薄膜晶体管的共用的源漏极区域。
在包含半导体薄膜13的第2底层绝缘膜12的上表面上设有栅极绝缘膜14。在半导体薄膜13的两个沟道区域13b上的栅极绝缘膜14的上表面上设有栅电极15、16。这时，如图3B所示，栅电极15和16呈岛状一体形成，其平面形状为在大致中央部弯折成直角的大致L字型形状，一侧的栅电极15和数据线3平行地延伸，而另一侧的栅电极16在和一侧的栅电极15正交的方向上延伸。这里，所谓岛状是与其他要素物理地分开的意思，以下以同样的定义进行使用。
在栅极绝缘膜14上表面的规定部位上，也如图3B所示，设置有数据线3。由数据线3的一部分构成的漏电极3a，经由设置在栅极绝缘膜14上的接触孔17，连接到半导体薄膜13的一个n型高掺杂浓度区域13d上。
在栅电极15、16、数据线3以及栅极绝缘膜14的上面设有层间绝缘膜18。在层间绝缘膜18的上表面的规定部位，如图3C所示，呈岛状地设有源电极19。源电极19经由设置在层间绝缘膜18及栅极绝缘膜14上的接触孔20，连接到半导体薄膜13的另一个n型高掺杂浓度区域13d上。
在层间绝缘膜18的上表面上，如图3C所示，设有扫描线2。扫描线2经由设置在层间绝缘膜18上的接触孔21，连接到栅电极15、16上。这时，如图1所示，栅电极16设置在和扫描线2重合的位置上，栅电极15在和该扫描线2垂直的方向上从扫描线2向和该像素的像素电极6相反一侧延伸。
在层间绝缘膜18上表面的其他部位上设有辅助电容电极7。这时，如图1所示，辅助电容电极7的电极部7b、7c设置在数据线3上的层间绝缘膜18上。在辅助电容电极7、源电极19以及层间绝缘膜18的上表面上设有保护膜22。在保护膜22的上表面上设置像素电极6。像素电极6经由设置在保护膜22上的接触孔23连接到源电极19上。
这里，具有一侧的栅电极15的薄膜晶体管4和具有另一侧的栅电极16的薄膜晶体管5，共用半导体薄膜13的大致中央部的n型低掺杂浓度区域13a来作为源漏极区域，并经由该共用的n型低掺杂浓度区域13a而串联。此外，该串联的薄膜晶体管4、5具有连接到半导体薄膜13的一个n型高掺杂浓度区域13d上的一个漏电极3a，以及连接到半导体薄膜13的另一个n型高掺杂浓度区域13d上的一个源电极19。
另外，上述中，是在像素电极6和数据线3之间形成了比数据线3宽的辅助电容电极7的结构，这是因为，如果将像素电极和数据线重合设置，则在两者之间会形成耦合电容，产生被称为垂直串扰的显示拖尾现象，因此，通过设置作为其间的共用电位(接地电位)的辅助电容电极，可以达到防止耦合电容的产生的效果。这里，由于辅助电容电极7比数据线3宽，所以即使在辅助电容电极7和辅助线3的对位产生偏移的情况下，也可以可靠地防止两者产生耦合电容。
接着，就上述结构的有源矩阵面板的制造方法的一例进行说明。首先，如图4所示，在玻璃基板1的上表面上，通过等离子CVD法(等离子化学气相沉积法)使由氮化硅构成的第1底层绝缘膜11、由氧化硅构成的第2底层绝缘膜12以及非结晶硅薄膜31连续成膜。接着，通过照射准分子激光，将非结晶硅薄膜31多晶化，从而成为由多晶硅构成的半导体薄膜32。
接着，如图5所示，在半导体薄膜32的上表面上形成抗蚀图案33，该抗蚀图案33在对应图2所示的半导体薄膜13的n型高掺杂浓度区域13d形成区域的部分上具有开口部33a。接着，以抗蚀图案33为掩模，以高浓度将n型杂质注入到半导体薄膜32中。接着，将抗蚀图案33剥离。
接着，如图6所示，通过使半导体薄膜32形成图案，在第2底层绝缘膜12的上表面的规定部位形成半导体薄膜13。在该状态下，半导体薄膜13的两端部成为n型高掺杂浓度区域13d。接着，在包含半导体薄膜13的底层绝缘膜12的上表面上，通过等离子CVD法形成由氧化硅构成的栅极绝缘膜14。接着，在半导体薄膜13的一个n型高掺杂浓度区域13d上的栅极绝缘膜14上形成接触孔17。
接着，在栅极绝缘膜14的上表面上，通过溅射法形成由Al等构成的金属膜，并通过光刻技术形成图案，从而形成图3B所示的大致L字型的栅电极15、16，并且形成数据线3。在该状态下，由数据线3的一部分构成的漏电极3a经由接触孔17连接到半导体薄膜13的一个n型高掺杂浓度区域13d上。
接着，如图7所示，以栅电极15、16为掩模，以低浓度注入n型杂质。于是，半导体薄膜13的两个栅电极15、16之间的区域为n型低掺杂浓度区域13a，栅电极15、16下的区域为由本征区域构成的沟道区域13b，沟道区域13b的两侧为n型低掺杂浓度区域13c，n型低掺杂浓度区域13c的两侧为n型高掺杂浓度区域13d。接着，在氮气氛围内在500℃左右的温度下进行1小时左右的退火处理，以进行注入杂质的活性化。
接着，如图8所示，在栅电极15、16、数据线3以及栅极绝缘膜14的上表面上通过等离子CVD法形成由氮化硅构成的层间绝缘膜18。接着，在半导体薄膜13的另一个n型高掺杂浓度区域13d上的层间绝缘膜18及栅极绝缘膜14上形成接触孔20。
接着，在层间绝缘膜18的上表面上通过溅射法按顺序连续形成Al膜及ITO接触用Cr膜(或Mo膜)，通过使这些Al膜及Cr膜(或Mo膜)形成图案，形成扫描线2、源电极19以及辅助电容电极7。在该状态下，源电极19经由接触孔20连接到半导体薄膜13的另一个n型高掺杂浓度区域13d上。
接着，如图2所示，在源电极19及层间绝缘膜18的上表面上，通过等离子CVD法形成由氮化硅构成的保护膜22。接着，在源电极19上的保护膜22上形成接触孔23。接着，在保护膜22的上表面上，通过溅射法形成ITO膜，通过使该ITO膜形成图案，形成像素电极6，该像素电极6经由接触孔23连接到源电极19上。这样，可以得到如图1及图2所示的有源矩阵面板。
在这样得到的有源矩阵面板中，串联设置的两个薄膜晶体管4、5的各栅电极15、16是通过大致L字型的的一侧的栅电极和另一侧的栅电极形成的，因此，与两个薄膜晶体管4、5只在横向串联设置的情况相比，可以减小两个薄膜晶体管4、5在横向所占的配置空间，随之，可以减小像素间距，或者增大开口率。
另外，在具有这样得到的有源矩阵面板的液晶显示装置中，在像素电极6的边缘部分和数据线3之间，设置有比数据线3宽的辅助电容电极7的电极部7b、7c，因此，通过该电极部7b、7c，可以可靠地防止像素电极6的边缘部分和数据线3之间产生耦合电容，从而，可以不产生垂直串扰，并且可以提高显示特性。
(第2实施方式)
图9表示作为本发明第2实施方式的液晶显示装置的有源矩阵面板主要部分的透视俯视图，图10A是沿图9的XA-XA线的剖视图，图10B是沿图9的XB-XB线的剖视图。另外，这里为了使图9明确，各像素电极6的边缘部分标上了倾斜的短实线的阴影线。
接着，就该有源矩阵面板中和图1及图2所示情况的不同点进行说明。一个不同点是：省略了层间绝缘膜18，在包含有半导体薄膜13一个n型高掺杂浓度区域13d上表面的第2底层绝缘膜12的上表面上，形成兼用作漏电极3a的数据线3，在半导体薄膜13的另一个n型高掺杂浓度区域(单个)13d的上表面及n型高掺杂浓度区域13d附近的第2底层绝缘膜12的上表面上形成岛状的源电极19，将在保护膜22的上表面上所形成的像素电极6经由形成在保护膜22及栅极绝缘膜14上的接触孔23连接到源电极19上。
另一个不同点是：在栅极绝缘膜14的上表面的规定部位形成兼用作栅电极16的扫描线2，并由从扫描线2的规定部位垂直延伸出的部分形成一个栅电极15。从而，这里栅电极15、16由大致L字型的栅电极的一侧的栅电极和另一侧的栅电极构成。
(第3实施方式)
在上述各实施方式中，对将本发明应用于适合作具有由多晶硅构成的半导体薄膜晶体管的有源矩阵面板的共平面型的情况进行了说明，但是，本发明并不仅限于此，还可以应用于适合作具有由非晶硅构成的半导体薄膜晶体管的有源矩阵面板的逆向交错型。
图11表示作为本发明第3实施方式的液晶显示装置的有源矩阵面板要部的透视俯视图。该有源矩阵面板具有玻璃基板41。在玻璃基板41的上表面一侧，呈矩阵状地设置有扫描线42和数据线43，其各交点附近设置有串联连接的两个薄膜晶体管44、45、像素电极46以及辅助电容电极47。这里，为了使图11明确，各像素电极46的边缘部分标上了倾斜的短实线的阴影线。
像素电极46的左右两侧的边缘部分和配置在其左右两侧的数据线43重合。在图11中，辅助电容电极47具有：和扫描线42平行配置的直线状的电极部47a，和左侧的数据线43平行配置的长方形的电极部47b，以及和右侧的数据线43平行配置的长方形的电极部47c。这时，电极部47a和像素电极46的下边部分重合。电极部47b、47c和在左右方向上相邻的像素电极46的相对置的边缘部分以及配置在其间的数据线43重合。
另外，电极部47b、47c在厚度方向上，即在图11中的和纸面垂直的方向上，配置在像素电极46和数据线43之间(参照图12A)，对此在下面进行说明。此外，电极部47b、47c的宽度(和扫描线42平行的方向上的长度)在比数据线43的宽度大一些。这是因为：即使在电极部47b、47c形成时有和扫描线42平行的方向上的错位，也可以通过电极部47b、47c可靠覆盖数据线43，使数据线43和像素电极46不会直接面对。
接着，就该有源矩阵面板的具体结构进行说明。图12A是沿图11的XIIA-XIIA线的剖视图，图12B是沿图11的XIIB-XIIB线的剖视图。在玻璃基板41的上表面的规定部位设置有兼用作另一个栅电极52的扫描线42，并且一个栅电极51从扫描线42的规定处垂直延伸出来。从而，这里栅电极51、52也是由大致L字型形状的栅电极的一侧的栅电极和另一侧的栅电极构成的。
在包含栅电极51、52及扫描线42的玻璃基板41的上表面上设有栅极绝缘膜53。在栅电极51、52上的栅极绝缘膜53的上表面的规定部位设有本征非结晶硅薄膜(半导体薄膜)54。在栅电极51、52上的本征非结晶硅薄膜54的上表面上，设有沟道保护膜55、56。
在沟道保护膜55、56的上表面两侧、它们之间以及它们两侧的本征非结晶硅薄膜54的上表面上，设有由n型非结晶硅构成的接触层57、58、59。在接触层57、58、59的上表面上，设有漏电极60、共用的源漏电极61及源电极62。
这里，具有一侧的栅电极51的薄膜晶体管44和具有另一侧的栅电极52的薄膜晶体管45，共同具有共用的源漏电极61、设置在源漏电极61之下的接触层58、及设置在接触层58之下的半导体薄膜54，并经由该共同具有的部分串联。此外，该串联的薄膜晶体管44、45具有一个漏电极60和一个源电极62。
在栅极绝缘膜53的上表面上设置有数据线43。这时，数据线43是半导体薄膜43a、n型非结晶硅层43b及金属层43c的三层结构。即，数据线43也具有和薄膜晶体管44、45相同的结构，即，具有层叠了漏电极60、设置在漏电极60之下的接触层57及设置在接触层57之下的半导体薄膜54的三层结构。
在包含薄膜晶体管44、45及数据线43的栅极绝缘膜53的上表面上，设有层间绝缘膜63。在层间绝缘膜63的上表面上设有辅助电容电极47。在辅助电容电极47及层间绝缘膜63的上表面上设有保护膜64。在保护膜64的上表面上设有像素电极46。像素电极46经由设置在保护膜64及层间绝缘膜63上的接触孔65连接到源电极62上。
接着，就上述结构的有源矩阵面板的制造方法的一例进行说明。首先，如图13所示，在玻璃基板41的上表面上通过溅射法形成由Cr等构成的金属膜，通过使该金属膜形成图案，形成包含栅电极51、52的扫描线42。
接着，在包含栅电极51、52及扫描线42的玻璃基板41的上表面上，通过等离子CVD法形成由氮化硅构成的栅极绝缘膜53、由本征非结晶硅构成的半导体薄膜71及氮化硅层72连续成膜，通过使氮化硅层72形成图案，形成沟道保护膜55、56。
接着，如图14所示，在包含沟道保护膜55、56的半导体薄膜71的上表面上，通过等离子CVD法形成由n型非晶硅构成的高掺杂浓度半导体薄膜73。接着，在高掺杂浓度半导体薄膜73的上表面上，通过溅射法形成由Cr等构成的金属层74。
接着，通过使金属层74、高掺杂浓度半导体薄膜73及半导体薄膜71连续形成图案，如图15所示，在薄膜晶体管44、45形成区域内，形成漏电极60、共用的源漏电极61、源电极62、接触层57、58、59及本征半导体薄膜54。另外，这时，同时在数据线43形成区域内形成由金属层43c、高掺杂浓度半导体薄膜43b及本征半导体薄膜43a构成的三层结构的数据线43。
接着，如图16所示，在薄膜晶体管44、45、数据线43及栅极绝缘膜53的上表面上，通过等离子CVD法形成由氮化硅构成的层间绝缘膜63。接着，在层间绝缘膜63上表面的规定部位通过溅射法形成由Cr等构成的金属膜，通过使该金属膜形成图案，形成辅助电容电极47。
接着，如图12所示，在辅助电容电极47及层间绝缘膜63的上表面上，通过等离子CVD法形成由氮化硅构成的保护膜64。接着，在源电极62上的保护膜64上形成接触孔65。接着，在保护膜64的上表面的规定部位通过溅射法形成ITO膜，通过使该ITO膜形成图案，形成像素电极46，使该像素电极46经由接触孔65连接到源电极62上。这样，可以得到如图11及图12所示的有源矩阵面板。
另外，在上述实施方式中，对将有源矩阵面板应用于液晶显示装置中的情况进行了说明，但是，本发明也可以应用于有机EL等其他显示装置、或者光敏器件等之中。另外，虽然平面形状形成为L字型的半导体薄膜，在其包括中央部的附近仅形成了低掺杂浓度区域，但是，也可以在低掺杂浓度区域的中央部形成高掺杂浓度区域。
此外，虽然半导体薄膜在大致中心部位具有弯折成直角的大致L字型形状的弯折部，但是，弯折部并不一定需要弯折成直角，也可以是锐角或者钝角，或者圆弧形状。另外，虽然栅电极是将各半导体薄膜的沟道区域直角地横切的L字型，但是，弯折部也可以是锐角或者钝角，或者圆弧形状，只要在弯折部将把各半导体薄膜的沟道区域直角地横切的两个栅电极连接起来即可。另外，覆盖在两个沟道区域上的形状，也可以不具有弯折部，也可以是覆盖整个半导体薄膜形成区域的方形状或者其他形状。并且，以上设薄膜晶体管为具有n型掺杂区域的薄膜晶体管，但是，也可以适用于具有p型掺杂区域的p型薄膜晶体管。

Claims (5)

1.一种有源矩阵面板，其特征在于，具备：
多条扫描线(2)；
多条数据线(3)；
多个开关元件(4、5)，分别连接到上述扫描线(2)和上述数据线(3)上；
层间绝缘膜(18)，设置在栅电极(15、16)和上述扫描线(2)之间，并具有接触孔(20、21)；
保护膜(22)，形成在上述层间绝缘膜(18)上并具有接触孔(23)；
像素电极(6)，形成在上述保护膜(22)上，并经由上述接触孔(20)和上述接触孔(23)与上述半导体薄膜(13)的漏极区域(13d)连接；和
辅助电容电极(7)，形成在上述层间绝缘膜(18)上，经由上述保护膜(22)与上述像素电极(6)的周缘部重合；
上述开关元件(4、5)分别具有：
半导体薄膜(13)，该半导体薄膜(13)具有：具备弯折部的共用的源漏极区域(13a)；在上述源漏极区域(13a)的一端侧及另一端侧形成的一个及另一个沟道区域(13b)；邻接上述一个沟道区域(13b)形成的、连接到上述数据线(3)上的源极区域(13d)；以及邻接上述另一个沟道区域(13b)形成的、连接到上述数据线(3)上的漏极区域(13d)；
栅极绝缘膜(14)，配置在该半导体薄膜(13)一个表面侧；
栅电极(15、16)，配置在对应于上述一个及另一个沟道区域(13b)的上述栅极绝缘膜(14)上的区域内，并连接到上述扫描线(2)上；
上述扫描线(2)设置在上述层间绝缘膜(18)上；上述一侧的栅电极(16)设置在与上述扫描线(2)重合的位置；上述扫描线(2)经由上述层间绝缘膜(18)的上述接触孔(21)与上述一侧的栅电极(16)连接，上述各数据线(3)设置在上述栅极绝缘膜上，经由上述层间绝缘膜(18)与上述辅助电容电极(7)重合。
2.如权利要求1所述的有源矩阵面板，其特征在于：
上述栅电极(15、16)具有将上述一个沟道区域(13b)直角地横切的一侧的栅电极(16)、和将上述另一个沟道区域(13b)直角地横切的另一侧的栅电极(15)，并且，上述一侧的栅电极(16)和另一侧的栅电极(15)一体地形成。
3.如权利要求1所述的有源矩阵面板，其特征在于：
上述半导体薄膜(13)的漏极区域(13d)配置在和上述数据线(3)重合的位置上，在上述漏极区域(13d)上设有由上述数据线(3)的一部分构成的漏极电极(3a)。
4.如权利要求1所述的有源矩阵面板，其特征在于：
上述扫描线(2)配置在比上述半导体薄膜(13)的弯折部更靠近上述源极区域(13d)一侧，上述另一侧的栅电极(15)配置为从上述扫描线(2)向和上述源极区域(13d)相反一侧延伸。
5.如权利要求1所述的有源矩阵面板，其特征在于：
上述辅助电容电极(7)形成为比上述数据线(3)宽。
CNB2005100067784A 2004-02-04 2005-02-04 有源矩阵面板 Active CN100433079C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004027801A JP2005223047A (ja) 2004-02-04 2004-02-04 アクティブマトリクスパネル
JP027801/2004 2004-02-04

Publications (2)

Publication Number Publication Date
CN1652167A CN1652167A (zh) 2005-08-10
CN100433079C true CN100433079C (zh) 2008-11-12

Family

ID=34805894

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100067784A Active CN100433079C (zh) 2004-02-04 2005-02-04 有源矩阵面板

Country Status (5)

Country Link
US (1) US7253460B2 (zh)
JP (1) JP2005223047A (zh)
KR (1) KR100637318B1 (zh)
CN (1) CN100433079C (zh)
TW (1) TWI285959B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107038987A (zh) * 2017-05-23 2017-08-11 上海和辉光电有限公司 一种共栅晶体管、像素电路、驱动方法及显示器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076852A (ja) * 2007-08-31 2009-04-09 Seiko Epson Corp 薄膜素子、薄膜素子の製造方法、及び表示装置
KR101427581B1 (ko) 2007-11-09 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2009231643A (ja) * 2008-03-24 2009-10-08 Casio Comput Co Ltd 光感知素子及びフォトセンサ並びに表示装置
CN102709240B (zh) * 2012-05-04 2014-11-26 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
JP2014165310A (ja) * 2013-02-25 2014-09-08 Japan Display Inc 表示装置
GB2519084A (en) * 2013-10-08 2015-04-15 Plastic Logic Ltd Transistor addressing
CN104282696B (zh) * 2014-10-22 2018-07-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN108461493A (zh) 2018-01-05 2018-08-28 上海和辉光电有限公司 一种共栅晶体管、像素电路、像素结构及显示面板
CN109003892B (zh) * 2018-07-24 2020-07-31 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管的制作方法及薄膜晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236780A (ja) * 1995-01-03 1996-09-13 Xerox Corp 製 品
JPH08306931A (ja) * 1995-01-03 1996-11-22 Xerox Corp 連続的にドーピングされたチャネル内領域を有するマルチチャネル構造を備えるアレイの形成
CN1138181A (zh) * 1995-02-15 1996-12-18 株式会社半导体能源研究所 有源矩阵显示装置
JP2001308336A (ja) * 2000-04-24 2001-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタ基板およびその検査方法
CN1338658A (zh) * 2000-08-10 2002-03-06 索尼株式会社 薄膜半导体器件与液晶显示单元及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171860A (ja) 1982-04-01 1983-10-08 Seiko Epson Corp 薄膜トランジスタ
US5412493A (en) 1992-09-25 1995-05-02 Sony Corporation Liquid crystal display device having LDD structure type thin film transistors connected in series
IL103566A (en) * 1992-10-27 1995-06-29 Quick Tech Ltd Active matrix of a display panel
CN1161646C (zh) * 1994-06-02 2004-08-11 株式会社半导体能源研究所 有源矩阵显示器和电光元件
JP3701832B2 (ja) * 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236780A (ja) * 1995-01-03 1996-09-13 Xerox Corp 製 品
JPH08306931A (ja) * 1995-01-03 1996-11-22 Xerox Corp 連続的にドーピングされたチャネル内領域を有するマルチチャネル構造を備えるアレイの形成
CN1138181A (zh) * 1995-02-15 1996-12-18 株式会社半导体能源研究所 有源矩阵显示装置
JP2001308336A (ja) * 2000-04-24 2001-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタ基板およびその検査方法
CN1338658A (zh) * 2000-08-10 2002-03-06 索尼株式会社 薄膜半导体器件与液晶显示单元及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107038987A (zh) * 2017-05-23 2017-08-11 上海和辉光电有限公司 一种共栅晶体管、像素电路、驱动方法及显示器
US11043160B2 (en) 2017-05-23 2021-06-22 Everdisplay Optronics (Shanghai) Co., Ltd. Common-gate transistor, pixel circuit, driving method and display

Also Published As

Publication number Publication date
JP2005223047A (ja) 2005-08-18
US7253460B2 (en) 2007-08-07
KR20060041617A (ko) 2006-05-12
CN1652167A (zh) 2005-08-10
US20050167662A1 (en) 2005-08-04
TW200536126A (en) 2005-11-01
TWI285959B (en) 2007-08-21
KR100637318B1 (ko) 2006-10-23

Similar Documents

Publication Publication Date Title
CN100433079C (zh) 有源矩阵面板
US7102164B2 (en) Semiconductor device having a conductive layer with a light shielding part
CN103730508B (zh) 显示面板的垂直式薄膜晶体管结构及其制作方法
US7759178B2 (en) Thin film transistor substrate and fabrication thereof
US6320221B1 (en) TFT-LCD having a vertical thin film transistor
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP4947510B2 (ja) アクティブマトリクス型表示装置及びその製造方法
KR20010050055A (ko) 박막트랜지스터 및 그 제조방법과 그것을 구비한액정표시장치
EP0315319B1 (en) Liquid crystal display device
KR20070072207A (ko) 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법
CN110908199A (zh) 阵列基板及液晶显示面板
EP0683525A1 (en) Thin-film transistor array for display
CN110649101B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
JP4367566B2 (ja) アクティブマトリクスパネル
JP2005175381A (ja) 半導体素子、アレイ基板およびその製造方法
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
KR100777850B1 (ko) 어레이 기판 및 평면 표시 장치
US8441016B2 (en) Thin-film transistor, display device, and manufacturing method for thin-film transistors
JP4381063B2 (ja) アレイ基板および平面表示装置
JP5518382B2 (ja) 液晶表示装置
KR20070072208A (ko) 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법
JP2001358212A (ja) 電極基板の製造方法、並びにこの製造方法により製造された電極基板、これを用いた液晶装置
CN107357104B (zh) Ltps阵列基板及液晶显示面板
CN102263101B (zh) 模拟缓冲电路
KR100903791B1 (ko) 표시 장치와 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210308

Address after: Paris France

Patentee after: Interactive digital CE patent holding Co.

Address before: Icelemulino, France

Patentee before: THOMSON LICENSING

Effective date of registration: 20210308

Address after: Icelemulino, France

Patentee after: THOMSON LICENSING

Address before: American New Jersey

Patentee before: Thomson licensing Ltd.

Effective date of registration: 20210308

Address after: American New Jersey

Patentee after: Thomson licensing Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right