JP2005223047A - アクティブマトリクスパネル - Google Patents

アクティブマトリクスパネル Download PDF

Info

Publication number
JP2005223047A
JP2005223047A JP2004027801A JP2004027801A JP2005223047A JP 2005223047 A JP2005223047 A JP 2005223047A JP 2004027801 A JP2004027801 A JP 2004027801A JP 2004027801 A JP2004027801 A JP 2004027801A JP 2005223047 A JP2005223047 A JP 2005223047A
Authority
JP
Japan
Prior art keywords
electrode
active matrix
thin film
insulating film
matrix panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004027801A
Other languages
English (en)
Inventor
Yayoi Nakamura
やよい 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004027801A priority Critical patent/JP2005223047A/ja
Priority to US11/049,147 priority patent/US7253460B2/en
Priority to TW094103312A priority patent/TWI285959B/zh
Priority to KR1020050009796A priority patent/KR100637318B1/ko
Priority to CNB2005100067784A priority patent/CN100433079C/zh
Publication of JP2005223047A publication Critical patent/JP2005223047A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25H—WORKSHOP EQUIPMENT, e.g. FOR MARKING-OUT WORK; STORAGE MEANS FOR WORKSHOPS
    • B25H1/00—Work benches; Portable stands or supports for positioning portable tools or work to be operated on thereby
    • B25H1/14—Work benches; Portable stands or supports for positioning portable tools or work to be operated on thereby with provision for adjusting the bench top
    • B25H1/16—Work benches; Portable stands or supports for positioning portable tools or work to be operated on thereby with provision for adjusting the bench top in height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】 液晶表示装置におけるアクティブマトリクスパネルにおいて、直列接続された２つの薄膜トランジスタの横方向に占める配置スペースを小さくする。
【解決手段】 直列接続されて設けられた２つの薄膜トランジスタ４、５の各ゲート電極１５、１６は、ほぼＬ字形状のゲート電極の一方側のゲート電極と他方側のゲート電極とによって形成されている。これにより、２つの薄膜トランジスタ４、５を横方向にただ単に直列接続させて設ける場合と比較して、２つの薄膜トランジスタ４、５の横方向に占める配置スペースを小さくすることができる。
【選択図】 図１

Description

この発明はアクティブマトリクスパネルに関する。
例えば、液晶表示装置におけるアクティブマトリクスパネルには、マトリクス状に設けられた走査ラインとデータラインとの各交点近傍に薄膜トランジスタを両ラインに接続させて設け、各薄膜トランジスタに画素電極を接続させたものがある。このようなアクティブマトリクスパネルにおいて、薄膜トランジスタのオン電流を低下させることなく、オフ電流を大幅に減少させるために、マトリクス状に設けられた走査ラインとデータラインとの各交点近傍に２つの薄膜トランジスタを横方向に直列接続させて設けたものがある（例えば、特許文献１参照）。
特開昭５８−１７１８６０号公報（第６図（ａ））
ところで、上記従来のアクティブマトリクスパネルでは、マトリクス状に設けられた走査ラインとデータラインとの各交点近傍に２つの薄膜トランジスタを横方向にただ単に直列接続させて設けているので、２つの薄膜トランジスタの横方向に占める配置スペースが大きくなり、ひいては、画素ピッチを小さくする場合の支障となり、あるいは、開口率が小さくなってしまうという問題があった。
そこで、この発明は、２つの薄膜トランジスタの横方向に占める配置スペースを小さくすることができるアクティブマトリクスパネルを提供することを目的とする。
この発明は、上記目的を達成するため、マトリクス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に接続部において直列に接続されて設けられた２つの薄膜トランジスタとを備え、前記２つの薄膜トランジスタは、接続部において屈曲されたソース・ドレイン領域と、該ソース・ドレイン領域の両側に形成されたチャネル領域と、各チャネル領域に隣接して形成されたソース・ドレイン領域を有する半導体薄膜と、該半導体薄膜の一面上に形成されたゲート絶縁膜と、前記半導体薄膜の２つのチャネル領域上に対応する前記ゲート絶縁膜上に形成された１つのゲート電極と、を具備することを特徴とするものである。
この発明によれば、直列接続されて設けられた２つの薄膜トランジスタは、接続部において屈曲されたソース・ドレイン領域の両側に形成されたチャネル領域と、各チャネル領域に隣接して形成されたソース・ドレイン領域を有する半導体薄膜の２つのチャネル領域上に対応するゲート絶縁膜上に形成された１つのゲート電極を有するものであるので、２つの薄膜トランジスタを横方向にただ単に直列接続させて設ける場合と比較して、２つの薄膜トランジスタの横方向に占める配置スペースを小さくすることができ、ひいては、画素ピッチを小さくすることが可能となり、あるいは、開口率を大きくすることが可能となる。
（第１実施形態）
図１はこの発明の第１実施形態としての液晶表示装置におけるアクティブマトリクスパネルの要部の透過平面図を示す。このアクティブマトリクスパネルはガラス基板１を備えている。ガラス基板１の上面側には走査ライン２およびデータライン３がマトリクス状に設けられ、その各交点近傍には直列接続された２つの薄膜トランジスタ４、５、画素電極６および補助容量電極７が設けられている。ここで、図１を明確にする目的で、各画素電極６の縁部に斜めの短い実線のハッチングが記入されている。
画素電極６の左右両側の縁部は、その左右両側に配置されたデータライン３に重ね合わされている。補助容量電極７は、図１において、走査ライン２と平行に配置された直線状の電極部７ａと、左側のデータライン３と平行に配置された短冊形状の電極部７ｂと、右側のデータライン３と平行に配置された短冊形状の電極部７ｃとを備えている。
この場合、電極部７ａは、その上半部が画素電極６の下辺部と重ね合わされている。電極部７ｂは、当該画素の画素電極６の左縁部、当該画素に隣接する左側の画素の画素電極６の右縁部と重ね合わされ、且つ、当該画素の画素電極６と当該画素に隣接する左側の画素の画素電極６との間に前記両画素電極６の縁部に重ね合わされて配置されたデータライン３に重ね合わされている。
電極部７ｃは、当該画素の画素電極６の右縁部、当該画素に隣接する右側の画素の画素電極６の左縁部と重ね合わされ、且つ、当該画素の画素電極６と当該画素に隣接する右側の画素の画素電極６との間に前記両画素電極６の縁部に重ね合わされて配置されたデータライン３に重ね合わされている。
また、後で説明するが、電極部７ｂ、７ｃは、厚さ方向において、すなわち、図１における紙面垂直方向において、画素電極６とデータライン３との間に配置されている。そして、電極部７ｂ、７ｃの幅（走査ライン２と平行な方向の長さ）はデータライン３の幅よりもある程度大きくなっている。これは、電極部７ｂ、７ｃの形成時に走査ライン２と平行な方向の位置ずれがあっても、電極部７ｂ、７ｃによってデータライン３を確実に覆い、データライン３が画素電極６と直接対向しないようにするためである。
次に、このアクティブマトリクスパネルの具体的な構造について説明する。図２(Ａ)は図１のIIA−IIA線に沿う断面図を示し、図２(Ｂ)は、図１のIIB−IIB線に沿う断面図を示す。ガラス基板１の上面には第１および第２の下地絶縁膜１１、１２が設けられている。第２の下地絶縁膜１２の上面の所定の箇所にはポリシリコン等の半導体薄膜１３が設けられている。
半導体薄膜１３は、図３（Ａ）に示すように、その平面形状が、ほぼ中央部で直角に屈曲されたほぼＬ字形状であり、屈曲部を含むその近傍がｎ型不純物低濃度領域１３ａとされ、その両側を真性領域からなるチャネル領域１３ｂとされ、各チャネル領域１３ｂの他端側をｎ型不純物低濃度領域１３ｃとされ、各ｎ型不純物低濃度領域１３ｃの他端側をｎ型不純物高濃度領域１３ｄとされている。
上記において、半導体薄膜１３における一端側のｎ型不純物高濃度領域１３ｄが一方の薄膜トランジスタのソース・ドレイン領域であり、他端側のｎ型不純物高濃度領域１３ｄが他方の薄膜トランジスタのソース・ドレイン領域であり、ｎ型不純物低濃度領域１３ａが、２つの薄膜トランジスタに共通のソース・ドレイン領域である。
半導体薄膜１３を含む第２の下地絶縁膜１２の上面にはゲート絶縁膜１４が設けられている。半導体薄膜１３の２つのチャネル領域１３ｂ上におけるゲート絶縁膜１４の上面にはゲート電極１５、１６が設けられている。この場合、図３（Ｂ）に示すように、ゲート電極１５、１６は、島状に一体的に形成され、その平面形状が、ほぼ中央部で直角に屈曲されたほぼＬ字形状とされ、一方側のゲート電極１５はデータライン３と平行に延出され、他方側のゲート電極１６は一方側のゲート電極１５に直交する方向に延出されている。ここで、島状とは他の要素とは物理的および電気的に分離されているという意味合いであり、以下において、同様の定義で用いられる。
ゲート絶縁膜１４の上面の所定の箇所には、図３（Ｂ）にも示すように、データライン３が設けられている。データライン３の所定の一部からなるドレイン電極３ａは、ゲート絶縁膜１４に設けられたコンタクトホール１７を介して、半導体薄膜１３の一方のｎ型不純物高濃度領域１３ｄに接続されている。
ゲート電極１５、１６およびデータライン３を含むゲート絶縁膜１４の上面には層間絶縁膜１８が設けられている。層間絶縁膜１８の上面の所定の箇所には、図３（Ｃ）に示すように、ソース電極１９が島状に設けられている。ソース電極１９は、層間絶縁膜１８およびゲート絶縁膜１４に設けられたコンタクトホール２０を介して半導体薄膜１３の他方のｎ型不純物高濃度領域１３ｄに接続されている。
層間絶縁膜１８の上面には、図３（Ｃ）に示すように、走査ライン２が設けられている。走査ライン２は、層間絶縁膜１８に設けられたコンタクトホール２１を介してゲート電極１５、１６に接続されている。この場合、図１に示すように、ゲート電極１６は走査ライン２と重なり合う位置に設けられ、ゲート電極１５は走査ライン２に垂直な方向に当該画素の画素電極６と反対方向に延出されている。
層間絶縁膜１８の上面の他の箇所には補助容量電極７が設けられている。この場合、図１に示すように、補助容量電極７の電極部７ｂ、７ｃは、データライン３上における層間絶縁膜１８上に設けられている。補助容量電極７上およびソース電極１９上を含み、層間絶縁膜１８の上面にはオーバーコート膜２２が設けられている。オーバーコート膜２２の上面には画素電極６が設けられている。画素電極６は、オーバーコート膜２２に設けられたコンタクトホール２３を介してソース電極１９に接続されている。
ここで、一方側のゲート電極１５を有する薄膜トランジスタ４と、他方側のゲート電極１６を有する薄膜トランジスタ５とは、半導体薄膜１３のほぼ中央部のｎ型不純物低濃度領域１３ａをソース・ドレイン領域として共有し、この共有するｎ型不純物低濃度領域１３ａを介して直列接続されている。そして、この直列接続された薄膜トランジスタ４、５は、半導体薄膜１３の一方のｎ型不純物高濃度領域１３ｄに接続された１つのドレイン電極３ａと、半導体薄膜１３の他方のｎ型不純物高濃度領域１３ｄに接続された１つのソース電極１９とを備えている。
なお、上記において、画素電極６とデータライン３との間に補助容量電極７をデータライン３よりも幅広に形成した構造としているが、これは、画素電極とデータラインとを重ね合わせて配置すると、両者間に結合容量が形成され、垂直クロストークといわれる、表示の尾引き現象が生じるので、この間に共通電位（接地電位）である補助容量電極を配置することにより、結合容量の発生を防止する、という効果を奏する。
次に、上記構成のアクティブマトリクスパネルの製造方法の一例について説明する。まず、図４に示すように、ガラス基板１の上面にプラズマＣＶＤ法により窒化シリコンからなる第１の下地絶縁膜１１、酸化シリコンからなる第２の下地絶縁膜１２およびアモルファスシリコン薄膜３１を連続して成膜する。次に、エキシマレーザを照射することにより、アモルファスシリコン薄膜３１を多結晶化してポリシリコンよりなる半導体薄膜３２とする。
次に、図５に示すように、半導体薄膜３２の上面に、図２に示す半導体薄膜１３のｎ型不純物高濃度領域１３ｄ形成領域に対応する部分に開口部３３ａを有するレジストパターン３３を形成する。次に、レジストパターン３３をマスクとして半導体薄膜３２にｎ型不純物を高濃度で注入する。次に、レジストパターン３３を剥離する。
次に、半導体薄膜３２をパターニングすることにより、図６に示すように、第２の下地絶縁膜１２の上面の所定の箇所に半導体薄膜１３を形成する。この状態では、半導体薄膜１３の両端部はｎ型不純物高濃度領域１３ｄとなっている。次に、半導体薄膜１３を含む第２の下地絶縁膜１２の上面にプラズマＣＶＤ法により酸化シリコンからなるゲート絶縁膜１４を成膜する。次に、半導体薄膜１３の一方のｎ型不純物高濃度領域１３ｄ上におけるゲート絶縁膜１４にコンタクトホール１７を形成する。
次に、ゲート絶縁膜１４の上面に、スパッタ法によりＡｌ等からなる金属膜を成膜し、フォトリソグラフィ技術によりパターニングして、図３（Ｂ）に示すほぼＬ字形状のゲート電極１５、１６を形成し、且つ、データライン３を形成する。この状態では、データライン３の所定の一部からなるドレイン電極３ａは、コンタクトホール１７を介して半導体薄膜１３の一方のｎ型不純物高濃度領域１３ｄに接続されている。
次に、図７に示すように、ゲート電極１５、１６をマスクとしてｎ型不純物を低濃度で注入する。すると、半導体薄膜１３の２つのゲート電極１５、１６間の領域はｎ型不純物低濃度領域１３ａとなり、ゲート電極１５、１６下の領域は真性領域からなるチャネル領域１３ｂとなり、その両側はｎ型不純物低濃度領域１３ｃとなり、その両側はｎ型不純物高濃度領域１３ｄとなる。次に、窒素ガス雰囲気中において５００℃程度の温度で１時間程度のアニール処理を行ない、注入不純物の活性化を行なう。
次に、図８に示すように、ゲート電極１５、１６およびデータライン３を含むゲート絶縁膜１４の上面にプラズマＣＶＤ法により窒化シリコンからなる層間絶縁膜１８を成膜する。次に、半導体薄膜１３の他方のｎ型不純物高濃度領域１３ｄ上における層間絶縁膜１８およびゲート絶縁膜１４にコンタクトホール２０を形成する。
次に、層間絶縁膜１８の上面の各所定の箇所に、スパッタ法により連続して成膜されたＡｌ膜およびＩＴＯコンタクト用のＣｒ膜（またはＭｏ膜）をパターニングすることにより、走査ライン２、ソース電極１９および補助容量電極７を形成する。この状態では、ソース電極１９は、コンタクトホール２０を介して半導体薄膜１３の他方のｎ型不純物高濃度領域１３ｄに接続されている。
次に、図２に示すように、ソース電極１９等を含む層間絶縁膜１８の上面にプラズマＣＶＤ法により窒化シリコンからなるオーバーコート膜２２を成膜する。次に、ソース電極１９上におけるオーバーコート膜２２にコンタクトホール２３を形成する。次に、オーバーコート膜２２の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ膜をパターニングすることにより、画素電極２をコンタクトホール２３を介してソース電極１９に接続させて形成する。かくして、図１および図２に示すアクティブマトリクスパネルが得られる。
このようにして得られたアクティブマトリクスパネルでは、直列接続されて設けられた２つの薄膜トランジスタ４、５の各ゲート電極１５、１６をほぼＬ字形状のゲート電極の一方側のゲート電極と他方側のゲート電極とによって形成しているので、２つの薄膜トランジスタ４、５を横方向にただ単に直列接続させて設ける場合と比較して、２つの薄膜トランジスタ４、５の横方向に占める配置スペースを小さくすることができ、ひいては、画素ピッチを小さくすることが可能となり、あるいは、開口率を大きくすることが可能となる。
また、このようにして得られたアクティブマトリクスパネルを備えた液晶表示装置では、画素電極６の縁部とデータライン３との間に、データライン３の幅よりも広い補助容量電極７の電極部７ｂ、７ｃを設けているので、この電極部７ｂ、７ｃにより、画素電極６の縁部とデータライン３との間に結合容量が発生するのを防止することができ、したがって、垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
（第２実施形態）
図９はこの発明の第２実施形態としての液晶表示装置におけるアクティブマトリクスパネルの要部の透過平面図を示し、図１０（Ａ）は図９のＸA−ＸA線に沿う断面図を示し、図１０（Ｂ）はＸB−ＸB線に沿う断面図を示す。なお、この場合も、図９を明確にする目的で、各画素電極６の縁部に斜めの短い実線のハッチングが記入されている。
次に、このアクティブマトリクスパネルにおいて、図１および図２に示す場合と異なる点について説明する。１つの異なる点は、層間絶縁膜１８を省略し、半導体薄膜１３の一方のｎ型不純物高濃度領域１３ｄの上面を含む第２の下地絶縁膜１２の上面にドレイン電極３ａを兼ねたデータライン３を形成し、半導体薄膜１３の他方のｎ型不純物高濃度領域１３ｄの上面を含む第２の下地絶縁膜１２の上面に島状のソース電極１９を形成し、オーバーコート膜２２の上面に形成された画素電極６をオーバーコート膜２２およびゲート絶縁膜１４に形成されたコンタクトホール２３を介してソース電極１９に接続させた点である。
もう１つの異なる点は、ゲート絶縁膜１４の上面の所定の箇所に他方のゲート電極１６を兼ねた走査ライン２を形成し、走査ライン２の所定の箇所から垂直に延出された部分によって一方のゲート電極１５を形成した点である。したがって、この場合も、ゲート電極１５、１６は、ほぼＬ字形状のゲート電極の一方側のゲート電極と他方側のゲート電極とからなっている。
（第３実施形態）
上記各実施形態では、この発明をポリシリコンからなる半導体薄膜トランジスタを備えたアクティブマトリクスパネルに好適なコプラナ型に適用した場合について説明したが、これに限らず、アモルファスシリコンからなる薄膜トランジスタを備えたアクティブマトリクスパネルに好適な逆スタガ型にも適用することができる。
すなわち、図１１はこの発明の第３実施形態としての液晶表示装置における逆スタガ型構造の薄膜トランジスタを備えたアクティブマトリクスパネルの要部の透過平面図を示す。このアクティブマトリクスパネルはガラス基板４１を備えている。ガラス基板４１の上面側には走査ライン４２およびデータライン４３がマトリクス状に設けられ、その各交点近傍には直列接続された２つの薄膜トランジスタ４４、４５、画素電極４６および補助容量電極４７が設けられている。ここで、図１１を明確にする目的で、各画素電極４６の縁部に斜めの短い実線のハッチングが記入されている。
画素電極４６の左右両側の縁部は、その左右両側に配置されたデータライン４３に重ね合わされている。補助容量電極４７は、図１１において、走査ライン４２と平行に配置された直線状の電極部４７ａと、左側のデータライン４３と平行に配置された短冊形状の電極部４７ｂと、右側のデータライン４３と平行に配置された短冊形状の電極部４７ｃとを備えている。この場合、電極部４７ａは、画素電極４６の下辺部と重ね合わされている。電極部４７ｂ、４７ｃは、左右方向に隣接する画素電極４６の相対向する辺部およびその間に配置されたデータライン４３と重ね合わされている。
また、後で説明するが、電極部４７ｂ、４７ｃは、厚さ方向において、すなわち、図１１における紙面垂直方向において、画素電極４６とデータライン４３との間に配置されている。そして、電極部４７ｂ、４７ｃの幅（走査ライン４２と平行な方向の長さ）はデータライン４３の幅よりもある程度大きくなっている。これは、電極部４７ｂ、４７ｃの形成時に走査ライン４２と平行方向の位置ずれがあっても、電極部４７ｂ、４７ｃによってデータライン４３を確実に覆い、データライン４３が画素電極４６と直接対向しないようにするためである。
次に、このアクティブマトリクスパネルの具体的な構造について説明する。図１２（Ａ）は図１１のＸII−ＸIIA線に沿う断面図を示し、図１２（Ｂ）は、ＸIIB−ＸIIB線に沿う断面図を示す。ガラス基板４１の上面の所定の箇所には他方のゲート電極５２を兼ねた走査ライン４２が設けられ、走査ライン４２の所定の箇所から一方のゲート電極５１が垂直に延出されている。したがって、この場合も、ゲート電極５１、５２は、ほぼＬ字形状のゲート電極の一方側のゲート電極と他方側のゲート電極とからなっている。
ゲート電極５１、５２および走査ライン４２を含むガラス基板４１の上面にはゲート絶縁膜５３が設けられている。ゲート電極５１、５２上におけるゲート絶縁膜５３の上面の所定の箇所には真性アモルファスシリコン薄膜５４が設けられている。ゲート電極５１、５２上における真性アモルファスシリコン薄膜５４の上面にはチャネル保護膜５５、５６が設けられている。
チャネル保護膜５５、５６の上面両側、その間およびその両側における真性アモルファスシリコン薄膜５４の上面にはｎ型アモルファスシリコンからなるコンタクト層５７、５８、５９が設けられている。コンタクト層５７、５８、５９の上面にはドレイン電極６０、共通電極６１およびソース電極６２が設けられている。
ここで、一方側のゲート電極５１を有する薄膜トランジスタ４４と、他方側のゲート電極５２を有する薄膜トランジスタ４５とは、共有電極６１、その下に設けられたコンタクト層５８およびその下に設けられた半導体薄膜５４を共有し、この共有する部分を介して直列接続されている。そして、この直列接続された薄膜トランジスタ４４、４５は、１つのドレイン電極６０と１つのソース電極６２とを備えている。
ゲート絶縁膜５３の上面の所定の箇所にはデータライン４３が設けられている。この場合、データライン４３は、半導体薄膜４３ａ、ｎアモルファスシリコン層４３ｂおよび金属層４３ｃの３層構造となっている。そして、この３層構造のデータライン４３の所定の箇所は、ドレイン電極６０、その下に設けられたコンタクト層５７およびその下に設けられた半導体薄膜５４に接続されている。
薄膜トランジスタ４４、４５およびデータライン４３を含むゲート絶縁膜５３の上面には層間絶縁膜６３が設けられている。層間絶縁膜６３の上面の所定の箇所には補助容量電極４７が設けられている。補助容量電極４７を含む層間絶縁膜６３の上面にはオーバーコート膜６４が設けられている。オーバーコート膜６４の上面には画素電極４６が設けられている。画素電極４６は、オーバーコート膜６４および層間絶縁膜６３に設けられたコンタクトホール６５を介してソース電極６２に接続されている。
次に、上記構成のアクティブマトリクスパネルの製造方法一例について説明する。まず、図１３に示すように、ガラス基板４１の上面に、スパッタ法により成膜されたＣｒ等からなる金属膜をパターニングすることにより、ゲート電極５１、５２を含む走査ライン４２を形成する。
次に、ゲート電極５１、５２および走査ライン４２を含むガラス基板４１の上面にプラズマＣＶＤ法により窒化シリコンからなるゲート絶縁膜５３、真性アモルファスシリコンからなる半導体薄膜７１および窒化シリコン層７２を連続して成膜し、窒化シリコン層７２をパターニングすることにより、チャネル保護膜５５、５６を形成する。
次に、図１４に示すように、チャネル保護膜５５、５６を含む半導体薄膜７１の上面にプラズマＣＶＤ法によりｎ型アモルファスシリコンからなる不純物高濃度半導体薄膜７３を成膜する。次に、不純物高濃度半導体薄膜７３の上面にスパッタ法によりＣｒ等からなる金属層７４を成膜する。
次に、金属層７４、不純物高濃度半導体薄膜７３および半導体薄膜７１を連続してパターニングすることにより、図１５に示すように、薄膜トランジスタ４４、４５形成領域に、ドレイン電極６０、共通電極６１、ソース電極６２、コンタクト層５７、５８、５９および真性半導体薄膜５４を形成する。また。データライン４３形成領域に、下から順に、真性半導体薄膜４３ａ、不純物高濃度半導体薄膜４３ｂおよび金属層４３ｃからなる３層構造のデータライン４３を形成する。
次に、図１６に示すように、薄膜トランジスタ４４、４５およびデータライン４３を含むゲート絶縁膜５３の上面にプラズマＣＶＤ法により窒化シリコンからなる層間絶縁膜６３を成膜する。次に、層間絶縁膜６３の上面の所定の箇所に、スパッタ法により成膜されたＣｒ等からなる金属膜をパターニングすることにより、補助容量電極４７を形成する。
次に、図１２に示すように、補助容量電極４７を含む層間絶縁膜６３の上面にプラズマＣＶＤ法により窒化シリコンからなるオーバーコート膜６４を成膜する。次に、ソース電極６２上におけるオーバーコート膜６４にコンタクトホール６５を形成する。次に、オーバーコート膜６４の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ膜をパターニングすることにより、画素電極４６をコンタクトホール６５を介してソース電極６２に接続させて形成する。かくして、図１１および図１２に示すアクティブマトリクスパネルが得られる。
なお、上記実施形態では、アクティブマトリクスパネルを液晶表示装置に適用した場合で説明したが、本発明は、有機ＥＬ等他の表示装置、あるいはフォトセンサ等にも適用できるものである。また、平面形状がほぼＬ字形状に形成された半導体薄膜は、中央部を含むその近傍に不純物低濃度領域のみが形成されたものであるが、不純物低濃度領域の中央部に不純物高濃度領域を形成してもよい。
また、半導体薄膜は、ほぼ中央部で直角に屈曲されたほぼＬ字形状としたが、必ずしも、直角に屈曲される必要はなく、鋭角または鈍角に屈曲する屈曲部を有するものであればよい。また、ゲート電極は、各半導体薄膜のチャネル領域を横断するほぼＬ字形状としたが、各半導体薄膜のチャネル領域を直角に横断する２つのゲート電極が屈曲部において接続するようにすればよく、また、２つのチャネル領域上を覆う形状であれば、必ずしも、屈曲部を有するものでなくともよい。さらに、薄膜トランジスタはｎ型の不純物領域を有するものとしたが、当然、ｐ型の不純物領域を有するｐ型薄膜トランジスタにも適用可能である。
この発明の第１実施形態としての液晶表示装置におけるアクティブマトリクスパネルの要部の透過平面図。 （Ａ）は図１のII−IIA線に沿う断面図、（Ｂ）は図１のIIB−IIB線に沿う断面図。 （Ａ）〜（Ｃ）は図１に示す薄膜トランジスタの部分を説明するために示す平面図。 図１および図２に示すアクティブマトリクスパネルの製造に際し、当初の工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 この発明の第２実施形態としての液晶表示装置におけるアクティブマトリクスパネルの要部の透過平面図。 （Ａ）は図９のＸA−ＸA線に沿う断面図、（Ｂ）は図９のＸB−ＸB線に沿う断面図。 この発明の第３実施形態としての液晶表示装置におけるアクティブマトリクスパネルの要部の透過平面図。 （Ａ）は図１１のＸII−ＸIIA線に沿う断面図、（Ｂ）は図１１のＸIIB−ＸIIB線に沿う断面図。 図１１および図１２に示すアクティブマトリクスパネルの製造に際し、当初の工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。
符号の説明
１ ガラス基板
２ 走査ライン
３ データライン
３ａ ドレイン電極
４、５ 薄膜トランジスタ
６ 画素電極
７ 補助容量電極
１３ 半導体薄膜
１４ ゲート絶縁膜
１５、１６ ゲート電極
１８ 層間絶縁膜
１９ ソース電極
２２ オーバーコート膜

Claims (16)

  1. マトリクス状に設けられた走査ラインおよびデータラインと、前記両ラインの各交点近傍に接続部において直列に接続されて設けられた２つの薄膜トランジスタとを備え、前記２つの薄膜トランジスタは、接続部において屈曲されたソース・ドレイン領域と、該ソース・ドレイン領域の両側に形成されたチャネル領域と、各チャネル領域に隣接して形成されたソース・ドレイン領域を有する半導体薄膜と、該半導体薄膜の一面上に形成されたゲート絶縁膜と、前記半導体薄膜の２つのチャネル領域上に対応する前記ゲート絶縁膜上に形成された１つのゲート電極と、を具備することを特徴とするアクティブマトリクスパネル。
  2. 請求項１に記載の発明において、前記ゲート電極は、それぞれの半導体薄膜のチャネル領域を直角に横断する一方側のゲート電極と他方側のゲート電極とが屈曲部で接続された平面形状を有することを特徴とするアクティブマトリクスパネル。
  3. 請求項２に記載の発明において、前記ゲート電極と前記走査ラインとの間に絶縁膜が設けられ、前記一方側のゲート電極は前記走査ラインと重なり合う位置に設けられて前記絶縁膜に形成されたコンタクトホールを介して前記走査ラインに接続され、前記他方側のゲート電極は前記走査ラインから垂直に延出されるような位置に設けられていることを特徴とするアクティブマトリクスパネル。
  4. 請求項２に記載の発明において、前記一方側のゲート電極は前記走査ラインの一部からなり、前記他方側のゲート電極は前記走査ラインから垂直に延出されたゲート電極からなることを特徴とするアクティブマトリクスパネル。
  5. 請求項２に記載の発明において、前記一方側のゲート電極を有する前記薄膜トランジスタのドレイン電極は前記データラインに接続され、前記他方側のゲート電極を有する前記薄膜トランジスタのソース電極には画素電極が接続されていることを特徴とするアクティブマトリクスパネル。
  6. 請求項１に記載の発明において、前記薄膜トランジスタ上にオーバーコート膜が形成され、該オーバーコート膜上に画素電極が形成されていることを特徴とするアクティブマトリクスパネル。
  7. 請求項６に記載の発明において、前記ゲート絶縁膜上に補助容量電極が形成され、該補助容量電極下に前記ソース・ドレイン領域に接続される前記データラインが配置されていることを特徴とするアクティブマトリクスパネル。
  8. 請求項６に記載の発明において、前記補助容量電極は前記データラインよりも幅広に形成されていることを特徴とするアクティブマトリクスパネル。
  9. 請求項６に記載の発明において、前記ゲート電極上および前記ゲート絶縁膜上に中間絶縁膜が形成され、該中間絶縁膜上に補助容量電極が形成され、前記中間絶縁膜上および前記補助容量電極上にオーバーコート膜が形成されていることを特徴とするアクティブマトリクスパネル。
  10. 請求項９に記載の発明において、前記補助容量電極下に前記データラインが形成されていることを特徴とするアクティブマトリクスパネル。
  11. 請求項１０に記載の発明において、前記補助容量電極は前記データラインより幅広に形成されていることを特徴とするアクティブマトリクスパネル。
  12. 請求項９に記載の発明において、前記中間絶縁膜上に前記ゲート電極に接続される前記走査ラインが形成されていることを特徴とするアクティブマトリクスパネル。
  13. 請求項６に記載の発明において、前記半導体薄膜下に前記ゲート絶縁膜および前記ゲート電極がこの順に形成され、前記半導体薄膜上に層間絶縁膜が形成され、該層間絶縁膜上に前記オーバーコート膜が形成されていることを特徴とするアクティブマトリクスパネル。
  14. 請求項６に記載の発明において、前記層間絶縁膜上に補助容量電極が形成されていることを特徴とするアクティブマトリクスパネル。
  15. 請求項１４に記載の発明において、前記補助容量電極下に前記データラインが形成されていることを特徴とするアクティブマトリクスパネル
  16. 請求項１５に記載の発明において、前記補助容量電極は前記データラインよりも幅広に形成されていることを特徴とするアクティブマトリクスパネル。
JP2004027801A 2004-02-04 2004-02-04 アクティブマトリクスパネル Pending JP2005223047A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004027801A JP2005223047A (ja) 2004-02-04 2004-02-04 アクティブマトリクスパネル
US11/049,147 US7253460B2 (en) 2004-02-04 2005-02-02 Active matrix panel with two thin film transistors to a pixel
TW094103312A TWI285959B (en) 2004-02-04 2005-02-03 Active matrix panel
KR1020050009796A KR100637318B1 (ko) 2004-02-04 2005-02-03 액티브매트릭스패널
CNB2005100067784A CN100433079C (zh) 2004-02-04 2005-02-04 有源矩阵面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004027801A JP2005223047A (ja) 2004-02-04 2004-02-04 アクティブマトリクスパネル

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008229637A Division JP4367566B2 (ja) 2008-09-08 2008-09-08 アクティブマトリクスパネル

Publications (1)

Publication Number Publication Date
JP2005223047A true JP2005223047A (ja) 2005-08-18

Family

ID=34805894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004027801A Pending JP2005223047A (ja) 2004-02-04 2004-02-04 アクティブマトリクスパネル

Country Status (5)

Country Link
US (1) US7253460B2 (ja)
JP (1) JP2005223047A (ja)
KR (1) KR100637318B1 (ja)
CN (1) CN100433079C (ja)
TW (1) TWI285959B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076852A (ja) * 2007-08-31 2009-04-09 Seiko Epson Corp 薄膜素子、薄膜素子の製造方法、及び表示装置
JP2014165310A (ja) * 2013-02-25 2014-09-08 Japan Display Inc 表示装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101427581B1 (ko) 2007-11-09 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2009231643A (ja) * 2008-03-24 2009-10-08 Casio Comput Co Ltd 光感知素子及びフォトセンサ並びに表示装置
CN102709240B (zh) * 2012-05-04 2014-11-26 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
GB2519084A (en) * 2013-10-08 2015-04-15 Plastic Logic Ltd Transistor addressing
CN104282696B (zh) * 2014-10-22 2018-07-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107038987B (zh) 2017-05-23 2020-12-22 上海和辉光电股份有限公司 一种共栅晶体管、像素电路、驱动方法及显示器
CN108461493A (zh) 2018-01-05 2018-08-28 上海和辉光电有限公司 一种共栅晶体管、像素电路、像素结构及显示面板
CN109003892B (zh) * 2018-07-24 2020-07-31 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管的制作方法及薄膜晶体管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171860A (ja) 1982-04-01 1983-10-08 Seiko Epson Corp 薄膜トランジスタ
US5412493A (en) 1992-09-25 1995-05-02 Sony Corporation Liquid crystal display device having LDD structure type thin film transistors connected in series
IL103566A (en) * 1992-10-27 1995-06-29 Quick Tech Ltd Active matrix of a display panel
CN1230919C (zh) * 1994-06-02 2005-12-07 株式会社半导体能源研究所 有源矩阵显示器和电光元件
JPH08306931A (ja) * 1995-01-03 1996-11-22 Xerox Corp 連続的にドーピングされたチャネル内領域を有するマルチチャネル構造を備えるアレイの形成
US5608557A (en) 1995-01-03 1997-03-04 Xerox Corporation Circuitry with gate line crossing semiconductor line at two or more channels
TW344901B (en) 1995-02-15 1998-11-11 Handotai Energy Kenkyusho Kk Active matrix display device
JP3701832B2 (ja) * 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
JP2001308336A (ja) * 2000-04-24 2001-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタ基板およびその検査方法
JP3918412B2 (ja) 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076852A (ja) * 2007-08-31 2009-04-09 Seiko Epson Corp 薄膜素子、薄膜素子の製造方法、及び表示装置
JP2014165310A (ja) * 2013-02-25 2014-09-08 Japan Display Inc 表示装置

Also Published As

Publication number Publication date
US7253460B2 (en) 2007-08-07
KR100637318B1 (ko) 2006-10-23
TW200536126A (en) 2005-11-01
CN100433079C (zh) 2008-11-12
TWI285959B (en) 2007-08-21
US20050167662A1 (en) 2005-08-04
KR20060041617A (ko) 2006-05-12
CN1652167A (zh) 2005-08-10

Similar Documents

Publication Publication Date Title
KR100637318B1 (ko) 액티브매트릭스패널
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
JP4473235B2 (ja) 漏洩電流を減少させる液晶表示素子及びその製造方法
JP5418421B2 (ja) 液晶表示素子
JP5111167B2 (ja) 液晶表示装置
JP4367566B2 (ja) アクティブマトリクスパネル
JP4114409B2 (ja) 表示装置
JP2005175381A (ja) 半導体素子、アレイ基板およびその製造方法
JP4182779B2 (ja) 表示装置およびその製造方法
KR100605437B1 (ko) 어레이 기판 및 평면 표시 장치
JP2004271903A (ja) 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置
KR100903791B1 (ko) 표시 장치와 그 제조 방법
JP2011048169A (ja) 表示装置およびその製造方法
KR100870017B1 (ko) 박막 트랜지스터 기판의 제조 방법
JP4872197B2 (ja) 薄膜トランジスタパネル及びその製造方法
JP4513361B2 (ja) 半導体装置、半導体装置の製造方法、電気光学装置
JP4670263B2 (ja) 表示装置
JP5591561B2 (ja) 半導体装置
JP2005345972A (ja) アクティブマトリックス型液晶表示装置の製造方法
JP2008021719A (ja) 薄膜トランジスタ装置およびその製造方法
JP2005259865A (ja) 半導体装置、半導体装置の製造方法、電気光学装置
KR20060022496A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050028530A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050087907A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20040091482A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007