CN108461493A - 一种共栅晶体管、像素电路、像素结构及显示面板 - Google Patents
一种共栅晶体管、像素电路、像素结构及显示面板 Download PDFInfo
- Publication number
- CN108461493A CN108461493A CN201810012354.6A CN201810012354A CN108461493A CN 108461493 A CN108461493 A CN 108461493A CN 201810012354 A CN201810012354 A CN 201810012354A CN 108461493 A CN108461493 A CN 108461493A
- Authority
- CN
- China
- Prior art keywords
- transistor
- region
- electrode
- elongation
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004020 luminiscence type Methods 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- 230000009471 action Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000005611 electricity Effects 0.000 description 6
- 230000003760 hair shine Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0238—Improving the black level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明公开了一种共栅晶体管、像素电路、像素结构及显示面板,其中,共栅晶体管包括:独立设置的第一电极区、第二电极区和第三电极区,以及与第一电极区、第二电极区和第三电极区相接触的共栅极区;共栅极区、第一电极区和第二电极区构成第一晶体管;共栅极区、第一电极区和第三电极区构成第二晶体管。采用上述方案,作为共栅晶体管的第一晶体管和第二晶体管共用共栅极区,从而能够节省一个栅极区的空间。而且,由于第一晶体管和第二晶体管共用共栅极区作为栅极区,以及共用第一电极区作为源极区或漏极区,能够达到更加理想的共栅效果。
Description
技术领域
本发明涉及电子显示器技术领域,尤其涉及一种共栅晶体管、像素电路、像素结构及显示面板。
背景技术
在电路设计中,共栅晶体管是一种常见的晶体管结构,例如常见的镜像晶体管便是一种特殊的共栅晶体管,在恒流源电路、差分电路等电路中都有至少一组镜像晶体管的结构。反应在电路制作上,就是两个独立的晶体管,二者栅极相互电连接。
然而,共栅晶体管为一组晶体管,其在电路制作上占用了两个晶体管的位置,从而增大了所属电路在电路板上的面积,不利于提高电路板的集成度。
综上所述,现有的共栅晶体管存在着占用面积过大的问题。
发明内容
本发明提供一种共栅晶体管、像素电路、像素结构及显示面板,用以减少共栅晶体管在像素结构中的占用面积。
本发明实施例提供一种共栅晶体管,包括:
独立设置的第一电极区、第二电极区和第三电极区,以及与所述第一电极区、第二电极区和第三电极区相接触的共栅极区;
所述共栅极区、所述第一电极区和所述第二电极区构成所述第一晶体管;
所述共栅极区、所述第一电极区和所述第三电极区构成所述第二晶体管。
可选的,所述第二电极区和所述第三电极区的电学性质相同。
可选的,所述第二电极区和所述第三电极区在所述共栅极区的两侧对称设置。
可选的,所述共栅极区包括第一栅极区和第二栅极区;
所述第一晶体管的栅极区包括所述第一栅极区;
所述第二晶体管的栅极区包括所述第一栅极区和所述第二栅极区。
本发明实施例提供一种像素电路,包含如上述任一项所述的共栅晶体管,包括:补偿单元、驱动单元、发光单元、电容及外接电源;
所述补偿单元通过第一节点与所述驱动单元电连接;所述外接电源、所述驱动单元及所述发光单元依次串联连接;所述电容位于所述第一节点和所述外接电源之间;
所述补偿单元外接数据信号和第一扫描信号,所述补偿单元用于在所述第一扫描信号的作用下,将所述第一节点的电压置为第一电压,所述第一电压为通过所述补偿单元中的补偿晶体管对所述数据信号的电压进行补偿后的电压;
所述电容,用于保持所述第一节点的电压为所述第一电压;
所述驱动单元外接第一控制信号,所述驱动单元用于根据所述第一控制信号,产生驱动电流驱动所述发光单元发光;所述驱动电流根据所述第一电压、所述外接电源和所述驱动单元中驱动晶体管的阈值电压得到;所述补偿晶体管为所述第一晶体管,所述驱动晶体管为所述第二晶体管。
可选的,所述驱动单元包括自所述外接电源至所述发光单元之间通过源漏极依次串联的隔离晶体管、驱动晶体管和发光控制晶体管;
所述发光控制晶体管和所述隔离晶体管的栅极共同外接第一控制信号。
可选的,还包括初始化单元;
所述初始化单元位于所述第一节点和所述发光单元之间,所述初始化单元外接第二扫描信号和初始化电压;
所述初始化单元,用于在所述第二扫描信号的控制下,利用所述初始化电压初始化所述第一节点和所述发光单元。
本发明实施例提供一种像素结构,应用于如上述任一项所述的像素电路。
可选的,还包括:
与所述驱动晶体管的第一电极区为延长关系的驱动侧电极延长区;与所述第三电极区为延长关系的第三电极延长区;
所述驱动侧电极延长区与所述第一控制信号线交叠处为所述隔离晶体管的栅极区,所述驱动侧电极延长区远离所述共栅极区的一侧与所述外接电源信号线连接;
所述第三电极延长区与所述第一控制信号线交叠处为所述发光控制晶体管的栅极区,所述第三电极延长区远离所述共栅极区的一侧与所述发光单元连接。
可选的,所述共栅极区上方设置有金属板;所述金属板为所述电容的电容极板之一;
所述像素结构还包括:
与所述补偿晶体管的第一电极区为延长关系的补偿侧电极延长区,以及,与所述第二电极区域为延长关系的第二电极延长区;
所述补偿侧电极延长区与所述第一扫描信号线的交叠区域构成所述数据选通晶体管的栅极区;所述补偿侧电极延长区远离所述共栅极区的一侧外接所述数据信号线;
所述第二电极延长区与所述第一扫描信号线的交叠区域构成所述开关晶体管的栅极区;位于所述第一扫描信号线的所述第二电极延长区远离所述共栅极区一侧与所述金属板电连接。
可选的,还包括:
与所述驱动晶体管的第一电极区为延长关系的驱动侧电极延长区;与所述第三电极区为延长关系的第三电极延长区;
所述驱动侧电极延长区与所述第一控制信号线交叠处为所述发光控制晶体管的栅极区,所述驱动侧电极延长区远离所述共栅极区的一侧与所述发光单元连接;
所述第三电极延长区与所述第一控制信号线交叠处为所述隔离晶体管的栅极区,所述第三电极延长区远离所述共栅极区的一侧与所述外接电源信号线连接。
可选的,所述共栅极区上方设置有金属板;所述金属板为所述电容的电容极板之一;
所述像素结构还包括:
与所述补偿晶体管的第一电极区为延长关系的补偿侧电极延长区,以及,与所述第二电极区域为延长关系的第二电极延长区;
所述补偿侧电极延长区与所述第一扫描信号线的交叠区域构成所述开关晶体管的栅极区;所述补偿侧电极延长区远离所述共栅极区的一侧与所述金属板电连接;
所述第二电极延长区与所述第一扫描信号线的交叠区域构成所述数据选通晶体管的栅极区;位于所述第一扫描信号线的所述第二电极延长区远离所述共栅极区一侧外接所述数据信号线。
本发明实施例提供一种显示面板,包括:如上述任一项所述的共栅晶体管,和/或,如上述任一项所述的像素电路,和/或,如上述任一项所述的像素结构。
综上所述,本发明实施例提供一种共栅晶体管、像素电路、像素结构及显示面板,其中,共栅晶体管包括:独立设置的第一电极区、第二电极区和第三电极区,以及与第一电极区、第二电极区和第三电极区相接触的共栅极区;共栅极区、第一电极区和第二电极区构成第一晶体管;共栅极区、第一电极区和第三电极区构成第二晶体管。采用上述方案,作为共栅晶体管的第一晶体管和第二晶体管共用共栅极区,从而能够节省一个栅极区的空间。而且,由于第一晶体管和第二晶体管共用共栅极区作为栅极区,以及共用第一电极区作为源极区或漏极区,使得第一晶体管和第二晶体管的部分电学参数具有较高的相似度,从而能够达到更加理想的共栅效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种可行的共栅晶体管结构示意图;
图2为本发明实施例提供的另一种可行的共栅晶体管结构示意图;
图3为本发明实施例提供的另一种可行的共栅晶体管结构示意图;
图4为本发明实施例提供的一种像素电路结构示意图;
图5为本发明实施例提供的一种可行的像素电路结构示意图;
图6为本发明实施例提供的一种具有初始化功能的像素电路架构示意图;
图7为本发明实施例提供的一种可行的像素电路结构示意图;
图8为本发明实施例提供的一种驱动信号示意图;
图9为本发明实施例提供的一种具体可行的像素结构示意图;
图10为本发明实施例提供的另一种具体可行的像素结构示意图;
图11为本发明实施例提供的一种显示面板结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
本发明实施例提供一种共栅晶体管,包括:独立设置的第一电极区、第二电极区和第三电极区,以及与第一电极区、第二电极区和第三电极区相接触的共栅极区;共栅极区、第一电极区和第二电极区构成第一晶体管;共栅极区、第一电极区和第三电极区构成第二晶体管。具体实施过程中,共栅极区的多子(多数载流子)电性与第一电极区、第二电极区和第三电极区的多子电性相反,例如,若共栅极区的多子为空穴,则第一电极区、第二电极区和第三电极区的多子便为电子。应理解,在本发明实施例所提供的共栅晶体管中不可避免地存在寄生晶体管,例如,第二电极区、第三电极区和共栅极区便可以构成一个寄生晶体管。虽然本发明实施例以第一晶体管和第二晶体管描述共栅晶体管的结构,但利用本结构实现其它晶体管功能的情况也应包含于本发明实施例之中。
可选的,第二电极区和第三电极区的电学性质相同。第二电极区和第三电极区的电学性质指的是第二电极区和第三电极区在晶体管电路中所表现出来的性质,第二电极区和第三电极区的电学性质与两个电极区的掺杂浓度、掺杂区的位置、掺杂区的结构等多种因素有关。本发明实施例中,第二电极区和第三电极区的电学性质相同,可以使第一晶体管和第二晶体管中更多的电学参数具有较高的相似度,使共栅效果更好。
为了更具体地说明本发明实施例所提供的共栅晶体管,本发明实施例提供以下两种可行的实现方式以供说明。
可行的共栅晶体管结构之一
图1为本发明实施例提供的一种可行的共栅晶体管结构示意图,如图1所示,共栅晶体管淀积于基板1之上,包括独立设置的第一电极区A1、第二电极区A2和第三电极区A3,以及与第一电极区A1、第二电极区A2和第三电极区A3相接触的共栅极区G1;第二电极区A2和第三电极区A3对称设置于共栅极区G1的两侧;共栅极区G1、第一电极区A1和第二电极区A2构成第一晶体管;共栅极区G1、第一电极区A1和第三电极A3区构成第二晶体管。第二电极区A2和第三电极区A3对称设置共栅极区G1的两侧,可以使第一电极区A1和第二电极区A2具有完全相同的栅极区,因此能够提高第一晶体管和第二晶体管的相似度,从而获得更好的共栅效果。
可行的共栅晶体管结构之二
图2为本发明实施例提供的另一种可行的共栅晶体管结构示意图,如图2所示,共栅晶体管淀积于基板1之上,包括独立设置的第一电极区A1、第二电极区A2和第三电极区A3,以及与第一电极区A1、第二电极区A2和第三电极区A3相接触的共栅极区G1;第二电极区A2和第三电极区A3设置于共栅极区G1的两侧;共栅极区G1、第一电极区A1和第二电极区A2构成第一晶体管;共栅极区G1、第一电极区A1和第三电极A3区构成第二晶体管。在图2中,共栅极区G1包括第一栅极区G11和第二栅极区G12;第一晶体管的栅极区包括第一栅极区G11;第二晶体管的栅极区包括第一栅极区G11和第二栅极区G12。应理解,G11和G12之间可以是一体成型,具有相同的材质、宽度等,本发明实施例以G11和G12分别描述只是为了体现第二电极区A2和第三电极区A3之间的位置关系。第一晶体管的栅极区宽度相较于第二晶体管更小,因此第一晶体管的输出电流更大,能够满足一些特殊电路的使用需求,例如,在第一晶体管为像素电路的补偿晶体管时,由于第一晶体管的输出电流更大,因此可以在更短的时间内完成数据信号写入,从而使显示面板更能适应更高分辨率的画面显示。
与图2所示的可行的共栅晶体管结构之二类似的,本发明实施例还提供一种可行的共栅晶体管结构之三。图3为本发明实施例提供的另一种可行的共栅晶体管结构示意图,如图3所示,共栅晶体管淀积于基板1之上,包括独立设置的第一电极区A1、第二电极区A2和第三电极区A3,以及与第一电极区A1、第二电极区A2和第三电极区A3相接触的共栅极区G1;第二电极区A2和第三电极区A3设置于共栅极区G1的同侧;共栅极区G1、第一电极区A1和第二电极区A2构成第一晶体管;共栅极区G1、第一电极区A1和第三电极A3区构成第二晶体管。图3所示的共栅晶体管可以达到与图2所示的共栅晶体管类似的效果,同样能够满足一些特殊电路的使用需求。在具体实施过程中,可根据实际情况灵活使用上述三种共栅晶体管结构。
综上所述,本发明实施例提供一种共栅晶体管包括:独立设置的第一电极区、第二电极区和第三电极区,以及与第一电极区、第二电极区和第三电极区相接触的共栅极区;共栅极区、第一电极区和第二电极区构成第一晶体管;共栅极区、第一电极区和第三电极区构成第二晶体管。采用上述方案,作为共栅晶体管的第一晶体管和第二晶体管共用共栅极区,从而能够节省一个栅极区的空间。而且,由于第一晶体管和第二晶体管共用共栅极区作为栅极区,以及共用第一电极区作为源极区或漏极区,使得第一晶体管和第二晶体管的部分电学参数具有较高的相似度,从而能够达到更加理想的共栅效果。
基于相同的技术构思,本发明实施例还提供一种像素电路,像素电路中包含上述任一实施例所提供的共栅晶体管。图4为本发明实施例提供的一种像素电路结构示意图,如图4所示,像素电路包括:补偿单元1、驱动单元2、发光单元EL4、电容C3及外接电源ELVDD;补偿单元1通过第一节点N1与驱动单元2电连接;外接电源ELVDD、驱动单元2及发光单元EL4依次串联连接;电容C3位于第一节点N1和外接电源ELVDD之间;补偿单元1外接数据信号data和第一扫描信号Sn,补偿单元1用于在第一扫描信号Sn的作用下,将第一节点N1的电压置为第一电压(Vdata+VthT1),其中,VthT1为补偿单元1中补偿晶体管的阈值电压;电容C3,用于保持第一节点N1的电压为第一电压(Vdata+VthT1);驱动单元2外接第一控制信号En,驱动单元2用于根据第一控制信号En,产生驱动电流驱动发光单元发光;当第一控制信号En控制驱动单元2开启时,驱动单元2产生驱动电流驱动发光单元EL4发光;驱动电流根据第一电压(Vdata+VthT1)、外接电源ELVDD和驱动单元2中驱动晶体管的阈值电压得到,此时,流经发光单元EL4的驱动电流IEL4的大小如公式一所示:
其中,VELVDD为外接电源ELVDD的电压,VN1为第一电压,VthT2为驱动晶体管的阈值电压。其中,补偿晶体管为上述实施例中的第一晶体管,驱动晶体管为上述实施例中的第二晶体管,由于驱动晶体管和补偿晶体管为共栅晶体管,因此驱动晶体管的阈值电压与补偿晶体管T1的阈值电压变化趋势相同,即VthT1-VthT2=A,A为常数。从而,公式一可以进一步变形为:
从而消除了驱动晶体管阈值电流对发光二极管的影响。此外,在如图4所示的像素电路中,数据信号data接入补偿单元1,ELVDD接入驱动单元2,使得,在数据写入阶段数据信号data由补偿单元1写入第一节点N1,在发光阶段,ELVDD接入驱动单元2,数据信号data与外接电源ELVDD相互隔离,从而避免了外接电源ELVDD对数据信号data的影响,提高了发光晶体管的发光稳定性。具体实施过程中,本发明实施例对补偿单元1和驱动单元2的内部结构并不作具体限定,只要满足上述实施例中补偿单元1和驱动单元2的功能及交互关系的像素电路都应包含于本发明实施例中。
在图4所示的像素电路中,补偿晶体管和驱动晶体管采用如图1所示的共栅晶体管时,补偿晶体管和驱动晶体管的阈值电压之差会非常小,阈值电压的补偿效果更好。
在图4所示的像素电路中,补偿晶体管和驱动晶体管采用如图2所示的共栅晶体管时,补偿晶体管在数据写入阶段可以有更大的输出电流,因此可以在更短的时间内完成数据写入,使得显示面板更适用于高分辨率的画面显示。
可选的,本发明实施例还提供一种可行的驱动单元的实现方式,如图5所示,为本发明实施例提供的一种可行的像素电路结构示意图,图5中,驱动单元2包括自外接电源ELVDD至发光单元EL4之间通过源漏极依次串联的隔离晶体管T8、驱动晶体管T2和发光控制晶体管T4;发光控制晶体管T4和隔离晶体管T8的栅极共同外接第一控制信号En。在数据写入阶段,第一扫描信号Sn控制补偿单元1开启,数据信号data写入第一节点N1,对应着图1或图2中的共栅极区G1,此时,En控制隔离晶体管关闭,使得外接电源信号ELVDD不能进入共栅极区G1,从而避免了外接电源信号ELVDD对数据信号data的影响,进一步提高了发光二极管的发光稳定性。
可选的,本发明实施例所提供的像素电路中还包括初始化单元,如图6所示,为本发明实施例提供的一种具有初始化功能的像素电路架构示意图,如图6所示,还包括初始化单元5,初始化单元5位于第一节点N1和发光单元EL4之间,初始化单元5外接第二扫描信号Sn-1和初始化电压Vin;初始化单元5,用于在第二扫描信号Sn-1的控制下,利用初始化电压Vin初始化第一节点N1和发光单元EL4。当第二扫描信号Sn-1开启初始化单元5时,初始化单元5便将初始化电压Vin输入至第一节点N1和发光单元EL4,电容C3放电,直至电压降到Vin,从而实现了第一节点N1和发光单元EL4的初始化。初始化可以释放N1处的电压,确保接下来的数据写入阶段中,数据信号data可以写入N1节点。发明实施例对初始化单元5的内部结构并不做具体限定,只要满足上述实施例中初始化单元5的功能及其与补偿单元1和驱动单元2的交互关系的像素电路都应包含于本发明实施例中。具体实施过程中,Vin可以是一个单独的初始化信号,也可以是第二扫描信号Sn-1,此时,第二扫描信号Sn-1开启第一初始化晶体管T6和第二初始化晶体管T7时,第一初始化晶体管T6和第二初始化晶体管T7处于饱和状态,第二扫描信号经第一初始化晶体管T6和第二初始化晶体管T7分别输入第一节点N1和发光单元EL4的阳极直至第一初始化晶体管T6和第二初始化晶体管T7截止,从而完成对第一节点N1和发光单元EL4的初始化。
为了更具体地说明本发明实施例所提供的技术方案,本发明实施例还提供一种具体可行的像素电路结构,如图7所示,为本发明实施例提供的一种可行的像素电路结构示意图,如图7所示:
补偿单元1包括数据选通晶体管T3、补偿晶体管T1和开关晶体管T5,驱动单元2包括驱动晶体管T2、发光控制晶体管T4,初始化单元5包括第一初始化晶体管T6和第二初始化晶体管T7。
补偿单元1中,数据选通晶体管T3的漏极与补偿晶体管T1的源极电连接,数据选通晶体管T3的源极与数据信号data电连接;数据选通晶体管T3的栅极与第一扫描信号Sn电连接;补偿晶体管T1的栅极通过第一节点N1与驱动晶体管T2的栅极电连接,补偿晶体管T1的漏极与开关晶体管T5的源极电连接。开关晶体管T5的漏极与补偿晶体管T1的栅极电连接,开关晶体管T5的栅极与第一扫描信号Sn电连接。
驱动单元2中,隔离晶体管T8源极外接外接电源ELVDD,隔离晶体管T8的栅极外接第一控制信号En,隔离晶体管T8的漏极与驱动晶体管T2的源极电连接;驱动晶体管T2漏极与发光控制晶体管T4的源极电连接;发光控制晶体管T4的漏极与发光单元EL4电连接,发光控制晶体管T4的栅极外接第一控制信号En。且,由于共栅晶体管中,驱动晶体管T2和补偿晶体管T1共用了第一电极区,因此,在像素电路中驱动晶体管T2的源极和补偿晶体管T1的源极电连接。
初始化单元5中,第一初始化晶体管T6的源极外接初始化电压Vin;第一初始化晶体管T6的漏极与第一节点N1电连接;第一初始化晶体管T6的栅极与第二扫描信号Sn-1电连接;第二初始化晶体管T7的源极外接初始化电压Vin;第二初始化晶体管T7的漏极与发光单元EL4电连接;第二初始化晶体T7管的栅极与第二扫描信号Sn-1电连接。
电容C3位于第一节点N1和外接电源ELVDD之间。
在图7中各晶体管为P沟道金属氧化物半导体晶体管(Positive channel MetalOxide Semiconductor,PMOS)时,可采用如图8所示的驱动信号进行驱动。图8为本发明实施例提供的一种驱动信号示意图。
初始化阶段,第一扫描信号Sn为高电平,致使数据选通晶体管T3和开关晶体管T5截止,补偿单元1关闭。第一控制信号En为高电平,致使发光控制晶体管T4和隔离晶体管T8截止,驱动单元2关闭。第二控制信号Sn-1为低电平,致使第一初始化晶体管T6和第二初始化晶体管T7导通,T6将初始化电压Vin传递至第一节点N1,从而将第一节点N1初始化,T7将初始化电压Vin传递至发光单元EL4,从而将发光单元EL4初始化。
数据写入阶段,第一扫描信号Sn为低电平,致使数据选通晶体管T3和开关晶体管T5导通,补偿单元1开启。第一控制信号En为高电平,致使发光控制晶体管T4和隔离晶体管T8截止,驱动单元2关闭。第二扫描信号Sn-1为高电平,致使第一初始化晶体管T6和第二初始化晶体管T7截止,初始化单元5关闭。数据信号data经数据选通晶体管T3到达补偿晶体管T1的源极,由于开关晶体管T5导通,补偿晶体管T1工作在饱和区,数据信号data被写入第一节点N1直至第一节点N1的电压到达第一电压(Vdata+VthT1)后,补偿晶体管T1截止。
发光阶段,第一扫描信号Sn为高电平,致使数据选通晶体管T3和开关晶体管T5截止,补偿单元1关闭。第一控制信号En为低电平,致使发光控制晶体管T4和隔离晶体管T8导通,驱动单元2开启。第二扫描信号Sn-1为高电平,致使第一初始化晶体管T6和第二初始化晶体管T7截止,初始化单元5关闭。驱动晶体管T2产生驱动电流驱动发光单元EL4发光。由于第一节点N1的电压为第一电压(Vdata+VthT1),可以对驱动晶体管T2的栅极电压进行阈值补偿,使得驱动电流不再受驱动晶体管T2阈值漂移的影响。
应理解,第一电极区也可以作为补偿晶体管T1和驱动晶体管T2的漏极,反应在电路结构示意图中,应是补偿晶体管T1和驱动晶体管T2的漏极电连接,此时的电路结构工作原理与源极电连接情况下(图7所示)的电路结构相同,本发明实施例对此不作赘述。
基于相同的技术构思,本发明实施例提供一种像素结构,可以应用于上述任一项实施例所提供的像素电路。
可选的,本发明实施例还提供一种具体可行的像素结构以供说明。图9为本发明实施例提供的一种具体可行的像素结构示意图,图9所示的为第一晶体管和第二晶体管源极相连的情况。图9中包括如图1所示的共栅晶体管(图2所示的共栅晶体管同理),其中,第一晶体管为补偿晶体管T1,第二晶体管为驱动晶体管T2,以及,与驱动晶体管T2的第一电极区A1为延长关系的驱动侧电极延长区a1;与第三电极区A3为延长关系的第三电极延长区a3;驱动侧电极延长区a12与第一控制信号线En交叠处为隔离晶体管T8的栅极区,驱动侧电极延长区a12远离共栅极区G1的一侧与外接电源信号线ELVDD连接;第三电极延长区a3与第一控制信号线En交叠处为发光控制晶体管T4的栅极区,第三电极延长区a3远离共栅极区G1的一侧与发光单元EL4连接。具体实施过程中,第一控制信号线En与驱动侧电极延长区a12和第三电极延长区a3之间还间隔有绝缘介质层,第三电极延长区可通过在绝缘介质层上制作过孔的方式与发光单元EL4电连接,这些都是半导体领域的公知常识,本发明实施例对此类内容不多作描述。
可选的,如图9所示,共栅极区G1上方设置有金属板M,金属板M既可以作为驱动晶体管和补偿晶体管的共用栅极,又可以作为图4中电容C3的电容极板之一。如图9所示,像素结构中还包括:与补偿晶体管T1的第一电极区A1为延长关系的补偿侧电极延长区a11,以及,与第二电极区A2为延长关系的第二电极延长区a2;补偿侧电极延长区a11与第一扫描信号线Sn的交叠区域构成数据选通晶体管T3的栅极区;补偿侧电极延长区a11远离共栅极区G1的一侧外接数据信号线data;第二电极延长区a2与第一扫描信号线Sn的交叠区域构成开关晶体管T5的栅极区;位于第一扫描信号线Sn的第二电极延长区a2远离共栅极区一侧与金属板M电连接(图中未示出)。具体实施过程中,第一扫描信号线Sn与补偿侧电极延长区a11和第二电极延长区a2之间还间隔有绝缘介质层,第二电极延长区a2与金属板之间的电连接可以通过多层金属互联实现,即在图9所示的结构上方淀积介质层,通过层间互联实现第二电极延长区a2与金属板M之间的电连接。
可选的,本发明实施例还提供另一种具体可行的像素结构以供说明。图10为本发明实施例提供的另一种具体可行的像素结构示意图,图10所示的为第一晶体管和第二晶体管源极相连的情况。图10中包括如图1所示的共栅晶体管(图2所示的共栅晶体管同理),其中,第一晶体管为补偿晶体管T1,第二晶体管为驱动晶体管T2,以及,与驱动晶体管T2的第一电极区A1为延长关系的驱动侧电极延长区a1;与第三电极区A3为延长关系的第三电极延长区a3;驱动侧电极延长区a12与第一控制信号线En交叠处为发光控制晶体管T4的栅极区,驱动侧电极延长区a12远离共栅极区G1的一侧与发光单元EL4连接;第三电极延长区a3与第一控制信号线En交叠处为隔离晶体管T8的栅极区,第三电极延长区a3远离共栅极区G1的一侧与外接电源信号ELVDD连接。具体实施过程中,第一控制信号线En与驱动侧电极延长区a12和第三电极延长区a3之间还间隔有绝缘介质层,驱动侧电极延长区a12可通过在绝缘介质层上制作过孔的方式与发光单元EL4电连接。
可选的,如图10所示,共栅极区G1上方设置有金属板M,金属板M既可以作为驱动晶体管和补偿晶体管的共用栅极,又可以作为图4中电容C3的电容极板之一。如图10所示,像素结构中还包括:与补偿晶体管T1的第一电极区A1为延长关系的补偿侧电极延长区a11,以及,与第二电极区A2为延长关系的第二电极延长区a2;补偿侧电极延长区a11与第一扫描信号线Sn的交叠区域构成开关晶体管T5的栅极区;补偿侧电极延长区a11远离共栅极区G1的一侧与金属板M电连接;第二电极延长区a2与第一扫描信号线Sn的交叠区域构成数据选通晶体管T3的栅极区;位于第一扫描信号线Sn的第二电极延长区a2远离共栅极区一侧外接数据信号线data。具体实施过程中,第一扫描信号线Sn与补偿侧电极延长区a11和第二电极延长区a2之间还间隔有绝缘介质层,补偿侧电极延长区a11与金属板之间的电连接可以通过多层金属互联实现,即在图10所示的结构上方淀积介质层,通过层间互联实现补偿侧电极延长区a11与金属板M之间的电连接。
基于相同的技术构思,本发明实施例还提供一种显示面板,包括如上述任一项实施例提供的共栅晶体管,和/或,如上述任一项实施例提供的像素电路,和/或,如上述任一项实施例提供的像素结构。图11为本发明实施例提供的一种显示面板结构示意图,图11中,显示器包含一个N×M的像素电路阵列,扫描驱动单元产生扫描信号S0、S1、S2……SN,Sn为扫描驱动单元输入第n行像素的扫描信号,n=1,2,……N;数据驱动单元产生数据信号data,包括D1、D2…DM共M个data信号,分别对应M列像素,Dm为第m列像素的数据信号data,m=1,2,……M;发光驱动单元产生第一控制信号E1、E2……EN,En为发光驱动单元输入第n行像素的第一控制信号,n=1,2,……N。
综上所述,本发明实施例提供一种共栅晶体管、像素电路、像素结构及显示面板,其中,共栅晶体管包括:独立设置的第一电极区、第二电极区和第三电极区,以及与第一电极区、第二电极区和第三电极区相接触的共栅极区;第二电极区和第三电极区设置于共栅极区的两侧;共栅极区、第一电极区和第二电极区构成第一晶体管;共栅极区、第一电极区和第三电极区构成第二晶体管。采用上述方案,作为共栅晶体管的第一晶体管和第二晶体管共用共栅极区,从而能够节省一个栅极区的空间。而且,由于第一晶体管和第二晶体管共用共栅极区作为栅极区,以及共用第一电极区作为源极区或漏极区,使得第一晶体管和第二晶体管的部分电学参数具有较高的相似度,从而能够达到更加理想的共栅效果。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (13)
1.一种共栅晶体管,其特征在于,包括:
独立设置的第一电极区、第二电极区和第三电极区,以及与所述第一电极区、第二电极区和第三电极区相接触的共栅极区;
所述共栅极区、所述第一电极区和所述第二电极区构成所述第一晶体管;
所述共栅极区、所述第一电极区和所述第三电极区构成所述第二晶体管。
2.如权利要求1所述的共栅晶体管,其特征在于,所述第二电极区和所述第三电极区的电学性质相同。
3.如权利要求1所述的共栅晶体管,其特征在于,所述第二电极区和所述第三电极区在所述共栅极区的两侧对称设置。
4.如权利要求1所述的共栅晶体管,其特征在于,所述共栅极区包括第一栅极区和第二栅极区;
所述第一晶体管的栅极区包括所述第一栅极区;
所述第二晶体管的栅极区包括所述第一栅极区和所述第二栅极区。
5.一种像素电路,包含如权利要求1至4任一项所述的共栅晶体管,其特征在于,包括:补偿单元、驱动单元、发光单元、电容及外接电源;
所述补偿单元通过第一节点与所述驱动单元电连接;所述外接电源、所述驱动单元及所述发光单元依次串联连接;所述电容位于所述第一节点和所述外接电源之间;
所述补偿单元外接数据信号和第一扫描信号,所述补偿单元用于在所述第一扫描信号的作用下,将所述第一节点的电压置为第一电压,所述第一电压为通过所述补偿单元中的补偿晶体管对所述数据信号的电压进行补偿后的电压;
所述电容,用于保持所述第一节点的电压为所述第一电压;
所述驱动单元外接第一控制信号,所述驱动单元用于根据所述第一控制信号,产生驱动电流驱动所述发光单元发光;所述驱动电流根据所述第一电压、所述外接电源和所述驱动单元中驱动晶体管的阈值电压得到;所述补偿晶体管为所述第一晶体管,所述驱动晶体管为所述第二晶体管。
6.如权利要求5所述的像素电路,其特征在于,所述驱动单元包括自所述外接电源至所述发光单元之间通过源漏极依次串联的隔离晶体管、驱动晶体管和发光控制晶体管;
所述发光控制晶体管和所述隔离晶体管的栅极共同外接第一控制信号。
7.如权利要求5所述的像素电路,其特征在于,还包括初始化单元;
所述初始化单元位于所述第一节点和所述发光单元之间,所述初始化单元外接第二扫描信号和初始化电压;
所述初始化单元,用于在所述第二扫描信号的控制下,利用所述初始化电压初始化所述第一节点和所述发光单元。
8.一种像素结构,其特征在于,应用于如权利要求5至7任一项所述的像素电路。
9.如权利要求8所述的像素结构,其特征在于,还包括:
与所述驱动晶体管的第一电极区为延长关系的驱动侧电极延长区;与所述第三电极区为延长关系的第三电极延长区;
所述驱动侧电极延长区与所述第一控制信号线交叠处为所述隔离晶体管的栅极区,所述驱动侧电极延长区远离所述共栅极区的一侧与所述外接电源信号线连接;
所述第三电极延长区与所述第一控制信号线交叠处为所述发光控制晶体管的栅极区,所述第三电极延长区远离所述共栅极区的一侧与所述发光单元连接。
10.如权利要求9所述的像素结构,其特征在于,所述共栅极区上方设置有金属板;所述金属板为所述电容的电容极板之一;
所述像素结构还包括:
与所述补偿晶体管的第一电极区为延长关系的补偿侧电极延长区,以及,与所述第二电极区域为延长关系的第二电极延长区;
所述补偿侧电极延长区与所述第一扫描信号线的交叠区域构成所述数据选通晶体管的栅极区;所述补偿侧电极延长区远离所述共栅极区的一侧外接所述数据信号线;
所述第二电极延长区与所述第一扫描信号线的交叠区域构成所述开关晶体管的栅极区;位于所述第一扫描信号线的所述第二电极延长区远离所述共栅极区一侧与所述金属板电连接。
11.如权利要求8所述的像素结构,其特征在于,还包括:
与所述驱动晶体管的第一电极区为延长关系的驱动侧电极延长区;与所述第三电极区为延长关系的第三电极延长区;
所述驱动侧电极延长区与所述第一控制信号线交叠处为所述发光控制晶体管的栅极区,所述驱动侧电极延长区远离所述共栅极区的一侧与所述发光单元连接;
所述第三电极延长区与所述第一控制信号线交叠处为所述隔离晶体管的栅极区,所述第三电极延长区远离所述共栅极区的一侧与所述外接电源信号线连接。
12.如权利要求11所述的像素结构,其特征在于,所述共栅极区上方设置有金属板;所述金属板为所述电容的电容极板之一;
所述像素结构还包括:
与所述补偿晶体管的第一电极区为延长关系的补偿侧电极延长区,以及,与所述第二电极区域为延长关系的第二电极延长区;
所述补偿侧电极延长区与所述第一扫描信号线的交叠区域构成所述开关晶体管的栅极区;所述补偿侧电极延长区远离所述共栅极区的一侧与所述金属板电连接;
所述第二电极延长区与所述第一扫描信号线的交叠区域构成所述数据选通晶体管的栅极区;位于所述第一扫描信号线的所述第二电极延长区远离所述共栅极区一侧外接所述数据信号线。
13.一种显示面板,其特征在于,包括:如权利要求1至4任一项所述的共栅晶体管,和/或,如权利要求5至权利要求7任一项所述的像素电路,和/或,如权利要求8至权利要求12任一项所述的像素结构。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810012354.6A CN108461493A (zh) | 2018-01-05 | 2018-01-05 | 一种共栅晶体管、像素电路、像素结构及显示面板 |
US16/301,866 US11222909B2 (en) | 2018-01-05 | 2018-05-11 | Common-gate transistor, pixel circuit, pixel structure and display panel |
PCT/CN2018/086545 WO2019134324A1 (zh) | 2018-01-05 | 2018-05-11 | 一种共栅晶体管、像素电路、像素结构及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810012354.6A CN108461493A (zh) | 2018-01-05 | 2018-01-05 | 一种共栅晶体管、像素电路、像素结构及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108461493A true CN108461493A (zh) | 2018-08-28 |
Family
ID=63221283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810012354.6A Pending CN108461493A (zh) | 2018-01-05 | 2018-01-05 | 一种共栅晶体管、像素电路、像素结构及显示面板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11222909B2 (zh) |
CN (1) | CN108461493A (zh) |
WO (1) | WO2019134324A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111951716A (zh) * | 2019-04-30 | 2020-11-17 | 上海和辉光电有限公司 | 像素电路、驱动方法及显示器 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112992062B (zh) | 2021-03-16 | 2022-06-28 | 上海天马微电子有限公司 | 显示面板及显示装置 |
US11972727B2 (en) * | 2021-09-18 | 2024-04-30 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate and display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0818819A1 (en) * | 1996-07-12 | 1998-01-14 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
CN1652167A (zh) * | 2004-02-04 | 2005-08-10 | 卡西欧计算机株式会社 | 有源矩阵面板 |
CN107038987A (zh) * | 2017-05-23 | 2017-08-11 | 上海和辉光电有限公司 | 一种共栅晶体管、像素电路、驱动方法及显示器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100673759B1 (ko) * | 2004-08-30 | 2007-01-24 | 삼성에스디아이 주식회사 | 발광 표시장치 |
KR100731741B1 (ko) * | 2005-04-29 | 2007-06-22 | 삼성에스디아이 주식회사 | 유기전계발광장치 |
US8558278B2 (en) | 2007-01-16 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained transistor with optimized drive current and method of forming |
JP2008210902A (ja) * | 2007-02-24 | 2008-09-11 | Seiko Instruments Inc | カレントミラー回路 |
TW201338102A (zh) * | 2012-03-14 | 2013-09-16 | Wintek Corp | 主動元件及主動元件陣列基板 |
US9064887B2 (en) | 2012-09-04 | 2015-06-23 | Infineon Technologies Austria Ag | Field-effect semiconductor device and manufacturing method therefor |
CN103715086A (zh) | 2013-12-27 | 2014-04-09 | 苏州晶湛半导体有限公司 | 一种增强型器件的制造方法 |
US9613955B1 (en) * | 2015-12-10 | 2017-04-04 | International Business Machines Corporation | Hybrid circuit including a tunnel field-effect transistor |
CN107016956A (zh) * | 2017-05-23 | 2017-08-04 | 上海和辉光电有限公司 | 一种像素电路、驱动方法及显示器 |
-
2018
- 2018-01-05 CN CN201810012354.6A patent/CN108461493A/zh active Pending
- 2018-05-11 WO PCT/CN2018/086545 patent/WO2019134324A1/zh active Application Filing
- 2018-05-11 US US16/301,866 patent/US11222909B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0818819A1 (en) * | 1996-07-12 | 1998-01-14 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
CN1652167A (zh) * | 2004-02-04 | 2005-08-10 | 卡西欧计算机株式会社 | 有源矩阵面板 |
CN107038987A (zh) * | 2017-05-23 | 2017-08-11 | 上海和辉光电有限公司 | 一种共栅晶体管、像素电路、驱动方法及显示器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111951716A (zh) * | 2019-04-30 | 2020-11-17 | 上海和辉光电有限公司 | 像素电路、驱动方法及显示器 |
CN111951716B (zh) * | 2019-04-30 | 2024-03-22 | 上海和辉光电股份有限公司 | 像素电路、驱动方法及显示器 |
Also Published As
Publication number | Publication date |
---|---|
US20210225228A1 (en) | 2021-07-22 |
WO2019134324A1 (zh) | 2019-07-11 |
US11222909B2 (en) | 2022-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107256690B (zh) | 一种电致发光显示面板、其驱动方法及显示装置 | |
CN106782313B (zh) | 有机发光像素驱动电路、驱动方法及有机发光显示面板 | |
CN101572056B (zh) | 显示装置和显示装置驱动方法 | |
CN105609058B (zh) | 背光源及显示装置 | |
CN102324218B (zh) | 液晶显示装置和电子装置 | |
CN107274825A (zh) | 显示面板、显示装置、像素驱动电路及其控制方法 | |
CN113707080B (zh) | 显示面板和显示装置 | |
CN110310594A (zh) | 一种显示面板和显示装置 | |
CN101572055B (zh) | 显示装置和显示装置驱动方法 | |
CN110322841A (zh) | 利用发光器件初始化的tft像素阈值电压补偿电路 | |
CN107424555A (zh) | 一种像素电路、驱动方法及显示器 | |
CN109979394A (zh) | 像素电路及其驱动方法、阵列基板及显示装置 | |
CN110364120A (zh) | 用施加于发光装置的数据电压的tft像素阈值电压补偿电路 | |
CN104751804A (zh) | 一种像素电路、其驱动方法及相关装置 | |
CN109478415A (zh) | 移位寄存器电路及显示面板 | |
CN108694921A (zh) | 显示装置 | |
CN101192372B (zh) | 显示面板及其结构 | |
CN102820005A (zh) | 显示装置、像素电路、电子设备和显示装置的驱动方法 | |
CN108461493A (zh) | 一种共栅晶体管、像素电路、像素结构及显示面板 | |
CN110223633A (zh) | 显示面板和显示装置 | |
CN107038992A (zh) | 一种像素电路、驱动方法及显示器 | |
CN110100275A (zh) | 像素阵列基板及其驱动方法、显示面板、显示装置 | |
CN103106869A (zh) | 电平移位电路、扫描电路、显示装置和电子设备 | |
CN108335672A (zh) | 一种像素驱动电路及其驱动方法、阵列基板和显示装置 | |
CN108470544A (zh) | 一种像素驱动电路及其驱动方法、阵列基板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180828 |