CN102263101B - 模拟缓冲电路 - Google Patents
模拟缓冲电路 Download PDFInfo
- Publication number
- CN102263101B CN102263101B CN2011101047228A CN201110104722A CN102263101B CN 102263101 B CN102263101 B CN 102263101B CN 2011101047228 A CN2011101047228 A CN 2011101047228A CN 201110104722 A CN201110104722 A CN 201110104722A CN 102263101 B CN102263101 B CN 102263101B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- thin film
- film transistors
- type channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 claims abstract description 166
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims abstract description 103
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims abstract description 103
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims abstract description 90
- 108091006146 Channels Proteins 0.000 claims abstract description 57
- 230000004888 barrier function Effects 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 10
- 235000008429 bread Nutrition 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 87
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Abstract
本发明公开了一种模拟缓冲电路，包含p型及n型通道薄膜晶体管。p型通道薄膜晶体管以及n型通道薄膜晶体管各包含源极区、漏极区、栅极层、源极电极以及共用漏极电极，其中源极区以及漏极区两者中间界定了一通道区，p型通道薄膜晶体管以及n型通道薄膜晶体管各自的漏极区基本上彼此相互接触，栅极层形成并绝缘隔离于前述对应的通道区上，源极电极与栅极层绝缘隔离并电性连接至对应的源极区，共用漏极电极与栅极层以及源极电极绝缘隔离并透过界定于空乏区上的通孔电性连接至p型通道薄膜晶体管以及n型通道薄膜晶体管两者的漏极区。
Description
技术领域
本发明是有关于一种模拟缓冲电路，且特别是有关于一种使用一共用电极的模拟缓冲电路。
背景技术
显示面板通常具有一基板以及形成于其上的多个像素元件。这些像素元件基本上是以矩阵方式配置，而矩阵的列上具有栅极线，而矩阵的行上则具有数据线。显示面板是由包含一栅极驱动器及一数据驱动器的驱动电路所驱动。栅极驱动器产生多个栅极信号(扫描信号)依序作用于栅极在线以逐列依序开启像素元件。数据驱动器产生多个源极信号(数据信号)，即循序取样的影像信号，这些信号同时被传递至该数据在线，并与栅极信号协同作用以显示影像于面板上。
在此种驱动电路中，具有多级的移位缓存器是用于栅极驱动器中，以产生前述多个栅极信号以依序驱动栅极线。为了降低成本，过去已有许多作法尝试将移位缓存器与门极驱动器整合进显示面板。例如，其中一种作法便是将移位缓存器与门极驱动器制作于面板的玻璃基板上，亦即所谓矩阵基板行驱动技术(gate driver on array，GOA)，其主要是使用非晶硅(a-Si)薄膜晶体管，及/或低温多晶硅(LTPS)薄膜晶体管。
图4是一显示面板10，具有一GOA架构11，其上形成具有多级电路12的移位缓存器。每一级电路12产生一扫描信号，以驱动显示面板10对应的像素列。为了提升移位缓存器的驱动能力，通常将模拟缓冲器20耦接于每一级电路12以及对应的像素列14之间，以增加移位缓存器输出信号的电流推力。在GOA架构11中，各模拟缓冲器20形成于基板13上，且各模拟缓冲器20具有布局线宽H，而线宽H基本上与显示面板10的像素列14的宽度相等。由于高画质影像显示器对于分辨率的要求很高，移位缓存器通常设计为具有很多级电路。因此，基板上每一级电路12的可布局空间减小，因而模拟缓冲器20的面积亦必须被迫缩小。
如图5所示，模拟缓冲器20包含一n型通道薄膜晶体管(NTFT)21以及一p型通道薄膜晶体管(PTFT)22。n型通道薄膜晶体管21及p型通道薄膜晶体管22各自具有形成于基板13上的源极区21a、22a及漏极区21b、22b，源极区以及漏极区之间界定有通道区21c、22c。n型通道薄膜晶体管21的漏极区21b以及p型通道薄膜晶体管22的漏极区22b间隔一距离w，漏极区21b、22b的宽度为d，其间并以互连层25相互电性连接。如图5所示，模拟缓冲器20具有宽度Wc＝(w1+2d+w+w2)。一般而言，薄膜晶体管的通道宽度及长度的缩小会造成饱和电流的降低并损害薄膜晶体管的稳定性。
因此，有必要针对上述缺点进行改善处理。
发明内容
本发明的目的在于提供一种模拟缓冲器电路。可因而缩小在显示面板上使用的模拟缓冲电路的布局面积。
为实现本发明的目的而提供一种模拟缓冲器电路，包括一p型通道薄膜晶体管以及一n型通道薄膜晶体管。
前述p型通道薄膜晶体管及n型通道薄膜晶体管中每一者均包含：一源极区及一漏极区、一第一绝缘层、一栅极层、一第二绝缘层、一源极电极、一共用漏极电极。前述源极区及漏极区形成于一基板上，两者间界定出一通道区，使p型通道薄膜晶体管的漏极区及n型通道薄膜晶体管的漏极区相互接触，而界定出一空乏区于p型通道薄膜晶体管的漏极区与n型通道薄膜晶体管的漏极区接触的一接面。前述第一绝缘层形成于基板上并覆盖对应的源极区、漏极区以及通道区。前述栅极层形成于第一绝缘层上，并覆盖对应的通道区。前述第二绝缘层形成于第一绝缘层上，并覆盖对应的栅极层。前述源极电极形成于第二绝缘层上且电性连接至对应的源极区。前述共用漏极电极形成于第二绝缘层上，并透过一界定于空乏区之上的通孔电性连接至p型通道薄膜晶体管及n型通道薄膜晶体管的漏极区。
p型通道薄膜晶体管及该n型通道薄膜晶体管各自的通道区是以多晶硅形成。
p型通道薄膜晶体管的源极区及漏极区是以p型重掺杂半导体形成，n型通道薄膜晶体管的源极区及漏极区是以n型重掺杂半导体形成。
n型通道薄膜晶体管进一步包含一第一n型轻掺杂区以及一第二n型轻掺杂区，第一n型轻掺杂区形成于源极区及通道区之间，该第二n型轻掺杂区形成于通道区及漏极区之间。
p型通道薄膜晶体管及n型通道薄膜晶体管的漏极之间的接面包含一pn接面。
该通孔具有一大于该空乏区的宽度，使得该共用漏极电极横跨该空乏区且与p型通道薄膜晶体管的漏极区及n型通道薄膜晶体管的漏极区接触。
为实现本发明的目的还提供一模拟缓冲电路。包括一p型通道薄膜晶体管以及一n型通道薄膜晶体管，其中该p型通道薄膜晶体管及该n型通道薄膜晶体管每一者均包含一源极区及一漏极区、一栅极层、一源极电极以及一共用漏极电极。源极区及一漏极区形成于一基板上，两者间界定出一通道区，使p型通道薄膜晶体管的漏极区及n型通道薄膜晶体管的漏极区基本上相互接触，而界定出一空乏区于p型通道薄膜晶体管的漏极区与n型通道薄膜晶体管的漏极区接触的一接面。前述栅极层，形成于对应的通道区的上，并与对应的该通道区绝缘隔离。前述源极电极，与栅极层绝缘隔离，并电性连接至对应的源极区。前述共用漏极电极，与栅极层及该源极电极绝缘隔离，并透过一界定于该空乏区之上的通孔，电性连接至p型通道薄膜晶体管的漏极区及n型通道薄膜晶体管的漏极区。
p型通道薄膜晶体管的漏极及n型通道薄膜晶体管的漏极之间的接面包含一pn接面。
前述模拟缓冲电路进一步包含一第一绝缘层，形成于基板上并覆盖p型通道薄膜晶体管及n型通道薄膜晶体管的源极区、漏极区以及通道区。
前述模拟缓冲电路进一步包含一第二绝缘层，形成于该第一绝缘层上且覆盖p型通道薄膜晶体管的栅极层及n型通道薄膜晶体管的栅极层。
p型通道薄膜晶体管及n型通道薄膜晶体管各自的该通道区是以多晶硅形成。
p型通道薄膜晶体管的源极区以及漏极区是以p型重掺杂半导体形成，n型通道薄膜晶体管的源极区及漏极区是以n型重掺杂半导体形成。
n型通道薄膜晶体管进一步包含一第一n型轻掺杂区以及一第二n型轻掺杂区，其中第一n型轻掺杂区形成于源极区及通道区之间，该第二n型轻掺杂区形成于通道区及漏极区之间。
该通孔具有一大于空乏区的宽度，使得共用漏极电极横跨空乏区且与p型通道薄膜晶体管及n型通道薄膜晶体管的漏极区接触。
为实现本发明的目的，还提供一种模拟缓冲电路。包括形成于一基板上的一图样层，其中前述图样层具有一第一p型重掺杂区、一第二p型重掺杂区、一形成于前述第一p型重掺杂区及前述第二p型重掺杂区之间的p型通道区、一第一n型重掺杂区、一第二n型重掺杂区、一形成于前述第一n型重掺杂区及前述第二n型重掺杂区之间的n型通道区，其中前述第二p型重掺杂区及前述第一n型重掺杂区相互接触而界定出一空乏区于前述第二p型重掺杂区及前述第一n型重掺杂区接触的一接面。
前述模拟缓冲电路亦包括一第一绝缘层、一第一导电层以及一第二绝缘层，其中第一绝缘层形成于基板上并覆盖该图样层，第一导电层具有彼此相距的一第一部及一第二部，前述第一导电层形成于第一绝缘层上，而使该第一部及该第二部分别覆盖该p型通道区及该n型通道区，前述第二绝缘层形成于第一绝缘上且覆盖该第一导电层。
前述模拟缓冲电路进一步包括一第二导电层，具有彼此相距的一第一部、一第二部及一第三部，前述第二导电层形成于第二绝缘层上，其中第一部及第二部分别电性连接至第一p型重掺杂区及第二n型重掺杂区，且第三部透过界定于该空乏区上的一通孔电性连接至第二p型重掺杂区以及第一n型重掺杂区。
因此，第一及第二p型重掺杂区、p型通道区、第一导电层的第一部以及第二导电层的第一部及第三部构成一p型通道薄膜晶体管，且第一及第二n型重掺杂区、n型通道区、第一导电层的第二部以及第二导电层的第二部及第三部构成一n型通道薄膜晶体管。
p型通道区以及n型通道区的每一个是以多晶硅形成。
该图样层具有一第一n型轻掺杂区以及一第二n型轻掺杂区，该第一n型轻掺杂区形成于该第一n型重掺杂区及该n型通道区之间，该第二n型轻掺杂区形成于该n型通道区及该第二n型轻掺杂区之间。
该通孔具有一大于空乏区的宽度，使得第二导电层的第三部横跨空乏区且与第二p型重掺杂区及第一n型重掺杂区相互接触。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1是依照本发明一实施方式的模拟缓冲电路示意图；
图2是图1的模拟缓冲电路的部分透视图；
图3A至图3F是图1的模拟缓冲电路的制作流程示意图；
图4是具有GOA架构的显示面板；
图5是现有的模拟缓冲电路。
其中，附图标记
10：显示面板
11：GOA架构
12：移位缓存器
13、101：基板
14：像素
20：模拟缓冲器
21：n型通道薄膜晶体管
22：p型通道薄膜晶体管
21a、22a、111、121：源极区
21b、22b、113、123：漏极区
21c、22c、112、122：通道区
25：互连层
100：模拟缓冲电路
102：氧化硅层/缓冲层
104：第一绝缘层
106：第二绝缘层
110：p型通道薄膜晶体管
114：栅极层(第一栅极电极)
115、125：源极电极
116：漏极电极
117、118、128：通孔
119：电洞
120：n型通道薄膜晶体管
124：栅极层
126：第一n型轻掺杂区域
127：第二n型轻掺杂区域
129：电子
130：空乏区
131：pn接面p端
132：pn接面n端
133：pn接面
142：第一光阻层
144：第二光阻层
143：第三光阻层
145：第四光阻层
具体实施方式
在本发明中使用的用语“矩阵基板行驱动技术(gate driver on array)”或其简称“GOA”，主要是指使用非晶硅(a-Si)薄膜晶体管及(或)低温多晶硅(LTPS)薄膜晶体管以在显示面板的玻璃基板上制作移位缓存器及(或)栅极驱动器的电路布局或其架构。
请参照图1及图2，其是依照本发明实施方式的模拟缓冲电路100。模拟缓冲电路100包含相互电性耦接的p型通道薄膜晶体管(PTFT)110及n型通道薄膜晶体管(NTFT)120。
前述p型通道薄膜晶体管110具有一源极区111以及一漏极区113，两者间界定有一通道区112，且该p型通道薄膜晶体管110形成于基板101上。前述n型通道薄膜晶体管120具有一源极区121以及一漏极区123，两者间界定有一通道区122，且该n型通道薄膜晶体管120形成于基板101上。在此实施方式中，p型通道薄膜晶体管110的漏极区113以及n型通道薄膜晶体管120的漏极区123具有一宽度d。p型通道薄膜晶体管110的通道区112是以多晶硅(poly-Si)形成，而其源极区111以及漏极区113是以p型重掺杂半导体形成。n型通道薄膜晶体管120的通道区122是以多晶硅形成，而其源极区121以及漏极区123是以n型重掺杂半导体形成。n型通道薄膜晶体管120亦可具有一第一n型轻掺杂区126以及一第二n型轻掺杂区127，前述第一n型轻掺杂区126位于源极区121及通道区122之间，前述第二n型轻掺杂区127位于通道区122以及漏极区123之间。此外，在前述n型通道薄膜晶体管120以及p型通道薄膜晶体管110各自的源极区、漏极区以及通道区形成之前，一缓冲层102可先形成于基板101之上。p型通道薄膜晶体管110的漏极区113以及n型通道薄膜晶体管120的漏极区123可以相同的或不同的多晶硅或以其它种类的硅(例如非晶硅或微晶硅)形成。
因此，p型通道薄膜晶体管110的漏极区113以及n型通道薄膜晶体管120的漏极区123基本上相互接触而形成一pn接面133。如此一来，一空乏区130因而立即形成，该空乏区130跨越pn接面133且为一绝缘区，该空乏区130中移动电荷载子扩散漂离或被一电场驱离，而仅留下离子化的施体离子及受体离子杂质。空乏区130具有一宽度D。如图2所示，该以n型重掺杂半导体形成的漏极区123具有比p型重掺杂半导体形成的漏极区113更多的自由电子129。相对地，p型重掺杂的漏极区113具有比n型重掺杂的漏极区123更多的电洞119。于横跨pn接面133的情形下，电子129移动进入p型重掺杂的漏极区113，而电洞119移动进入n型重掺杂的漏极区123。电子129从n型重掺杂的漏极区123移动至p型重掺杂的漏极区113会留下一带正电的施体离子「+」于空乏区130的n端132，同样地，电洞119会留下带负电的受体离子「-」于空乏区130的p端131。
在p型通道薄膜晶体管110及n型通道薄膜晶体管120各自的源极区111及121、漏极区113及123以及通道区112及122之上，一第一绝缘层(亦称为栅绝缘层，GI)104形成于其上并延伸至基板101之上。该闸绝缘层104是由绝缘材料形成，其包括但不限定于SiNx，SiOx，or SiON。
此外，p型通道薄膜晶体管110及n型通道薄膜晶体管120各具有一栅极层(或电极)114、124，各栅极层114、124形成于该闸绝缘层104之上并各自与对应的通道区112、122重迭。栅极层114、124是由导电性材料形成，例如金属或合金。
在栅极层114及124之上，形成有一第二绝缘层106(又称为层间介电层(interlayer dielectric layer，ILD))，第二绝缘层106并延伸于闸绝缘层104之上。
具有相互分离的三部115、116以及125的导电层是形成于第二绝缘层106上，以作为p型通道薄膜晶体管110及n型通道薄膜晶体管120的源极电极和漏极电极。如图1所示，导电层的第一部115及第二部125分别电性连接至源极区111以及源极区121以分别作为p型通道薄膜晶体管110及n型通道薄膜晶体管120的源极电极。类似于图5所示现有的模拟缓冲电路20，源极电极115及125与源极区111及121的电性连接是分别透过通孔118及通孔128实现。然而，导电层的第三部116被配置为p型通道薄膜晶体管110及n型通道薄膜晶体管120的共同电极，并且透过一界定于空乏区130上的通孔117电性连接至p型通道薄膜晶体管110的漏极区113及n型通道薄膜晶体管120的漏极区123。
如图1及图2所示的实施方式，通孔117具有一宽度D，宽度D大于空乏区130的宽度D1。因此，填进通孔117的共用漏极电极116的通孔部分横跨空乏区130，并基本上接触p型通道薄膜晶体管110的漏极区113以及n型通道薄膜晶体管120的漏极区123，而使p型通道薄膜晶体管110的漏极区113以及n型通道薄膜晶体管120的漏极区123透过共用漏极电极116的通孔部分电性连接。对于此种配置而言，p型通道薄膜晶体管110的漏极区113以及n型通道薄膜晶体管120的漏极区123的电性连接不需要使用互连层，因而可缩小模拟缓冲电路100的布局面积大小。例如，依据图1所示实施例的模拟缓冲电路100具有宽度Wn＝(w1+2d+w2)，其与图5所示的一般模拟缓冲电路20相比，宽度至少缩小了距离w。
图3A至图3F图是透过基本CMOS制程来制作模拟缓冲电路100的方式。
如图3A所示，该制程首先进行硅基板101的氧化，而在基板表面产生一相对较薄的缓冲层102，亦称为氧化硅层(或场氧化层)。接着，在上述薄的缓冲层102之上，沉积一多晶硅层。该多晶硅层被图案化(或蚀刻)以界定一第一部(通道区112)以及与第一部(通道区112)分隔的一第二部(通道区122)。
之后，如图3B所示，铺设一光阻材料于多晶硅层的第一部(通道区112)上并暴露第二部(通道区122)以形成一第一光阻层142，第一光阻层142覆盖多晶硅层的第一部(通道区112)，而通道的掺杂是施加于多晶硅层的第二部(通道区122)以界定出n型通道薄膜晶体管120的通道区122。
接着如图3C所示，在该步骤之后，沉积光阻材料于多晶硅层的第二部(通道区122)之上以形成第二光阻层144，第二光阻层144覆盖多晶硅层的第二部(通道区122)；覆盖第一部(通道区112)的第一光阻层142被选择性地蚀刻以暴露区域111及113的多晶硅层的表面；以及将p型重掺杂半导体施加在暴露的区域111以及113，以界定p型通道薄膜晶体管110的漏极区113以及源极区111。
之后，如图3D所示，分别自通道区112以及122上去除第一光阻层142以及第二光阻层144，并沉积一闸绝缘层104于其上。进一步，形成一金属层于栅绝缘层104之上，并将其图案化以界定出一第一栅极电极114以及一第二栅极电极124，其中第一栅极电极114重迭对应的通道区112，第二栅极重迭对应的通道区122。此外，第三光阻层143以及第四光阻层145是分别沉积并覆盖第一栅极电极114以及第二栅极电极124。之后，n型重掺杂施加于围绕第二栅极电极124以及第四光阻层145未被覆盖的区域，以界定n型通道薄膜晶体管120的源极区121以及漏极区123。在这些步骤之后，空乏区130是形成于横跨p型通道薄膜晶体管110的p型重掺杂区域113以及n型通道薄膜晶体管120的n型重掺杂区域123两者间的pn接面133。进一步，分别于第二栅极电极124以及第四光阻层145的左右两边进行侧边蚀刻，以分别暴露出其下的区域。
随后，如图3E所示，于暴露出来的n型重掺杂区域施加n型轻掺杂，以界定出形成于源极区121以及通道区122之间的一第一n型轻掺杂区域126，并界定出形成于n型通道薄膜晶体管120的通道区122以及漏极区123之间的一第二n型轻掺杂区域127。
接着，如图3F所示，自栅极电极114以及124移除第三光阻层143及第四光阻层145，并随后沉积一层层间介电层105于栅极电极114以及124之上。层间介电层105延伸并覆盖栅绝缘层104。之后，对层间介电层105进行图案化，以界定出多个连接通孔117、118以及128，其中通孔118及128分别形成在p型通道薄膜晶体管110的源极区111以及n型通道薄膜晶体管120的源极区121之上。通孔117形成在空乏区130的上并具有一大于空乏区的宽度。换句话说，p型通道薄膜晶体管110的漏极区113以及n型通道薄膜晶体管120的漏极区123至少部分被暴露出来。在这些步骤之后，在其上进行溅镀(sputtering deposition，SD)以形成源极电极115和125以及漏极电极116。源极电极115以及125分别透过通孔118以及128电性连接至p型通道薄膜晶体管110的源极区111以及n型通道薄膜晶体管120的源极区121，漏极电极116透过通孔117电性连接至p型通道薄膜晶体管110的漏极区113以及n型通道薄膜晶体管120的漏极区123。
依照本发明另一实施例，模拟缓冲电路可包含一图样层、一第一绝缘层、一第一导电层、一第二绝缘层以及一第二导电层。
图样层形成于一基板上，且具有一第一p型重掺杂区、一第二p型重掺杂区、形成于第一p型重掺杂区及第二p型重掺杂区之间的p型通道区、一第一n型重掺杂区、一第二n型重掺杂区、形成于第一n型重掺杂区及第二n型重掺杂区之间的n型通道区，其中第二p型重掺杂区及第一n型重掺杂区基本上相互接触而界定出一空乏区于第二p型重掺杂区与第一n型重掺杂区接触的接面。
此外，第一绝缘层形成于基板上，并覆盖图样层。第一导电层具有彼此相距的第一部及第二部，第一导电层形成于第一绝缘层上，使得第一部及第二部各自覆盖p型通道区及n型通道区。
其次，第二绝缘层形成于第一绝缘层上且覆盖第一导电层。第二导电层具有彼此相距的第一部、第二部及第三部，第二导电层形成于第二绝缘层上，其中第一部及第二部分别电性连接至第一p型重掺杂区及第二n型重掺杂区，且第三部透过界定于空乏区上的一通孔电性连接至第二p型重掺杂区以及第一n型重掺杂区。
第一p型重掺杂区及第二p型重掺杂区、p型通道区、第一导电层的第一部以及第二导电层的第一部和第三部构成一p型通道薄膜晶体管，而第一n型重掺杂区及第二n型重掺杂区、n型通道区、第一导电层的第二部以及第二导电层的第二部和第三部则构成一n型通道薄膜晶体管。
在本发明一实施例中，各p型通道区以及各n型通道区是以多晶硅形成。
在本发明另一实施例中，上述图样层进一步具有一第一n型轻掺杂区以及一第二n型轻掺杂区，第一n型轻掺杂区形成于第一n型重掺杂区及n型通道区之间，第二n型轻掺杂区形成于n型通道区及第二n型轻掺杂区之间。
在本发明又一实施例中，上述通孔具有大于空乏区的一宽度，使得第二导电层的第三部横跨空乏区，且与第二p型重掺杂区及第一n型重掺杂区基本上相互接触。
由上述本发明实施方式可知，应用上述利用共用漏极电极以连接p型通道薄膜晶体管以及n型通道薄膜晶体管的模拟缓冲电路，可因而缩小在显示面板上使用的模拟缓冲电路的布局面积。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (12)
1.一种模拟缓冲电路，包括一p型通道薄膜晶体管以及一n型通道薄膜晶体管，其特征在于，该p型通道薄膜晶体管及该n型通道薄膜晶体管中每一者均包含:
一源极区及一漏极区，两者间界定出一通道区，该源极区及漏极区形成于一基板上，使该p型通道薄膜晶体管的该漏极区及该n型通道薄膜晶体管的该漏极区相互接触，而界定出一空乏区于该p型通道薄膜晶体管的该漏极区与该n型通道薄膜晶体管的该漏极区接触的一接面，该p型通道薄膜晶体管及该n型通道薄膜晶体管各自的该通道区是以多晶硅形成；
一第一绝缘层，形成于该基板上并覆盖对应的该源极区、该漏极区以及该通道区；
一栅极层，形成于该第一绝缘层上，并覆盖对应的该通道区；
一第二绝缘层，形成于该第一绝缘层上，并覆盖对应的该栅极层；
一源极电极，形成于该第二绝缘层上且电性连接至对应的该源极区；以及
一共用漏极电极，形成于该第二绝缘层上而使该共用漏极电极透过一界定于该空乏区之上的通孔，电性连接至该p型通道薄膜晶体管的该漏极区及该n型通道薄膜晶体管的该漏极区；
其中，该通孔具有一大于该空乏区的宽度，使得该共用漏极电极横跨该空乏区且与该p型通道薄膜晶体管的漏极区及该n型通道薄膜晶体管的漏极区接触，使得该p型通道薄膜晶体管的该漏极区及该n型通道薄膜晶体管的该漏极区通过该共用漏极电极的通孔部分电性连接。
2.根据权利要求1所述的模拟缓冲电路，其特征在于，该p型通道薄膜晶体管的该源极区及该漏极区是以p型重掺杂半导体形成，该n型通道薄膜晶体管的该源极区及该漏极区是以n型重掺杂半导体形成。
3.根据权利要求2所述的模拟缓冲电路，其特征在于，该n型通道薄膜晶体管进一步包含一第一n型轻掺杂区以及一第二n型轻掺杂区，该第一n型轻掺杂区形成于该源极区及该通道区之间，该第二n型轻掺杂区形成于该通道区及该漏极区之间。
4.根据权利要求2所述的模拟缓冲电路，其特征在于，该p型通道薄膜晶体管的漏极区及该n型通道薄膜晶体管的漏极区之间的接面包含一pn接面。
5.一种模拟缓冲电路，包括一p型通道薄膜晶体管以及一n型通道薄膜晶体管，其特征在于，该p型通道薄膜晶体管及该n型通道薄膜晶体管中每一者均包含:
一源极区及一漏极区，两者间界定出一通道区，该源极区及漏极区形成于一基板上，使该p型通道薄膜晶体管及该n型通道薄膜晶体管的漏极区相互接触，而界定出一空乏区于该p型通道薄膜晶体管的该漏极区与该n型通道薄膜晶体管的该漏极区接触的一接面，该p型通道薄膜晶体管及该n型通道薄膜晶体管各自的该通道区是以多晶硅形成；
一栅极层，形成于对应的该通道区之上，并与对应的该通道区绝缘隔离；
一源极电极，与该栅极层绝缘隔离，并电性连接至对应的该源极区；以及
一共用漏极电极，与该栅极层及该源极电极绝缘隔离，并透过一界定于该空乏区之上的通孔，电性连接至该p型通道薄膜晶体管的漏极区及该n型通道薄膜晶体管的漏极区；
其中，该通孔具有一大于该空乏区的宽度，使得该共用漏极电极横跨该空乏区且与该p型通道薄膜晶体管的漏极区及该n型通道薄膜晶体管的漏极区接触，使得该p型通道薄膜晶体管的该漏极区及该n型通道薄膜晶体管的该漏极区通过该共用漏极电极的通孔部分电性连接。
6.根据权利要求5所述的模拟缓冲电路，其特征在于，进一步包含一第一绝缘层，形成于该基板上并覆盖该p型通道薄膜晶体管及该n型通道薄膜晶体管各自的该源极区、该漏极区以及该通道区。
7.根据权利要求6所述的模拟缓冲电路，其特征在于，进一步包含一第二绝缘层，形成于该第一绝缘层上且覆盖该p型通道薄膜晶体管的该栅极层及该n型通道薄膜晶体管的该栅极层。
8.根据权利要求5所述的模拟缓冲电路，其特征在于，该p型通道薄膜晶体管的该源极区及该漏极区是以p型重掺杂半导体形成，该n型通道薄膜晶体管的该源极区及该漏极区是以n型重掺杂型半导体形成。
9.根据权利要求8所述的模拟缓冲电路，其特征在于，该n型通道薄膜晶体管进一步包含一第一n型轻掺杂区以及一第二n型轻掺杂区，其中该第一n型轻掺杂区形成于该源极区及该通道区之间，该第二n型轻掺杂区形成于该通道区及该漏极区之间。
10.根据权利要求8所述的模拟缓冲电路，其特征在于，该p型通道薄膜晶体管的漏极及该n型通道薄膜晶体管的漏极之间的接面包含一pn接面。
11.一种模拟缓冲电路，其特征在于，包括:
一图样层，形成于一基板上，其中该图样层具有一第一p型重掺杂区、一第二p型重掺杂区、一形成于该第一p型重掺杂区及该第二p型重掺杂区之间的p型通道区、一第一n型重掺杂区、一第二n型重掺杂区、一形成于该第一n型重掺杂区及该第二n型重掺杂区之间的n型通道区，其中该第二p型重掺杂区及该第一n型重掺杂区相互接触而界定出一空乏区于该第二p型重掺杂区与该第一n型重掺杂区接触的一接面，各该p型通道区以及各该n型通道区是以多晶硅形成；
一第一绝缘层，形成于该基板上并覆盖该图样层；
一第一导电层，具有彼此相距的一第一部及一第二部，该第一导电层形成于该第一绝缘层上，而使该第一部及该第二部分别覆盖该p型通道区及该n型通道区；
一第二绝缘层，形成于该第一绝缘层上且覆盖该第一导电层；
一第二导电层，具有彼此相距的一第一部、一第二部及一第三部，该第二导电层形成于该第二绝缘层上，其中该第一部及该第二部分别电性连接至该第一p型重掺杂区及该第二n型重掺杂区，且该第三部透过界定于该空乏区上的一通孔电性连接至该第二p型重掺杂区以及该第一n型重掺杂区；
其中该第一及第二p型重掺杂区、该p型通道区、该第一导电层的该第一部以及该第二导电层的该第一部及该第三部构成一p型通道薄膜晶体管，且该第一及第二n型重掺杂区、该n型通道区、该第一导电层的该第二部以及该第二导电层的该第二部及该第三部构成一n型通道薄膜晶体管；
其中，该通孔具有一大于该空乏区的宽度，使得该第二导电层的该第三部横跨该空乏区且与该第二p型重掺杂区及该第一n型重掺杂区相互接触。
12.根据权利要求11所述的模拟缓冲电路，其特征在于，该图样层进一步具有一第一n型轻掺杂区以及一第二n型轻掺杂区，该第一n型轻掺杂区形成于该第一n型重掺杂区及该n型通道区之间，该第二n型轻掺杂区形成于该n型通道区及该第二n型轻掺杂区之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/938,867 US20120104402A1 (en) | 2010-11-03 | 2010-11-03 | Architecture of analog buffer circuit |
| US12/938,867 | 2010-11-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102263101A CN102263101A (zh) | 2011-11-30 |
| CN102263101B true CN102263101B (zh) | 2013-07-17 |
Family
ID=45009671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101047228A Active CN102263101B (zh) | 2010-11-03 | 2011-04-22 | 模拟缓冲电路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20120104402A1 (zh) |
| EP (1) | EP2450954A1 (zh) |
| CN (1) | CN102263101B (zh) |
| TW (1) | TW201227928A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160104771A1 (en) * | 2014-10-13 | 2016-04-14 | Applied Materials, Inc. | Common contact of n++ and p++ transistor drain regions in cmos |
| KR102506745B1 (ko) * | 2020-10-29 | 2023-03-07 | 경희대학교 산학협력단 | 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로 및 이를 포함하는 디스플레이 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5529937A (en) * | 1993-07-27 | 1996-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating thin film transistor |
| US6124602A (en) * | 1996-12-30 | 2000-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit having a crystal growth in an active layer where a specific distance is established between a selected portion and where the growth starts to the active layer of the circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60186053A (ja) * | 1984-03-06 | 1985-09-21 | Seiko Epson Corp | 薄膜相補型ｍｏｓ回路 |
| JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
| JP2873660B2 (ja) * | 1994-01-08 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
| US6013930A (en) * | 1997-09-24 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having laminated source and drain regions and method for producing the same |
| DE69942442D1 (de) * | 1999-01-11 | 2010-07-15 | Semiconductor Energy Lab | Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat |
| US6506635B1 (en) * | 1999-02-12 | 2003-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
| US6855988B2 (en) * | 2002-07-08 | 2005-02-15 | Viciciv Technology | Semiconductor switching devices |
| JP4059095B2 (ja) * | 2003-02-07 | 2008-03-12 | セイコーエプソン株式会社 | 相補型薄膜トランジスタ回路、電気光学装置、電子機器 |
| KR100599595B1 (ko) * | 2004-05-24 | 2006-07-13 | 삼성에스디아이 주식회사 | 발광표시 장치용 반도체 소자 및 그 제조 방법 |
-
2010
- 2010-11-03 US US12/938,867 patent/US20120104402A1/en not_active Abandoned
-
2011
- 2011-01-10 EP EP11150525A patent/EP2450954A1/en not_active Withdrawn
- 2011-02-25 TW TW100106455A patent/TW201227928A/zh unknown
- 2011-04-22 CN CN2011101047228A patent/CN102263101B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5529937A (en) * | 1993-07-27 | 1996-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating thin film transistor |
| US6124602A (en) * | 1996-12-30 | 2000-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit having a crystal growth in an active layer where a specific distance is established between a selected portion and where the growth starts to the active layer of the circuit |
Non-Patent Citations (1)
| Title |
|---|
| JP昭60-186053A 1985.09.21 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2450954A1 (en) | 2012-05-09 |
| US20120104402A1 (en) | 2012-05-03 |
| CN102263101A (zh) | 2011-11-30 |
| TW201227928A (en) | 2012-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107871472B (zh) | 显示装置 | |
| JP4483235B2 (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| US7759178B2 (en) | Thin film transistor substrate and fabrication thereof | |
| CN100495730C (zh) | 半导体器件以及图像显示装置 | |
| US20070269939A1 (en) | Flat panel display and method of fabricating the same | |
| US7638371B2 (en) | Method for manufacturing thin film transistor display array with dual-layer metal line | |
| CN103765494A (zh) | 显示装置及其制造方法 | |
| KR20080012768A (ko) | 표시장치 및 그 제조 방법 | |
| CN100433079C (zh) | 有源矩阵面板 | |
| US20210020755A1 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
| US7439544B2 (en) | Structure and manufacturing method of an image TFT array | |
| JPH11282012A (ja) | アクティブマトリクス基板および液晶表示装置 | |
| US8704305B2 (en) | Thin film transistor | |
| US6646308B2 (en) | Flat panel display device | |
| CN110649101A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN100592180C (zh) | 液晶显示器及其制造方法 | |
| JP3820743B2 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置 | |
| CN102263101B (zh) | 模拟缓冲电路 | |
| KR20050011677A (ko) | 박막 반도체 소자 및 박막 반도체 소자의 제조방법 | |
| US20170148820A1 (en) | Array Substrate And Method of Manufacturing the Same, And Display Apparatus | |
| JP2009130016A (ja) | 半導体装置の製造方法及び電子機器 | |
| CN109690661A (zh) | 有源矩阵基板和具备有源矩阵基板的显示装置 | |
| CN109920805B (zh) | 电子装置及其制造方法 | |
| CN107357104B (zh) | Ltps阵列基板及液晶显示面板 | |
| CN114156289A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |