TWI688934B

TWI688934B - 畫素電路

Info

Publication number: TWI688934B
Application number: TW107144219A
Authority: TW
Inventors: 鄭貿薰; 洪嘉澤; 陳奕冏
Original assignee: 友達光電股份有限公司
Priority date: 2018-12-07
Filing date: 2018-12-07
Publication date: 2020-03-21
Also published as: TW202022841A; CN110223641A

Abstract

一種畫素電路，包含：發光二極體、第一至第三電晶體、重置單元及電容單元。第一電晶體之第二端電性耦接於發光二極體的陽極端。重置單元接收高準位電壓，進一步根據第一控制訊號將第一電晶體之閘極端重置至高準位電壓，並在發光二極體發光時持續接收高準位電壓。電容單元根據耦合電壓，將第一電晶體之閘極端由高準位電壓重新分配至補償前電壓。第三電晶體僅在第二電晶體導通以提供資料電壓以及第一電晶體導通以將資料電壓由第一電晶體之第一端傳送至第一電晶體之第二端時導通，以傳送資料電壓至第一電晶體之閘極端進行補償。

Description

畫素電路

本發明係有關於一種顯示技術，且特別是有關於一種畫素電路。

一般顯示器的畫素陣列中具有的多個畫素單元包含光電二極體，並藉由發光控制電壓控制驅動路徑上的電晶體，進一步驅動光電二極體。然而，在顯示器操作於低更新頻率時，畫素單元中與驅動光電二極體相關的電路節點中，易面臨漏電時間較長而導致無法維持準確的電壓準位之問題，將進一步造成畫面的閃爍現象。

由此可見，上述現有的方式，顯然仍存在不便與缺陷，而有待改進。為了解決上述問題，相關領域莫不費盡心思來謀求解決之道，但長久以來仍未發展出適當的解決方案。

發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本發明實施例的重要/關鍵元件或界定本發明的範圍。

本發明內容之一目的是在提供一種畫素電路，藉以改善先前技術的問題。

為達上述目的，本發明內容之一技術態樣係關於一種畫素電路，包含：發光二極體、第一電晶體、重置單元、電容單元、第二電晶體以及第三電晶體。發光二極體有陽極端以及陰極端。第一電晶體具有第一端、第二端以及閘極端，第一電晶體之第二端電性耦接於發光二極體的陽極端。重置單元用以持續接收高準位電壓，進一步根據第一控制訊號將第一電晶體之閘極端重置至高準位電壓，並在發光二極體發光時持續接收高準位電壓。電容單元電性耦接於第一電晶體之閘極端，用以根據耦合電壓，將第一電晶體之閘極端由高準位電壓重新分配至補償前電壓。第二電晶體具有第一端、第二端以及閘極端，第二電晶體之第一端用以接收資料電壓，第二電晶體之第二端電性耦接於第一電晶體之第一端。第三電晶體具有第一端、第二端以及閘極端，第三電晶體之第一端電性耦接於第一電晶體之第二端，第三電晶體之第二端電性耦接於第一電晶體之閘極端，第三電晶體僅在第二電晶體導通以提供資料電壓以及第一電晶體導通以將資料電壓由第一電晶體之第一端傳送至第一電晶體之第二端時導通，以傳送資料電壓至第一電晶體之閘極端進行補償。

因此，根據本發明之技術內容，本發明實施例藉由提供一種畫素電路，平衡漏電路徑的極性，提升內部節點的電壓準位的穩定性，進而使用以驅動光電二極體的電流穩定，避免畫面閃爍的現象產生。

在參閱下文實施方式後，本發明所屬技術領域中具有通常知識者當可輕易瞭解本發明之基本精神及其他發明目的，以及本發明所採用之技術手段與實施態樣。

100‧‧‧畫素電路

110‧‧‧重置單元

120‧‧‧電容單元

400‧‧‧畫素電路

A‧‧‧閘極端

B‧‧‧第二端

C1‧‧‧第一電容

C2‧‧‧第二電容

C[N]‧‧‧耦合電壓

DATA‧‧‧資料電壓

EM[N]、EM[N-1]‧‧‧發光控制訊號

I‧‧‧電流

OLED‧‧‧發光二極體

OVDD、OVSS‧‧‧電壓

P1‧‧‧第一時間區間

P2‧‧‧第二時間區間

P3‧‧‧第三時間區間

P4‧‧‧第四時間區間

S[N]、S[N-1]‧‧‧控制訊號

T1‧‧‧第一電晶體

T2‧‧‧第二電晶體

T3‧‧‧第三電晶體

T4‧‧‧第四電晶體

T5‧‧‧第五電晶體

T6‧‧‧第六電晶體

T7‧‧‧第七電晶體

V_REF‧‧‧參考電壓

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：

第1圖係依照本發明一實施例繪示一種畫素電路的示意圖。

第2圖係依照本發明實施例繪示一種控制波形示意圖。

第3A-3D圖係依照本發明第1圖所示之實施例繪示畫素電路的操作示意圖。

第4圖係依照本發明一實施例繪示一種畫素電路的示意圖。

第5圖係依照本發明實施例繪示一種控制波形示意圖。

根據慣常的作業方式，圖中各種特徵與元件並未依比例繪製，其繪製方式是為了以最佳的方式呈現與本發明相關的具體特徵與元件。此外，在不同圖式間，以相同或相似的元件符號來指稱相似的元件/部件。

為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。實施方式中涵蓋了多個具體實施例的特徵以及用以建構與操作這些具體實施例的方法步驟與其順序。然而，亦可利用其他具體實施例來達成相同或均等的功能與步驟順序。

除非本說明書另有定義，此處所用的科學與技術詞彙之含義與本發明所屬技術領域中具有通常知識者所理解與慣用的意義相同。此外，在不和上下文衝突的情形下，本說明書所用的單數名詞涵蓋該名詞的複數型；而所用的複數名詞時亦涵蓋該名詞的單數型。

另外，關於本文中所使用之「耦接」，可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。

第1圖係依照本發明一實施例繪示一種畫素電路100的示意圖。於一實施例中，畫素電路100對應於一個顯示器的畫素陣列中的第N列畫素單元。

如圖所示，畫素電路100包含發光二極體OLED、第一電晶體T1、重置單元110、電容單元120、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5以及第六電晶體T6。

發光二極體OLED具有陽極端以及陰極端。於一實施例中，陰極端電性耦接於電壓OVSS，且電壓OVSS可以是具有相對低電壓準位的定電壓。發光二極體OLED可以是微發光二極體(micro light-emitting diode；mLED)或有機發光二極體(organic light-emitting diode；OLED)，但並不以此為限，透過電流驅動的發光元件，皆為本案所涵蓋的範圍。

下面之一實施例將以有機發光二極體OLED與P型電晶體所組成的畫素電路100進行說明。

第一電晶體T1具有第一端、第二端B及閘極端A。第一電晶體T1之第一端用以接收電壓OVDD。更詳細地說，於一實施例中，第一電晶體T1之第一端是透過第四電晶體T4接收電壓OVDD，且電壓OVDD可以是具有相對高電壓位準的定電壓。第一電晶體T1之第二端B電性耦接於發光二極體OLED之陽極端。更詳細地說，於一實施例中，第一電晶體T1之第二端B是透過第五電晶體T5電性耦接於發光二極體OLED之陽極端。

第二電晶體T2具有第一端、第二端及閘極端。第二電晶體T2之第一端用以接收資料電壓DATA，第二電晶體T2之第二端電性耦接於第一電晶體T1之第一端。第二電晶體T2之閘極端用以接收控制訊號S[N]。其中，控制訊號S[N]是對應控制第N列畫素單元的資料電壓輸入的控制訊號。

第三電晶體T3具有第一端、第二端以及閘極端。第三電晶體T3之第一端電性耦接於第一電晶體T1之第二端B，第三電晶體T3之第二端電性耦接於第一電晶體T1之閘極端A。第三電晶體T3之閘極端用以接收控制訊號S[N]。

第四電晶體T4具有第一端、第二端以及閘極端。第四電晶體T4之第一端用以接收第一電壓OVDD，第四電晶體T4之第二端電性耦接於第一電晶體T1之第一端。第四電晶體T4之閘極端用以接收發光控制訊號EM[N]。其中，發光控制訊號EM[N]是對應控制第N列畫素單元的發光的控制訊號。

第五電晶體T5具有第一端、第二端以及閘極端。第五電晶體T5之第一端電性耦接於第一電晶體T1之第二端B，第五電晶體T5第二端電性耦接於發光二極體OLED之陽極。第五電晶體T5之閘極端用以接收發光控制訊號EM[N]。

第六電晶體T6具有第一端、第二端以及閘極端。第六電晶體T6之第一端用以接收參考電壓V_REF。第六電晶體T6之第二端電性耦接於發光二極體OLED之陽極，第六電晶體T6之閘極端接收控制訊號S[N-1]。其中，控制訊號S[N-1]是對應控制第N-1列畫素單元的資料電壓輸入的控制訊號。

重置單元110於本實施例中，包含第七電晶體T7。第七電晶體T7包含第一端、第二端及閘極端。第七電晶體T7之第一端用以接收高準位電壓。於本實施例中，高準位電壓是由控制訊號S[N]所提供。第七電晶體T7之第二端電性耦接於第一電晶體T1之閘極端A，第七電晶體T7之閘極端接收控制訊號S[N-1]。

電容單元120於本實施例中，包含第一電容C1以及第二電容C2。第一電容C1具有第一端以及第二端，第一電容C1之第一端電性耦接於第一電晶體T1之閘極端A，第一電容C1之第二端接收耦合電壓C[N]。第二電容C2具有第一端以及第二端，第二電容C2之第一端電性耦接於第一電晶體T1之閘極端A，第二電容C2之第二端接收固定高準位電壓。於一實施例中，第二電容C2之第二端所接收的固定高準位電壓可為電壓OVDD。

為使本發明實施例之畫素電路100的操作方式易於理解，請一併參閱第2圖以及第3A-3D圖。第2圖係依照本發明實施例繪示一種控制波形示意圖。第3A-3D圖係依照本發明第1圖所示之實施例繪示畫素電路100的操作示意圖。

如第2圖所示，在對應一列畫素單元的一掃描時間中，包含第一時間區間P1、第二時間區間P2、第三時間區間P3及第四時間區間P4。以下將以第2圖搭配第3A-3D圖，詳細說明各個時間區間中，各訊號與元件的操作及狀態。

如第3A圖所示，第一時間區間P1為畫素電路100的重置時間區間。在第一時間區間P1中，控制訊號S[N-1]為低態L、控制訊號S[N]為高態H、耦合電壓C[N]為高態H且發光控制訊號EM[N]為高態H。

此時，重置單元110包含的第七電晶體T7將由於低態L的控制訊號S[N-1]而導通。第七電晶體T7之第一端所接收位於高態H的控制訊號S[N]將因此透過第七電晶體T7之第二端傳送至第一電晶體T1之閘極端A，將閘極端A重置至高準位電壓(以V_GH表示)。

電容單元120中的第一電容C1之第二端將由於接收高態H的耦合電壓C[N]，而與第一電容C1之第一端所耦接、重置至高準位電壓的第一電晶體T1之閘極端A達到平衡。

第六電晶體T6將由於低態L的控制訊號S[N-1]而導通。第六電晶體T6之第一端所接收的參考電壓V_REF將因此透過第六電晶體T6之第二端傳送至發光二極體OLED之陽極端，將發光二極體OLED之陽極端重置至參考電壓V_REF。於一實施例中，參考電壓V_REF的準位小於電壓OVSS與發光二極體OLED的閾值電壓(threshold voltage)V_{TH_OLED}的總和。更詳細地說，上述的關係可表示為：V_REF<OVSS+V_{TH_OLED}

第二電晶體T2、第三電晶體T3、第四電晶體T4以及第五電晶體T5將分別由於位於高態H的控制訊號S[N]以及高態H的發光控制訊號EM[N]而關閉。第一電晶體T1則由於第一電晶體T1之閘極端A被重置至高準位電壓而關閉。發光二極體OLED則由於未有電流流經而關閉。其中，關閉的電晶體以及發光二極體在第3A圖中以記號X表示關閉狀態。

如第3B圖所示，第二時間區間P2為畫素電路100的補償前時間區間。在第二時間區間P2中，控制訊號S[N-1]為高態H、控制訊號S[N]為高態H、耦合電壓C[N]為低態L且發光控制訊號EM[N]為高態H。

此時，重置單元110包含的第七電晶體T7將由於高態H的控制訊號S[N-1]而關閉，並停止對於第一電晶體T1之閘極端A的重置行為。

電容單元120中的第一電容C1之第二端藉由耦合電壓C[N]由高態H至低態L的改變，將第一電晶體T1之閘極端A由高準位電壓重新分配至補償前電壓。於一實施例中，耦合電壓C[N]轉換至低態L的低準位電壓可表示為V_GL。因此，第一電晶體T1之閘極端A經過重新分配後的補償前電壓，可表示為：V_GH-(V_GH-V_GL)(C1/C1+C2)

第六電晶體T6將由於高態H的控制訊號S[N-1] 而關閉，並停止對於發光二極體OLED之陽極端的重置行為。

第二電晶體T2、第三電晶體T3、第四電晶體T4以及第五電晶體T5將分別由於位於高態H的控制訊號S[N]以及高態H的發光控制訊號EM[N]而關閉。第一電晶體T1則由於第一電晶體T1之閘極端A被重新分配至補償前電壓而準備進行下一階段的補償動作(T1並非處於關閉)。發光二極體OLED則由於未有電流流經而關閉。其中，關閉的電晶體以及發光二極體在第3B圖中以記號X表示關閉狀態。

如第3C圖所示，第三時間區間P3為畫素電路100的補償時間區間。在第三時間區間P3中，控制訊號S[N-1]為高態H、控制訊號S[N]為低態L、耦合電壓C[N]為低態L且發光控制訊號EM[N]為高態H。

第二電晶體T2將由於低態L的控制訊號S[N]而導通。第二電晶體T2之第一端所接收的資料電壓DATA將因此透過第二電晶體T2之第二端傳送至第一電晶體T1之第一端。

於一實施例中，第一電晶體T1之閘極端A在第二時間區間P2中所分配到的補償前電壓，小於資料電壓DATA與第一電晶體T1的閾值電壓V_{TH_T1}。更詳細地說，上述的關係可描述為：V_GH-(V_GH-V_GL)(C1/C1+C2)<DATA-V_{TH_T1}

因此，在第三時間區間P3中，第一電晶體T1可藉由上述的關係而導通，進一步將資料電壓DATA由第一電晶體T1之第一端傳送至第一電晶體T1之第二端B。

第三電晶體T3將由於低態L的控制訊號S[N]而導通。第三電晶體T3之第一端，將使由第一電晶體T1之第一端傳送至第二端B的資料電壓DATA，進一步透過第三電晶體T3之第二端傳送至第一電晶體T1之閘極端A。因此，在第三時間區間P3結束時，第一電晶體T1之閘極端A的電壓將由前述的補償前電壓，成為DATA-V_{TH_T1}。

第四電晶體T4、第五電晶體T5、第六電晶體T6以及第七電晶體T7將分別由於位於高態H的發光控制訊號EM[N]以及高態H的控制訊號S[N-1]而關閉。發光二極體OLED則由於未有電流流經而關閉。其中，關閉的電晶體以及發光二極體在第3C圖中以記號X表示關閉狀態。

如第3D圖所示，第四時間區間P4為畫素電路100的補償時間區間。在第四時間區間P4中，控制訊號S[N-1]為高態H、控制訊號S[N]為高態H、耦合電壓C[N]為低態L且發光控制訊號EM[N]為低態L。

第四電晶體T4將由於低態L的發光控制訊號EM[N]而導通。第四電晶體T4之第一端所接收的電壓OVDD將因此透過第四電晶體T4之第二端傳送至第一電晶體T1之第一端。於一實施例中，電壓OVDD大於第一電晶體T1之閘極端A在第三時間區間P3達到的電壓DATA-V_{TH_T1}，進而使第一電晶體T1繼續導通。進一步地，第五電晶體T5將由於低態L的發光控制訊號EM[N]而導通。

因此，第四電晶體T4、第一電晶體T1以及第五電晶體T5將形成一個驅動路徑，產生電流I驅動發光二極體OLED。於一實施例中，電流I的大小可表示為： I=(1/2)×K×(OVDD-(DATA-V_{TH_T1})-V_{TH_T1})²=(1/2)×K×(OVDD-DATA)²

其中，K為導電常數。第一電晶體T1的閾值電壓V_{TH_T1}將由於第三時間區間P3的補償機制而抵銷。

為了維持第一電晶體T1於發光二極體OLED發光時被操作在飽和區，第一電晶體T1之第二端B的電壓必須小於第一電晶體T1之閘極端A的電壓，因此對於第一電晶體T1之閘極端A形成一個低凖位電壓的漏電路徑，而本發明的畫素電路100透過重置單元110包含的第七電晶體T7將第一電晶體T1之閘極端A先重置至高準位電壓。並且，第七電晶體T7可在發光二極體OLED發光時持續接收高準位電壓，不僅避免重置單元110形成第二個低凖位電壓的漏電路徑，更由於高準位電壓的接收形成對於第一電晶體T1之閘極端A的一高準位電壓漏電路徑。藉由上述一低凖位電壓的漏電路徑與一高準位電壓的漏電路徑的平衡，以穩定第一電晶體T1之閘極端A的電壓。

因此，即便顯示器運作在畫面更新率相當低，例如但不限於15赫茲或更低的畫面更新率的顯示模式下，第一電晶體T1之閘極端A的電壓仍可長時間維持在穩定的準位，進一步降低畫面閃爍的現象產生的機會。

第4圖係依照本發明一實施例繪示一種畫素電路400的示意圖。第5圖係依照本發明實施例繪示一種控制波形示意圖。

畫素電路400與第1圖所示的畫素電路100大同小異，包含發光二極體OLED、第一電晶體T1、重置單元110、電容單元120、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5以及第六電晶體T6。其中，重置單元110包含第七電晶體T7。因此，不再就相同的元件進行贅述。

與先前的實施例相較下，本實施例的畫素電路400的電容單元120的第一電容C1的第二端用以接收對應於畫素陣列的第N-1列畫素單元的發光控制訊號EM[N-1]。如第5圖所示，發光控制訊號EM[N-1]在第一時間區間P1時位於高態，並在第二時間區間P2至第四時間區間P4間位於低態。因此，發光控制訊號EM[N-1]可以達到與耦合電壓C[N]相同的控制機制。然而，藉由利用發光控制訊號EM[N-1]，將可不需額外再拉線輸入耦合電壓C[N]。

另一方面，與先前的實施例相較下，本實施例的畫素電路400的重置單元110包含的第七電晶體T7之第一端是直接接收一高準位電壓，例如但不限於電壓OVDD。相較於先前實施例中所採用的控制訊號S[N]，本實施例的連接方式將可使第七電晶體T7之第一端維持在固定的高準位電壓，持續地對第一電晶體T1之閘極端A形成充電路徑，使第一電晶體T1之閘極端A可更穩定地維持電壓準位，降低畫面閃爍的現象產生的機會。

又一方面，與先前的實施例相較下，本實施例的畫素電路400的第六電晶體T6之第一端直接與閘極端電性耦接，並接收控制訊號S[N-1]或控制訊號S[N]。

當所接收的為控制訊號S[N-1]時，控制訊號S[N-1]將如同先前的實施例中在第一時間區間P1位於低態而使第六電晶體T6導通，並將低態的控制訊號S[N-1]由第六電晶體T6之第一端傳送至第六電晶體T6之第二端，而達到重置發光二極體OLED的陽極端的效果。

當所接收的為控制訊號S[N]時，控制訊號S[N]將在第三時間區間P3位於低態而使第六電晶體T6導通，並將低態的控制訊號S[N]由第六電晶體T6之第一端傳送至第六電晶體T6之第二端，而達到重置發光二極體OLED的陽極端的效果。

須注意的是，上述的以發光控制訊號EM[N-1]控制第一電容C1的第二端、使第七電晶體T7之第一端直接接收高準位電壓，以及使第六電晶體T6之第一端直接與閘極端電性耦接並接收控制訊號S[N-1]或控制訊號S[N]的方式，可任意選擇其組合來取代第1圖對應的實施方式，而不必須三個方式同時取代第1圖對應的實施方式。並且，重置單元110以及電容單元120的結構亦僅為一範例。於其他實施例中，亦可能採用其他本領域技術者能思及的結構達到相同的功效。

由上述本發明實施方式可知，應用本發明具有下列優點。本發明實施例藉由提供一種畫素電路，減少漏電路徑的存在，提升內部節點的電壓準位的穩定性，進而使用以驅動光電二極體的電流穩定，避免畫面閃爍的現象產生。

雖然上文實施方式中揭露了本發明的具體實施例，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不悖離本發明之原理與精神的情形下，當可對其進行各種更動與修飾，因此本發明之保護範圍當以附隨申請專利範圍所界定者為準。