TWI634540B - 畫素電路 - Google Patents

畫素電路 Download PDF

Info

Publication number
TWI634540B
TWI634540B TW106143778A TW106143778A TWI634540B TW I634540 B TWI634540 B TW I634540B TW 106143778 A TW106143778 A TW 106143778A TW 106143778 A TW106143778 A TW 106143778A TW I634540 B TWI634540 B TW I634540B
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
gate
voltage
electrically coupled
Prior art date
Application number
TW106143778A
Other languages
English (en)
Other versions
TW201928930A (zh
Inventor
鄭貿薰
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW106143778A priority Critical patent/TWI634540B/zh
Priority to CN201810105599.3A priority patent/CN108320710B/zh
Application granted granted Critical
Publication of TWI634540B publication Critical patent/TWI634540B/zh
Publication of TW201928930A publication Critical patent/TW201928930A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

畫素電路具有發光二極體、第一電晶體、電容、補償電路、第二電晶體以及第三電晶體。第一電晶體之第二端電性耦接發光二極體之陽極端。電容之第一端電性耦接第一電晶體之閘極端。補償電路耦接第一電晶體之第二端與閘極端之間。第二電晶體之第一端用以接收第一資料電壓，第二電晶體之第二端電性耦接第一電晶體之第一端。第三電晶體之第一端用以接收第二資料電壓，第三電晶體之第二端電性耦接電容之第二端。

Description

畫素電路
本揭示文件係關於一種畫素電路，尤指一種具有發光二極體的畫素電路。
一般來說，若於高亮度的環境下操作有機發光二極體面板時，為了讓使用者能夠看清楚顯示有機發光二極體面板所顯示的內容，有機發光二極體面板必須被操作於高亮度模式。
然而，習知有機發光二極體面板的畫素電路僅具有一條資料線，若要將有機發光二極體面板操作於高亮度模式，則可藉由增加有機發光二極體面板中各個畫素所需之資料線的資料電壓，不過此種方式可能會超過積體電路(integrated circuit,IC)所能支援之範圍；或者是，亦可透過增加此IC所需之工作電壓，其將導致有機發光二極體面板的功率消耗增加。
本揭示文件之一實施例揭示一種畫素電路，包含發光二極體、第一電晶體、電容、補償電路、第二電晶體 以及第三電晶體。第一電晶體之第二端電性耦接發光二極體之陽極端。電容之第一端電性耦接第一電晶體之閘極端。補償電路耦接第一電晶體之第二端與閘極端之間。第二電晶體之第一端用以接收第一資料電壓，第二電晶體之第二端電性耦接第一電晶體之第一端。第三電晶體之第一端用以接收第二資料電壓，第三電晶體之第二端電性耦接電容之第二端。
100‧‧‧畫素電路
110‧‧‧補償電路
A,B‧‧‧節點
C1‧‧‧電容
DATA1,DATA2‧‧‧資料電壓
EM‧‧‧發光訊號
I‧‧‧電流
OVDD,OVSS‧‧‧電壓
S1,S2‧‧‧控制訊號
T1~T9‧‧‧電晶體
VINT‧‧‧初始電壓
D1,D2,D3‧‧‧時段
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本揭示文件之一實施例所示之畫素電路的電路圖。
第2圖為根據第1圖所示之畫素電路的第一控制訊號、第二控制訊號及發光訊號的時序圖。
第3A圖至第3C圖為根據第1圖所示之畫素電路依據第2圖的時序圖進行操作的示意圖。
下文係舉實施例配合所附圖式作詳細說明，以更好地理解本案的態樣，但所提供之實施例並非用以限制本案所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本案所涵蓋的範圍。
關於本文中所使用之「約」、「大約」、「大致約」或「大體上」一般通常係指數值之誤差或範圍約百分之二十以內，較好地是約百分之十以內，而更佳地則是約百分五之以內。文中若無明確說明，其所提及的數值皆視作為近似值，即如「約」、「大約」、「大致約」或「大體上」所表示的誤差或範圍。
關於本文中所使用之「耦接」，一般可以指電性耦接、電性連接，通常可指二或多個元件相互直接作實體或電性接觸，更佳地則可以指的是元件為直接耦接或間接耦接。文中若無明確說明，其所提及的耦接皆視作為電性耦接或間接耦接。請參照第1圖，其為根據本揭示文件之一實施例所示之具有發光二極體之畫素電路100的電路圖。
所述之發光二極體具有陽極端及陰極端，發光二極體之陰極端用以接收電壓OVSS。於一些實施例中，發光二極體亦可以是微發光二極體(micro light-emitting diode,mLED)或有機發光二極體(organic light-emitting diode,OLED)，但並不以此為限，透過電流驅動的發光元件，皆為本案所涵蓋的範圍。下面之一實施例將以有機發光二極體OLED與P型電晶體所組成的畫素電路100進行說明。
畫素電路100包含有機發光二極體OLED、電晶體T1、電容C1、補償電路110、電晶體T2及電晶體T3。於一些實施例中，畫素電路100更包含電晶體T4、電晶體T5、電晶體T6、電晶體T8及電晶體T9。
電晶體T1具有第一端、第二端及閘極端A，電晶體T1之第二端係電性耦接有機發光二極體OLED之陽極端，電晶體T1之第一端用以接收電壓OVDD，以本實施例而言，電壓OVDD可以是具有相對高電壓位準的定電壓；而電壓OVSS可以是具有相對低電壓位準的定電壓。
電容C1具有第一端及第二端，其中電容C1之第一端電性耦接電晶體T1之閘極端。下面以節點A表示電晶體T1之閘極端，以節點B表示電容C1之第二端。
補償電路110耦接電晶體T1之第二端與閘極端之間，用以藉由補償電路110偵測電晶體T1的臨界電壓。於一些實施例中，補償電路110包含電晶體T7，電晶體T7具有第一端、第二端及閘極端，電晶體T7之第一端電性耦接電晶體T1之第二端，電晶體T7之第二端電性耦接電晶體T1之閘極端，電晶體T7之閘極端用以接收控制訊號S2。
電晶體T2具有第一端、第二端及閘極端，電晶體T2之第一端用以接收資料電壓DATA1，電晶體T2之第二端電性耦接電晶體T1之第一端，電晶體T2之閘極端用以接收控制訊號S2。電晶體T2之第一端可以是電性耦接到提供資料電壓DATA1的資料線(圖未示)。
電晶體T3具有第一端、第二端及閘極端，電晶體T3之第一端用以接收資料電壓DATA2，電晶體T3之第二端電性耦接電容C1之第二端，電晶體T3之閘極端用以接收控制訊號S2。電晶體T3之第一端可以是電性耦接到提供資料電壓DATA2的資料線(圖未示)。於另一實施例中，畫素 電路100可包含電晶體T4，電晶體T4具有第一端、第二端及閘極端，電晶體T4之第一端用以接收電壓OVDD，電晶體T4之第二端電性耦接電晶體T1之第一端，電晶體T4之閘極端用以接收發光訊號EM。當電晶體T4導通時，電晶體T1之第一端的電壓位準會維持在OVDD的電壓位準；當電晶體T4關閉時，可避免畫素電路100向有機發光二極體OLED產生一個漏電路徑，近一步改善暗態漏光的現象。
於另一實施例中，畫素電路100可包含電晶體T5，電晶體T5具有第一端、第二端及閘極端，電晶體T5之第一端電性耦接電晶體T1之第二端，電晶體T5之第二端電性耦接有機發光二極體OLED之陽極端，亦即電晶體T5耦接於電晶體T1與有機發光二極體OLED之間，電晶體T5之閘極端用以接收發光訊號EM，當電晶體T5導通時，電晶體T1的驅動電流I透過電晶體T5流向有機發光二極體OLED，當電晶體T5關閉時，可避免畫素電路100向有機發光二極體OLED產生一個漏電路徑，近一步改善暗態漏光的現象。
於另一實施例中，畫素電路100可包含電晶體T6，電晶體T6具有第一端、第二端及閘極端，電晶體T6之第一端電性耦接電晶體T1之閘極端，電晶體T6之第二端用以接收初始電壓VINT，電晶體T6之閘極端用以接收控制訊號S1。其中控制訊號S1與控制訊號S2可以是不同時致能的控制訊號，亦可以是相位差180度的互補訊號，只要電晶體T2、T3、T7與電晶體T6、T9不會同時導通，即為本發明 所涵蓋的範圍。其中發光訊號EM的致能期間為控制訊號S1與控制訊號S2的禁能期間，亦即當控制訊號S1或控制訊號S2分別致能的時候，發光訊號所控制的電晶體為關閉狀態，當發光訊號控制的電晶體T5導通時，驅動電流I可透過電晶體T5流向有機發光二極體OLED。其中初始電壓VINT可以是一個具有固定電壓位準的定電壓，亦可以是在電晶體T6導通期間具有一個固定電壓位準。
於另一實施例中，畫素電路100可包含電晶體T8，電晶體T8具有第一端、第二端及閘極端，電晶體T8之第一端電性耦接於節點B，電晶體T8之第二端用以接收初始電壓VINT，電晶體T8之閘極端用以接收發光訊號EM。當電晶體T8導通時，根據初始電壓VINT重置節點B的電壓位準。其中初始電壓VINT可以是一個具有固定電壓位準的定電壓，亦可以是在電晶體T8導通期間具有一個固定電壓位準。
於另一實施例中，畫素電路100可包含電晶體T9，電晶體T9具有第一端、第二端及閘極端，電晶體T9之第一端用以接收初始電壓VINT，電晶體T9之第二端耦接於有機發光二極體OLED之陽極端，電晶體T9之閘極端用以接收控制訊號S1。當電晶體T6與電晶體T9導通時，可分別重置有機發光二極體OLED之陽極端的電壓位準與節點A的電壓位準至初始電壓VINT。
上述之電晶體T6之第二端、電晶體T8之第二端、電晶體T9之第一端可以分別連接到提供初始電壓VINT 的電壓線(圖未示)，可依該領域技術之人依實際需要有不同繪至電路布局的方式，本發明並不以此為限。
於一些實施例中，電晶體T1~T9可以N型金氧半場效電晶體、P型金氧半場效電晶體或其組合來實施。於一些實施例中，電晶體T1~T9可以N型薄膜電晶體(thin film transistor)、P型薄膜電晶體或其組合來實施，本發明並不以此為限，任何電晶體或半導體開關元件均可涵蓋本揭示文件之範圍。
再請一併參照第2圖及第3A圖至第3B圖。第2圖為根據第1圖所示之畫素電路100的控制訊號S1、控制訊號S2及發光訊號EM的時序圖。其中，第2圖所示之控制訊號S1、控制訊號S2及發光訊號EM是用以配合第1圖之實施例中畫素電路100電晶體T1~T9為P型電晶體的示例。實際應用中，當電晶體T1~T9為N型電晶體，則第2圖所示之控制訊號S1、控制訊號S2及發光訊號EM需相應調整正負電壓位準，此為習知技藝之人所熟知，故在此不另贅述。第3A圖至第3C圖為根據第1圖所示之畫素電路100依據第2圖的時序圖進行操作的示意圖。
如第3A圖所示，第3A圖用以繪示畫素電路100於第一時段D1操作時，畫素電路100中的各個電晶體導通或關閉的示意圖。
如第2圖所示，根據P型電晶體的閘極端被施加高電壓位準VH後會關閉及P型電晶體的閘極端被施加低電壓位準VL後會導通的特性，於第一時段D1，控制訊號S1 的電壓位準為低電壓位準VL、控制訊號S2的電壓位準為高電壓位準VH，以及發光訊號EM的電壓位準為高電壓位準VH，因此第3A圖中的電晶體T2,T3,T4,T5,T7,T8被關閉(以打叉示意)，且電晶體T6,T9被導通。
當電晶體T2,T3,T4,T5,T7,T8為關閉狀態而電晶體T6,T9為導通狀態，此時沿著虛線箭頭會產生一個漏電路徑，節點A的電壓位準及有機發光二極體OLED的陽極端的電壓位準將沿著虛線箭頭方向放電並重置成初始電壓VINT。
如第3B圖所示，第3B圖用以繪示畫素電路100於第二時段D2操作時，畫素電路100中的各個電晶體導通或關閉的示意圖。
於第二時段D2，如第2圖所示，控制訊號S1的電壓位準為高電壓位準VH、控制訊號S2的電壓位準為低電壓位準VL，以及發光訊號EM的電壓位準為高電壓位準VH。因此電晶體T4,T5,T6,T8,T9被關閉，且電晶體T2,T3,T7被導通。
基於電晶體T4,T5,T6,T8,T9被關閉且電晶體T2,T3,T7被導通，資料電壓DATA1將沿著虛線箭頭方向依序通過電晶體T2、電晶體T1及電晶體T7，並對節點A充電，直到節點A的電壓位準從初始電壓VINT被充電至DATA1-|VTH1|，其中VTH1為電晶體T1的臨界電壓，此時電晶體T1將被關閉。資料電壓DATA2將沿著箭頭方向通過電晶體T3，並對節點B充電，直到節點B的電壓位準被充電至資 料電壓DATA2。
如第3C圖所示，其顯示出畫素電路100於第三時段D3操作時，畫素電路100中的各個電晶體導通或關閉的示意圖。
於第三時段D3，如第2圖所示，控制訊號S1的電壓位準為高電壓位準VH、控制訊號S2的電壓位準為高電壓位準VH，以及發光訊號EM的電壓位準為低電壓位準VL，因此電晶體T2,T3,T6,T7,T9被關閉，且電晶體T4,T5,T8被導通。
基於電晶體T2,T3,T6,T7,T9被關閉及電晶體T4,T5,T8被導通，節點B之電壓位準將從資料電壓DATA2被放電至初始電壓VINT，因此節點B的電壓位準變化量為初始電壓VINT與資料電壓DATA2的差值，即VINT-DATA2。
此外，由於電容C1之第一端在未接收資料訓號DATA1時為浮接(floating)，因此當節點B具有電壓位準變化時，電容C1之第一端的電壓位準將對應地改變。另外，由於電容C1之第一端耦接至節點A，因此電容C1之第一端的電壓為準將與節點A的電壓位準相同，使得當節點B具有電壓位準變化時，節點A的電壓位準將對應地改變。具體來說，由於節點B的電壓位準變化量為VINT-DATA2，因此節點A的電壓位準由於電容C1兩端的耦合效應，由第二時段D2時的DATA1-|VTH1|變化成DATA1-|VTH1|+VINT-DATA2。再者，電晶體T1之第一端的電壓位準也由於電晶體T4被導通的關係而被充電至電壓OVDD。
因此，節點A的電壓位準為DATA1-|VTH1|+VINT-DATA2，電晶體T1之源極端的電壓位準為電壓OVDD。
在獲得電晶體T1之閘極端及源極端的電壓位準，以及電晶體T1係操作於飽和區之後，即可透過飽和區的電晶體之電流公式計算出流經電晶體T1之電流：I=0.5k(VSG-VTH1)2=0.5k(VS-VG-VTH1)2=0.5k[OVDD-(DATA1-|VTH1|+VINT-DATA2)-VTH1]2=0.5k[OVDD+DATA2-DATA1-VINT]2
其中，k為導電常數，I為流經電晶體T1的電流，VS為電晶體T1的第一端的電壓位準，VG為電晶體T1的閘極端的電壓位準，VTH1為電晶體T1的臨界電壓。
進一步地，流經電晶體T1之電流I將驅動有機發光二極體OLED，使得有機發光二極體OLED依據電流的大小發出對應強度的光。也就是說，透過公式I=0.5k[OVDD+DATA2-DATA1-VINT]2，並藉由調整資料電壓DATA1及資料電壓DATA2，即可調整有機發光二極體OLED的發光強度。
當提供給畫素電路100的資料電壓DATA2的電壓位準大體上等於初始電壓VINT時，此時流經電晶體T1之電流I為0.5k[OVDD-DATA1]2，此時畫素電路100位於第一顯示模式，例如一般亮度模式。當提供給畫素電路100的資料電壓DATA2的電壓位準大於初始電壓VINT時，此時流經電晶體T1之電流I為0.5k[OVDD+DATA2-DATA1-VINT]2，此時畫 素電路100位於第二顯示模式，例如高亮度模式。
於上述實施例中，電晶體T1~T9是以P型電晶體來實施進行說明，但本揭示文件並不以此為限。於一實際應用中，也可以將電晶體T1~T9替換以N型電晶體，並相應將第2圖當中的控制訊號S1、控制訊號S2及發光訊號EM需相應調整正負電壓位準。於另一實際應用中，也可以將電晶體T1~T9可以混合採用P型或N型電晶體。
換言之，當使畫素電路100位於一般亮度模式，則可以將資料電壓DATA2設定成初始電壓VINT，因此通過有機發光二極體OLED的電流I將正比於電壓OVDD與資料電壓DATA1之差值的平方，也就是[OVDD-DATA1]2，可以單獨利用資料電壓DATA1的大小來調節亮度。若要使畫素電路100位於高亮度模式，則由於通過有機發光二極體OLED的電流則正比於[OVDD+DATA2-DATA1-VINT]2，因此可以提高資料電壓DATA2的電壓準位，或是增加資料電壓DATA2與資料電壓DATA1之間的電壓差，以提高流經有機發光二極體OLED的電流。
本揭示文件揭示一種畫素電路100揭示藉由兩個資料電壓的不同設定，以驅動有機發光二極體OLED，在高亮度模式下，可降低資料電壓DATA1,DATA2的驅動電壓，使得提供至畫素電路100之資料線所需的資料電壓DATA1,DATA2不易超出資料驅動單元所能支援之範圍，亦可以適度降低壓降效應(IR-Drop)。在一般顯示模式下，藉由設定資料電壓DATA2的電壓位準為一具有固定位準的 電壓，使得電流I不受資料電壓DATA2的影響。
綜上所述，本揭示文件揭示一種畫素電路藉由兩條資料線，並透過調整兩條資料線的資料電壓之間的電壓差來提高流經有機發光二極體的電流，以使畫素電路可位於高亮度模式。此外，亦解決了習知具有發光二極體的顯示器不容易提高顯示亮度的問題。雖然本案已以實施例揭露如上，然其並非用以限定本案，任何所屬技術領域中具有通常知識者，在不脫離本案之精神和範圍內，當可作些許之更動與潤飾，故本案之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種畫素電路，包含：一發光二極體，具有一陽極端及一陰極端；一第一電晶體，具有一第一端、一第二端及一閘極端，該第一電晶體之該第二端電性耦接該發光二極體之該陽極端；一電容，具有一第一端及一第二端，其中該電容之該第一端電性耦接該第一電晶體之該閘極端；一補償電路，耦接該第一電晶體之該第二端與該閘極端之間；一第二電晶體，具有一第一端、一第二端及一閘極端，該第二電晶體之該第一端用以接收一第一資料電壓，該第二電晶體之該第二端電性耦接該第一電晶體之該第一端；以及一第三電晶體，具有一第一端、一第二端及一閘極端，該第三電晶體之該第一端用以接收一第二資料電壓，該第三電晶體之該第二端電性耦接該電容之該第二端。
  2. 如請求項1所述之畫素電路，更包含：一第四電晶體，具有一第一端、一第二端及一閘極端，該第四電晶體之該第一端用以接收一第一電壓，該第四電晶體之該第二端電性耦接該第一電晶體之該第一端；以及一第五電晶體，具有一第一端、一第二端及一閘極端，該第五電晶體之該第一端電性耦接該第一電晶體之該第二端，該第五電晶體之該第二端電性耦接該發光二極體之該陽極端。
  3. 如請求項1所述之畫素電路，更包含：一第六電晶體，具有一第一端、一第二端及一閘極端，該第六電晶體之該第一端電性耦接該第一電晶體之該閘極端，該第六電晶體之該第二端用以接收一初始電壓。
  4. 如請求項1所述之畫素電路，其中該補償電路包含一第七電晶體，具有一第一端、一第二端及一閘極端，該第七電晶體之該第一端電性耦接該第一電晶體之該第二端，該第七電晶體之該第二端電性耦接該第一電晶體之該閘極端，該第七電晶體之該閘極端用以接收一第二控制訊號。
  5. 如請求項1所述之畫素電路，更包含：一第八電晶體，具有一第一端、一第二端及一閘極端，該第八電晶體之該第一端電性耦接於該電容之該第二端，該第八電晶體之該第二端用以接收一初始電壓，該第八電晶體之該閘極端用以接收一發光訊號；其中當該第八電晶體導通時，根據該初始電壓重置該電容之該第二端的電壓位準。
  6. 如請求項1所述之畫素電路，更包含：一第九電晶體，具有一第一端、一第二端及一閘極端，該第九電晶體之該第一端用以接收一初始電壓，該第九電晶體之該第二端耦接於該發光二極體之該陽極端。
  7. 如請求項1所述之畫素電路，更包含：一第四電晶體，具有一第一端、一第二端及一閘極端，該第四電晶體之該第一端用以接收一第一電壓，該第四電晶體之該第二端電性耦接該第一電晶體之該第一端，該第四電晶體之該閘極端用以接收一發光訊號；一第五電晶體，具有一第一端、一第二端及一閘極端，該第五電晶體之該第一端電性耦接該第一電晶體之該第二端，該第五電晶體之該第二端電性耦接該發光二極體之該陽極端，該第五電晶體之該閘極端用以接收該發光訊號；以及一第八電晶體，具有一第一端、一第二端及一閘極端，該第八電晶體之該第一端電性耦接於該電容之該第二端，該第八電晶體之該第二端用以接收一初始電壓，該第八電晶體之該閘極端用以接收該發光訊號。
  8. 如請求項1所述之畫素電路，更包含：一第六電晶體，該第六電晶體之一第一端電性耦接該第一電晶體之該閘極端，該第六電晶體之一第二端用以接收一初始電壓；以及一第九電晶體，該第九電晶體之一第一端用以接收該初始電壓，該第九電晶體之一第二端耦接於該發光二極體之該陽極端；其中當該第六電晶體與該第九電晶體導通時，重置該發光二極體之該陽極端與該第一電晶體之該閘極端的電壓位準。
  9. 如請求項8所述之畫素電路，其中於一第一顯示模式時，該第二資料電壓大體上等於該初始電壓；以及於一第二顯示模式時，該第二資料電壓大於該初始電壓。
  10. 如請求項1所述之畫素電路，其中當該第二電晶體導通時，根據該第一資料電壓調整該第一電晶體之該閘極端的電壓位準；以及當該第三電晶體導通時，根據該第二資料電壓調整該電容之該第二端的電壓位準。
TW106143778A 2017-12-13 2017-12-13 畫素電路 TWI634540B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106143778A TWI634540B (zh) 2017-12-13 2017-12-13 畫素電路
CN201810105599.3A CN108320710B (zh) 2017-12-13 2018-02-02 像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106143778A TWI634540B (zh) 2017-12-13 2017-12-13 畫素電路

Publications (2)

Publication Number Publication Date
TWI634540B true TWI634540B (zh) 2018-09-01
TW201928930A TW201928930A (zh) 2019-07-16

Family

ID=62890175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143778A TWI634540B (zh) 2017-12-13 2017-12-13 畫素電路

Country Status (2)

Country Link
CN (1) CN108320710B (zh)
TW (1) TWI634540B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708233B (zh) * 2019-09-20 2020-10-21 友達光電股份有限公司 適用於低更新頻率的畫素電路與相關的顯示裝置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674566B (zh) * 2018-09-05 2019-10-11 友達光電股份有限公司 畫素電路與高亮度顯示器
CN111599309B (zh) * 2020-06-30 2022-03-11 武汉天马微电子有限公司 一种像素驱动电路、有机发光显示面板及显示装置
KR20220052747A (ko) * 2020-10-21 2022-04-28 엘지디스플레이 주식회사 유기 발광 표시 장치
CN112581908A (zh) * 2020-12-23 2021-03-30 上海天马有机发光显示技术有限公司 像素驱动电路、驱动方法、显示面板与显示装置
CN112908258B (zh) * 2021-03-23 2022-10-21 武汉天马微电子有限公司 像素驱动电路、驱动方法、显示面板与显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080252570A1 (en) * 2007-04-10 2008-10-16 Oh-Kyong Kwon Organic light emitting display and driving method thereof
US20110187697A1 (en) * 2010-02-03 2011-08-04 Su-Yeon Yun Dc-dc converter and organic light emitting display device including the same
TWI595468B (zh) * 2017-02-20 2017-08-11 友達光電股份有限公司 有機發光二極體面板及其相關的電源驅動系統
TWI596592B (zh) * 2016-10-19 2017-08-21 創王光電股份有限公司 像素補償電路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560447B1 (ko) * 2004-04-29 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치
CN101192374B (zh) * 2006-11-27 2012-01-11 奇美电子股份有限公司 有机发光显示面板及其电压驱动有机发光像素
US7920110B2 (en) * 2007-03-28 2011-04-05 Himax Technologies Limited Pixel circuit
KR101152466B1 (ko) * 2010-06-30 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101859474B1 (ko) * 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
CN204117566U (zh) * 2014-11-06 2015-01-21 京东方科技集团股份有限公司 像素电路、显示基板和显示面板
CN105448244B (zh) * 2016-01-04 2018-04-06 京东方科技集团股份有限公司 像素补偿电路及amoled显示装置
CN205920745U (zh) * 2016-08-22 2017-02-01 京东方科技集团股份有限公司 像素电路、显示面板及显示设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080252570A1 (en) * 2007-04-10 2008-10-16 Oh-Kyong Kwon Organic light emitting display and driving method thereof
US20110187697A1 (en) * 2010-02-03 2011-08-04 Su-Yeon Yun Dc-dc converter and organic light emitting display device including the same
TWI596592B (zh) * 2016-10-19 2017-08-21 創王光電股份有限公司 像素補償電路
TWI595468B (zh) * 2017-02-20 2017-08-11 友達光電股份有限公司 有機發光二極體面板及其相關的電源驅動系統

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708233B (zh) * 2019-09-20 2020-10-21 友達光電股份有限公司 適用於低更新頻率的畫素電路與相關的顯示裝置

Also Published As

Publication number Publication date
CN108320710A (zh) 2018-07-24
TW201928930A (zh) 2019-07-16
CN108320710B (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
TWI634540B (zh) 畫素電路
CN105321460B (zh) 像素电路及其驱动方法
US9633603B2 (en) Pixel compensating circuit and method of organic light emitting display
US10319302B2 (en) Pixel circuit, driving method thereof and display device
US9728128B2 (en) Pixel circuit, driving method thereof and display panel
US9697775B2 (en) AMOLED pixel driving circuit and pixel driving method that implements threshold voltage compensation by directly gaining threshold voltage of driving TFT
WO2016050021A1 (zh) 一种像素驱动电路及其驱动方法、像素单元、显示装置
US8274457B2 (en) Driving device of light emitting unit
WO2016070477A1 (zh) 有机发光显示器像素驱动电路
TWI699742B (zh) 畫素電路
TWI441138B (zh) 發光二極體電路，驅動發光二極體電路之方法及發光二極體顯示器
TWI417843B (zh) 對偶畫素單元及對偶驅動電路
WO2016023311A1 (zh) 像素驱动电路及其驱动方法和显示装置
US9318048B2 (en) Pixel circuit and display apparatus
US10475385B2 (en) AMOLED pixel driving circuit and driving method capable of ensuring uniform brightness of the organic light emitting diode and improving the display effect of the pictures
US10916203B2 (en) Display apparatus
US10074309B2 (en) AMOLED pixel driving circuit and AMOLED pixel driving method
TW202027056A (zh) 畫素電路及其驅動方法
CN102881253B (zh) 一种像素电路和薄膜晶体管背板
TW201303829A (zh) 維持二極體發光亮度之補償電路
TWI653616B (zh) 畫素電路
TWI708230B (zh) 顯示面板
TWI409761B (zh) 發光二極體驅動電路與其驅動方法及顯示裝置
KR100956987B1 (ko) 유기전계 표시장치 및 그 구동방법
TWI723903B (zh) 畫素驅動電路