CN102881253B - 一种像素电路和薄膜晶体管背板 - Google Patents

Abstract

本发明实施例提供一种像素电路和薄膜晶体管背板，用以解决电源线的电阻压降和阈值电压漂移造成的显示不均匀的问题。它包括：驱动晶体管T1、存储电容C1、信号加载模块和控制发光模块。驱动晶体管T1的源极分别与控制发光模块的第四端和信号加载模块的第四端连接，驱动晶体管T1的栅极分别与存储电容C1的第一端和信号加载模块的第二端连接，驱动晶体管T1的漏极分别与控制发光模块的第三端和信号加载模块的第三端连接；存储电容C1的第二端分别与控制发光模块的第二端和信号加载模块的第一端连接；信号加载模块第五端接收图像帧数据信号V_DATA；控制发光模块的第一端接收第一电压信号，控制发光模块的第五端输出发光信号。

Description

一种像素电路和薄膜晶体管背板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路和薄膜晶体管背板。

背景技术

有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode,AMOLED)显示器因具有视角广、色彩对比效果好、响应速度快以及成本低等优点，因此获得了广泛应用。但是由于薄膜晶体管(Thin Film Transistor,TFT)背板在工艺过程中的不均匀性以及稳定性的问题，会导致阈值电压漂移，从而导致不同的OLED在接收到相同的图像帧数据信号时，驱动其发光的电流也是不同的，进而导致整个图像显示的不均匀。

并且，随着AMOLED的尺寸不断增大，用于给各像素电路供电的第一电压信号源的传输线也不断增长，传输线上的电阻也不能再被忽略，由此导致AMOLED的尺寸越大第一电压信号源的传输线上的电压衰减也越严重。由于驱动有机发光二极管(Organic Light Emitting Diode,OLED)的电流与第一电压信号源的输出的电压信号有关，因此这同样也会造成不同OLED接收到相同的图像帧数据信号时，驱动其发光的电流不同，从而影响显示的均匀性。

发明内容

本发明实施例提供了一种像素电路和薄膜晶体管背板，用以解决现有技术中电压信号源传输线上的电阻产生的压降所造成的显示不均匀以及阈值电压漂移所造成的显示不均匀的问题。

基于上述问题，本发明实施例提供的一种像素电路，包括：

驱动晶体管T1、存储电容C1、信号加载模块和控制发光模块；

所述驱动晶体管T1的源极分别与控制发光模块的第四端和信号加载模块的第四端连接，所述驱动晶体管T1的栅极分别与存储电容C1的第一端和信号加载模块的第二端连接，所述驱动晶体管T1的漏极分别与控制发光模块的第三端和信号加载模块的第三端连接；

所述存储电容C1的第二端分别与所述控制发光模块的第二端和所述信号加载模块的第一端连接；

所述信号加载模块第五端接收图像帧数据信号V_DATA；

所述控制发光模块的第一端接收第一电压信号，所述控制发光模块的第五端输出发光信号，所述控制发光模块用于将接收到的第一电压信号分别加载到驱动晶体管的栅极和驱动晶体管的源极。

具体的，所述信号加载模块包括：开关晶体管T5，开关晶体管T6和复位晶体管T4；

所述开关晶体管T5的栅极接收门信号V_GATE，所述开关晶体管T5的源极作为所述信号加载模块的第五端，所述开关晶体管T5的源极接收图像帧数据信号V_DATA，所述开关晶体管T5的漏极作为所述信号加载模块的第四端，所述开关晶体管T5的漏极连接所述驱动晶体管T1的源极以及所述控制发光模块的第四端；

所述开关晶体管T6的栅极接收门信号V_GATE，所述开关晶体管T6的源极作为所述信号加载模块的第二端，所述开关晶体管T6的源极连接所述驱动晶体管T1的栅极以及所述存储电容C1的第一端，所述开关晶体管T6的漏极作为所述信号加载模块的第三端，所述开关晶体管T6的漏极连接所述驱动晶体管T1的漏极以及所述控制发光模块的第三端；

所述复位晶体管T4的栅极接收复位信号V_RESET，所述复位晶体管T4的源极作为所述信号加载模块的第一端，所述复位晶体管T4的源极连接所述存储电容C1的第二端以及所述控制发光模块的第二端，所述复位晶体管T4的漏极接地；

具体的，所述控制发光模块包括：开关晶体管T2、开关晶体管T3和开关晶体管T7；

所述开关晶体管T2的栅极和所述开关晶体管T7的栅极连接，所述开关晶体管T2的栅极和所述开关晶体管T7的栅极均接收发射控制信号V_EMISSION，所述开关晶体管T2的源极和所述开关晶体管T7的源极作为所述控制发光模块的第一端，所述开关晶体管T2的源极和所述开关晶体管T7的源极均接收第一电压信号，所述开关晶体管T7的漏极作为所述控制发光模块的第二端，所述开关晶体管T7的漏极连接所述存储电容C1的第二端，所述开关晶体管T2的漏极作为所述控制发光模块的第四端，所述开关晶体管T2的漏极连接所述驱动晶体管T1的源极；

所述开关晶体管T3的栅极接收发射控制信号V_EMISSION，所述开关晶体管T3的源极作为所述控制发光模块的第三端，所述开关晶体管T3的源极连接所述驱动晶体管T1的漏极，所述开关晶体管T3的漏极作为所述控制发光模块的第五端，所述开关晶体管T3的漏极输出发光信号。

进一步的，所述像素电路还包括第一电压信号源，所述第一电压信号源的输出端与所述控制发光模块的第一端连接，所述第一电压信号源用于向所述控制发光模块输出所述第一电压信号。

进一步的，所述像素电路还包括有机发光二极管，所述有机发光二极管连接所述控制发光模块的第五端，所述有机发光二极管用于接收所述发光信号发光。

进一步的，所述像素电路还包括第二电压信号源，其中：

所述驱动晶体管T1为p型晶体管，所述有机发光二极管的阳极连接所述控制发光模块的第五端，所述有机发光二极管的阴极连接所述第二电压信号源，所述第二电压信号源为低电压信号源，所述第一电压信号为高电压信号。

或者

所述驱动晶体管T1为n型晶体管，所述有机发光二极管的阳极连接所述第二电压信号源，所述有机发光二极管的阴极连接所述控制发光模块的第五端，所述第二电压信号源为高电压信号源，所述第一电压信号为低电压信号。

进一步的，所述像素电路还包括复位信号源，所述复位信号源连接所述信号加载模块中的复位晶体管T4的栅极，所述复位信号源用于输出所述复位信号。

进一步的，所述像素电路还包括发射控制信号源，所述发射控制信号源连接所述控制发光模块中的开关晶体管T2的栅极、开关晶体管T3的栅极和开关晶体管T7的栅极，所述发射控制信号源用于输出所述发射控制信号。

本发明实施例还提供一种薄膜晶体管背板，包括本发明实施例提供的上述像素电路。

本发明实施例的有益效果包括：

所述信号加载模块接收图像帧数据信号V_DATA，使得驱动晶体管T1的栅极电位为图像帧数据信号V_DATA和驱动晶体管T1的阈值电压V_th1之和。所述控制发光模块接收第一电压信号V₁并将其分别加载到驱动晶体管T1的栅极和源极，使得驱动晶体管T1的栅极电位为图像帧数据信号V_DATA、驱动晶体管T₁的阈值电压V_th1和第一电压信号V₁之和，驱动晶体管T1的源极电位为第一电压信号V₁。此时，驱动晶体管T1工作在饱和区，根据晶体管饱和区电流特性，驱动晶体管T1的源极电压V₁抵消了其栅极电压中V₁的部分，驱动晶体管T1的阈值电压V_th1抵消了其栅极电压中V_th1的部分，从而补偿了第一电压信号源的传输线上的电阻压降以及驱动晶体管T1的阈值电压的漂移，消除了在接收到相同的图像帧数据信号时流经不同OLED的电流差异，从而使整个图像显示均匀。

附图说明

图1为本发明实施例提供的像素电路结构图；

图2为本发明实施例提供的p型驱动晶体管T1的像素电路的电路图之一；

图3为本发明实施例提供的p型驱动晶体管T1的像素电路的电路图之二；

图4为本发明实施例提供的p型驱动晶体管T1的像素电路的电路图之三；

图5为本发明实施例提供的n型驱动晶体管T1的像素电路的电路图之一；

图6为本发明实施例提供的n型驱动晶体管T1的像素电路的电路图之二；

图7为本发明实施例提供的n型驱动晶体管T1的像素电路的电路图之三；

图8为本发明实施例提供的像素电路工作的时序图之一；

图9为本发明实施例提供的像素电路工作的时序图之二。

具体实施方式

下面结合说明书附图，对本发明实施例提供的一种像素电路和薄膜晶体管背板的具体实施方式进行说明。

本发明实施例提供一种像素电路，如图1，所述像素电路包括：驱动晶体管T1、存储电容C1、信号加载模块14和控制发光模块13；

所述驱动晶体管T1的源极分别与控制发光模块的第四端和信号加载模块的第四端连接，所述驱动晶体管T1的栅极分别与存储电容C1的第一端和信号加载模块的第二端连接，所述驱动晶体管T1的漏极分别与控制发光模块的第三端和信号加载模块的第三端连接；

所述存储电容C1的第二端分别与所述控制发光模块的第二端和所述信号加载模块的第一端连接；

所述信号加载模块第五端接收图像帧数据信号V_DATA；

所述控制发光模块的第一端接收第一电压信号，所述控制发光模块的第五端输出发光信号。

本实施例的像素电路，所述信号加载模块接收图像帧数据信号V_DATA，使得驱动晶体管T1的栅极电位为图像帧数据信号V_DATA和驱动晶体管T1的阈值电压V_th1之和。所述控制发光模块接收第一电压信号V₁并将其分别加载到驱动晶体管T1的栅极和源极，使得驱动晶体管T1的栅极电位为图像帧数据信号V_DATA、驱动晶体管T1的阈值电压V_th1和第一电压信号V₁之和，驱动晶体管T1的源极电位为第一电压信号V₁。

由于此时的驱动晶体管T1工作在饱和区，工作在饱和区的驱动晶体管T1的栅极与源极的电压差V_GS＝V_DATA+V_th1+V₁-V₁＝V_DATA+V_th1，按照下述现有技术中晶体管工作在饱和区的电流特性的公式可计算得到计算出p型驱动晶体管T1的漏极电流：

$i_D=\frac{K}{2}{(V_{\mathrm{DATA}}+V_{\mathrm{th}1}-V_{\mathrm{th}1})}^2=\frac{K}{2}{\left(V_{\mathrm{DATA}}\right)}^2.$

其中，K为晶体管的电流系数；

μ、C_OX、W、L分别为晶体管的场效应迁移率，栅极绝缘层单位面积电容、沟道宽度、长度；相同结构中K的值相对稳定；

i_D为晶体管的漏极电流；

V_GS为晶体管的栅极与源极的电压差；

V_th为晶体管的阈值电压。

由于驱动晶体管T1的源极电压V₁抵消了其栅极电压中V₁的部分，驱动晶体管T1的阈值电压V_th1抵消了其栅极电压中V_th1的部分，因此，驱动晶体管T1的漏极电流与其阈值电压V_th1及第一电压信号V₁大小无关，即第一电压信号和驱动晶体管T1阈值电压V_th1对于驱动晶体管T1的漏极电流i_D的影响被消除了，因此，可以改善电流的均匀性，从而使整个图像显示变的均匀。

具体地，所述信号加载模块14，用于在图像帧数据信号V_DATA输出时，通过驱动晶体管T1使得存储电容C1上存储电压为当前帧数据信号电压V_DATA与驱动晶体管T1阈值电压V_th1之和。

优选地，所述信号加载模块14包括：开关晶体管T5，开关晶体管T6和复位晶体管T4；

所述开关晶体管T5的栅极接收门信号V_GATE，所述开关晶体管T5的源极作为所述信号加载模块的第五端，所述开关晶体管T5的源极接收图像帧数据信号V_DATA，所述开关晶体管T5的漏极作为所述信号加载模块的第四端，所述开关晶体管T5的漏极连接所述驱动晶体管T1的源极以及所述控制发光模块的第四端；

所述开关晶体管T6的栅极接收门信号V_GATE，所述开关晶体管T6的源极作为所述信号加载模块的第二端，所述开关晶体管T6的源极连接所述驱动晶体管T1的栅极以及所述存储电容C1的第一端，所述开关晶体管T6的漏极作为所述信号加载模块的第三端，所述开关晶体管T6的漏极连接所述驱动晶体管T1的漏极以及所述控制发光模块的第三端；

所述复位晶体管T4的栅极接收复位信号V_RESET，所述复位晶体管T4的源极作为所述信号加载模块的第一端，所述复位晶体管T4的源极连接所述存储电容C1的第二端以及所述控制发光模块的第二端，所述复位晶体管T4的漏极接地。

优选地，所述信号加载模块14还包括门信号源V_GATE源，所述门信号源V_GATE源输出端连接所述信号加载模块中的开关晶体管T5的栅极和开关晶体管T6的栅极，所述门信号源V_GATE源用于在所述图像帧数据信号V_DATA输出时，输出开启信号以控制开关晶体管T5和开关晶体管T6开启，通过所述驱动晶体管T1使得所述存储电容C1存储电压为当前帧数据信号电压V_DATA和所述驱动晶体管T1阈值电压V_th1之和，并在所述图像帧数据信号V_DATA停止输出时，所述门信号源V_GATE源输出关闭信号以控制开关晶体管T5以及开关晶体管T6关断。其中，所述门信号源V_GATE源输出的开启信号和关闭信号为所述开关晶体管T5的栅极和开关晶体管T6的栅极接收到的门信号V_GATE.

优选地，所述信号加载模块14还包括复位信号源V_RESET源，所述复位信号源V_RESET源的输出端连接所述信号加载模块中的复位晶体管T4的栅极，所述复位信号源V_RESET源用于在图像帧数据信号V_DATA输出时，输出开启信号以开启复位晶体管T4，使得存储电容C1与复位晶体管T4的源极连接的一端接地，即该端的电压为GND，并且所述复位信号源V_RESET源在图像帧数据信号V_DATA停止输出时，所述复位信号源V_RESET源输出关闭信号以关断复位晶体管T4使得存储电容C1与复位晶体管T4的源极连接的一端不再接地。其中，所述复位信号源V_RESET源输出的所述开启信号和关闭信号为所述复位晶体管T4的栅极接收的复位信号V_RESET。

所述信号加载模块14的结构不限于上述电路结构。

具体地，控制发光模块13，用于在图像帧数据信号V_DATA停止输出时，使得存储电容C1上存储电压为当前帧数据信号电压V_DATA、驱动晶体管T1阈值电压V_th1与第一电压信号V₁之和；并将第一电压信号V₁传输到驱动晶体管T1的源极；以及将驱动晶体管T1的漏极信号作为发光信号输出。

优选地，所述控制发光模块13包括：开关晶体管T2、开关晶体管T3和开关晶体管T7；

所述开关晶体管T2的栅极和所述开关晶体管T7的栅极连接，所述开关晶体管T2的栅极和所述开关晶体管T7的栅极均接收发射控制信号V_EMISSION，所述开关晶体管T2的源极和所述开关晶体管T7的源极作为所述控制发光模块的第一端，所述开关晶体管T2的源极和所述开关晶体管T7的源极均接收第一电压信号V₁，所述开关晶体管T7的漏极作为所述控制发光模块的第二端，所述开关晶体管T7的漏极连接所述存储电容C1的第二端，所述开关晶体管T2的漏极作为所述控制发光模块的第四端，所述开关晶体管T2的漏极连接所述驱动晶体管T1的源极；

所述开关晶体管T3的栅极接收发射控制信号V_EMISSION，所述开关晶体管T3的源极作为所述控制发光模块的第三端，所述开关晶体管T3的源极连接所述驱动晶体管T1的漏极，所述开关晶体管T3的漏极作为所述控制发光模块的第五端，所述开关晶体管T3的漏极输出发光信号。

优选地，所述控制发光模块13还包括发射控制信号源V_EMISSION源，所述发射控制信号源V_EMISSION源的输出端连接所述控制发光模块中的开关晶体管T2的栅极、开关晶体管T3的栅极和开关晶体管T7的栅极，所述发射控制信号源V_EMISSION源用于在复位信号源V_RESET源输出关闭信号时，输出开启信号以开启开关晶体管T2、开关晶体管T3以及开关晶体管T7，并在复位信号源V_RESET源输出开启信号时，输出关闭信号以关断开关晶体管T2、开关晶体管T3以及开关晶体管T7。其中，所述发射控制信号源V_EMISSION源输出的开启信号和关闭信号为所述开关晶体管T2的栅极、所述开关晶体管T3的栅极和所述开关晶体管T7的栅极接收到的发射控制信号V_EMISSION。

所述控制发光模块13不限于上述电路结构。

进一步的，所述像素电路还包括第一电压信号源11，所述第一电压信号源11的输出端与所述控制发光模块的第一端连接，所述第一电压信号源11用于向所述控制发光模块输出所述第一电压信号。

进一步的，所述像素电路还包括有机发光二极管D1，所述有机发光二极管D1连接所述控制发光模块的第五端，所述有机发光二极管D1用于接收所述发光信号发光。

进一步的，所述像素电路还包括第二电压信号源12，其中：

所述驱动晶体管T1为p型晶体管，所述有机发光二极管D1的阳极连接所述控制发光模块的第五端，所述有机发光二极管D1的阴极连接所述第二电压信号源12，所述第二电压信号源12为低电压信号源，所述第一电压信号为高电压信号；

或者

所述驱动晶体管T1为n型晶体管，所述有机发光二极管D1的阳极连接所述第二电压信号源12，所述有机发光二极管D1的阴极连接所述控制发光模块的第五端，所述第二电压信号源12为高电压信号源，所述第一电压信号为低电压信号。

进一步的，所述像素电路还包括复位信号源，所述复位信号源连接所述信号加载模块中的复位晶体管T4的栅极，所述复位信号源用于输出所述复位信号。

进一步的，所述像素电路还包括发射控制信号源，所述发射控制信号源连接所述控制发光模块中的开关晶体管T2的栅极、开关晶体管T3的栅极和开关晶体管T7的栅极，所述发射控制信号源用于输出所述发射控制信号。

本发明实施例提供的像素电路中驱动晶体管可以为p型晶体管，也可以是n型晶体管，即对应有两种实现方式。

在第一种实现方式中本发明实施例提供的像素电路包括的是p型驱动晶体管T1；在第二种实现方式中本发明实施例提供的像素电路包括的是n型驱动晶体管T1。

第一种实现方式如图2所示，图2为所述像素电路还包括OLED D1、第一电压信号源、第二电压信号源和图像帧数据信号源V_DATA源的情况。具体包括：p型驱动晶体管T1，OLED D1，存储电容C1、第一电压信号源11、第二电压信号源12、图像帧数据信号源V_DATA源、信号加载模块14和控制发光模块13。其中：

p型驱动晶体管T1的源极分别与控制发光模块13的第四端和信号加载模块14的第四端连接，p型驱动晶体管T1的栅极分别与存储电容C1的第一端和信号加载模块14的第二端连接，p型驱动晶体管T1的漏极分别与控制发光模块13的第三端和信号加载模块14的第三端连接；存储电容C1的第二端分别与控制发光模块13的第二端和信号加载模块14的第一端连接；信号加载模块14的第五端与图像帧数据信号源V_DATA源的输出端连接；控制发光模块13的第一端连接第一电压信号源11，控制发光模块13的第五端连接OLED D1的阳极；OLED D1的阴极连接第二电压信号源12；所述第一电压信号源为高电压信号源，所述第二电压信号源为低电压信号源。

具体地，当该像素电路中包括p型驱动晶体管T1时，第一电压信号源11输出的信号的电压可以为10V，第二电压信号源12输出的信号的电压可以为0V。

进一步地，在第一种实现方式中，本发明实施例提供的一种像素电路中的信号加载模块14包括：开关晶体管T5，开关晶体管T6和复位晶体管T4。如图3所示，图3为本发明实施例提供的一种像素电路中的信号加载模块14还包括门信号源V_GATE源和复位信号源V_RESET源的情况：

开关晶体管T5的栅极连接门信号源V_GATE源的输出端，开关晶体管T5的源极作为信号加载模块14的第五端，开关晶体管T5的源极连接图像帧数据信号源V_DATA源的输出端，开关晶体管T5的漏极作为信号加载模块14的第四端，开关晶体管T5的漏极连接p型驱动晶体管T1的源极以及控制发光模块13的第四端；

开关晶体管T6的栅极连接门信号源V_GATE源的输出端，开关晶体管T6的源极作为信号加载模块14的第二端，开关晶体管T6的源极连接p型驱动晶体管T1的栅极以及存储电容C1的第一端，开关晶体管T6的漏极作为信号加载模块14的第三端，开关晶体管T6的漏极连接p型驱动晶体管T1的漏极以及控制发光模块13的第三端；

复位晶体管T4的栅极连接复位信号源V_RESET源的输出端，复位晶体管T4的源极作为信号加载模块14的第一端，复位晶体管T4的源极连接存储电容C1的第二端以及控制发光模块13的第二端，复位晶体管T4的漏极接地。

进一步地，在第一种实现方式中，本发明实施例提供的一种像素电路中的控制发光模块13包括：开关晶体管T2、开关晶体管T3、开关晶体管T7。如图4所示，图4为本发明实施例提供的一种像素电路中的控制发光模块13还包括发射控制信号源V_EMISSION源的情况:

开关晶体管T2的栅极和开关晶体管T7的栅极连接，开关晶体管T2的栅极和开关晶体管T7的栅极均连接发射控制信号源V_EMISSION源的输出端，开关晶体管T2和开关晶体管T7的源极均连接第一电压信号源的输出端并作为控制发光模块13的第一端，开关晶体管T7的漏极作为控制发光模块13的第二端，开关晶体管T7的漏极连接存储电容C1的第二端，开关晶体管T2的漏极作为控制发光模块13的第四端，开关晶体管T2的漏极连接p型驱动晶体管T1的源极；

开关晶体管T3的栅极连接发射控制信号源V_EMISSION源的输出端，开关晶体管T3的源极作为控制发光模块13的第三端，开关晶体管T3的源极连接p型驱动晶体管T1的漏极，开关晶体管T3的漏极作为控制发光模块13的第五端，开关晶体管T3的漏极连接有机发光二极管OLED D1的阳极。

第二种实现方式如图5所示，图5为所述像素电路还包括OLED D1、第一电压信号源、第二电压信号源和图像帧数据信号源V_DATA源的情况。具体包括：n型驱动晶体管T1，OLED D1，存储电容C1、第一电压信号源11、第二电压信号源12、图像帧数据信号源V_DATA源、信号加载模块14和控制发光模块13。

与第一种实现方式不同的是：如图5、图6所示，控制发光模块的第五端连接有机发光二极管OLED D1的阴极，有机发光二极管OLED D1的阳极连接第二电压信号源；所述第一电压信号源为低电压信号源，所述第二电压信号源为高电压信号源。具体的，如图7所示，开关晶体管T3的漏极作为控制发光模块的第五端，开关晶体管T3的漏极连接有机发光二极管OLED D1的阴极。

它的工作原理与第一种实现方式中的工作原理相同，此处不再赘述。

具体地，当该像素电路中包括n型驱动晶体管T1时，第一电压信号源11输出的信号的电压可以为-5V，第二电压信号源12输出的信号的电压可以为5V。

上述两种实现方式中的开关晶体管T2、开关晶体管T3、复位晶体管T4、开关晶体管T5、开关晶体管T6和开关晶体管T7既可以为p型晶体管，也可以为n型晶体管，它们在这两种情况中的连接方式相同。

上述的开启信号和关闭信号通过发射控制信号源V_EMISSION源、门信号源V_GATE源和复位信号源V_RESET源输出电压高低不同的信号来区分。在具体实施时，例如可以按照下述方式来区分：

当开关晶体管T2、开关晶体管T3、复位晶体管T4、开关晶体管T5、开关晶体管T6和开关晶体管T7为p型晶体管时，开启信号为低电压信号，关闭信号为高电压信号；

反之，当开关晶体管T2、开关晶体管T3、复位晶体管T4、开关晶体管T5、开关晶体管T6和开关晶体管T7为n型晶体管时，开启信号为高电压信号，关闭信号为低电压信号。

为了进一步说明本发明实施例提供的像素电路的工作原理，下面说明本发明实施例提供的像素电路的工作的时序。

图8示出的是当开关晶体管T2、开关晶体管T3、复位晶体管T4、开关晶体管T5、开关晶体管T6和开关晶体管T7为p型晶体管时，发射控制信号V_EMISSION、复位信号V_RESET、门信号V_GATE、图像帧数据信号V_DATA的信号时序图。此时开关晶体管T2、开关晶体管T3、复位晶体管T4、开关晶体管T5、开关晶体管T6和开关晶体管T7的工作状态描述如下：

本发明实施例提供的像素电路的工作包括两个阶段：信号加载阶段1和发光阶段2；当本发明实施例提供的像素电路采用所述第一种实现方式时，即该像素电路包括p型驱动晶体管T1时：

在信号加载阶段1中，图像帧数据信号源V_DATA源开始输出当前帧数据信号V_DATA时，发射控制信号源V_EMISSION源由输出低压开启信号变为输出高压关闭信号，使开关晶体管T2、开关晶体管T3和开关晶体管T7关断；复位信号源V_RESET源由输出高压关闭信号变为输出低压开启信号控制复位晶体管T4由关断状态变为开启状态，以便将存储电容C1与复位晶体管T4的源极相连的一端的电压复位至GND；门信号源V_GATE源由输出高压关闭信号变为输出低压开启信号以控制开关晶体管T5和开关晶体管T6由关断状态变为开启状态，开关晶体管T6的开启可以将p型驱动晶体管T1连接成一个二极管，开关晶体管T5的开启可以使图像帧数据信号源V_DATA源输出的当前帧数据信号V_DATA到达存储电容C1与p型驱动晶体管T1的栅极相连的一端，即存储电容C1这一端的电压为V_DATA+V_th1；

在发光阶段2中，复位信号源V_RESET源和门信号源V_GATE源都由输出低压开启信号变为输出高压关闭信号，发射控制信号源V_EMISSION源由输出高压关闭信号变为输出低压开启信号，以控制开关晶体管T2、开关晶体管T3和开关晶体管T7由关断状态变为开启状态；开关晶体管T7开启可以使第一电压信号源输出的第一电压信号V₁到达存储电容C1与开关晶体管T7的漏极相连的一端，即存储电容C1的这一端的电压由发射控制信号源V_EMISSION源由输出高压关闭信号时的GND变为V₁，从而使p型驱动晶体管T1的栅极电压由发射控制信号源V_EMISSION源由输出高压关闭信号时的V_DATA+V_th1变为V_DATA+V_th1+V₁；开关晶体管T2的开启可以使第一电压信号源输出的第一电压信号V₁到达p型驱动晶体管T1的源极；开关晶体管T3的开启可以使p型驱动晶体管T1在其栅极电压V_DATA+V_th1+V₁与源极电压V₁的共同作用下产生的漏极电流能够到达OLED D1的阳极，并与第二电压信号源12输出的第二电压信号共同驱动OLEDD1发光；

当本发明实施例提供的像素电路采用所述第二种实现方式时，即该像素电路包括n型驱动晶体管T1时：

在信号加载阶段1中，图像帧数据信号源V_DATA源开始输出当前帧数据信号V_DATA时，发射控制信号源V_EMISSION源由输出低压开启信号变为输出高压关闭信号，使开关晶体管T2、开关晶体管T3和开关晶体管T7关断；复位信号源V_RESET源由输出高压关闭信号变为输出低压开启信号控制复位晶体管T4由关断状态变为开启状态，以便将存储电容C1与复位晶体管T4的源极相连的一端的电压复位至GND；门信号源V_GATE源由输出高压关闭信号变为输出低压开启信号以控制开关晶体管T5和开关晶体管T6由关断状态变为开启状态，开关晶体管T6的开启可以将n型驱动晶体管T1连接成一个二极管，开关晶体管T5的开启可以使图像帧数据信号源V_DATA源输出的当前帧数据信号V_DATA到达存储电容C1与n型驱动晶体管T1的栅极相连的一端，即存储电容C1这一端的电压为V_DATA+V_th1；

在发光阶段2中，复位信号源V_RESET源和门信号源V_GATE源都由输出低压开启信号变为输出高压关闭信号，发射控制信号源V_EMISSION源由输出高压关闭信号变为输出低压开启信号，以控制开关晶体管T2、开关晶体管T3和开关晶体管T7由关断状态变为开启状态；开关晶体管T7开启可以使第一电压信号源输出第一电压信号V₁到达存储电容C1与开关晶体管T7的漏极相连的一端，即存储电容C1的这一端的电压由发射控制信号源V_EMISSION源由输出高压关闭信号时的GND变为V₁，从而使n型驱动晶体管T1的栅极电压由发射控制信号源V_EMISSION源由输出高压关闭信号时的V_DATA+V_th1变为V_DATA+V_th1+V₁；开关晶体管T2的开启可以使第一电压信号源输出第一电压信号V₁到达n型驱动晶体管T1的源极；开关晶体管T3的开启可以使第二电压信号源12输出第二电压信号到达OLED D1的阳极，从而使n型驱动晶体管T1能够在其栅极电压V_DATA+V_th1+V₁与源极电压V₁共同作用下驱动OLED D1发光。

图9示出的是当开关晶体管T2、开关晶体管T3、复位晶体管T4、开关晶体管T5、开关晶体管T6和开关晶体管T7为n型晶体管时，发射控制信号V_EMISSION、复位信号V_RESET、门信号V_GATE、图像帧数据信号V_DATA的信号时序图。此时开关晶体管T2、开关晶体管T3、复位晶体管T4、开关晶体管T5、开关晶体管T6和开关晶体管T7的工作状态描述如下：

如图9所示，本发明实施例提供的像素电路的工作包括两个阶段：信号加载阶段1和发光阶段2；当本发明实施例提供的像素电路采用所述第一种实现方式时，即该像素电路包括p型驱动晶体管T1时：

在信号加载阶段1中，图像帧数据信号源V_DATA源开始输出当前帧数据信号V_DATA时，发射控制信号源V_EMISSION源由输出高压开启信号变为输出低压关闭信号，使开关晶体管T2、开关晶体管T3和开关晶体管T7关断；复位信号源V_RESET源由输出低压关闭信号变为输出高压开启信号控制复位晶体管T4由关断状态变为开启状态，以便将存储电容C1与复位晶体管T4的源极相连的一端的电压复位至GND；门信号源V_GATE源由输出低压关闭信号变为输出高压开启信号以控制开关晶体管T5和开关晶体管T6由关断状态变为开启状态，开关晶体管T6的开启可以将p型驱动晶体管T1连接成一个二极管，开关晶体管T5的开启可以使图像帧数据信号源V_DATA源输出的当前帧数据信号V_DATA到达存储电容C1与p型驱动晶体管T1的栅极相连的一端，即存储电容C1这一端的电压为V_DATA+V_th1；

在发光阶段2中，复位信号源V_RESET源和门信号源V_GATE源都由输出高压开启信号变为输出低压关闭信号，发射控制信号源V_EMISSION源由输出低压关闭信号变为输出高压开启信号，以控制开关晶体管T2、开关晶体管T3和开关晶体管T7由关断状态变为开启状态；开关晶体管T7开启可以使第一电压信号源输出第一电压信号V₁到达存储电容C1与开关晶体管T7的漏极相连的一端，即存储电容C1的这一端的电压由发射控制信号源V_EMISSION源由输出低压关闭信号时的GND变为V₁，从而使p型驱动晶体管T1的栅极电压由发射控制信号源V_EMISSION源由输出低压关闭信号时的V_DATA+V_th1变为V_DATA+V_th1+V₁；开关晶体管T2的开启可以使第一电压信号源输出第一电压信号V₁到达p型驱动晶体管T1的源极；开关晶体管T3的开启可以使p型驱动晶体管T1在其栅极电压V_DATA+V_th1+V₁与源极电压V₁的共同作用下产生的漏极电流能够到达OLED D1的阳极，并与第二电压信号源12共同驱动OLED D1发光；

当本发明实施例提供的像素电路采用所述第二种实现方式时，即该像素电路包括n型驱动晶体管T1时：

在信号加载阶段1中，图像帧数据信号源V_DATA源开始输出当前帧数据信号时，发射控制信号源V_EMISSION源由输出高压开启信号变为输出低压关闭信号，使开关晶体管T2、开关晶体管T3和开关晶体管T7关断；复位信号源V_RESET源由输出低压关闭信号变为输出高压开启信号控制复位晶体管T4由关断状态变为开启状态，以便将存储电容C1与复位晶体管T4的源极相连的一端的电压复位至GND；门信号源V_GATE源由输出低压关闭信号变为输出高压开启信号以控制开关晶体管T5和开关晶体管T6由关断状态变为开启状态，开关晶体管T6的开启可以将n型驱动晶体管T1连接成一个二极管，开关晶体管T5的开启可以使图像帧数据信号源V_DATA源输出的当前帧数据信号到达存储电容C1与n型驱动晶体管T1的栅极相连的一端，即存储电容C1这一端的电压为V_DATA+V_th1；

在发光阶段2中，复位信号源V_RESET源和门信号源V_GATE源都由输出高压开启信号变为输出低压关闭信号，发射控制信号源V_EMISSION源由输出低压关闭信号变为输出高压开启信号，以控制开关晶体管T2、开关晶体管T3和开关晶体管T7由关断状态变为开启状态；开关晶体管T7开启可以使第一电压信号源输出第一电压信号V₁到达存储电容C1与开关晶体管T7的漏极相连的一端，即存储电容C1的这一端的电压由发射控制信号源V_EMISSION源由输出低压关闭信号时的GND变为V₁，从而使n型驱动晶体管T1的栅极电压由发射控制信号源V_EMISSION源由输出低压关闭信号时的V_DATA+V_th1变为V_DATA+V_th1+V₁；开关晶体管T2的开启可以使第一电压信号源输出的第一电压信号V₁到达n型驱动晶体管T1的源极；开关晶体管T3的开启可以使第二电压信号源12输出的信号到达OLED D1的阳极，从而使n型驱动晶体管T1能够在其栅极电压V_DATA+V_th1+V₁与源极电压V₁的共同作用下驱动OLED D1发光。

本发明实施例还提供一种TFT背板，该TFT背板包括上述像素电路。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种像素电路，其特征在于，包括：驱动晶体管(T1)、存储电容(C1)、信号加载模块和控制发光模块；

所述驱动晶体管(T1)的源极分别与控制发光模块的第四端和信号加载模块的第四端连接，所述驱动晶体管(T1)的栅极分别与存储电容(C1)的第一端和信号加载模块的第二端连接，所述驱动晶体管(T1)的漏极分别与控制发光模块的第三端和信号加载模块的第三端连接；

所述存储电容(C1)的第二端分别与所述控制发光模块的第二端和所述信号加载模块的第一端连接；

所述信号加载模块第五端接收图像帧数据信号(V_DATA)；

所述控制发光模块的第一端接收第一电压信号，所述控制发光模块的第五端输出发光信号，所述控制发光模块用于将接收到的第一电压信号分别加载到驱动晶体管的栅极和驱动晶体管的源极；

所述信号加载模块包括：第一开关晶体管(T5)，第二开关晶体管(T6)和复位晶体管(T4)；

所述第一开关晶体管(T5)的栅极接收门信号(V_GATE)，所述第一开关晶体管(T5)的源极作为所述信号加载模块的第五端，所述第一开关晶体管(T5)的源极接收图像帧数据信号(V_DATA)，所述第一开关晶体管(T5)的漏极作为所述信号加载模块的第四端，所述第一开关晶体管(T5)的漏极连接所述驱动晶体管(T1)的源极以及所述控制发光模块的第四端；

所述第二开关晶体管(T6)的栅极接收门信号V_GATE，所述第二开关晶体管(T6)的源极作为所述信号加载模块的第二端，所述第二开关晶体管(T6)的源极连接所述驱动晶体管(T1)的栅极以及所述存储电容(C1)的第一端，所述第二开关晶体管(T6)的漏极作为所述信号加载模块的第三端，所述第二开关晶体管(T6)的漏极连接所述驱动晶体管(T1)的漏极以及所述控制发光模块的第三端；

所述复位晶体管(T4)的栅极接收复位信号(V_RESET)，所述复位晶体管(T4)的源极作为所述信号加载模块的第一端，所述复位晶体管(T4)的源极连接所述存储电容(C1)的第二端以及所述控制发光模块的第二端，所述复位晶体管(T4)的漏极接地。

2.如权利要求1所述的电路，其特征在于，所述控制发光模块包括：第三开关晶体管(T2)、第四开关晶体管(T3)和第五开关晶体管(T7)；

所述第三开关晶体管(T2)的栅极和所述第五开关晶体管(T7)的栅极连接，所述第三开关晶体管(T2)的栅极和所述第五开关晶体管(T7)的栅极均接收发射控制信号(V_EMISSION)，所述第三开关晶体管(T2)的源极和所述第五开关晶体管(T7)的源极作为所述控制发光模块的第一端，所述第三开关晶体管(T2)的源极和所述第五开关晶体管(T7)的源极均接收第一电压信号，所述第五开关晶体管(T7)的漏极作为所述控制发光模块的第二端，所述第五开关晶体管(T7)的漏极连接所述存储电容(C1)的第二端，所述第三开关晶体管(T2)的漏极作为所述控制发光模块的第四端，所述第三开关晶体管(T2)的漏极连接所述驱动晶体管(T1)的源极；

所述第四开关晶体管(T3)的栅极接收发射控制信号(V_EMISSION)，所述第四开关晶体管(T3)的源极作为所述控制发光模块的第三端，所述第四开关晶体管(T3)的源极连接所述驱动晶体管(T1)的漏极，所述第四开关晶体管(T3)的漏极作为所述控制发光模块的第五端，所述第四开关晶体管(T3)的漏极输出发光信号。

3.如权利要求1所述的电路，其特征在于，还包括第一电压信号源，所述第一电压信号源的输出端与所述控制发光模块的第一端连接，所述第一电压信号源用于向所述控制发光模块输出所述第一电压信号。

4.如权利要求1所述的电路，其特征在于，还包括有机发光二极管，所述有机发光二极管连接所述控制发光模块的第五端，所述有机发光二极管用于接收所述发光信号发光。

5.如权利要求4所述的电路，其特征在于，还包括第二电压信号源，其中：

所述驱动晶体管(T1)为p型晶体管，所述有机发光二极管的阳极连接所述控制发光模块的第五端，所述有机发光二极管的阴极连接所述第二电压信号源，所述第二电压信号源为低电压信号源，所述第一电压信号为高电压信号。

6.如权利要求4所述的电路，其特征在于，还包括第二电压信号源，其中：

所述驱动晶体管(T1)为n型晶体管，所述有机发光二极管的阳极连接所述第二电压信号源，所述有机发光二极管的阴极连接所述控制发光模块的第五端，所述第二电压信号源为高电压信号源，所述第一电压信号为低电压信号。

7.如权利要求1所述的电路，其特征在于，还包括复位信号源，所述复位信号源连接所述信号加载模块中的复位晶体管(T4)的栅极，所述复位信号源用于输出所述复位信号。

8.如权利要求2所述的电路，其特征在于，还包括发射控制信号源，所述发射控制信号源连接所述控制发光模块中的第三开关晶体管(T2)的栅极、第四开关晶体管(T3)的栅极和第五开关晶体管(T7)的栅极，所述发射控制信号源用于输出所述发射控制信号。

9.一种薄膜晶体管TFT背板，其特征在于，包括权利要求1-8任一项所述的像素电路。