CN110223641A

CN110223641A - 像素电路

Info

Publication number: CN110223641A
Application number: CN201910500657.7A
Authority: CN
Inventors: 郑贸薰; 洪嘉泽; 陈奕冏
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2018-12-07
Filing date: 2019-06-11
Publication date: 2019-09-10
Also published as: TW202022841A; TWI688934B

Abstract

一种像素电路，包含：发光二极管、第一至第三晶体管、重置单元及电容单元。第一晶体管的第二端电性耦接于发光二极管的阳极端。重置单元接收高电平电压，进一步根据第一控制信号将第一晶体管的栅极端重置至高电平电压，并在发光二极管发光时持续接收高电平电压。电容单元根据耦合电压，将第一晶体管的栅极端由高电平电压重新分配至补偿前电压。第三晶体管仅在第二晶体管导通以提供数据电压以及第一晶体管导通以将数据电压由第一晶体管的第一端传送至第一晶体管的第二端时导通，以传送数据电压至第一晶体管的栅极端进行补偿。

Description

像素电路

技术领域

本发明有关于一种显示技术，且特别是有关于一种像素电路。

背景技术

一般显示器的像素阵列中具有的多个像素单元包含光电二极管，并藉由发光控制电压控制驱动路径上的晶体管，进一步驱动光电二极管。然而，在显示器操作于低更新频率时，像素单元中与驱动光电二极管相关的电路节点中，易面临漏电时间较长而导致无法维持准确的电压电平的问题，将进一步造成画面的闪烁现象。

由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。

发明内容

本发明内容旨在提供本发明的简化摘要，以使阅读者对本发明具备基本的理解。此发明内容并非本发明的完整概述，且其用意并非在指出本发明实施例的重要/关键元件或界定本发明的范围。

本发明内容的一目的是在提供一种像素电路，藉以改善先前技术的问题。

为达上述目的，本发明内容的一技术实施方式为关于一种像素电路，包含：发光二极管、第一晶体管、重置单元、电容单元、第二晶体管以及第三晶体管。发光二极管有阳极端以及阴极端。第一晶体管具有第一端、第二端以及栅极端，第一晶体管的第二端电性耦接于发光二极管的阳极端。重置单元用以持续接收高电平电压，进一步根据第一控制信号将第一晶体管的栅极端重置至高电平电压，并在发光二极管发光时持续接收高电平电压。电容单元电性耦接于第一晶体管的栅极端，用以根据耦合电压，将第一晶体管的栅极端由高电平电压重新分配至补偿前电压。第二晶体管具有第一端、第二端以及栅极端，第二晶体管的第一端用以接收数据电压，第二晶体管的第二端电性耦接于第一晶体管的第一端。第三晶体管具有第一端、第二端以及栅极端，第三晶体管的第一端电性耦接于第一晶体管的第二端，第三晶体管的第二端电性耦接于第一晶体管的栅极端，第三晶体管仅在第二晶体管导通以提供数据电压以及第一晶体管导通以将数据电压由第一晶体管的第一端传送至第一晶体管的第二端时导通，以传送数据电压至第一晶体管的栅极端进行补偿。

因此，根据本发明的技术内容，本发明实施例藉由提供一种像素电路，平衡漏电路径的极性，提升内部节点的电压电平的稳定性，进而使用以驱动光电二极管的电流稳定，避免画面闪烁的现象产生。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1为依照本发明一实施例的一种像素电路的示意图。

图2为依照本发明实施例的一种控制波形示意图。

图3A-3D为依照本发明图1所示实施例的像素电路的操作示意图。

图4为依照本发明一实施例的一种像素电路的示意图。

图5为依照本发明实施例的一种控制波形示意图。

其中，附图标记：

100：像素电路 110：重置单元

120：电容单元 400：像素电路

A：栅极端 B：第二端

C1：第一电容 C2：第二电容

C[N]：耦合电压 DATA：数据电压

EM[N]、EM[N-1]：发光控制信号 I：电流

OVDD、OVSS：电压 OLED：发光二极管

P2：第二时间区间 P1：第一时间区间

P4：第四时间区间 P3：第三时间区间

T1：第一晶体管 S[N]、S[N-1]：控制信号

T3：第三晶体管 T2：第二晶体管

T5：第五晶体管 T4：第四晶体管

T7：第七晶体管 T6：第六晶体管

V_REF：参考电压

根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本发明相关的具体特征与元件。此外，在不同附图间，以相同或相似的元件符号来指称相似的元件/部件。

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

为了使发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来达成相同或均等的功能与步骤顺序。

除非本说明书另有定义，此处所用的科学与技术词汇的含义与本发明所属技术领域中具有通常知识者所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。

另外，关于本文中所使用的「耦接」，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。

图1为依照本发明一实施例的一种像素电路100的示意图。于一实施例中，像素电路100对应于一个显示器的像素阵列中的第N列像素单元。

如图所示，像素电路100包含发光二极管OLED、第一晶体管T1、重置单元110、电容单元120、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5以及第六晶体管T6。

发光二极管OLED具有阳极端以及阴极端。于一实施例中，阴极端电性耦接于电压OVSS，且电压OVSS可以是具有相对低电压电平的定电压。发光二极管OLED可以是微发光二极管(micro light-emitting diode；mLED)或有机发光二极管(organic light-emittingdiode；OLED)，但并不以此为限，通过电流驱动的发光元件，皆为本案所涵盖的范围。

下面的一实施例将以有机发光二极管OLED与P型晶体管所组成的像素电路100进行说明。

第一晶体管T1具有第一端、第二端B及栅极端A。第一晶体管T1的第一端用以接收电压OVDD。更详细地说，于一实施例中，第一晶体管T1的第一端是通过第四晶体管T4接收电压OVDD，且电压OVDD可以是具有相对高电压位准的定电压。第一晶体管T1的第二端B电性耦接于发光二极管OLED的阳极端。更详细地说，于一实施例中，第一晶体管T1的第二端B是通过第五晶体管T5电性耦接于发光二极管OLED的阳极端。

第二晶体管T2具有第一端、第二端及栅极端。第二晶体管T2的第一端用以接收数据电压DATA，第二晶体管T2的第二端电性耦接于第一晶体管T1的第一端。第二晶体管T2的栅极端用以接收控制信号S[N]。其中，控制信号S[N]是对应控制第N列像素单元的数据电压输入的控制信号。

第三晶体管T3具有第一端、第二端以及栅极端。第三晶体管T3的第一端电性耦接于第一晶体管T1的第二端B，第三晶体管T3的第二端电性耦接于第一晶体管T1的栅极端A。第三晶体管T3的栅极端用以接收控制信号S[N]。

第四晶体管T4具有第一端、第二端以及栅极端。第四晶体管T4的第一端用以接收第一电压OVDD，第四晶体管T4的第二端电性耦接于第一晶体管T1的第一端。第四晶体管T4的栅极端用以接收发光控制信号EM[N]。其中，发光控制信号EM[N]是对应控制第N列像素单元的发光的控制信号。

第五晶体管T5具有第一端、第二端以及栅极端。第五晶体管T5的第一端电性耦接于第一晶体管T1的第二端B，第五晶体管T5第二端电性耦接于发光二极管OLED的阳极。第五晶体管T5的栅极端用以接收发光控制信号EM[N]。

第六晶体管T6具有第一端、第二端以及栅极端。第六晶体管T6的第一端用以接收参考电压V_REF。第六晶体管T6的第二端电性耦接于发光二极管OLED的阳极，第六晶体管T6的栅极端接收控制信号S[N-1]。其中，控制信号S[N-1]是对应控制第N-1列像素单元的数据电压输入的控制信号。

重置单元110于本实施例中，包含第七晶体管T7。第七晶体管T7包含第一端、第二端及栅极端。第七晶体管T7的第一端用以接收高电平电压。于本实施例中，高电平电压是由控制信号S[N]所提供。第七晶体管T7的第二端电性耦接于第一晶体管T1的栅极端A，第七晶体管T7的栅极端接收控制信号S[N-1]。

电容单元120于本实施例中，包含第一电容C1以及第二电容C2。第一电容C1具有第一端以及第二端，第一电容C1的第一端电性耦接于第一晶体管T1的栅极端A，第一电容C1的第二端接收耦合电压C[N]。第二电容C2具有第一端以及第二端，第二电容C2的第一端电性耦接于第一晶体管T1的栅极端A，第二电容C2的第二端接收固定高电平电压。于一实施例中，第二电容C2的第二端所接收的固定高电平电压可为电压OVDD。

为使本发明实施例的像素电路100的操作方式易于理解，请一并参阅图2以及图3A-3D。图2为依照本发明实施例的一种控制波形示意图。图3A-3D为依照本发明图1所示实施例的像素电路100的操作示意图。

如图2所示，在对应一列像素单元的一扫描时间中，包含第一时间区间P1、第二时间区间P2、第三时间区间P3及第四时间区间P4。以下将以图2搭配图3A-3D，详细说明各个时间区间中，各信号与元件的操作及状态。

如图3A所示，第一时间区间P1为像素电路100的重置时间区间。在第一时间区间P1中，控制信号S[N-1]为低态L、控制信号S[N]为高态H、耦合电压C[N]为高态H且发光控制信号EM[N]为高态H。

此时，重置单元110包含的第七晶体管T7将由于低态L的控制信号S[N-1]而导通。第七晶体管T7的第一端所接收位于高态H的控制信号S[N]将因此通过第七晶体管T7的第二端传送至第一晶体管T1的栅极端A，将栅极端A重置至高电平电压(以V_GH表示)。

电容单元120中的第一电容C1的第二端将由于接收高态H的耦合电压C[N]，而与第一电容C1的第一端所耦接、重置至高电平电压的第一晶体管T1的栅极端A达到平衡。

第六晶体管T6将由于低态L的控制信号S[N-1]而导通。第六晶体管T6的第一端所接收的参考电压V_REF将因此通过第六晶体管T6的第二端传送至发光二极管OLED的阳极端，将发光二极管OLED的阳极端重置至参考电压V_REF。于一实施例中，参考电压V_REF的电平小于电压OVSS与发光二极管OLED的阈值电压(threshold voltage)V_{TH_OLED}的总和。更详细地说，上述的关系可表示为：

V_REF＜OVSS+V_{TH_OLED}

第二晶体管T2、第三晶体管T3、第四晶体管T4以及第五晶体管T5将分别由于位于高态H的控制信号S[N]以及高态H的发光控制信号EM[N]而关闭。第一晶体管T1则由于第一晶体管T1的栅极端A被重置至高电平电压而关闭。发光二极管OLED则由于未有电流流经而关闭。其中，关闭的晶体管以及发光二极管在图3A中以记号X表示关闭状态。

如图3B所示，第二时间区间P2为像素电路100的补偿前时间区间。在第二时间区间P2中，控制信号S[N-1]为高态H、控制信号S[N]为高态H、耦合电压C[N]为低态L且发光控制信号EM[N]为高态H。

此时，重置单元110包含的第七晶体管T7将由于高态H的控制信号S[N-1]而关闭，并停止对于第一晶体管T1的栅极端A的重置行为。

电容单元120中的第一电容C1的第二端藉由耦合电压C[N]由高态H至低态L的改变，将第一晶体管T1的栅极端A由高电平电压重新分配至补偿前电压。于一实施例中，耦合电压C[N]转换至低态L的低电平电压可表示为V_GL。因此，第一晶体管T1的栅极端A经过重新分配后的补偿前电压，可表示为：

V_GH-(V_GH-V_GL)(C1/C1+C2)

第六晶体管T6将由于高态H的控制信号S[N-1]而关闭，并停止对于发光二极管OLED的阳极端的重置行为。

第二晶体管T2、第三晶体管T3、第四晶体管T4以及第五晶体管T5将分别由于位于高态H的控制信号S[N]以及高态H的发光控制信号EM[N]而关闭。第一晶体管T1则由于第一晶体管T1的栅极端A被重新分配至补偿前电压而准备进行下一阶段的补偿动作(T1并非处于关闭)。发光二极管OLED则由于未有电流流经而关闭。其中，关闭的晶体管以及发光二极管在图3B中以记号X表示关闭状态。

如图3C所示，第三时间区间P3为像素电路100的补偿时间区间。在第三时间区间P3中，控制信号S[N-1]为高态H、控制信号S[N]为低态L、耦合电压C[N]为低态L且发光控制信号EM[N]为高态H。

第二晶体管T2将由于低态L的控制信号S[N]而导通。第二晶体管T2的第一端所接收的数据电压DATA将因此通过第二晶体管T2的第二端传送至第一晶体管T1的第一端。

于一实施例中，第一晶体管T1的栅极端A在第二时间区间P2中所分配到的补偿前电压，小于数据电压DATA与第一晶体管T1的阈值电压V_{TH_T1}。更详细地说，上述的关系可描述为：

V_GH-(V_GH-V_GL)(C1/C1+C2)＜DATA-V_{TH_T1}

因此，在第三时间区间P3中，第一晶体管T1可藉由上述的关系而导通，进一步将数据电压DATA由第一晶体管T1的第一端传送至第一晶体管T1的第二端B。

第三晶体管T3将由于低态L的控制信号S[N]而导通。第三晶体管T3的第一端，将使由第一晶体管T1的第一端传送至第二端B的数据电压DATA，进一步通过第三晶体管T3的第二端传送至第一晶体管T1的栅极端A。因此，在第三时间区间P3结束时，第一晶体管T1的栅极端A的电压将由前述的补偿前电压，成为DATA-V_{TH_T1}。

第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7将分别由于位于高态H的发光控制信号EM[N]以及高态H的控制信号S[N-1]而关闭。发光二极管OLED则由于未有电流流经而关闭。其中，关闭的晶体管以及发光二极管在图3C中以记号X表示关闭状态。

如图3D所示，第四时间区间P4为像素电路100的补偿时间区间。在第四时间区间P4中，控制信号S[N-1]为高态H、控制信号S[N]为高态H、耦合电压C[N]为低态L且发光控制信号EM[N]为低态L。

第四晶体管T4将由于低态L的发光控制信号EM[N]而导通。第四晶体管T4的第一端所接收的电压OVDD将因此通过第四晶体管T4的第二端传送至第一晶体管T1的第一端。于一实施例中，电压OVDD大于第一晶体管T1的栅极端A在第三时间区间P3达到的电压DATA-V_{TH_T1}，进而使第一晶体管T1继续导通。进一步地，第五晶体管T5将由于低态L的发光控制信号EM[N]而导通。

因此，第四晶体管T4、第一晶体管T1以及第五晶体管T5将形成一个驱动路径，产生电流I驱动发光二极管OLED。于一实施例中，电流I的大小可表示为：

I＝(1/2)×K×(OVDD-(DATA-V_{TH_T1})-V_{TH_T1})2

＝(1/2)×K×(OVDD-DATA)2

其中，K为导电常数。第一晶体管T1的阈值电压V_{TH_T1}将由于第三时间区间P3的补偿机制而抵消。

为了维持第一晶体管T1于发光二极管OLED发光时被操作在饱和区，第一晶体管T1的第二端B的电压必须小于第一晶体管T1的栅极端A的电压，因此对于第一晶体管T1的栅极端A形成一个低电平电压的漏电路径，而本发明的像素电路100通过重置单元110包含的第七晶体管T7将第一晶体管T1的栅极端A先重置至高电平电压。并且，第七晶体管T7可在发光二极管OLED发光时持续接收高电平电压，不仅避免重置单元110形成第二个低电平电压的漏电路径，更由于高电平电压的接收形成对于第一晶体管T1的栅极端A的一高电平电压漏电路径。藉由上述一低电平电压的漏电路径与一高电平电压的漏电路径的平衡，以稳定第一晶体管T1的栅极端A的电压。

因此，即便显示器运作在画面更新率相当低，例如但不限于15赫兹或更低的画面更新率的显示模式下，第一晶体管T1的栅极端A的电压仍可长时间维持在稳定的电平，进一步降低画面闪烁的现象产生的机会。

图4为依照本发明一实施例的一种像素电路400的示意图。图5为依照本发明实施例的一种控制波形示意图。

像素电路400与图1所示的像素电路100大同小异，包含发光二极管OLED、第一晶体管T1、重置单元110、电容单元120、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5以及第六晶体管T6。其中，重置单元110包含第七晶体管T7。因此，不再就相同的元件进行赘述。

与先前的实施例相较下，本实施例的像素电路400的电容单元120的第一电容C1的第二端用以接收对应于像素阵列的第N-1列像素单元的发光控制信号EM[N-1]。如图5所示，发光控制信号EM[N-1]在第一时间区间P1时位于高态，并在第二时间区间P2至第四时间区间P4间位于低态。因此，发光控制信号EM[N-1]可以达到与耦合电压C[N]相同的控制机制。然而，藉由利用发光控制信号EM[N-1]，将可不需额外再拉线输入耦合电压C[N]。

另一方面，与先前的实施例相较下，本实施例的像素电路400的重置单元110包含的第七晶体管T7的第一端是直接接收一高电平电压，例如但不限于电压OVDD。相较于先前实施例中所采用的控制信号S[N]，本实施例的连接方式将可使第七晶体管T7的第一端维持在固定的高电平电压，持续地对第一晶体管T1的栅极端A形成充电路径，使第一晶体管T1的栅极端A可更稳定地维持电压电平，降低画面闪烁的现象产生的机会。

又一方面，与先前的实施例相较下，本实施例的像素电路400的第六晶体管T6的第一端直接与栅极端电性耦接，并接收控制信号S[N-1]或控制信号S[N]。

当所接收的为控制信号S[N-1]时，控制信号S[N-1]将如同先前的实施例中在第一时间区间P1位于低态而使第六晶体管T6导通，并将低态的控制信号S[N-1]由第六晶体管T6的第一端传送至第六晶体管T6的第二端，而达到重置发光二极管OLED的阳极端的效果。

当所接收的为控制信号S[N]时，控制信号S[N]将在第三时间区间P3位于低态而使第六晶体管T6导通，并将低态的控制信号S[N]由第六晶体管T6的第一端传送至第六晶体管T6的第二端，而达到重置发光二极管OLED的阳极端的效果。

须注意的是，上述的以发光控制信号EM[N-1]控制第一电容C1的第二端、使第七晶体管T7的第一端直接接收高电平电压，以及使第六晶体管T6的第一端直接与栅极端电性耦接并接收控制信号S[N-1]或控制信号S[N]的方式，可任意选择其组合来取代图1对应的实施方式，而不必须三个方式同时取代图1对应的实施方式。并且，重置单元110以及电容单元120的结构亦仅为一范例。于其他实施例中，亦可能采用其他本领域技术者能思及的结构达到相同的功效。

由上述本发明实施方式可知，应用本发明具有下列优点。本发明实施例藉由提供一种像素电路，减少漏电路径的存在，提升内部节点的电压电平的稳定性，进而使用以驱动光电二极管的电流稳定，避免画面闪烁的现象产生。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1.一种像素电路，其特征在于，包含：

一发光二极管，具有一阳极端以及一阴极端；

一第一晶体管，具有一第一端、一第二端以及一栅极端，该第一晶体管的该第二端电性耦接于该发光二极管的该阳极端；

一重置单元，用以接收一高电平电压，进一步根据一第一控制信号将该第一晶体管的该栅极端重置至该高电平电压，并在该发光二极管发光时持续接收该高电平电压；

一电容单元，电性耦接于该第一晶体管的该栅极端，用以根据一耦合电压，将该第一晶体管的该栅极端由该高电平电压重新分配至一补偿前电压；

一第二晶体管，具有一第一端、一第二端以及一栅极端，该第二晶体管的该第一端用以接收一数据电压，该第二晶体管的该第二端电性耦接于该第一晶体管的该第一端；以及

一第三晶体管，具有一第一端、一第二端以及一栅极端，该第三晶体管的该第一端电性耦接于该第一晶体管的该第二端，该第三晶体管的该第二端电性耦接于该第一晶体管的该栅极端，该第三晶体管仅在该第二晶体管导通以提供该数据电压以及该第一晶体管导通以将该数据电压由该第一晶体管的该第一端传送至该第一晶体管的该第二端时导通，以传送该数据电压至该第一晶体管的该栅极端进行补偿。

2.如权利要求1所述的像素电路，其特征在于，更包含：

一第四晶体管，具有一第一端、一第二端以及一栅极端，该第四晶体管的该第一端用以接收一第一电压，该第四晶体管的该第二端电性耦接于该第一晶体管的该第一端；以及

一第五晶体管，具有一第一端、一第二端以及一栅极端，该第五晶体管的该第一端电性耦接于该第一晶体管的该第二端，该第五晶体管的该第二端电性耦接于该发光二极管的该阳极端。

3.如权利要求2所述的像素电路，其特征在于，其中该第四晶体管以及该第五晶体管的该栅极端接收的一发光控制信号，以在导通时，以根据该第一电压以及该第一晶体管的该栅极端的该数据电压决定驱动该发光二极管的一驱动电流。

4.如权利要求1所述的像素电路，其特征在于，其中该电容单元包含：

一第一电容，具有一第一端以及一第二端，该第一电容的该第一端电性耦接于该第一晶体管的该栅极端，该第一电容的该第二端接收一耦合电压；以及

一第二电容，具有一第一端以及一第二端，该第二电容的该第一端电性耦接于该第一晶体管的该栅极端，该第二电容的该第二端接收一固定高电平电压；

其中，该第一电容以及该第二电容在该重置单元对该第一晶体管的该栅极端进行重置后，藉由该耦合电压的改变将该第一晶体管的该栅极端由该高电平电压重新分配至该补偿前电压。

5.如权利要求4所述的像素电路，其特征在于，其中该像素电路对应于一像素阵列的第N列像素单元，该耦合电压为对应于该像素阵列的第N-1列像素单元的一发光控制信号。

6.如权利要求1所述的像素电路，其特征在于，更包含：

一第六晶体管，具有一第一端、一第二端以及一栅极端，该第六晶体管的该第一端用以接收一参考电压，该第六晶体管的该第二端电性耦接于该发光二极管的该阳极端，该第六晶体管的该栅极端接收该第一控制信号，以在导通时将该发光二极管的该阳极端重置至该参考电压。

7.如权利要求6所述的像素电路，其特征在于，其中该参考电压由该第一控制信号提供。

8.如权利要求1所述的像素电路，其特征在于，其中该重置单元包含：

一第七晶体管，具有一第一端、一第二端以及一栅极端，该第七晶体管的该第一端用以接收该高电平电压，该第七晶体管的该第二端电性耦接于该第一晶体管的该栅极端，该第七晶体管的该栅极端接收该第一控制信号，以在导通时将该高电平电压传送至该第一晶体管的该栅极端。

9.如权利要求8所述的像素电路，其特征在于，其中该高电平电压为一固定高电平电压。

10.如权利要求8所述的像素电路，其特征在于，其中该高电平电压由一第二控制信号提供。