CN104112427A - 像素电路及其驱动方法和显示装置 - Google Patents

Abstract

本发明提供了一种像素电路及其驱动方法和显示装置，该像素电路包括数据电压写模块和两个驱动模块、两个发光模块；其中，数据电压写模块与数据电压线、写控制线以及两个驱动模块相连，根据写控制线的输入先将数据电压线中的第一数据电压写入第一驱动模块，再将第二数据电压写入第二驱动模块；第一驱动模块与第一发光模块相连，第二驱动模块与第二发光模块相连；且两个驱动模块均与工作电压线、驱动控制线相连，用于在驱动控制线的控制下驱动对应的发光模块发光。本发明中，使用一个电路来完成两个像素的驱动，相邻的两个像素共用多条信号线路，能够缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，并缩减像素间距，提高像素密度。

Description

像素电路及其驱动方法和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法和显示装置。

背景技术

有机发光显示器(OLED)是当今平板显示器研究领域的热点之一，与液晶显示器相比，OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前，在手机、PDA、数码相机等显示领域OLED已经开始取代传统的液晶(LCD)显示屏。像素驱动电路设计是OLED显示器核心技术内容，具有重要的研究意义。

与TFT(薄膜场效应晶体管)-LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制发光。

由于工艺制程和器件老化等原因，在原始的2T1C驱动电路(包括两个薄膜场效应晶体管和一个电容)中，各像素点的驱动TFT的阈值电压存在不均匀性，这样就导致了流过每个像素点OLED的电流发生变化使得显示亮度不均，从而影响整个图像的显示效果。

并且现有技术中，一个像素电路一般对应于一个像素，每个像素电路都至少包含一条数据电压线、一条工作电压线和多条扫描信号线，这样就导致相应的制作工艺较为复杂，并且不利于缩小像素间距。

发明内容

本发明的目的是解决显示装置显示亮度不均的问题，并缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，同时提高显示装置的像素密度。

为了实现上述目的，本发明提供了一种像素电路，包括数据电压写模块和两个驱动模块、两个发光模块；其中，数据电压写模块与数据电压线、写控制线以及两个驱动模块相连，用于在同一帧内，根据写控制线的输入先将数据电压线中的第一数据电压写入第一驱动模块，再将数据电压线中的第二数据电压写入第二驱动模块；第一驱动模块与第一发光模块相连，第二驱动模块与第二发光模块相连；且两个驱动模块均与工作电压线、驱动控制线相连，用于在驱动控制线的控制下驱动对应的发光模块发光。

优选的，所述数据电压写模块包括第一子数据电压写模块和第二子数据电压写模块，所述第一子数据电压写模块与数据电压线、第一写控制线以及第一驱动模块相连，所述第二子数据电压写模块与数据电压线、第二写控制线以及第二驱动模块相连。

优选的，每一个子数据电压写模块包括一个写晶体管，所述写晶体管的栅极连接到对应的写控制线，源极连接数据电压线，漏极连接到对应的驱动模块。

优选的，每一个驱动模块包括三个驱动晶体管和一个存储电容，其中，第一驱动晶体管的源极连接对应的写晶体管的漏极，栅极和漏极均与第二驱动晶体管的栅极相连；第二驱动晶体管的漏极与第三驱动晶体管的源极相连，源极与数据电压线相连；第三驱动晶体管的栅极与驱动控制线相连，漏极与发光模块相连；所述存储电容的第一端连接所述第二驱动晶体管的栅极，第二端连接所述第二驱动晶体管的源极。

优选的，还包括第一重置晶体管和第二重置晶体管，第一重置晶体管的栅极连接重置控制线，源极连接第一驱动模块的存储电容的第一端，漏极连接重置低电平线；第二重置晶体管的栅极连接重置控制线，源极连接第二驱动模块的存储电容的第一端，漏极连接重置低电平线。

优选的，每一个驱动模块包括四个驱动晶体管和一个存储电容；其中，第一驱动晶体管的栅极连接驱动控制线，源极连接工作电压线，漏极连接第二驱动晶体管的源极；第二驱动晶体管的栅极连接存储电容的第一端，漏极连接第三驱动晶体管的源极；第三驱动晶体管栅极连接驱动控制线，漏极连接发光模块；第四驱动晶体管的源极连接第二驱动晶体管的漏极，漏极连接存储电容的第一端；存储电容的第二端接地；

第一驱动模块的第四驱动晶体管栅极连接第一写控制线，第二驱动模块的第四驱动晶体管栅极连接第二写控制线。

优选的，还包括第一重置晶体管和第二重置晶体管，两个重置晶体管的栅极均连接重置控制线；第一重置晶体管的源极连接第一驱动模块的存储电容的第一端，漏极连接第一驱动模块的存储电容的第二端；第二重置晶体管的源极连接第二驱动模块的存储电容的第一端，漏极连接第二驱动模块的存储电容的第二端。。

优选的，还包括一个电容式触控检测模块和一个光感式触控检测模块，所述电容式触控检测模块包括第一触控晶体管、第二触控晶体管、第三触控晶体管和第一感测电容，第一触控晶体管的栅极连接重置控制线，源极连接数据电压线，漏极连接第一感测电容的第一端；第二触控晶体管的栅极连接第一感测电容的第一端，源极连接第一感测电容的第二端，漏极连接第三触控晶体管的源极；第三触控晶体管的栅极连接第一写控制线，漏极连接触控信号读取线；第一感测电容的第二端还连接检测驱动电压线；

所述光感式触控检测模块包括第四触控晶体管、第五触控晶体管、第六触控晶体管，第七触控晶体管和第二感测电容，第四触控晶体管的栅极连接第二写控制线，源极连接数据电压线，漏极连接第二感测电容的第一端；第五触控晶体管的栅极和漏极连接第二感测电容的第一端，源极连接第二感测电容的第二端；第六触控晶体管的栅极连接驱动控制线，源极连接第二感测电容的第二端，漏极连接触控信号读取线；第七触控晶体管的栅极连接重置控制线，源极连接第二感测电容的第一端，漏极接地；其中，所述第五触控晶体管为感光晶体管。

优选的，每一个驱动模块包括四个驱动晶体管和一个存储电容，第一驱动晶体管的栅极连接第一驱动控制线，源极连接第二驱动晶体管和第三驱动晶体管的漏极，漏极连接工作电压线；第二驱动晶体管的栅极连接第二驱动控制线，源极连接存储电容的第一端；第三驱动晶体管的栅极连接存储电容的第一端，源极连接发光模块；第四驱动晶体管的栅极和漏极连接存储电容的第一端，源极连接对应的写晶体管；所述存储电容的第二端连接低电平线。

优选的，各个晶体管均为N沟道型薄膜场效应晶体管TFT。

优选的，所述数据电压写模块包括三个写晶体管，其中，第一写晶体管的栅极连接第一写控制线，源极连接数据电压线，漏极连接第二写晶体管的源极；第二写晶体管的栅极连接第一驱动模块和第三写晶体管的漏极，漏极连接第三写晶体管的源极以及第二驱动模块；第三写晶体管的栅极连接第二写控制线。

优选的，每一个驱动模块，包括两个驱动晶体管和一个存储电容，其中，第一驱动晶体管的源极连接工作电压线，漏极连接第二驱动晶体管的源极；第二驱动晶体管栅极连接驱动控制线，源极连接第一驱动晶体管的漏极，漏极连接发光模块；存储电容连接在第一驱动晶体管的栅极和源极之间；

第一驱动模块的第一驱动晶体管栅极连接第二写晶体管的栅极，第二驱动模块的第二驱动晶体管栅极连接第二写晶体管的漏极。

优选的，还包括重置晶体管，重置晶体管栅极连接重置控制线，源极连接第二写晶体管的漏极，漏极连接重置低电平线。

优选的，各个晶体管均为P沟道型TFT。

本发明还提供了一种用于驱动权利要求上述任一项所述的像素电路的方法，包括：每一帧包括第一充电阶段2、第二充电阶段3、发光阶段4；

在第一充电阶段，在数据电压线施加第一数据电压，并在写控制线施加第一扫描电压将所述第一数据电压写入第一驱动模块：

在第二充电阶段，在数据电压线施加第二数据电压，并在写控制线施加第二扫描电压将所述第二数据电压写入第二驱动模块：

在发光阶段，在驱动控制线中输入扫描电压使驱动模块驱动发光模块发光。

本发明还提供了一种显示装置，其特征在于，包上述任一项所述的像素电路。

本发明提供的像素电路中，使用一个电路来完成两个像素的驱动，相邻的两个像素共用多条信号线路，能够缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，并缩减像素间距，提高像素密度。

附图说明

图1为本发明实施例提供的像素电路的结构示意图；

图2为本发明实施例提供的像素电路中数据电压写模块的结构示意图；

图3本发明实施例一提供的像素电路的电路结构示意图；

图4为发明实施例一提供的像素电路的驱动方法中关键信号的时序图；

图5a-如5c为本发明实施例一中的像素电路在不同时序下的电流流向和电压值的示意图；

图6为本发明实施例二提供的像素电路的电路结构示意图；

图7为发明实施例二提供的像素电路的驱动方法中关键信号的时序图；

图8a-图8c为本发明实施例二中的像素电路在不同时序下的电流流向和电压值的示意图；

图9为本发明实施例三提供的像素电路的电路结构示意图；

图10为发明实施例三提供的像素电路的驱动方法中关键信号的时序图；

图11a-图11d为本发明实施例三中的像素电路在不同时序下的电流流向和电压值的示意图；

图12为本发明实施例四提供的像素电路的电路结构示意图；

图13为发明实施例四提供的像素电路的驱动方法中关键信号的时序图；

图14a-图14c为本发明实施例四中的像素电路在不同时序下的电流流向和电压值的示意图；

图15为本发明实施例提供的显示装置中像素电路与像素的一种位置关系的示意图；

图16为本发明实施例提供的显示装置中像素电路与像素的一种位置关系的示意图；

图17为本发明实施例提供的显示装置中像素电路与像素的一种位置关系的示意图；

图18为本发明实施例提供的显示装置中像素电路与像素的一种位置关系的示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

本发明实施例提供了一种像素电路，如图1所示，包括：数据电压写模块100和第一驱动模块210，第二驱动模块220，第一发光模块310，第二发光模块320；其中，数据电压写模块100与数据电压线Vdata、写控制线R相连以及两个驱动模块210和220相连，用于在同一帧内，根据写控制线R的输入先将数据电压线Vdata中的第一数据电压写入第一驱动模块210，再将数据电压线Vdata中的第二数据电压写入第二驱动模块220；第一驱动模块210与第一发光模块310相连，第二驱动模块220与第二发光模块320相连；且两个驱动模块均与工作电压线Vdd、驱动控制线S相连，用于在驱动控制线S的控制下驱动对应的发光模块发光。

本发明中，使用一个电路来完成两个像素的驱动，相邻的两个像素共用多条信号线路，能够缩减显示装置中用于像素电路的信号线路数目，降低集成电路成本，并缩减像素间距，提高像素密度。

具体的，发光模块310包括两个电致发光元件，每一个电致发光元件分别连接一个驱动模块。

本发明实施例中，电致发光元件可以是现有技术中包括LED(Light Emitting Diode，发光二极管)或OLED(Organic LightEmitting Diode，有机发光二极管)在内的多种电流驱动发光器件。在本发明实施例中，是以OLED为例进行的说明。

本发明提供的像素电路的驱动方法中，每一帧包括第一充电阶段、第二充电阶段、发光阶段；

在第一充电阶段，在数据电压线施加第一数据电压，并在写控制线施加第一扫描电压将所述第一数据电压写入第一驱动模块：

在第二充电阶段，在数据电压线施加第二数据电压，并在写控制线施加第二扫描电压将所述第一数据电压写入第二驱动模块：

在发光阶段，在驱动控制线中输入扫描电压使驱动模块驱动发光模块发光。

在本发明提供的优选的实施例一、二、三中，如图2所示，数据电压写模块100包括第一子数据电压写模块110和第二子数据电压写模块120，写控制线R包括第一写控制线R1和第二写控制线R2，第一子数据电压写模块110与数据电压线Vdata、第一写控制线R1以及第一驱动模块210相连，第二子数据电压写模块120与数据电压线Vdata、第二写控制线R2以及第二驱动模块220相连。

下面具体的电路结构图对本发明实施例一、二和三提供的像素电路分别进行说明。

在本发明实施例一(参见图3)和实施例二(参见图6)和实施例三(参见图9)中，子数据电压写模块110均可以包括一个写晶体管T1，且写晶体管T1的栅极连接到写控制线R1，源极连接数据电压线Vdata，漏极连接到第一驱动模块210；相应的，子数据电压写模块120可以包括一个写晶体管T1’，且写晶体管T1’的栅极连接到写控制线R2，源极连接数据电压线Vdata，漏极连接到第二驱动模块220。

本发明所指的写晶体管，是指用于进行写控制的晶体管。

实施例一

如图3所示，实施例一提供的像素电路中两个驱动模块的结构相同，为了方便说明，以下仅以第一驱动模块210的结构进行说明，如图3所示，第一驱动模块210包括第一驱动晶体管T2、第二驱动晶体管T3、第三驱动晶体管T4，存储电容C(对于第二驱动模块220，其第一驱动晶体管、第二驱动晶体管、第三驱动晶体管、存储电容在图中依次表示为T2’、T3’、T4’、C’)，其中，第一驱动晶体管T2的源极连接对应的写晶体管T1的漏极，栅极和漏极均与第二驱动晶体管T3的栅极相连；第二驱动晶体管T3的漏极与第三驱动晶体管T4的源极相连，源极与数据电压线Vdata相连；第三驱动晶体管T4的栅极与驱动控制线S相连，漏极与OLED相连；存储电容C的第一端a端(对于电容C’，其第一端为b端)连接第二驱动晶体管T3的栅极，第二端连接第二驱动晶体管T3的源极。

本发明所指的驱动晶体管，是指驱动模块中所涉及的晶体管。

本发明优选的实施例中，流经电致发光单元的工作电流不受对应的驱动晶体管的阈值电压的影响，彻底解决了由于驱动晶体管的阈值电压漂移导致显示亮度不均的问题。且本发明实施例中，两个像素仅对应使用三条控制线，一条工作电压线和一条数据电压线，大大缩减了使用的信号线路的个数，从而能够进一步提高像素密度。

优选的，如图3所示，实施例一提供的像素电路还包括第一重置晶体管T5和第二重置晶体管T5’，第一重置晶体管T5的栅极连接重置控制线Reset，源极连接第一驱动模块210的存储电容C的第一端，漏极连接重置低电平线Vint(或者接地)；第二重置晶体管T5’的栅极连接重置控制线Reset，源极连接第二驱动模块220的存储电容C’的第一端，漏极连接重置低电平线Vint。不难理解的是，这里的重置低电平线中输入的电压可以为负电压或者为零电压(相当于将重置晶体管的漏极接地)。

本发明所指的重置晶体管，是指用于控制驱动模块重置的晶体管。

通过设置重置晶体管将驱动模块中电容的电压重置，能够快速彻底的实现驱动模块的初始化。

优选的，本发明实施例一中所涉及的各个晶体管(包括写晶体管、驱动晶体管和重置晶体管)均为P沟道型薄膜场效应晶体管TFT。

使用同一类型的晶体管，能够实现工艺流程的统一，从而提高产品的良品率。本领域技术人员可以理解的是，在实际应用中，各个晶体管的类型也可以不完全相同，比如T5和T5’可以为N沟道型晶体管，而T4和T4’可以为P沟道型晶体管，只要能够使控制端连接到同一扫描信号线的两个开关单元的导通/关断状态相同，即可实现本申请提供的技术方案，本发明优选的实施方式不应理解为对本发明保护范围的限定。

下面结合图4和图5对本发明实施例一提供的像素电路的一种优选的驱动方法进行说明，如图4所示，对每一帧像素数据的驱动过程可分为第一充电阶段2、第二充电阶段3以及发光阶段4，

在第一充电阶段2，在数据电压线Vdata中施加OLED在该帧内发光所需要的第一数据电压V1，并在第一写控制线R1施加低电平使T1和T2导通，同时在其他控制线(包括第二写控制线R2、重置控制线Reset，驱动控制线S)施加高电平，使其他TFT关断，如图5a所示，Vdata沿T1、T2向电容C充电，充电完成后a点的电压为V1-Vth2(满足T2栅源两端的电压差为Vth2，其中Vth1为T2的导通阈值)。

在第二充电阶段3，在数据电压线Vdata中施加OLED’在该帧内发光所需要的第二数据电压V2，并在第二写控制线R2施加低电平使T1’和T2’导通，同时在其他控制线施加高电平，使其他TFT关断，如图5b所示，Vdata沿T1’、T2’向电容C’充电，充电完成后b点的电压为V2-Vth2’(满足T2’栅源两端的电压差为Vth2’，其中Vth2’为T2’的导通阈值)。

在发光阶段4，在驱动控制线S施加低电平使T4和T4’导通，由于Vdd的电压一般远大于V1-VTh2和V1-VTh2’，则T3和T3也会导通，同时在其他控制线施加高电平，使其他TFT关断，如图5c所示，Vdd分别沿T3-T4对OLED供电，沿T3’-T4’对OLED’供电，使OLED和OLED’发光。

根据电流饱和公式，可以得到流经OLED的电流I_OLED＝K(VGS-Vth3)²＝K[Vdd-(V1-Vth2)-Vth3]²。

其中Vth3为T3的阈值电压，根据镜像电路原理，认为T2和T3的阈值电压相等，即Vth2＝Vth3。

则I_OLED＝K(Vdd-V1)²。同样的，可以得到流经OLED’的电流I_OLED’＝K(Vdd-V2)²。

由上式中可以看到此时流经两个电致发光单元的工作电流不受驱动晶体管阈值电压的影响，只与此时的数据电压V_data有关。彻底解决了驱动TFT由于工艺制程及长时间的操作造成阈值电压(V_th)漂移的问题，消除其对流经电致发光单元的电流的影响，保证电致发光单元的正常工作。

优选的，在实施例一中的像素电路还包括重置晶体管时，在第一充电阶段2之前，该方法还可以包括：

重置阶段1，如图4所示，在该阶段，在重置控制线Reset上施加低电平信号，其他控制线施加高电平信号，此时除T4和T4’开启外，其他TFT均关断，电容C的a端和电容C’的b端接入重置低电平，使电容C的a端和电容C’的b端迅速达到低电平。

通过这种方式，能够消除上一帧在电容C和电容C’的电压对本次发光的影响。

实施例二

如图6所示，实施例二提供的像素电路中两个驱动模块的结构也相同，为了方便说明，以下同样仅以第一驱动模块210的结构进行说明，如图3所示，第一驱动模块210包括第一驱动晶体管T2、第二驱动晶体管T3、第三驱动晶体管T4，第四驱动晶体管T5，存储电容C(对于第二驱动模块220，其第一驱动晶体管、第二驱动晶体管、第三驱动晶体管、存储电容在图中依次表示为T2’、T3’、T4’、T5’、C’)，其中，第一驱动晶体管T2的栅极连接驱动控制线S，源极连接工作电压线Vdd，漏极连接第二驱动晶体管T3的源极；第二驱动晶体管T3的栅极连接存储电容C的第一端a1端(对于电容C’，其第一端为a2端)，漏极连接第三驱动晶体管T4的源极；第三驱动晶体管栅极T4连接驱动控制线S，漏极连接OLED；第四驱动晶体管T5的源极连接第二驱动晶体管T3的漏极，漏极连接存储电容C的第一端a1端；存储电容C的第二端b1端接地(对于电容C’，其第二端为b2端)。

本发明优选的实施例中，流经电致发光单元的工作电流不受对应的驱动晶体管的阈值电压的影响，彻底解决了由于驱动晶体管的阈值电压漂移导致显示亮度不均的问题。且本发明实施例中，两个像素仅对应使用三条控制线，一条工作电压线和一条数据电压线，大大缩减了使用的信号线路的个数，从而能够进一步提高像素密度。

进一步的，该像素电路也可以包括重置晶体管T6和T6’，重置晶体管T6和T6’的栅极均连接重置控制线Reset，重置晶体管T6源极连接存储电容C的第一端a1，漏极连接存储电容C的第二端b1；重置晶体管T6’源极连接存储电容C’的第一端a2，漏极连接存储电容C’的第二端b2。

同样的，本发明实施例中，也能够快速彻底的实现驱动模块的初始化。

优选的，本发明实施例提供的像素电路还包括：一个电容式触控检测模块410和一个光感式触控检测模块420，电容式触控检测模块410包括第一触控晶体管M1、第二触控晶体管M2、第三触控晶体管M3和第一感测电容Cc，第一触控晶体管M1的栅极连接重置控制线Reset，源极连接数据电压线Vdata，漏极连接第一感测电容Cc的第一端a3端；第二触控晶体管M2的栅极连接第一感测电容Cc的第一端a3端，源极连接第一感测电容Cc的第二端b3端，漏极连接第三触控晶体管M3的源极；第三触控晶体管M3的栅极连接第一写控制线R1，漏极连接触控信号读取线Y-read line；第一感测电容Cc的第二端b3还连接检测驱动电压线Vcom；

光感式触控检测模块420包括第四触控晶体管M4、第五触控晶体管M5、第六触控晶体管M6，第七触控晶体管M7和第二感测电容Cp，第四触控晶体管M4的栅极连接第二写控制线R2，源极连接数据电压线Vdata，漏极连接第二感测电容Cp的第一端a4端；第五触控晶体管M5的栅极和漏极连接第二感测电容Cp的第一端a4端，源极连接第二感测电容Cp的第二端b4端；第七驱动晶体管M6的栅极连接驱动控制线，源极连接第二感测电容Cp的第二端b4端，漏极连接触控信号读取线Y-read line；第七触控晶体管M7的栅极连接重置控制线Reset，源极连接第二感测电容Cp的第一端a4端，漏极接地；其中，第五触控晶体管M5为感光晶体管(photo Sensor)。

这里的检测驱动电压线是指用于提供驱动脉冲的电压线。这里的感光晶体管在不同的光照强度下会产生不同的光电电流。

本发明优选的实施方式，使用于触控检测的电路与用于像素补偿的电路共用控制线和数据电压线，能够进一步缩减包含触控检测电路与像素补偿电路所使用的信号线的数目，提高像素密度。

优选的，本发明实施例二中所涉及的各个晶体管(包括写晶体管、驱动晶体管和重置晶体管)中除第六触摸晶体管以外的其他晶体管均为P沟道型薄膜场效应晶体管TFT，第六触摸晶体管为N沟道型TFT。

下面结合图7和图8对本发明实施例二提供的像素电路的一种优选的驱动方法进行说明，如图7所示，对每一帧像素数据的驱动过程可分为第一充电阶段2、第二充电阶段3以及发光阶段4，

在第一充电阶段2，参见图7，在R1施加低电平，其他控制线施加高电平，并在数据电压线Vdd施加第一数据电压V1(这里的V1是指OLED发光所对应的电压，相应的下文的V2是指OLED’发光所对应的电压)。参见图8a，此时，对于像素补偿部分(包括重置晶体管和驱动模块以及数据电压写模块)，T1、T3、T5导通，其他TFT断开，Vdata信号通过T1→T3→T5开始对a1点进行充电，一直将a1点充电到V1–Vth3为止(满足T3栅源两极之间的压差为Vth3)，该过程中，由于b1点接地电位始终为0，所以当充电完毕以后，a1点的电位会一直维持在V1–Vth3，另外由于T4和T4’的关闭使得电流不会通过OLED和OLED’，间接降低了OLED和OLED’的寿命损耗。

在电容式触控检测模块中，参见图8a中，M1关闭，M2和M3打开，此时此阶段耦合脉冲信号(Vint)一方面提供Cc一端的电势，形成耦合电容，另一方面充当M2(此时M2相当于放大TFT)的源极，手指的触控直接导致M2栅极电势降低(假设降低Vf)，当M2的栅源电压满足MOS管导通条件，这样才会有信号通过M2，此时为触控检测单元缓冲阶段，即“等待”着M2栅极电势降低，而降低的主要诱因就是手指的触控。

此时，光感式触控检测模块中的各个晶体管全部断开，光感式触控检测模块处于非工作状态。

此时如果有手指的触摸，会直接导致d点的电势降低，达到了M2导通的条件，此时I&V特性曲线在放大区的时候，M2作为放大TFT会将耦合脉冲的信号导通并放大，由Y-Read Line采集Y方向的信号。而R1作为横向(X方向)扫描信号就有采集功能(因为仅在R1为低电平的时刻能够采集到Y方向的信号，且在特定的时刻特定的像素中的R1为低电平信号，这样就能够根据采集到的Y方向信号的时刻确定X坐标)。这样就确定了手指触摸位置的X、Y坐标。此过程只要手指参与触控，坐标位置随时都可以采集到。

可见，在本发明实施例中，写控制线R1起到了X方向(X方向对应于扫描方向)触控信号读取线X-read line的作用。

在第二充电阶段3，如图7所示，在R2施加低电平，其他控制线施加高电平，并在数据电压线Vdd施加第一数据电压V2，在像素补偿电路中，T1’、T3’、T5’导通，其他TFT断开。如图8b所示，Vdata信号通过T1’→T3’→T5’开始对a2点进行充电，一直将a2点充电到V1–Vth3’为止(满足T3’栅源两极之间的压差为Vth3’)，该过程中，由于a2点接地电位始终为0，所以当充电完毕以后，b2点的电位会一直维持在V2–Vth3’，另外由于T4和T4’的关闭使得电流不会通过OLED和OLED’，间接降低了OLED和OLED’的寿命损耗。

此时，电容式触控检测模块中的各个晶体管全部断开，电容式触控检测模块处于非工作状态。

而在光感式触控检测模块中，M5的栅源连接，M7截止，M4导通，输出耦合电压V2，此时的电压为V2，M4经过自身电势转换，此时Cp储存的电位差为定值，当有光照射至此处单元，感光晶体管M5接收到的光照强度增加，充电电流增加。会将电压暂时储存在Cp两端，等待下一阶段的读取过程。

在发光阶段4，在S施加低电平信号，其他控制线施加高电平信号，此时在像素补偿电路中，T2、T2’、T4、T4’均导通，如图8c所示，Vdd分别沿T2-T4和T2-T4’向OLED和OLED’供电，使两个有机发光二极管发光。

根据电流饱和公式，可以得到流经OLED的电流I_OLED＝K(VGS-Vth3)²＝K[Vdd-(V1-Vth3)-Vth3]²＝K(Vdd-V1)²。

同样的，可以得到流经OLED’的电流I_OLED’＝K(Vdd-V2)²。

由上式中可以看到此时流经两个电致发光单元的工作电流不受驱动晶体管阈值电压的影响，只与此时的数据电压V_data有关。彻底解决了驱动TFT由于工艺制程及长时间的操作造成阈值电压(V_th)漂移的问题，消除其对流经电致发光单元的电流的影响，保证电致发光单元的正常工作。

在光感式触控检测模块中，M6导通，其他TFT关断，如图8c所示，此时电容Cp中存储的电流经M6输出到Y-read line，如果此期间发生触控动作，将触控前后光电信号强度变化差值与无触控阈值进行比较，依此判断是否有触摸(光照射强度变化)，至此，X方向坐标是由此时S输出点确定，Y方向坐标还是由Y-Read Line确定。此时第二次使用Read Line进行触控信号采集。

此时，电容式触控检测模块中的各个晶体管全部断开，电容式触控检测模块处于非工作状态。

进一步的，在第一充电阶段2之前，还可以包括如图7所述的重置阶段1，此时在Reset线施加低电平，其他控制线施加高电平，使T6、T6’、M7导通，分别将电容C、电容C’，电容Cp的第一端电压置为0。通过这种方式，能够保证电容中的电压快速置为0，避免对后续的发光或者触控检测产生干扰。

需要指出的是，本发明实施例提供的像素电路的驱动方法中，第一充电阶段2和第二充电阶段3的顺序可以互换，两个充电阶段顺序的颠倒并不影响本发明的实施。

实施例三

如图9所示，实施例三提供的像素电路中两个驱动模块的结构也相同，为了方便说明，以下仅以第一驱动模块210的结构进行说明，图3所示，每一个驱动模块包括第一驱动晶体管T2、第二驱动晶体管T3、第三驱动晶体管T4、第四驱动晶体管T5和一个存储电容C(对于第二驱动模块220，其第一驱动晶体管、第二驱动晶体管、第三驱动晶体管、第四驱动晶体管、存储电容在图中依次表示为T2’、T3’、T4’、T5’、C’)，第一驱动晶体管T2的栅极连接第一驱动控制线S1，源极连接第二驱动晶体管T2和第三驱动晶体管T3的漏极，漏极连接工作电压线Vdd；第二驱动晶体管T3的栅极连接第二驱动控制线S2，源极连接存储电容C的第一端a端(对于C’，其第二端表示为图中所示的b端)；第三驱动晶体管T4的栅极连接存储电容C的第一端a端，源极连接OLED；第四驱动晶体管T5的栅极和漏极连接存储电容C的第一端a段，源极连接对应的写晶体管T1；存储电容C的第二端连接低电平线。

这里的低电平线中的电压可以为一个电压不为0的低电平，也可以为0(即接地线GND)。

优选的，本发明实施例一中的各个晶体管(包括写晶体管、驱动晶体管)均为N沟道型薄膜场效应晶体管TFT。

下面结合图10和图11对本发明实施例一提供的像素电路的一种优选的驱动方法进行说明，如图4所示，对每一帧像素数据的驱动过程可分为重置阶段1、第一充电阶段2、第二充电阶段3以及发光阶段4，

在重置阶段1，如图10所示，在第一驱动控制线S1和第二驱动控制线S2施加高电平信号，在第一写控制线R1和第二写控制线R2上均施加低电平信号，使T2、T3、T2’、T3’均导通，其他TFT关断，如图11a所示，此时工作电压线Vdd沿T2-T3向电容C的a端充电，并沿T2’-T3’向电容C’的b端充电，充电结束后，a端电势和b端电势均与Vdd中的电压相同，即为Vdd。

在第一充电阶段2，在数据电压线Vdata中施加OLED在该帧内发光所需要的第一数据电压V1，在第一驱动控制线S1和第二驱动控制线S2施加低电平信号，使T2、T3、T2’、T3’均关断，并在第一写控制线R1施加高电平使T1导通，此时，如图11b所示，T5的源极电压变成V1，由于T5的栅极电压为较高的电压Vdd，则T5导通，电容C向数据电压线Vdata放电，直至T5的栅极电压降至V1+Vth5(保持栅极和源极两端的压差为T5的阈值电压T5)。这个过程相当于对电容C的a端进行重新充电。

在第二充电阶段3，在数据电压线Vdata中施加OLED’在该帧内发光所需要的第二数据电压V2，在第一驱动控制线S1和第二驱动控制线S2施加低电平信号，使T2、T3、T2’、T3’均关断，并在第二写控制线R2施加高电平使T1’导通，如图11c所示，此时T5’的源极电压变成V2，由于T5’的栅极电压为较高的电压Vdd，则T5’导通，电容C’向数据电压线Vdata放电，直至T5’的栅极电压降至V1+Vth5’(保持栅极和源极两端的压差为T5’的阈值电压T5’)。这个过程相当于对电容C’的b端进行重新充电。

在放电阶段4，在第一驱动控制线S1施加高电平信号，并在其他控制线施加低电平信号，此时T2和T2’导通，另外由于a点和b点的电势较高，T4和T4’也导通，Vdd沿T2-T4向OLED供应电流，使OLED发光，并沿T2’-T4’向OLED’供应电流，使OLED’发光。

根据电流饱和公式，可以得到流经OLED的电流I_OLED＝K(VGS-Vth4)²＝K[V1+Vth5-V_OLED-Vth4]²。

其中Vth4为T4的阈值电压，根据镜像电路原理，认为T4和T5的阈值电压相等，即Vth4＝Vth5，VOLED为OLED的导通电压。

则I_OLED＝K(V1-V_OLED)²。同样的，可以得到流经OLED’的电流I_OLED’＝K(V2-V_OLED)²。

由上式中可以看到此时流经两个电致发光单元的工作电流不受驱动晶体管阈值电压的影响，只与此时的数据电压V_data有关。彻底解决了驱动TFT由于工艺制程及长时间的操作造成阈值电压(V_th)漂移的问题，消除其对流经电致发光单元的电流的影响，保证电致发光单元的正常工作。

实施例四

在本发明实施例四提供的另一种像素电路中，如图12所示，数据电压写模块包括三个写晶体管，其中，第一写晶体管T1的栅极连接第一写控制线R1，源极连接数据电压线Vdata，漏极连接第二写晶体管T2的源极；第二写晶体管T2的栅极连接第一驱动模块210和第三写晶体管T3的漏极，漏极连接第三写晶体管T3的源极以及第二驱动模块220；第三写晶体管T3的栅极连接第二写控制线R2。

优选的，实施例四提供的像素电路中两个驱动模块的结构相同，为了方便说明，以下仅以第一驱动模块210的结构进行说明，如图12所示，第一驱动模块210包括两个驱动晶体管T4和T5以及一个存储电容C(对于第二驱动模块210，两个驱动晶体管在图12中表示为T4’和T5’，电容表示为C’)，其中，第一驱动晶体管T4的源极连接工作电压线Vdd，漏极连接第二驱动晶体管T5的源极；第二驱动晶体管T5的栅极连接驱动控制线S，源极连接第一驱动晶体管T4的漏极，漏极连接OLED；存储电容C连接在第一驱动晶体管T4的栅极和源极之间；

第一驱动模块210的第一驱动晶体管T4的栅极连接第二写晶体管T2的栅极，第二驱动模块220的第二驱动晶体管T2栅极连接第二写晶体管T2的漏极。

本发明优选的实施例中，流经电致发光单元的工作电流不受对应的驱动晶体管的阈值电压的影响，彻底解决了由于驱动晶体管的阈值电压漂移导致显示亮度不均的问题。且本发明实施例中，两个像素仅对应使用三条控制线，一条工作电压线和一条数据电压线，大大缩减了使用的信号线路的个数，从而能够进一步提高像素密度。

进一步的，该像素电路还可以包括重置晶体管T6，重置晶体管T6栅极连接重置控制线Reset，源极连接第二写晶体管T2的漏极，漏极连接重置低电平线Vint。

优选的，各个晶体管均为P沟道型晶体管。

下面结合图13和图14对本发明实施例四提供的像素电路的一种优选的驱动方法进行说明，如图13所示，对每一帧像素数据的驱动过程可分为第一充电阶段2、第二充电阶段3以及发光阶段4，

在第一充电阶段2，如图13所示，在数据电压线Vdata中施加OLED发光所需要的第一数据电压V1，在第一写控制线R1和第二写控制线R2施加低电平，其他控制线施加高电平，此时T1和T3导通，T2作为驱动TFT也导通，如图14a所示，Vdata沿T1-T2-T3向电容C’的a端充电，一直充电到V1-Vth2为止(Vth2为T2的阈值电压)。

在第二充电阶段3，如图13所示，在数据电压线Vdata中施加OLED’发光所需要的第一数据电压V2，在第一写控制线R1施加低电平，其他控制线施加高电平，此时T1和T2导通，如图14b所示，Vdata沿T1-T2向电容C’的b端充电，一直充电到V2-Vth2为止。

在发光阶段4，如图13所示，仅在驱动控制线S施加低电平，在其他控制线施加高电平，此时T5和T5’导通，如图14c所示，Vdd经T4-T5向OLED供电，沿T4’-T5’向OLED’供电。

由TFT饱和电流公式，可以得到流经OLED的电流：

I_OLED＝K(V_GS–V th2)²＝K[V_dd–(V1–Vth2)–Vth4]²

                ＝K(V_dd–V1)²

公式中Vth4是T4的阈值电压，根据镜像电路原理，认为Vth2与Vth4近似相等，即Vth2＝Vth4。

根据镜像电路原理，T2、T4和T4’位置较接近可以默认为Vth2＝Vth4＝Vth4’；Vth4’为T4’的阈值电压。

同理，流过OLED’的电流为I_OLED’＝K(V_dd–V2)²。

由上式中可以看到此时流经两个电致发光单元的工作电流不受驱动晶体管阈值电压的影响，只与此时的数据电压V_data有关。彻底解决了驱动TFT由于工艺制程及长时间的操作造成阈值电压(V_th)漂移的问题，消除其对流经电致发光单元的电流的影响，保证电致发光单元的正常工作。

进一步的，在第一充电阶段2之前，还可以包括如图13所述的重置阶段1，此时在Reset控制线和第二线控制线R2上施加低电平，此时T6和T3导通，分别将电容C的a端、电容C’的b端电压置为0。通过这种方式，能够保证电容中的电压快速置为0，避免对后续的发光或者触控检测产生干扰。

基于相同的构思，本发明还提供了一种显示装置，包括上述任一项所示的像素电路。

优选的，该显示装置中，一个像素电路对应与两个像素，如图15所示，上述的像素电路(图中所述的PU)可以位于共用的数据电压线的同一侧，或者如图16所示，上述的像素电路PU位于共用的数据电压线的两侧。

优选的，每一个像素的像素均区域包含一个发光模块、一个驱动模块。

进一步的，在数据电压写模块包括两个子数据电压写模块时，每一个像素都对应一个子数据电压写模块。这样能够使得元器件在相应的基板上的分布更加均匀。

进一步的，在实施例二提供的像素电路还包括电容式触控检测模块和光感式触控检测模块时，该像素电路对应的两个像素各包含一个触控检测单元。

进一步的，在实施例二提供的像素电路还包括电容式触控检测模块和光感式触控检测模块时，包含该像素电路的显示装置中，电容式触控检测模块C位于其中一个像素的像素区域内，光感式触控检测模块P位于另一个像素的像素区域内，此时两个触控检测单元可以如图17所示位于信号读取线Read line的同一侧，或者如图18所示位于信号读取线Read line的两侧。

进一步的，在实施例二提供的像素电路还包括电容式触控检测模块和光感式触控检测模块时，如图17或18所示，该像素电路呈周期性分布。在不包含本发明实施例提供的像素电路的其他像素内，可以布置普通的像素电路。这样，能够避免在每个像素中都设置一个触控检测单元，降低制作复杂度和成本。

显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种像素电路，其特征在于，包括：数据电压写模块和两个驱动模块、两个发光模块；其中，数据电压写模块与数据电压线、写控制线以及两个驱动模块相连，用于在同一帧内，根据写控制线的输入先将数据电压线中的第一数据电压写入第一驱动模块，再将数据电压线中的第二数据电压写入第二驱动模块；第一驱动模块与第一发光模块相连，第二驱动模块与第二发光模块相连；且两个驱动模块均与工作电压线、驱动控制线相连，用于在驱动控制线的控制下驱动对应的发光模块发光。

2.如权利要求1所述的像素电路，其特征在于，所述数据电压写模块包括第一子数据电压写模块和第二子数据电压写模块，所述第一子数据电压写模块与数据电压线、第一写控制线以及第一驱动模块相连，所述第二子数据电压写模块与数据电压线、第二写控制线以及第二驱动模块相连。

3.如权利要求2所述的像素电路，其特征在于，每一个子数据电压写模块包括一个写晶体管，所述写晶体管的栅极连接到对应的写控制线，源极连接数据电压线，漏极连接对应的驱动模块。

4.如权利要求3所述的像素电路，其特征在于，每一个驱动模块包括三个驱动晶体管和一个存储电容，其中，第一驱动晶体管的源极连接对应的写晶体管的漏极，栅极和漏极均与第二驱动晶体管的栅极相连；第二驱动晶体管的漏极与第三驱动晶体管的源极相连，源极与数据电压线相连；第三驱动晶体管的栅极与驱动控制线相连，漏极与发光模块相连；所述存储电容的第一端连接所述第二驱动晶体管的栅极，第二端连接所述第二驱动晶体管的源极。

5.如权利要求4所述的像素电路，其特征在于，还包括第一重置晶体管和第二重置晶体管，第一重置晶体管的栅极连接重置控制线，源极连接第一驱动模块的存储电容的第一端，漏极连接重置低电平线；第二重置晶体管的栅极连接重置控制线，源极连接第二驱动模块的存储电容的第一端，漏极连接重置低电平线。

6.如权利要求3所述的像素电路，其特征在于，每一个驱动模块包括四个驱动晶体管和一个存储电容；其中，第一驱动晶体管的栅极连接驱动控制线，源极连接工作电压线，漏极连接第二驱动晶体管的源极；第二驱动晶体管的栅极连接存储电容的第一端，漏极连接第三驱动晶体管的源极；第三驱动晶体管栅极连接驱动控制线，漏极连接发光模块；第四驱动晶体管的源极连接第二驱动晶体管的漏极，漏极连接存储电容的第一端；存储电容的第二端接地；

第一驱动模块的第四驱动晶体管栅极连接第一写控制线，第二驱动模块的第四驱动晶体管栅极连接第二写控制线。

7.如权利要求6所述的像素电路，其特征在于，还包括第一重置晶体管和第二重置晶体管，两个重置晶体管的栅极均连接重置控制线；第一重置晶体管的源极连接第一驱动模块的存储电容的第一端，漏极连接第一驱动模块的存储电容的第二端；第二重置晶体管的源极连接第二驱动模块的存储电容的第一端，漏极连接第二驱动模块的存储电容的第二端。

8.如权利要求7所述的像素电路，其特征在于，还包括一个电容式触控检测模块和一个光感式触控检测模块；

所述电容式触控检测模块包括第一触控晶体管、第二触控晶体管、第三触控晶体管和第一感测电容，第一触控晶体管的栅极连接重置控制线，源极连接数据电压线，漏极连接第一感测电容的第一端；第二触控晶体管的栅极连接第一感测电容的第一端，源极连接第一感测电容的第二端，漏极连接第三触控晶体管的源极；第三触控晶体管的栅极连接第一写控制线，漏极连接触控信号读取线；第一感测电容的第二端还连接检测驱动电压线；

所述光感式触控检测模块包括第四触控晶体管、第五触控晶体管、第六触控晶体管，第七触控晶体管和第二感测电容，第四触控晶体管的栅极连接第二写控制线，源极连接数据电压线，漏极连接第二感测电容的第一端；第五触控晶体管的栅极和漏极连接第二感测电容的第一端，源极连接第二感测电容的第二端；第六触控晶体管的栅极连接驱动控制线，源极连接第二感测电容的第二端，漏极连接触控信号读取线；第七触控晶体管的栅极连接重置控制线，源极连接第二感测电容的第一端，漏极接地；其中，所述第五触控晶体管为感光晶体管。

9.如权利要求1所述的像素电路，其特征在于，所述数据电压写模块包括三个写晶体管，其中，第一写晶体管的栅极连接第一写控制线，源极连接数据电压线，漏极连接第二写晶体管的源极；第二写晶体管的栅极连接第一驱动模块和第三写晶体管的漏极，漏极连接第三写晶体管的源极以及第二驱动模块；第三写晶体管的栅极连接第二写控制线。

10.如权利要求9所述的像素电路，其特征在于，每一个驱动模块，包括两个驱动晶体管和一个存储电容，其中，第一驱动晶体管的源极连接工作电压线，漏极连接第二驱动晶体管的源极；第二驱动晶体管栅极连接驱动控制线，源极连接第一驱动晶体管的漏极，漏极连接发光模块；存储电容连接在第一驱动晶体管的栅极和源极之间；

第一驱动模块的第一驱动晶体管栅极连接第二写晶体管的栅极，第二驱动模块的第二驱动晶体管栅极连接第二写晶体管的漏极。

11.如权利要求10所述的像素电路，其特征在于，还包括重置晶体管，重置晶体管栅极连接重置控制线，源极连接第二写晶体管的漏极，漏极连接重置低电平线。

12.如权利要求3-7、9-11任一项所述的像素电路，其特征在于，各个晶体管均为P沟道型TFT。

13.如权利要求3所述的像素电路，其特征在于，每一个驱动模块包括四个驱动晶体管和一个存储电容，第一驱动晶体管的栅极连接第一驱动控制线，源极连接第二驱动晶体管和第三驱动晶体管的漏极，漏极连接工作电压线；第二驱动晶体管的栅极连接第二驱动控制线，源极连接存储电容的第一端；第三驱动晶体管的栅极连接存储电容的第一端，源极连接发光模块；第四驱动晶体管的栅极和漏极连接存储电容的第一端，源极连接对应的写晶体管；所述存储电容的第二端连接低电平线。

14.如权利要求13所述的像素电路，其特征在于，各个晶体管均为N沟道型薄膜场效应晶体管TFT。

15.一种用于驱动权利要求1-14任一项所述的像素电路的方法，其特征在于，包括：每一帧包括第一充电阶段、第二充电阶段、发光阶段；

在第一充电阶段，在数据电压线施加第一数据电压，并在写控制线施加第一扫描电压将所述第一数据电压写入第一驱动模块：

在第二充电阶段，在数据电压线施加第二数据电压，并在写控制线施加第二扫描电压将所述第二数据电压写入第二驱动模块：

在发光阶段，在驱动控制线中输入扫描电压使驱动模块驱动发光模块发光。

16.一种显示装置，其特征在于，包括如权利要求1-14任一项所述的像素电路。