CN109801593B - 一种驱动电路、显示面板和驱动方法 - Google Patents

Abstract

本发明公开了一种驱动电路、显示面板和驱动方法，以解决现有技术中具有双栅线的显示装置，会存在栅极走线数量翻倍，产品开口率较低，功耗较高的问题。所述驱动电路，包括：第一像素电路和第二像素电路；所述第一像素电路包括第一电容以及第一开关晶体管；所述第二像素电路包括第二电容、第三电容、第二开关晶体管和第三开关晶体管；其中，所述第二开关晶体管与所述第一开关晶体管的极性相同，所述第三开关晶体管与所述第二开关晶体管的极性相反，所述第一开关晶体管、第二开关晶体管和第三开关晶体管的栅极均与同一栅极信号端耦接。

Description

一种驱动电路、显示面板和驱动方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种驱动电路、显示面板和驱动方法。

背景技术

平面显示器(F1at Panel Display，FPD)己成为市场上的主流产品，平面显示器的种类也越来越多，如液晶显示器(Liquid Crystal Display，LCD)、有机发光二极管(Organic Light Emitted Diode，OLED)显示器、等离子体显示面板(Plasma DisplayPanel，PDP)及场发射显示器(Field Emission Display，FED)等。

现有技术的OLED显示产品为了降低成本或者支持高分辨率通常会采用双栅线(Dual gate)设计，这种设计可有效减小IC尺寸和减少源极通道需求数量，但这种DualGate设计会造成栅极走线数量翻倍，降低产品开口率，同时造成功耗增加。

发明内容

本发明提供一种驱动电路、显示面板和驱动方法，以解决现有技术中具有双栅线的显示装置，会存在栅极走线数量翻倍，产品开口率较低，功耗较高的问题。

本发明实施例提供一种驱动电路，包括：第一像素电路和第二像素电路；

所述第一像素电路包括第一电容以及第一开关晶体管；

所述第二像素电路包括第二电容、第三电容、第二开关晶体管和第三开关晶体管；其中，所述第二开关晶体管与所述第一开关晶体管的极性相同，所述第三开关晶体管与所述第二开关晶体管的极性相反，所述第一开关晶体管、第二开关晶体管和第三开关晶体管的栅极均与同一栅极信号端耦接；

在第一充电阶段，所述第三开关晶体管被配置为根据所述栅极信号端的第一栅极信号将所述第三电容与数据信号端导通，以使所述第三电容进行充电；在第二充电阶段，所述第二开关晶体管被配置为根据所述栅极信号端的第二栅极信号将所述第三电容与所述第二电容导通，以使所述第三电容向所述第二电容充电，所述第一开关晶体管被配置为根据所述栅极信号端的所述第二栅极信号将所述数据信号端与所述第一电容导通，以使所述第一电容充电。

在一种可能的实施方式中，所述第一像素电路还包括第一驱动晶体管，所述第二像素电路还包括第二驱动晶体管；

所述第一开关晶体管的栅极与所述栅极信号端耦接，第一极与所述数据信号端耦接，第二极与所述第一电容的第一端耦接；

所述第一电容的第二端与所述第一驱动晶体管耦接。

在一种可能的实施方式中，所述第二开关晶体管的栅极与所述栅极信号端耦接，第一极与所述第三电容的第一端耦接，第二极与所述第二电容的第一端耦接；

所述第二电容的第二端与所述第二驱动晶体管耦接；

所述第三开关晶体管的栅极与所述栅极信号端耦接，第一极与所述数据信号端耦接，第二极与所述第三电容的所述第一端耦接；

所述第三电容的第二端与地耦接。

在一种可能的实施方式中，所述第一开关晶体管和所述第二开关晶体管为P型开关晶体管，所述第三开关晶体管为N型开关晶体管；或者，

所述第一开关晶体管和所述第二开关晶体管为N型开关晶体管，所述第三开关晶体管为P型开关晶体管。

在一种可能的实施方式中，所述第一像素电路还包括：第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管和第一发光器件；

在重置阶段，所述第四开关晶体管被配置为根据第一重置信号端的第一重置信号将第一初始信号端与所述第一电容的所述第二端导通，所述第五开关晶体管被配置为根据第二重置信号端的第二重置信号将电源端与所述第一电容的所述第一端导通；

在所述第二充电阶段，所述第六开关晶体管被配置为根据第一补偿信号端的第一补偿信号将所述第一电容的所述第二端与所述第一驱动晶体管的第二极导通；

在发光阶段，所述第七开关晶体管被配置为根据第一控制信号端的第一控制信号将所述第一驱动晶体管的第二极与所述第一发光器件导通，所述第八开关晶体管被配置为根据第二控制信号端的第二控制信号将第一参考信号端与所述第一电容的所述第一端导通，所述第一驱动晶体管被配置为根据所述第一电容的电位驱动所述第一发光器件发光。

在一种可能的实施方式中，所述第四开关晶体管的栅极与所述第一重置信号端耦接，第一极与第一初始信号端耦接，第二极与所述第一电容的第二端耦接；

所述第五开关晶体管的栅极与所述第二重置信号端耦接，第一极与所述电源端耦接，第二极与所述第一电容的第一端耦接；

所述第六开关晶体管的栅极与所述第一补偿信号端耦接，第一极与所述第一电容的所述第二端耦接，第二极与所述第一驱动晶体管的第二极耦接；

所述第七开关晶体管的栅极与第一信号控制端耦接，第一极与所述第一驱动晶体管的第二极耦接，第二极与所述第一发光器件耦接；

所述第八开关晶体管的栅极与所述第二信号控制端耦接，第一极与所述第一参考信号端耦接，第二极与所述第一电容的第一端耦接；

所述第一驱动晶体管的栅极与所述第一电容的所述第二端耦接，第一极与所述电源端耦接。

在一种可能的实施方式中，所述第二像素电路还包括：第九开关晶体管、第十开关晶体管、第十一开关晶体管、第十二开关晶体管、第十三开关晶体管和第二发光器件；

在所述重置阶段，所述第九开关晶体管被配置为根据第三重置信号端的第三重置信号将第二初始信号端与所述第二电容的所述第二端导通，所述第十开关晶体管被配置为根据第四重置信号端的第四重置信号将电源端与所述第二电容的所述第一端导通；

在所述第二充电阶段，所述第十一开关晶体管被配置为根据第二补偿信号端的第二补偿信号将所述第二电容的所述第二端与所述第二驱动晶体管的第二极导通；

在所述发光阶段，所述第十二开关晶体管被配置为根据第三控制信号端的第三控制信号将所述第二驱动晶体管的第二极与所述第二发光器件导通，所述第十三开关晶体管被配置为根据第四控制信号端的第四控制信号将第二参考信号端与所述第二电容的所述第一端导通，所述第二驱动晶体管被配置为根据所述第二电容的电位驱动所述第二发光器件发光。

在一种可能的实施方式中，所述第九开关晶体管的栅极与所述第三重置信号端耦接，第一极与第二初始信号端耦接，第二极与所述第二电容的第二端耦接；

所述第十开关晶体管的栅极与所述第四重置信号端耦接，第一极与所述电源端耦接，第二极与所述第二电容的第一端耦接；

所述第十一开关晶体管的栅极与所述第二补偿信号端耦接，第一极与所述第二电容的所述第二端耦接，第二极与所述第二驱动晶体管的第二极耦接；

所述第十二开关晶体管的栅极与第三信号控制端耦接，第一极与所述第二驱动晶体管的第二极耦接，第二极与所述第二发光器件耦接；

所述第十三开关晶体管的栅极与所述第四信号控制端耦接，第一极与所述第二参考信号端耦接，第二极与所述第二电容的第一端耦接；

所述第二驱动晶体管的栅极与所述第二电容的所述第二端耦接，第一极与所述电源端耦接。

本发明实施例还提供一种显示面板，包括多个如本发明实施例提供的所述驱动电路，其中，同一行所述驱动电路的所述栅极信号端耦接于同一栅线；同一列所述驱动电路的所述数据信号端耦接于同一数据线。

本发明实施例还提供一种如本发明实施例所述驱动电路的驱动方法，包括：

在第一充电阶段，向栅极信号端加载第一栅极信号，通过第一开关晶体管将第三电容与数据信号端导通，第三电容进行充电；

在第二充电阶段，向所述栅极信号端加载第二栅极信号，通过第二开关晶体管将所述第三电容与第二电容导通，以使所述第三电容向所述第二电容充电，通过第一开关晶体管将第一电容与所述数据信号端导通，以使所述第一电容充电。

本发明实施例有益效果如下：本发明提供的驱动电路，第一像素电路包括第一电容以及第一开关晶体管；第二像素电路包括第二电容、第三电容、第二开关晶体管和第三开关晶体管；其中，第二开关晶体管与第一开关晶体管的极性相同，第三开关晶体管与第二开关晶体管的极性相反，第一开关晶体管、第二开关晶体管和第三开关晶体管的栅极均与同一栅极信号端耦接；在第一充电阶段，栅极信号端可以加载第一栅极信号，使第三开关晶体管导通，第一开关晶体管与第二开关晶体管关闭，而数据信号端可以加载第二像素电路所需要的灰阶电压，第三开关晶体管导通时，将第三电容与数据信号端导通，进而可以使第二像素电路的灰阶电压先暂时存储在第三电容；接着，进行第二充电阶段，栅极信号端加载第二栅极信号，第一开关晶体管和第二开关晶体管导通，第三开关晶体管关闭，第二开关晶体管将第三电容与第二电容导通，进而使暂时存储在第三电容的电容转存在第二电容，为第二像素电路后续发光备用；而第一开关晶体管导通时，将数据信号端与第一电容导通，由于该第二充电阶段，数据信号端可以加载第一像素电路所需要的灰阶电压，进而可以将第一像素电路所需要的灰阶电压存储在第一电容，以为后续第一像素电路发光备用。即，第一像素电路与第二像素电路可以共用一个数据信号端，即共用一条数据线，共用一个栅极信号端，即共用一条栅线，进而在数据线减半的同时，也不会增加栅线的数量，进而可以避免现有技术中具有双栅线的显示装置，会存在栅极走线数量翻倍，产品开口率较低，功耗较高的问题。

附图说明

图1为本发明实施例提供的驱动电路的结构示意图；

图2为本发明实施例提供的驱动电路的驱动方法的流程图；

图3为本发明实施例提供的驱动电路在第一充电阶段以及第二充电阶段时的时序图。

具体实施方式

为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。

参见图1，本发明实施例提供一种驱动电路，包括：第一像素电路1和第二像素电路2；

第一像素电路1包括第一电容C1以及第一开关晶体管T1；

第二像素电路2包括第二电容C2、第三电容C3、第二开关晶体管T2和第三开关晶体管T3；其中，第二开关晶体管T2与第一开关晶体管T1的极性相同，第三开关晶体管T3与第二开关晶体管T2的极性相反，第一开关晶体管T1、第二开关晶体管T2和第三开关晶体管T3的栅极均与同一栅极信号端Gate耦接；

在第一充电阶段，第三开关晶体管T3被配置为根据栅极信号端Gate的第一栅极信号将第三电容C3与数据信号端Date导通，以使第三电容C3进行充电；在第二充电阶段，第二开关晶体管T2被配置为根据栅极信号端Gate的第二栅极信号将第三电容C3与第二电容C2导通，以使第三电容C3向第二电容C2充电，第一开关晶体管T1被配置为根据栅极信号端Gate的第二栅极信号将数据信号端Date与第一电容C1导通，以使第一电容C1充电。

本发明提供的驱动电路，第一像素电路1包括第一电容C1以及第一开关晶体管T1；第二像素电路2包括第二电容C2、第三电容C3、第二开关晶体管T2和第三开关晶体管T3；其中，第二开关晶体管T2与第一开关晶体管T1的极性相同，第三开关晶体管T3与第二开关晶体管T2的极性相反，第一开关晶体管T1、第二开关晶体管T2和第三开关晶体管T3的栅极均与同一栅极信号端Gate耦接；在第一充电阶段，栅极信号端Gate可以加载第一栅极信号，使第三开关晶体管T3导通，第一开关晶体管T1与第二开关晶体管T2关闭，而数据信号端Date可以加载第二像素电路2所需要的灰阶电压，第三开关晶体管T3导通时，将第三电容C3与数据信号端Date导通，进而可以使第二像素电路2的灰阶电压先暂时存储在第三电容C3；接着，进行第二充电阶段，栅极信号端Gate加载第二栅极信号，第一开关晶体管T1和第二开关晶体管T2导通，第三开关晶体管T3关闭，第二开关晶体管T2将第三电容C3与第二电容C2导通，进而使暂时存储在第三电容C3的电容转存在第二电容C2，为第二像素电路2后续发光备用；而第一开关晶体管T1导通时，将数据信号端Date3与第一电容C1导通，由于该第二充电阶段，数据信号端Date可以加载第一像素电路1所需要的灰阶电压，进而可以将第一像素电路1所需要的灰阶电压存储在第一电容C1，以为后续第一像素电路1发光备用。即，第一像素电路1与第二像素电路2可以共用一个数据信号端Date，即共用一条数据线，共用一个栅极信号端Gate，即共用一条栅线，进而在数据线减半的同时，也不会增加栅线的数量，进而可以避免现有技术中具有双栅线的显示装置，会存在栅极走线数量翻倍，产品开口率较低，功耗较高的问题。

具体的，参见图1所示，第一像素电路1还包括第一驱动晶体管D1，第二像素电路2还包括第二驱动晶体管D2；第一开关晶体管T1的栅极与栅极信号端Gate耦接，第一极与数据信号端Date耦接，第二极与第一电容C1的第一端耦接；第一电容C1的第二端与第一驱动晶体管D1耦接，具体可以与第一驱动晶体管D1的栅极耦接。第二开关晶体管T2的栅极与栅极信号端Gate耦接，第一极与第三电容C3的第一端耦接，第二极与第二电容C2的第一端耦接；第二电容C2的第二端与第二驱动晶体管D2耦接，具体可以与第二驱动晶体管D2的栅极耦接；第三开关晶体管T3的栅极与栅极信号端Gate耦接，第一极与数据信号端Date耦接，第二极与第三电容C3的第一端耦接；第三电容C3的第二端与地耦接。

在具体实施时，栅极信号端Gate加载的第一栅极信号可以为高电平信号，第二栅极信号可以为低电平信号，第三开关晶体管T3具体可以为N型开关晶体管，第一开关晶体管T1以及第二开关晶体管T2具体可以为P型开关晶体管，进而在第一栅极信号为高电平信号时，第三开关晶体管T3导通，第一开关晶体管T1和第二开关晶体管T2关闭，在第二栅极信号为低电平信号时，第三开关晶体管T3关闭，第一开关晶体管T1和第二开关晶体管T2导通。或者，也可以是，栅极信号端Gate加载的第一栅极信号为低电平信号，第二栅极信号为高电平信号，而第三开关晶体管T3具体可以为P型开关晶体管，第一开关晶体管T1以及第二开关晶体管T2具体可以为N型开关晶体管，进而在第一栅极信号为低电平信号时，第三开关晶体管T3导通，第一开关晶体管T1和第二开关晶体管T2关闭，在第二栅极信号为高电平信号时，第三开关晶体管T3关闭，第一开关晶体管T1和第二开关晶体管T2导通。

在具体实施时，参见图1所示，第一像素电路1还包括：第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8和第一发光器件OLED1；在重置阶段，第四开关晶体管T4被配置为根据第一重置信号端Rst1的第一重置信号将第一初始信号端Vint1与第一电容C1的第二端导通，第五开关晶体管T5被配置为根据第二重置信号端Rst2的第二重置信号将电源端VDD与第一电容C1的第一端导通；在第二充电阶段，第六开关晶体管T6被配置为根据第一补偿信号端Gate3的第一补偿信号将第一电容C1的第二端与第一驱动晶体管D1的第二极导通；在发光阶段，第七开关晶体管T7被配置为根据第一控制信号端EM1的第一控制信号将第一驱动晶体管D1的第二极与第一发光器件OLED1导通，第八开关晶体管T8被配置为根据第二控制信号端EM2的第二控制信号将第一参考信号端Vref1与第一电容C1的第一端导通，第一驱动晶体管D1被配置为根据第一电容C1的电位驱动第一发光器件OLED1发光。

本发明实施例中，第一像素电路还包括：第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8和第一发光器件OLED1，在第一充电阶段之前还可以具有重置阶段，在第二充电阶段之后还可以具有发光阶段，进而可以在对第一电容C1进行充电之前，对第一电容C1两端的电位进行重置，以避免第一电容C1存在其它电位时，对后续发光阶段产生影响。当然，在具体实施时，第一像素电路1除包括第一电容C1以及第一开关晶体管T1外，还可以是由其它部件以其它耦接方式组成，本发明并不以此为限。

具体的，第四开关晶体管T4的栅极与第一重置信号端Rst1耦接，第一极与第一初始信号端Vint1耦接，第二极与第一电容C1的第二端耦接；第五开关晶体管T5的栅极与第二重置信号端Rst2耦接，第一极与电源端VDD耦接，第二极与第一电容C1的第一端耦接；第六开关晶体管T6的栅极与第一补偿信号端Gate3耦接，第一极与第一电容C1的第二端耦接，第二极与第一驱动晶体管D1的第二极耦接；第七开关晶体管T7的栅极与第一信号控制端EM1耦接，第一极与第一驱动晶体管D1的第二极耦接，第二极与第一发光器件OLED1耦接；第八开关晶体管T8的栅极与第二信号控制端EM2耦接，第一极与第一参考信号端Vref1耦接，第二极与第一电容C1的第一端耦接；第一驱动晶体管D1的栅极与第一电容C1的第二端耦接，第一极与电源端VDD耦接。

在具体实施时，参见图1所示，第二像素电路2还可以包括：第九开关晶体管T9、第十开关晶体管T10、第十一开关晶体管T11、第十二开关晶体管T12、第十三开关晶体管T13和第二发光器件OLED2；在重置阶段，第九开关晶体管T9被配置为根据第三重置信号端Rst3的第三重置信号将第二初始信号端Vint2与第二电容C2的第二端导通，第十开关晶体管T10被配置为根据第四重置信号端Rst4的第四重置信号将电源端VDD与第二电容C2的第一端导通；在第二充电阶段，第十一开关晶体管T11被配置为根据第二补偿信号端Gate4的第二补偿信号将第二电容C2的第二端与第二驱动晶体管D2的第二极导通；在发光阶段，第十二开关晶体管T12被配置为根据第三控制信号端EM3的第三控制信号将第二驱动晶体管D2的第二极与第二发光器件OLED2导通，第十三开关晶体管T13被配置为根据第四控制信号端EM4的第四控制信号将第二参考信号端Vref2与第二电容C2的第一端导通，第二驱动晶体管D2被配置为根据第二电容C2的电位驱动第二发光器件OLED2发光。

本发明实施例中，第二像素电路还可以包括：第九开关晶体管T9、第十开关晶体管T10、第十一开关晶体管T11、第十二开关晶体管T12、第十三开关晶体管T13和第二发光器件OLED2，进而可以在对第二电容C2进行充电之前，对第二电容C2两端的电位进行重置，以避免第二电容C2存在其它电位时，对后续发光阶段产生影响。当然，在具体实施时，第二像素电路2除包括第二电容C2、第三电容C3、第二开关晶体T2管和第三开关晶体T3管外，还可以是由其它部件以其它耦接方式组成，本发明并不以此为限。

具体的，第九开关晶体管T9的栅极与第三重置信号端Rst3耦接，第一极与第二初始信号端Vint2耦接，第二极与第二电容C2的第二端耦接；第十开关晶体管T10的栅极与第四重置信号端Rst4耦接，第一极与电源端VDD耦接，第二极与第二电容C2的第一端耦接；第十一开关晶体管T11的栅极与第二补偿信号端Gate4耦接，第一极与第二电容C2的第二端耦接，第二极与第二驱动晶体管D2的第二极耦接；第十二开关晶体管T12的栅极与第三信号控制端EM3耦接，第一极与第二驱动晶体管D2的第二极耦接，第二极与第二发光器件OLED2耦接；第十三开关晶体管T13的栅极与第四信号控制端EM4耦接，第一极与第二参考信号端Vref2耦接，第二极与第二电容C2的第一端耦接；第二驱动晶体管D2的栅极与第二电容C2的第二端耦接，第一极与电源端VDD耦接。

本发明实施例还提供一种显示面板，包括多个如本发明实施例提供的驱动电路，其中，同一行驱动电路的栅极信号端耦接于同一栅线；同一列驱动电路的数据信号端耦接于同一数据线。

本发明实施例中，同一行驱动电路的栅极信号端耦接于同一栅线；同一列驱动电路的数据信号端耦接于同一数据线，进而可以避免现有技术中具有双栅线的显示装置，会存在栅极走线数量翻倍，产品开口率较低，功耗较高的问题。

参见图2所示，本发明实施例还提供一种如本发明实施例驱动电路的驱动方法，包括：

步骤S101、在第一充电阶段，向栅极信号端加载第一栅极信号，通过第一开关晶体管将第三电容与数据信号端导通，第三电容进行充电。

步骤S102、在第二充电阶段，向栅极信号端加载第二栅极信号，通过第二开关晶体管将第三电容与第二电容导通，以使第三电容向第二电容充电，通过第一开关晶体管将第一电容与数据信号端导通，以使第一电容充电。

为了更清楚地理解本发明实施例提供的驱动电路的驱动原理，以下以图3所示的时序图，结合图1所示的驱动电路结构图，对本发明实施例提供的驱动电路进行详细说明。

第一重置信号端Rst1、第二重置信号端Rst2、第三重置信号端Rst3、第四重置信号端Rst4可以共用同一重置信号端Rst，即，第一重置信号端Rst1、第二重置信号端Rst2、第三重置信号端Rst3、第四重置信号端Rst4的信号相同；第一控制信号端EM1、第二控制信号端EM2、第三控制信号端EM3、第四控制信号端EM4可以共用同一控制信号端EM，即，第一控制信号端EM1、第二控制信号端EM2、第三控制信号端EM3、第四控制信号端EM4的信号相同；第一初始信号端Vint1与第二初始信号端Vint2可以共用同一初始信号端Vint，即，第一初始信号端Vint1与第二初始信号端Vint2的信号相同；第一参考电位端Vref1与第二参考电位端Vref2可以共用同一参考电位端Vref，即，第一参考电位端Vref1与第二参考电位端Vref2的信号相同；第一补偿信号端Gate3与第二补偿信号端Gate4可以共用栅极信号端Gate，即，第一补偿信号端Gate3与第二补偿信号端Gate4的信号与栅极信号端Gate的信号相同。同一行的各驱动电路的栅极信号端Gate的信号一致，同一行的各驱动电路的控制信号端EM的信号相同，同一行的各驱动电路的重置信号端Rst的信号一致；行与行之间的驱动电路的栅极信号端Gate的信号存在时序上的递进，行与行之间的驱动电路的控制信号端EM的信号存在时序上的递进，行与行之间的驱动电路的重置信号端Rst的信号存在时序上的递进。除第三开关晶体管T3为N型开关晶体管，其余开关晶体管可以均为P型开关晶体管。

在重置阶段，第一重置信号端Rst1、第二重置信号端Rst2、第三重置信号端Rst3、第四重置信号端Rst4均加载低电平信号，第四开关晶体管T4、第五开关晶体管T5、第九开关晶体管T9、第十开关晶体管T10导通，第一电容C1的第一端(即，C1的左端)的电位与电源端VDD的电位相同，第二端(即，C1的右端)与第一初始信号端Vint1的电位相同；第二电容C2的第一端(即，C2的右端)电位与电源端VDD的电位相同，第二端(即，C2的左端)与第二初始信号端Vint2的电位相同。

在第一充电阶段，栅极信号端Gate加载高电平信号，数据信号端Date加载第二像素电路2所需的灰阶信号，第三开关晶体管T3导通，第一开关晶体管T1与第二开关晶体管T2关闭，第三电容C3存储数据信号端Gate的灰阶信号。

在第二充电阶段，栅极信号端Gate加载低电平信号，数据信号端Date加载第一像素电路所需的灰阶信号，第一开关晶体管T1与第二开关晶体管T2导通，第三开关晶体管T3关闭，进而第一电容C1可以对数据信号端Date的灰阶信号进行存储。同时，由于第三开关晶体管T3关闭，因此，数据信号端Date的灰阶信号不会影响第三电容C3已存储的第二像素电路所需的灰阶信号，又由于第二开关晶体管T2导通，第三电容C3会对第二电容C2进行充电，进而将第二像素电路所需的灰阶信号存储到第二电容C2。同时，第六开关晶体管T6导通，对第一驱动晶体管D1因阈值电压Vth造成的影响进行补偿，第十一开关晶体管T11导通，对第二驱动晶体管D2因阈值电压Vth造成的影响进行补偿。

发光阶段，第一控制信号端EM1、第二控制信号端EM2、第三控制信号端EM3、第四控制信号端EM4均加载低电平信号，第七开关晶体管T7、第八开关晶体管T8、第十二开关晶体管T12、第十三开关晶体管T13导通，第一驱动晶体管D1驱动第一发光器件OLED1发光，第二驱动晶体管D2驱动第二光器件OLED2发光。

其中，第一控制信号端EM1、第二控制信号端EM2、第三控制信号端EM3、第四控制信号端EM4在重置阶段、第一充电阶段、第二充电阶段均加载高电平信号，第七开关晶体管T7、第八开关晶体管T8、第十二开关晶体管T12、第十三开关晶体管T13关闭，对第一发光器件OLED1在重置阶段以及第一充电阶段和第二充电阶段进行关断，对第二发光器件OLED2在重置阶段以及第一充电阶段和第二充电阶段进行关断。第一重置信号端Rst1、第二重置信号端Rst2、第三重置信号端Rst3、第四重置信号端Rst4在重置阶段以外的其它时段均加载高电平信号。

本发明实施例有益效果如下：本发明提供的驱动电路，第一像素电路包括第一电容以及第一开关晶体管；第二像素电路包括第二电容、第三电容、第二开关晶体管和第三开关晶体管；其中，第二开关晶体管与第一开关晶体管的极性相同，第三开关晶体管与第二开关晶体管的极性相反，第一开关晶体管、第二开关晶体管和第三开关晶体管的栅极均与同一栅极信号端耦接；在第一充电阶段，栅极信号端可以加载第一栅极信号，使第三开关晶体管导通，第一开关晶体管与第二开关晶体管关闭，而数据信号端可以加载第二像素电路所需要的灰阶电压，第三开关晶体管导通时，将第三电容与数据信号端导通，进而可以使第二像素电路的灰阶电压先暂时存储在第三电容；接着，进行第二充电阶段，栅极信号端加载第二栅极信号，第一开关晶体管和第二开关晶体管导通，第三开关晶体管关闭，第二开关晶体管将第三电容与第二电容导通，进而使暂时存储在第三电容的电容转存在第二电容，为第二像素电路后续发光备用；而第一开关晶体管导通时，将数据信号端与第一电容导通，由于该第二充电阶段，数据信号端可以加载第一像素电路所需要的灰阶电压，进而可以将第一像素电路所需要的灰阶电压存储在第一电容，以为后续第一像素电路发光备用。即，第一像素电路与第二像素电路可以共用一个数据信号端，即共用一条数据线，共用一个栅极信号端，即共用一条栅线，进而在数据线减半的同时，也不会增加栅线的数量，进而可以避免现有技术中具有双栅线的显示装置，会存在栅极走线数量翻倍，产品开口率较低，功耗较高的问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种驱动电路，其特征在于，包括：第一像素电路和第二像素电路；

所述第一像素电路包括第一电容，第一开关晶体管以及第一驱动晶体管；

所述第二像素电路包括第二电容、第三电容、第二开关晶体管、第三开关晶体管和第二驱动晶体管；其中，所述第二开关晶体管与所述第一开关晶体管的极性相同，所述第三开关晶体管与所述第二开关晶体管的极性相反，所述第一开关晶体管、第二开关晶体管和第三开关晶体管的栅极均与同一栅极信号端耦接，所述第一开关晶体管的栅极与所述栅极信号端耦接，第一极与数据信号端耦接，第二极与所述第一电容的第一端耦接；所述第一电容的第二端与所述第一驱动晶体管耦接，所述第二开关晶体管的栅极与所述栅极信号端耦接，第一极与所述第三电容的第一端耦接，第二极与所述第二电容的第一端耦接；所述第二电容的第二端与所述第二驱动晶体管耦接；所述第三开关晶体管的栅极与所述栅极信号端耦接，第一极与所述数据信号端耦接，第二极与所述第三电容的所述第一端耦接；所述第三电容的第二端与地耦接；

在第一充电阶段，所述第三开关晶体管被配置为根据所述栅极信号端的第一栅极信号将所述第三电容与数据信号端导通，以使所述第三电容进行充电；在第二充电阶段，所述第二开关晶体管被配置为根据所述栅极信号端的第二栅极信号将所述第三电容与所述第二电容导通，以使所述第三电容向所述第二电容充电，所述第一开关晶体管被配置为根据所述栅极信号端的所述第二栅极信号将所述数据信号端与所述第一电容导通，以使所述第一电容充电。

2.如权利要求1所述的驱动电路，其特征在于，所述第一开关晶体管和所述第二开关晶体管为P型开关晶体管，所述第三开关晶体管为N型开关晶体管；或者，

所述第一开关晶体管和所述第二开关晶体管为N型开关晶体管，所述第三开关晶体管为P型开关晶体管。

3.如权利要求1所述的驱动电路，其特征在于，所述第一像素电路还包括：第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管、第八开关晶体管和第一发光器件；

在重置阶段，所述第四开关晶体管被配置为根据第一重置信号端的第一重置信号将第一初始信号端与所述第一电容的所述第二端导通，所述第五开关晶体管被配置为根据第二重置信号端的第二重置信号将电源端与所述第一电容的所述第一端导通；

在所述第二充电阶段，所述第六开关晶体管被配置为根据第一补偿信号端的第一补偿信号将所述第一电容的所述第二端与所述第一驱动晶体管的第二极导通；

在发光阶段，所述第七开关晶体管被配置为根据第一控制信号端的第一控制信号将所述第一驱动晶体管的第二极与所述第一发光器件导通，所述第八开关晶体管被配置为根据第二控制信号端的第二控制信号将第一参考信号端与所述第一电容的所述第一端导通，所述第一驱动晶体管被配置为根据所述第一电容的电位驱动所述第一发光器件发光。

4.如权利要求3所述的驱动电路，其特征在于，所述第四开关晶体管的栅极与所述第一重置信号端耦接，第一极与第一初始信号端耦接，第二极与所述第一电容的第二端耦接；

所述第五开关晶体管的栅极与所述第二重置信号端耦接，第一极与所述电源端耦接，第二极与所述第一电容的第一端耦接；

所述第六开关晶体管的栅极与所述第一补偿信号端耦接，第一极与所述第一电容的所述第二端耦接，第二极与所述第一驱动晶体管的第二极耦接；

所述第七开关晶体管的栅极与第一信号控制端耦接，第一极与所述第一驱动晶体管的第二极耦接，第二极与所述第一发光器件耦接；

所述第八开关晶体管的栅极与第二信号控制端耦接，第一极与所述第一参考信号端耦接，第二极与所述第一电容的第一端耦接；

所述第一驱动晶体管的栅极与所述第一电容的所述第二端耦接，第一极与所述电源端耦接。

5.如权利要求3所述的驱动电路，其特征在于，所述第二像素电路还包括：第九开关晶体管、第十开关晶体管、第十一开关晶体管、第十二开关晶体管、第十三开关晶体管和第二发光器件；

在所述重置阶段，所述第九开关晶体管被配置为根据第三重置信号端的第三重置信号将第二初始信号端与所述第二电容的所述第二端导通，所述第十开关晶体管被配置为根据第四重置信号端的第四重置信号将电源端与所述第二电容的所述第一端导通；

在所述第二充电阶段，所述第十一开关晶体管被配置为根据第二补偿信号端的第二补偿信号将所述第二电容的所述第二端与所述第二驱动晶体管的第二极导通；

在所述发光阶段，所述第十二开关晶体管被配置为根据第三控制信号端的第三控制信号将所述第二驱动晶体管的第二极与所述第二发光器件导通，所述第十三开关晶体管被配置为根据第四控制信号端的第四控制信号将第二参考信号端与所述第二电容的所述第一端导通，所述第二驱动晶体管被配置为根据所述第二电容的电位驱动所述第二发光器件发光。

6.如权利要求5所述的驱动电路，其特征在于，所述第九开关晶体管的栅极与所述第三重置信号端耦接，第一极与第二初始信号端耦接，第二极与所述第二电容的第二端耦接；

所述第十开关晶体管的栅极与所述第四重置信号端耦接，第一极与所述电源端耦接，第二极与所述第二电容的第一端耦接；

所述第十一开关晶体管的栅极与所述第二补偿信号端耦接，第一极与所述第二电容的所述第二端耦接，第二极与所述第二驱动晶体管的第二极耦接；

所述第十二开关晶体管的栅极与第三信号控制端耦接，第一极与所述第二驱动晶体管的第二极耦接，第二极与所述第二发光器件耦接；

所述第十三开关晶体管的栅极与第四信号控制端耦接，第一极与所述第二参考信号端耦接，第二极与所述第二电容的第一端耦接；

所述第二驱动晶体管的栅极与所述第二电容的所述第二端耦接，第一极与所述电源端耦接。

7.一种显示面板，其特征在于，包括多个如权利要求1-6任一项所述的驱动电路，其中，同一行所述驱动电路的所述栅极信号端耦接于同一栅线；同一列所述驱动电路的所述数据信号端耦接于同一数据线。

8.一种如权利要求1-6任一项所述驱动电路的驱动方法，其特征在于，包括：

在第一充电阶段，向栅极信号端加载第一栅极信号，通过第一开关晶体管将第三电容与数据信号端导通，第三电容进行充电；

在第二充电阶段，向所述栅极信号端加载第二栅极信号，通过第二开关晶体管将所述第三电容与第二电容导通，以使所述第三电容向所述第二电容充电，通过第一开关晶体管将第一电容与所述数据信号端导通，以使所述第一电容充电。

Images