CN204117568U - 像素电路和显示装置 - Google Patents
像素电路和显示装置 Download PDFInfo
- Publication number
- CN204117568U CN204117568U CN201420681588.7U CN201420681588U CN204117568U CN 204117568 U CN204117568 U CN 204117568U CN 201420681588 U CN201420681588 U CN 201420681588U CN 204117568 U CN204117568 U CN 204117568U
- Authority
- CN
- China
- Prior art keywords
- pixel circuit
- sub
- transistor
- capacitor
- control transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 104
- 230000007704 transition Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 2
- 230000032683 aging Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型提供了一种像素电路和显示装置,该像素电路包括多个子像素电路,在其中一个子像素电路中设置有阈值补偿模块,并通过补偿共享电路将阈值补偿模块补偿的电压共享到其他子像素电路中。由于在实际应用中,距离相近的像素电路老化程度一般较为接近,因此一个子像素电路的阈值补偿模块所补偿的阈值也可以对其他子像素电路进行阈值补偿。本实用新型中,针对多个像素,可以仅设置一个阈值补偿模块,从而减少了单个像素所占用的平均面积,利于提高显示装置的PPI。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种像素电路和显示装置。
背景技术
有机发光显示器(OLED)是当今平板显示器研究领域的热点之一,与液晶显示器相比,OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前,在手机、PDA、数码相机等显示领域OLED已经开始取代传统的液晶(LCD)显示屏。像素驱动电路设计是OLED显示器核心技术内容,具有重要的研究意义。
与TFT(薄膜场效应晶体管)-LCD利用稳定的电压控制亮度不同,OLED属于电流驱动,需要稳定的电流来控制发光。
由于工艺制程和器件老化等原因,在原始的2第一开关晶体管T1C驱动电路(包括两个薄膜场效应晶体管和一个电容)中,各像素点的驱动TFT的阈值电压存在不均匀性,这样就导致了流过每个像素点OLED的电流发生变化使得显示亮度不均,从而影响整个图像的显示效果。
上述问题的一种解决方案是在各个像素电路中都设置阈值补偿回路,用于补偿驱动TFT的阈值电压,从而使流经OLED的电流大小为与阈值电压无关。但是在各个像素电路中设置电压补偿回路会导致单个像素的面积增大,导致相应的显示装置的PPI降低。
实用新型内容
本实用新型的目的是提供一种可以降低单个像素面积的像素电路。
为了达到上述目的,本实用新型提供了一种像素电路,包括:第一子像素电路和至少一个第二子像素电路以及一个补偿共享电路;其中,
每一个子像素电路均包含产生驱动电流的驱动晶体管以及用于拉高所述驱动晶体管栅极电压的电容;所述第一子像素电路中,还包括阈值补偿电路,所述阈值补偿电路与第一子像素电路中的电容相连,用于对该电容补偿第一子像素电路中的驱动晶体管的阈值电压;
所述补偿共享电路,第一端与所述第一子像素电路的电容相连,第二端与所述至少一个第二子像素电路的电容相连,用于在所接入的控制信号的控制下使所述第一端和所述第二端导通,以使所述阈值补偿模块在对所述第一子像素电路的电容进行阈值补偿的同时对所述至少一个第二子像素电路的电容进行阈值补偿。
优选的,所述补偿共享电路包括一个共享控制晶体管,所述共享控制晶体管的源极和漏极中的其中一个极端连接所述第一子像素电路中的电容的一端,另一个极端分别连接所述至少一个第二子像素电路中的电容的一端。
优选的,所述共享控制晶体管具体连接各个电容的第一端;
每一个子像素电路中还包含一个写控制晶体管,写控制晶体管连接在电容的第二端与该子像素电路的数据电压输入端之间。
优选的,还包括至少一个重置控制晶体管,且至少有一个重置控制晶体管连接多个电容,用于对多个电容进行重置。
优选的,各个子像素电路的驱动晶体管为P沟道晶体管;每一个子像素电路还包括发光控制晶体管,该发光控制晶体管连接在驱动晶体管的漏极与电致发光元件之间;所述阈值补偿模块包括一个补偿控制晶体管,所述补偿控制晶体管的源极或漏极中的一极与所述第一子像素电路中的驱动晶体管的漏极相连,另一极与所述第一子像素电路中的电容的第一端相连;
在所述第一子像素电路中,驱动晶体管的栅极与电容的第一端相连;在所述至少一个第二子像素电路中,驱动晶体管的栅极与电容的第二端相连;所述至少一个重置控制晶体管的漏极连接各个电容的第一端。
优选的,所述第一子像素电路中的写控制晶体管的栅极连接所述像素电路的第一控制信号输入端;所述至少一个第二子像素电路中的写控制晶体管以及重置控制晶体管的栅极均连接第二控制信号输入端;补偿控制晶体管以及共享控制晶体管的栅极均连接所述像素电路的第三控制信号输入端;各个发光控制晶体管的栅极均连接第四控制信号输入端;且栅极连接到同一输入端的各个晶体管的沟道类型相同。
优选的,所述第一子像素电路中,还包括一个跳变控制晶体管,所述跳变控制晶体管连接在驱动晶体管的源极与电容的第二端之间,栅极连接第三控制信号输入端;且所述第一控制信号输入端和所述第三控制信号输入端为同一输入端。
优选的,各个子像素电路中,驱动晶体管为P沟道晶体管,栅极均与电容的第一端相连;每一个子像素电路还包括发光控制晶体管,该发光控制晶体管连接在驱动晶体管的漏极与电致发光元件之间;所述阈值补偿模块包括一个补偿控制晶体管,所述补偿控制晶体管的源极或漏极中的一极与所述第一子像素电路中的驱动晶体管的漏极相连,另一极与所述第一子像素电路中的电容的第一端相连。
优选的,各个子像素电路的驱动晶体管为N沟道晶体管,栅极均连接至电容的第一端;每一个子像素电路还包括发光控制晶体管,该发光控制晶体管连接在驱动晶体管的漏极与电致发光元件之间;所述阈值补偿模块包括一个补偿控制晶体管,所述补偿控制晶体管的源极或漏极中的一极与所述第一子像素电路中的驱动晶体管的源极相连,另一极接地;
所述像素电路还包括充电控制晶体管,所述充电控制晶体管的源极或漏极中的一极与其中一个子像素电路中的电容的第一端相连。
优选的,所述充电控制晶体的另一极连接所述像素电路的工作电压输入端。
本实用新型还提供了驱动一种上述任一项所述的像素电路的方法,包括:
在第一子像素电路进行像素补偿时,施加控制信号使所述补偿共享电路的第一端和第二端导通。
本实用新型还提供了一种显示装置,包括上述任一项所述的像素电路。
本实用新型提供的像素电路包括多个子像素电路,在其中一个子像素电路中设置有阈值补偿模块,并通过补偿共享电路将阈值补偿模块补偿的电压共享到其他子像素电路中。由于在实际应用中,距离相近的像素电路老化程度一般较为接近,因此一个子像素电路的阈值补偿模块所补偿的阈值也可以对其他子像素电路进行阈值补偿。本实用新型中,针对多个像素,可以仅设置一个阈值补偿模块,从而减少了单个像素所占用的平均面积,利于提高显示装置的PPI。
附图说明
图1为本实用新型实施例一提供的像素电路的电路结构示意图;
图2为本实用新型提供的用于驱动图1中所示的像素电路的驱动方法中关键信号的时序图;
图3a-图3c为图1中的像素电路在图2所示的驱动方法中不同时序下的电流流向示意图;
图4为本实用新型实施例二提供的像素电路的电路结构示意图;
图5为本实用新型提供的用于驱动图4中所示的像素电路的驱动方法中关键信号的时序图;
图6为本实用新型实施例三提供的像素电路的电路结构示意图;
图7为本实用新型提供的用于驱动图6中所示的像素电路的驱动方法中关键信号的时序图;
图8为本实用新型实施例四提供的像素电路的电路结构示意图;
图9为本实用新型提供的用于驱动图8中所示的像素电路的驱动方法中关键信号的时序图。
具体实施方式
下面结合附图和实施例,对本实用新型的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案,而不能以此来限制本实用新型的保护范围。
本实用新型中的像素电路包括多个子像素电路,用于驱动多个像素的发光显示。在本实用新型中,在其中一个子像素电路中设置用于阈值补偿的阈值补偿模块,并使其他子像素电路共享该阈值补偿模块所补偿的电压,由于相邻的子像素电路中驱动晶体管的阈值一般较为接近,因此,本实用新型中,能够在其他子像素电路中不设置阈值补偿模块的前提下也能有效的完成的阈值补偿。由于高PPI产品中,各个像素对应的像素电路相互距离较近,本实用新型提供的像素电路尤其适用于高PPI产品中。以下结合一些具体的电路,对本实用新型提供的像素电路的结构、原理和驱动方法进行说明。
实施例一
本实用新型实施例一提供了一种像素电路,如图1所示,该像素电路包括:第一子像素电路10、两个第二子像素电路21和22,补偿共享电路30,共享控制电路40,其中,第一子像素电路10包括6个晶体管,第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、第五开关晶体管T5和第一驱动晶体管DT_G、一个第一电容C1、以及一个第一电致发光元件L1,第二子像素电路21包括三个晶体管第八开关晶体管T8、第九开关晶体管T9和第二驱动晶体管DT_R、一个第二电容C2以及一个第二电致发光元件L2,第三子像素电路22包括三个晶体管,第十开关晶体管T10、第十一开关晶体管T11和第三驱动晶体管DT_B、一个第三电容C3以及一个第三电致发光元件L3,补偿共享电路30包括一个晶体管第六开关晶体管T6;共享控制电路40包括一个晶体管第七开关晶体管T7;上述的各个晶体管均为P沟道型晶体管。
在第一子像素电路10中,第一开关晶体管T1和第二开关晶体管T2的漏极均连接第一电容C1的B端,第二开关晶体管T2的源极连接第一驱动晶体管DT_G的源极,第三开关晶体管T3和第四开关晶体管T4的漏极以及第一驱动晶体管DT_G的栅极均连接第一电容C1的A端,第三开关晶体管T3的源极连接第一驱动晶体管DT_G的漏极;第五开关晶体管T5的源极连接第一驱动晶体管DT_G的漏极,漏极连接第一电致发光元件L1的阳极。
在第二子像素电路21中,第八开关晶体管T8的漏极以及第二驱动晶体管DT_R的栅极均连接第二电容C2的B1端,第九开关晶体管T9的源极连接第二驱动晶体管DT_R的漏极,漏极连接第二电致发光元件L2的阳极;
在第三子像素电路22中,第十开关晶体管T10的漏极以及第三驱动晶体管DT_B的栅极均连接第三电容C3的B1端,第十一开关晶体管T11的源极连接第三驱动晶体管DT_B的漏极,漏极连接第三电致发光元件L3的阳极。
第一电容C1的A1端还通过第六开关晶体管T6与第二电容C2的A2端以及第三电容C3的A3端相连,第七开关晶体管T7的漏极也连接第二电容C2的A2端以及第三电容C3的A3端。
另外,该像素电路具有如下接入端:工作电压输入端VDD,三个数据电压输入端DG、DR、DR,接地端VSS,重置电压输入端Vint,三个控制信号输入端EM,Gate和Reset。其中,第一驱动晶体管DT_G、第二驱动晶体管DT_R、第三驱动晶体管DT_B的源极均连接工作电压输出端VDD,第一电致发光元件L1、第二电致发光元件L2和第三电致发光元件L3的阴极均接连接接地端VSS,第一开关晶体管T1、第三开关晶体管T3和第六开关晶体管T6的栅极均连接第一信号输入端Gate,第二开关晶体管T2、第五开关晶体管T5、第九开关晶体管T9和第十一开关晶体管T11的栅极均连接第二信号输入端EM,第四开关晶体管T4、第七开关晶体管T7、第八开关晶体管T8和第十开关晶体管T10的栅极均连接第三信号输入端Reset;第一开关晶体管T1的源极连接DG,第二开关晶体管T2的源极连接DR,第三开关晶体管T3的源极连接DB;第四开关晶体管T4、第七开关晶体管T7的源极连接重置电压输入端Vint。
图1中提供的像素电路的驱动方法有多种,下面结合图2和图3a-图3c对其中的一种驱动方法以及图1中的像素电路实现像素驱动的原理进行说明,图2为该驱动方法中关键信号的时序图;图3a-图3c为在该方法的不同阶段像素电路中电流流向以及关键点的电压的示意图。由于在实际应用中,施加在Vint和VDD端的电压一般为固定值,为了方便说明,以下用Vint同时表示Vint端的电压,以VDD同时表示VDD端的电压。
如图2所示,在第一阶段S1,在Reset施加低电平信号,Gate和EM均施加高电平,并分别在DR端施加第二子像素电路22对应的数据电压Vr,在DB端施加第二子像素电路23对应的数据电压Vb,此时如图3a所示,第四开关晶体管T4、第七开关晶体管T7、第八开关晶体管T8、第十开关晶体管T10导通,其他控制晶体管关断,各个电容A端的电压被置为Vint中的电压Vint,第二子像素电路22中第二电容C2的B2端的电压被置为Vr,第二子像素电路22中第三电容C3的B3端的电压被置为Vb。对于第二电容C2来说,B2A2两端的压差为VB2A2=Vr-Vint;对于第三电容C3来说,B3A3两端的压差为VB3A3=Vb-Vint。这个阶段相当于把各个电容的A端(A1、A2、A3)的电压重置,第四开关晶体管T4、第七开关晶体管T7相当于重置控制晶体管。第八开关晶体管T8和第十开关晶体管T10用于将数据电压写入到B2和B3端,相当于写控制晶体管。
在第二阶段S2,在Gate施加低电平信号,Reset和EM均施加高电平,并在DG端施加第二子像素电路22对应的数据电压Vg,此时如图3b所示,第一开关晶体管T1、第三开关晶体管T3、第六开关晶体管T6导通,其他控制晶体管关断。此时,VDD通过第一驱动晶体管DT_G和第三开关晶体管T3向第一电容C1的A1端充电,直到该端的电压达到VDD+Vth1(其中Vth1为第一驱动晶体管DT_G的导通阈值电压,值为负值),由于第一开关晶体管T1导通,第一电容C1的B1端电压被置为Vg;此时第六开关晶体管T6也导通,第二电容C2的A2端和第三电容C3的A3端的电压均被置为VDD+Vth1。第二电容C2的B2端发生等压跳变,电压变为Vr+VDD+Vth1-Vint(保持两端的压差为Vb-Vint)。相应的,第三电容C3的B3端发生等压跳变,电压变为Vb+VDD+Vth1-Vint。这个阶段通过对第三开关晶体管T3对第一电容C1的A1端进行第一次充电,将A1端的电压补偿为一个与第一驱动晶体管DT_G的阈值电压相关的电压,第三开关晶体管T3相当于补偿控制晶体管。另外,对第一电容C1的A1端所补偿的电压通过第六开关晶体管T6共享到第二电容C2的A2端和第三电容C3的A3端,因此第六开关晶体管T6相当于共享控制晶体管。第一开关晶体管T1用于将数据电压写入到B1端,相当于写控制晶体管。
在第三阶段S3,在EM施加低电平信号,Gate和Reset上施加高电平信号,此时EM控制的第二开关晶体管T2、第五开关晶体管T5、第九开关晶体管T9和第十一开关晶体管T11导通,其他控制晶体管导通,此时第一电容C1的B1端的电压被置为VDD,相应的其A1端的电压跳变为2VDD+Vth1-Vg。第二开关晶体管T2充当了第一子像素电路10中的跳变控制晶体管。由于第五开关晶体管T5、第九开关晶体管T9和第十一开关晶体管T11的导通,第一电致发光元件L1、第二电致发光元件L2和第三电致发光元件L3开始发光,第五开关晶体管T5、第九开关晶体管T9和第十一开关晶体管T11充当了发光控制晶体管。
其中,第一电致发光元件L1中的电流I1=C(VGS-Vth1)2
=C(2VDD+Vth1-VDD-Vg-Vth1)2
=C(VDD-Vg)2
第二电致发光元件L2中的电流I2=C(VGS-Vth2)2
=C(VDD+Vth1+Vr-Vint-VDD–Vth2)2
=C(Vr-Vg+Vth1–Vth2)2
由于在实际应用中,相邻的像素电路中驱动晶体管的阈值一般相当,因此Vth1、Vth2、Vth3可认为相等。即I2=C(Vr-Vg)2,相应的,第三电致发光元件L3中的电流I3=C(Vb-Vg)2。
由此可见,各个电致发光元件中流经的电流最终与对应驱动晶体管的阈值无关,从而能够避免驱动晶体管的老化导致的阈值漂移影响各个像素的发光显示。
本实用新型实施例一中,仅在第一子像素电路10中设置用于进行补偿的补偿控制晶体管第二开关晶体管T2和相应的跳变控制晶体管第三开关晶体管T3,第二子像素电路中不设置相应的补偿电路和跳变控制晶体管,仅通过一个共享控制晶体管第六开关晶体管T6即可将其他在第一子像素电路中补偿的电压传递到两个第二子像素电路21和22中,并实现阈值补偿。并且,通过使第二子像素电路21和22共用重置控制晶体管第七开关晶体管T7,进一步减少了晶体管的数目。本实用新型实施例一中,仅使用14个晶体管,相比与现有技术中在每一个像素对应的电路中都阈值补偿电路的方式(需要至少18个晶体管),大大较少了晶体管的使用数目。
当然在具体实施时,也可以针对每一个像素电路分别设置一个重置控制晶体管。
需要指出的是,本实用新型实施例一中,虽然仅示出的了第二子像素电路的个数为两个的情况,但是在具体实施时,第二子像素电路的个数并没有限制。如果像素的间距足够小,这里的第二子像素电路的个数可以足够大。当然,在实际应用中,也可以仅设置一个子像素电路。
需要指出的是,虽然图1中是以各个晶体管都为P沟道型晶体管进行的说明,但是在实际应用中,在保持连接结构不变的前提下,图1中的各个晶体管中除驱动晶体管以外的晶体管还可以均为N沟道型晶体管。在进行驱动时,可以施加与图2中的控制信号完全相反的信号达到同样的效果,本实用新型优选的实施例是为了保证制作电路的工艺一致,降低制作难度,而不应理解为对本实用新型保护范围的限定。
实施例二
如图4所示为本实用新型实施例二提供的像素电路的结构示意图,与图1不同的是,图4的电路中第一开关晶体管T1中的栅极单独连接一个信号输出端Scan,且图4所示的电路中不包含第二开关晶体管T2,此时,驱动该像素电路的各个信号的时序图如图5所示,与图2不同的是,在第二阶段中,在Gate上施加低电平信号时,同时在Scan上施加低电平信号,将第一开关晶体管T1导通,并在DG上施加第一电压Vg1,将B1端的电压置为Vg1;在第三阶段,仅在Scan上施加低电平信号,将第一开关晶体管T1到导通,其他晶体管均关断,并在DG上施加第二电压Vg2,使B1端的电压置为Vg2,此时A1端电压相应的跳变为VDD+Vth1+Vg2-Vg1,在第四阶段,仅在EM上施加低电平信号。利用Vg1与Vg2的压差控制第一驱动晶体管DT_G所产生的电流,控制第一电致发光元件L1的发光显示。
本实用新型实施例二提供的像素电路与实施例一提供的像素电路的不同之处在于,在实施例一中,是在补偿阶段(S2)之后,通过设置一个第二开关晶体管T2改变B1端的电压,使A1端的电压跳变。而实施例二中,不设置第二开关晶体管T2,而是在完成补偿之后,再次通过第一开关晶体管T1向B1写入一个不同的数据电压,从而使A端的电压跳变。
综合实施例一和实施例二可以看出,在具体实施时,接入到同一信号输入端的各个晶体管的栅极也可以不连接到同一信号输入端,分开控制也能达到类似的效果。并且,图1的跳变控制晶体管第二开关晶体管T2也不是必然要设置的结构。相应的,在分开控制的前提下,各个晶体管的沟道类型可以不统一。
实施例三
本实用新型实施例三提供的像素电路的结构示意图如图6所示,与图4提供的电路不同的是,第一电容C1的A1端通过第六开关晶体管T6连接到第二电容C2的B2端和第三电容C3的B3端,此时,第八开关晶体管T8连接第二电容C2的A端,第十开关晶体管T10连接第三电容C3的A端,此时可以不设置第七开关晶体管T7,该像素电路的驱动方法可以如图7所示,与图5中的驱动方法不同的是,在将第二电容C2和第三电容C3的补偿为VDD+Vth1的第二阶段,在DR和DB上分别施加第一电压Vr1和Vb1,使A2端的电压置为Vr1,A3端的电压置为Vb1,在第三阶段,在在DR和DB上分别施加第二电压Vr2和Vb2,使A2端的电压置为Vr2,A3端的电压置为Vb2,相应的,此时B2端的电压跳变为VDD+Vth1+Vr2-Vr1,B3端的电压跳变为VDD+Vth1+Vb2-Vb1,在第四阶段,按照图5中第四阶段的方式进行发光显示。此时,也可以利用第一电压和第二电压的压差实现发光控制。
结合实施例三可以看出,在具体实施时,将所有电容连接驱动晶体管的栅极的一端通过补偿控制晶体管相连也能够实现本实用新型的技术方案。相应的技术方案同样应落入本实用新型的保护范围。并且,在实际应用中,重置控制晶体管也不是必然要设置的结构。
实施例四
本实用新型实施例四提供的像素电路的结构示意图如图8所示,与图6中的结构不同的是,这里的驱动晶体管第二驱动晶体管DT_R、第一驱动晶体管DT_G、第三驱动晶体管DT_B均为N沟道型晶体管,且相比于图6,在第一子像素电路中不包含第四开关晶体管T4,在第一驱动晶体管DT_G的输出端源极与栅极之间不设置第三开关晶体管T3,在第一驱动晶体管DT_G的漏极和栅极之间设置有一晶体管P沟道晶体管开关晶体管T3’,在第一驱动晶体管DT_G的源极还连接有一P沟道晶体管开关晶体管T4’,开关晶体管T4’的另一端接地。
同时,本实用新型实施例四中的下像素电路可以具有四个控制信号输入端,Reset、Gate、EM和Scan。其中,第三开关晶体管T3’的栅极连接Reset、开关晶体管T4’和第六开关晶体管T6的栅极均连接Gate,第一开关晶体管T1、第八开关晶体管T8、第十开关晶体管T10的栅极均连接Scan,第五开关晶体管T5、第九开关晶体管T9和第十一开关晶体管T11的栅极均连接EM。
本实用新型实施例四的驱动方法中,各个关键信号的时序图可以与图9一致,
在第一阶段S1,在Reset端上施加低电平信号使第三开关晶体管T3’的栅极导通,此时Vdd沿开关晶体管T3’向A1端充电,充电完成后A1端的电压变为VDD,并在Scan信号线上施加低电平,使第一开关晶体管T1、第八开关晶体管T8、第九开关晶体管T9导通,以对第一电容C1的B1端、第二电容C2的A2端、第三电容C3的A3端进行重置。
在第二阶段S2,在Gate线施加低电平信号,使第六开关晶体管T6和开关晶体管T4’导通,第一电容C1的A1端沿第一驱动晶体管DT_G和晶体管T4’开始放电,同时由于T6的导通,第一电容C1的A1端、第二电容C2的B2端和第三电容C3的B3端被置为相同的电压,放电完成后第一电容C1的A1端、第二电容C2的B2端和第三电容C3的B3端的电压均为第一驱动晶体管DT_G的阈值电压Vth1,在这个阶段,将DT_G的阈值电压Vth1补偿到各个电容中,晶体管T4’充当了补偿控制晶体管;同时继续在Scan电压线上施加低电平信号,使第一晶体管T1、第八晶体管T8、第十晶体管T10继续导通,在DG、DR和DB端继续施加0电平信号;放电结束后,第一电容C1、第二电容C2、第三电容C3两端的压差为Vth1。
在第三阶段S3,在Scan上施加低电平信号,使第一开关晶体管T1、第八开关晶体管T8、第九开关晶体管T9导通,并在DG、DR和DB端分别施加对应的数据电压(假设为Vg、Vr和Vb),同时将其他的TFT均关断,此时第一电容C1的A1端、第二电容C2的B2端和第三电容C3的B3端的电压发生跳变,跳变后的电压分别为Vg+Vth1、Vr+Vth1和Vb+Vth1,从而达到阈值补偿的目的。
在第四阶段S4,在EM施加低电平信号使第五开关晶体管T5、第九开关晶体管T9和第十一开关晶体管T11导通,并控制其他控制晶体管均关断,使第一电致发光元件L1、第二电致发光元件L2和第三电致发光元件L3发光,由于完成了阈值补偿,第一电致发光元件L1和第二电致发光元件L2、第三电致发光元件L3的发光不受对应的驱动晶体管的阈值的影响。
可见,在具体实施时,驱动晶体管沟道类型可以为N型也可以为P型,在能够实现本实用新型的技术方案的前提下,相应的技术方案都应该落入本实用新型的保护范围。
另外,需要指出的是,虽然本实用新型各个实施例中,是将第一子像素电路中的电容连接驱动晶体管的栅极的一端与第二子像素电路中的电容相连,但是在一些电路中,也可以将电容直接或间接连接驱动晶体管的源极的一端与第二子像素电路中的电容(连接对应的晶体管的源极的一端)相连,其对应的方案同样能够本实用新型所要解决的技术问题,相应的也应该落入本实用新型的保护范围。同时,在一些子像素电路中,发光控制晶体管也不是必须设置的结构,在此不再一一列举。在能够实现本实用新型所要求保护的方案的前提下,其对应的技术方案均应该落入本申请所保护的范围。
另外,需要指出的是,虽然本实用新型各个实施例中,是将作为阈值补偿电路的晶体管设置在第一子像素电路中,但是具体到显示装置中,该晶体管的位置并不必然完全位于一个像素的像素区域内,在实际应用中,该晶体管的位置可能是在各个子像素中各设置一部分,从而避免单个的子像素过大,其对应的技术方案同样应落入本实用新型的保护范围。
本实用新型还提供了一种显示装置,包括上述任一项所述的像素电路。
这里的显示装置可以为:电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型技术原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (11)
1.一种像素电路,其特征在于,包括:第一子像素电路和至少一个第二子像素电路以及一个补偿共享电路;其中,
每一个子像素电路均包含产生驱动电流的驱动晶体管以及用于拉高所述驱动晶体管栅极电压的电容;所述第一子像素电路中,还包括阈值补偿电路,所述阈值补偿电路与第一子像素电路中的电容相连,用于对该电容补偿第一子像素电路中的驱动晶体管的阈值电压;
所述补偿共享电路,第一端与所述第一子像素电路的电容相连,第二端与所述至少一个第二子像素电路的电容相连,用于在所接入的控制信号的控制下使所述第一端和所述第二端导通,以使所述阈值补偿模块在对所述第一子像素电路的电容进行阈值补偿的同时对所述至少一个第二子像素电路的电容进行阈值补偿。
2.如权利要求1所述的像素电路,其特征在于,所述补偿共享电路包括一个共享控制晶体管,所述共享控制晶体管的源极和漏极中的其中一个极端连接所述第一子像素电路中的电容的一端,另一个极端分别连接所述至少一个第二子像素电路中的电容的一端。
3.如权利要求2所述的像素电路,其特征在于,所述共享控制晶体管具体连接各个电容的第一端;
每一个子像素电路中还包含一个写控制晶体管,写控制晶体管连接在电容的第二端与该子像素电路的数据电压输入端之间。
4.如权利要求3所述的像素电路,其特征在于,还包括至少一个重置控制晶体管,且至少有一个重置控制晶体管连接多个电容,用于对多个电容进行重置。
5.如权利要求4所述的像素电路,其特征在于,各个子像素电路的驱动晶体管为P沟道晶体管;每一个子像素电路还包括发光控制晶体管,该发光控制晶体管连接在驱动晶体管的漏极与电致发光元件之间;所述阈值补偿模块包括一个补偿控制晶体管,所述补偿控制晶体管的源极或漏极中的一极与所述第一子像素电路中的驱动晶体管的漏极相连,另一极与所述第一子像素电路中的电容的第一端相连;
在所述第一子像素电路中,驱动晶体管的栅极与电容的第一端相连;在所述至少一个第二子像素电路中,驱动晶体管的栅极与电容的第二端相连;所述至少一个重置控制晶体管的漏极连接各个电容的第一端。
6.如权利要求5所述的像素电路,其特征在于,所述第一子像素电路中的写控制晶体管的栅极连接所述像素电路的第一控制信号输入端;所述至少一个第二子像素电路中的写控制晶体管以及重置控制晶体管的栅极均连接第二控制信号输入端;补偿控制晶体管以及共享控制晶体管的栅极均连接所述像素电路的第三控制信号输入端;各个发光控制晶体管的栅极均连接第四控制信号输入端;且栅极连接到同一输入端的各个晶体管的沟道类型相同。
7.如权利要求6所述的像素电路,其特征在于,所述第一子像素电路中,还包括一个跳变控制晶体管,所述跳变控制晶体管连接在驱动晶体管的源极与电容的第二端之间,栅极连接第三控制信号输入端;且所述第一控制信号输入端和所述第三控制信号输入端为同一输入端。
8.如权利要求3所述的像素电路,其特征在于,
各个子像素电路中,驱动晶体管为P沟道晶体管,栅极均与电容的第一端相连;每一个子像素电路还包括发光控制晶体管,该发光控制晶体管连接在驱动晶体管的漏极与电致发光元件之间;所述阈值补偿模块包括一个补偿控制晶体管,所述补偿控制晶体管的源极或漏极中的一极与所述第一子像素电路中的驱动晶体管的漏极相连,另一极与所述第一子像素电路中的电容的第一端相连。
9.如权利要求3所述的像素电路,其特征在于,各个子像素电路的驱动晶体管为N沟道晶体管,栅极均连接至电容的第一端;每一个子像素电路还包括发光控制晶体管,该发光控制晶体管连接在驱动晶体管的漏极与电致发光元件之间;所述阈值补偿模块包括一个补偿控制晶体管,所述补偿控制晶体管的源极或漏极中的一极与所述第一子像素电路中的驱动晶体管的源极相连,另一极接地;
所述像素电路还包括充电控制晶体管,所述充电控制晶体管的源极或漏极中的一极与其中一个子像素电路中的电容的第一端相连。
10.如权利要求9所述的像素电路,其特征在于,所述充电控制晶体的另一极连接所述像素电路的工作电压输入端。
11.一种显示装置,其特征在于,包括如权利要求1-10任一项所述的像素电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420681588.7U CN204117568U (zh) | 2014-11-11 | 2014-11-11 | 像素电路和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420681588.7U CN204117568U (zh) | 2014-11-11 | 2014-11-11 | 像素电路和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204117568U true CN204117568U (zh) | 2015-01-21 |
Family
ID=52334857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420681588.7U Active CN204117568U (zh) | 2014-11-11 | 2014-11-11 | 像素电路和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204117568U (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104318898A (zh) * | 2014-11-11 | 2015-01-28 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
WO2018095031A1 (zh) * | 2016-11-24 | 2018-05-31 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、以及显示面板 |
US10078979B2 (en) | 2016-02-04 | 2018-09-18 | Shanghai Tianma AM-OLED Co., Ltd. | Display panel with pixel circuit having a plurality of light-emitting elements and driving method thereof |
WO2018184514A1 (zh) * | 2017-04-07 | 2018-10-11 | 京东方科技集团股份有限公司 | 像素补偿电路、驱动方法、有机发光显示面板及显示装置 |
CN109616482A (zh) * | 2019-02-25 | 2019-04-12 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示面板及显示装置 |
US10600363B2 (en) | 2016-02-04 | 2020-03-24 | Shanghai Tianma AM-OLED Co., Ltd. | Method for driving an array substrate having a plurality of light emitting components |
-
2014
- 2014-11-11 CN CN201420681588.7U patent/CN204117568U/zh active Active
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104318898A (zh) * | 2014-11-11 | 2015-01-28 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
WO2016074418A1 (zh) * | 2014-11-11 | 2016-05-19 | 京东方科技集团股份有限公司 | 一种像素电路、驱动方法和显示装置 |
US9734763B2 (en) | 2014-11-11 | 2017-08-15 | Boe Technology Group Co., Ltd. | Pixel circuit, driving method and display apparatus |
CN104318898B (zh) * | 2014-11-11 | 2017-12-08 | 京东方科技集团股份有限公司 | 像素电路、驱动方法和显示装置 |
US10078979B2 (en) | 2016-02-04 | 2018-09-18 | Shanghai Tianma AM-OLED Co., Ltd. | Display panel with pixel circuit having a plurality of light-emitting elements and driving method thereof |
US10600363B2 (en) | 2016-02-04 | 2020-03-24 | Shanghai Tianma AM-OLED Co., Ltd. | Method for driving an array substrate having a plurality of light emitting components |
WO2018095031A1 (zh) * | 2016-11-24 | 2018-05-31 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、以及显示面板 |
US10269297B2 (en) | 2016-11-24 | 2019-04-23 | Boe Technology Group Co., Ltd. | Pixel circuit and driving method thereof, and display panel |
WO2018184514A1 (zh) * | 2017-04-07 | 2018-10-11 | 京东方科技集团股份有限公司 | 像素补偿电路、驱动方法、有机发光显示面板及显示装置 |
US10714010B2 (en) | 2017-04-07 | 2020-07-14 | Beijing Boe Optoelectronics Technology Co., Ltd. | Pixel compensation circuit, method for driving the same, organic light-emitting diode display panel, and display device |
CN109616482A (zh) * | 2019-02-25 | 2019-04-12 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示面板及显示装置 |
CN109616482B (zh) * | 2019-02-25 | 2021-03-02 | 京东方科技集团股份有限公司 | 阵列基板及其驱动方法、显示面板及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104318898B (zh) | 像素电路、驱动方法和显示装置 | |
CN104575398B (zh) | 像素电路及其驱动方法、显示装置 | |
CN107452339B (zh) | 像素电路、其驱动方法、有机发光显示面板及显示装置 | |
CN107808630B (zh) | 一种像素补偿电路、其驱动方法、显示面板及显示装置 | |
CN110176213B (zh) | 像素电路及其驱动方法、显示面板 | |
US10083658B2 (en) | Pixel circuits with a compensation module and drive methods thereof, and related devices | |
US11195463B2 (en) | Pixel driving circuit, pixel driving method, display panel and display device | |
CN107452338B (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 | |
CN104217677B (zh) | 触控显示电路及显示装置 | |
CN107464526B (zh) | 一种像素补偿电路、其驱动方法及显示装置 | |
CN204117568U (zh) | 像素电路和显示装置 | |
CN105161051A (zh) | 像素电路及其驱动方法、阵列基板、显示面板及显示装置 | |
US9412302B2 (en) | Pixel driving circuit, driving method, array substrate and display apparatus | |
US20180286313A1 (en) | Pixel circuit, driving method thereof, array substrate, display device | |
WO2017045357A1 (zh) | 像素电路及其驱动方法、显示基板及显示装置 | |
WO2016141681A1 (zh) | 像素电路及其驱动方法、显示装置 | |
CN109887464B (zh) | 像素电路及其驱动方法、显示面板和显示设备 | |
WO2015196730A1 (zh) | 像素电路及其驱动方法和显示装置 | |
CN114586091B (zh) | 像素驱动电路及显示面板 | |
CN105632403A (zh) | 一种像素电路、驱动方法、显示面板及显示装置 | |
CN107369412B (zh) | 一种像素电路及其驱动方法、显示装置 | |
CN106297663B (zh) | 一种像素电路、其驱动方法及相关装置 | |
CN108777132A (zh) | 像素电路及其驱动方法、显示面板及显示装置 | |
CN110164365B (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN108492780A (zh) | 像素电路及其驱动方法、阵列基板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |