KR102526355B1 - 유기 발광 표시 장치 - Google Patents

Abstract

본 발명은 유기 발광 표시 장치에 관한 것이다. 본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 유기 발광 다이오드, 구동 TFT, 제1/제2 스위치 TFT, 스토리지 커패시터를 포함하는 다수의 서브픽셀이 형성된 표시 패널, 서브픽셀에 연결된 데이터 라인에 데이터 전압을 출력하고 서브픽셀에 연결된 기준 라인에 기준 전압을 출력하는 데이터 구동부, 및 제1 스위치 TFT의 게이트 전극에 연결된 제1 게이트 라인과 제2 스위치 TFT의 게이트 전극에 연결된 제2 게이트 라인에 신호를 출력하는 게이트 구동부를 구비하고, 같은 색을 발광하는 이웃하는 두 서브픽셀은 서로 다른 데이터 라인을 통해 데이터 전압을 공급 받고 제1 게이트 라인과 제2 게이트 라인을 서로 공유할 수 있다. 또한, 서로 다른 색을 발광하는 이웃하는 두 서브픽셀은 같은 채널을 통해 상기 데이터 전압을 공급 받을 수 있다. 따라서, 픽셀의 구동 특성을 보상하면서 게이트 라인 개수를 줄이고 소스 드라이버 IC에 포함된 출력 채널의 개수를 줄여 베젤을 줄일 수 있게 된다.

Description

유기 발광 표시 장치 {Organic Light Emitting Display Device}

본 발명은 이웃하는 픽셀이 게이트 라인을 공유하는 구조에서 유기 발광 픽셀을 구동하는 구동 TFT의 전기적 특성을 보상할 수 있는 유기 발광 표시 장치에 관한 것이다.

액티브 매트릭스 타입의 유기 발광 표시 장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답 속도가 빠르고, 발광 효율, 휘도 및 시야각이 큰 장점이 있다.

유기 발광 표시 장치는 OLED와 구동 TFT(Thin Film Transistor)를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 비디오 데이터의 계조에 따라 픽셀에서 구현되는 영상의 휘도를 조절한다. 구동 TFT는 자신의 게이트 전극과 소스 전극 사이에 걸리는 전압에 따라 OLED에 흐르는 구동 전류를 제어한다. 구동 전류에 따라 OLED의 발광량이 결정되며, OLED의 발광량에 따라 영상의 휘도가 결정된다.

구동 TFT가 포화 영역에서 동작할 때 구동 TFT의 드레인-소스 사이에 흐르는 픽셀 전류는 문턱 전압, 전자 이동도와 같은 구동 TFT의 전기적 특성에 의존하여 바뀌게 되는데, 공정 특성, 시변 특성 등 다양한 원인에 의해 구동 TFT의 전기적 특성이 픽셀들 사이에 편차가 생기고, 이에 따라 TFT의 전기적 특성이 다른 픽셀들에 동일한 데이터 전압을 인가하더라도 픽셀마다 휘도 편차가 생기므로, 이러한 특성 편차를 보상하지 않으면 원하는 품질의 화상 구현이 어렵다.

이를 해결하기 위하여, 구동 TFT의 전기적 특성(문턱 전압, 이동도) 편차에 따른 휘도 편차를 화소 내부 및/또는 화소 외부에서 보상하는 기술이 제안되고 있다. 내부 보상 방식은 화소 구조가 복잡하고 개구율이 떨어지는 단점이 있다. 반면, 각 화소의 구동 TFT의 특성 파라미터를 센싱 하고 센싱 값에 따라 입력 데이터를 보정하는 외부 보상 방식은 센싱에 많은 시간이 소요되는 단점이 있다.

최근 구동 TFT의 문턱 전압 편차로 인한 휘도 불균일을 외부 보상 방식으로 보상하고, 구동 TFT의 이동도 편차로 인한 휘도 불균일을 내부 보상 방식으로 보상함으로써 화소 구조를 간소화함과 아울러 센싱 시간을 줄일 수 있는 하이브리드 보상 방식이 제안되고 있다.

한편, 스마트 폰과 같은 모바일 기기의 해상도가 올라가면서 패널 크기 대비 픽셀 개수가 많아져 픽셀 구조가 복잡하게 되고 베젤에 여유 공간이 줄어드는 문제가 발생한다. 이를 해결하기 위하여, k번째 라인과 (k+1)번째 라인의 게이트 라인을 공유하는 구조 및/또는 하나의 채널에서 가로 방향으로 이웃하는 2개의 서브픽셀에 데이터 전압을 제공하여 소스 드라이버 IC(Integrated Circuit)의 채널 개수를 줄이는 구조를 채택하는 경향이 있다.

하지만, 게이트 라인을 공유하거나 데이터 구동 회로의 채널을 공유하는 구조를 유기 발광 표시 장치에 적용할 때, 유기 발광 표시 장치에 내재된 휘도 불균일 문제를 해소하기 위한 하이브리드 보상 방식을 구현하지 못하는 문제가 발생한다.

본 발명은 이러한 상황을 감안한 것으로, 본 발명의 목적은 게이트 라인을 공유하거나 데이터 구동 회로의 채널을 공유하는 구조에서 휘도 불균일 문제를 해소하기 위한 유기 발광 표시 장치를 제공하는 데 있다.

본 발명의 다른 목적은, 게이트 라인을 공유하거나 데이터 구동 회로의 채널을 공유하는 구조에서 구동 TFT의 문턱 전압과 이동도를 보상하기 위한 유기 발광 표시 장치를 제공하는 데 있다.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 유기 발광 다이오드, 유기 발광 다이오드에 흐르는 구동 전류를 제어하는 구동 TFT, 구동 TFT의 게이트 전극에 데이터 전압을 인가하는 제1 스위치 TFT, 구동 TFT의 소스 전극에 기준 전압을 인가하는 제2 스위치 TFT, 게이트 전극과 소스 전극 사이에 접속된 스토리지 커패시터를 포함하는 다수의 서브픽셀이 형성된 표시 패널; 서브픽셀에 연결된 데이터 라인에 데이터 전압을 출력하고, 서브픽셀에 연결된 기준 라인에 기준 전압을 출력하는 데이터 구동부; 및 제1 스위치 TFT의 게이트 전극에 연결된 제1 게이트 라인과 제2 스위치 TFT의 게이트 전극에 연결된 제2 게이트 라인에 신호를 출력하는 게이트 구동부를 구비하고, 같은 색을 발광하는 이웃하는 두 서브픽셀은, 서로 다른 데이터 라인을 통해 데이터 전압을 공급 받고, 제1 게이트 라인과 제2 게이트 라인을 서로 공유하는 것을 특징으로 한다.

일 실시예에서, 서로 다른 색을 발광하는 이웃하는 두 서브픽셀은 같은 채널을 통해 데이터 전압을 공급 받을 수 있다.

일 실시예에서, 데이터 구동부는, 채널에서 출력되는 데이터 전압을 데이터 라인을 통해 서브픽셀에 인가할 때, 서로 다른 색을 발광하는 이웃하는 두 서브픽셀 중에서 하나를 선택하기 위한 제1 및 제2 디먹스 스위치 및 같은 색을 발광하는 이웃하는 두 서브픽셀 중 하나를 선택하기 위한 제3 및 제4 디먹스 스위치를 포함하는 디먹스 스위치부를 포함할 수 있다.

일 실시예에서, 제1 및 제2 디먹스 스위치를 제어하는 신호는 듀티 비가 50%이고 주기가 1 수평 기간이고 서로 반대 위상이고, 제3 및 제4 디먹스 스위치를 제어하는 신호는 듀티 비가 50%이고 주기가 제2 수평 기간이고 서로 반대 위상일 수 있다.

일 실시예에서, 구동 TFT의 이동도 변화 보상을 위해 구동 TFT의 소스 전위가 구동 TFT의 게이트 전극에 인가된 데이터 전압을 향해 상승하는 센싱 기간에 제1 게이트 라인에 인가되는 제1 스캔 신호는 온 레벨로 유지되고 제2 게이트 라인에 인가되는 제2 스캔 신호는 오프 레벨로 유지되며, 센싱 기간에 프로그래밍 된 구동 전류에 따라 유기 발광 다이오드를 발광시키는 발광 기간에 제1 및 제2 스캔 신호는 오프 레벨로 유지될 수 있다.

일 실시예에서, 제1 및 제2 스캔 신호는 제1 수평 기간 시작에 동기하여 온 레벨이 되고, 제1 스캔 신호는 제2 수평 기간이 마치기 전에 오프 레벨이 되고, 제2 스캔 신호는 제1 스캔 신호가 오프 레벨로 바뀌기 전에 오프 레벨이 될 수 있다.

일 실시예에서, 데이터 구동부는, 기준 라인에 기준 전압을 공급하기 위한 초기화 스위치, 외부 보상을 위해 게이트 전극에 소정의 전압이 인가되어 구동 TFT에 전류가 흐를 때 소스 전극의 전압을 센싱 전압으로 샘플링 하기 위한 스위치, 샘플링 된 센싱 전압을 디지털 값으로 변환하기 위한 아날로그-디지털 변환기 및 서브픽셀에 공급될 디지털 데이터를 데이터 전압으로 변환하기 위한 디지털-아날로그 변환기를 포함하여 구성될 수 있다.

일 실시예에서, 서브픽셀에 공급될 디지털 데이터는, 구동 TFT의 문턱 전압 변화를 보상하기 위하여, 변환된 디지털 센싱 값을 근거로 변조되어 데이터 구동부에 제공될 수 있다.

일 실시예에서, 구동 TFT의 문턱 전압 변화는 구동 전원이 인가된 직후부터 화상이 표시되는 화상 표시 구간 전까지의 비표시 구간 또는 화상 표시가 종료된 직후부터 구동 전원이 차단될 때까지 비표시 구간에 검출되고, 구동 TFT의 문턱 전압 변화 보상과 구동 TFT의 이동도 변화 보상은 화상 표시 구간에 이루어질 수 있다.

따라서, 데이터 전압을 제공하기 위한 게이트 라인뿐만 아니라 구동 TFT의 문턱 전압을 센싱 하거나 초기 전압을 제공하기 위한 다른 게이트 라인을 데이터 라인 진행 방향으로 이웃하는 서브픽셀과 공유할 수 있게 되어, 게이트 라인 개수를 줄일 수 있게 되고, 또한 게이트 라인을 구동하기 위해 GIP를 적용할 때 베젤을 줄일 수 있게 된다.

또한, 게이트 라인을 공유하거나 데이터 구동 회로의 채널을 공유하는 구조에서 하이브리드 보상 구동을 적용할 수 있게 되어, 휘도 불균일 문제를 해소할 수 있게 된다.

또한, 서로 다른 색을 발광하는 이웃하는 두 서브픽셀이 채널을 공유하여, 소스 드라이버 IC에 포함된 출력 채널의 개수를 줄이거나 데이터 구동 회로에 포함된 소스 드라이버 IC의 개수를 줄이고, 이에 따라 베젤을 줄일 수 있게 된다.

도 1은 하이브리드 보상 방식이 적용되는 서브픽셀의 등가 회로와 데이터 구동 회로를 도시한 것이고,
도 2는 구동 TFT의 문턱 전압 변화가 보상되는 원리를 설명하는 도면이고,
도 3은 구동 TFT의 이동도 변화가 보상되는 원리를 설명하는 도면이고,
도 4는 데이터 전압 공급을 제어하기 위한 제1 게이트 라인과 기준 전압 공급을 제어하기 위한 제2 게이트 라인을 공유하고 구동 TFT의 구동 특성을 보상하는 이웃 라인의 두 서브픽셀의 등가 회로를 도시한 것이고,
도 5는 서로 다른 색의 이웃하는 두 서브픽셀의 데이터 라인이 하나의 채널을 공유하는 구조를 도시한 것이고,
도 6은 도 4와 도 5의 회로를 구동하는 구동 신호의 타이밍을 도시한 것이고,
도 7은 본 발명의 실시예에 따른 유기 발광 표시 장치의 구동 회로를 블록으로 도시한 것이고,
도 8은 도 7의 표시 패널에 형성된 서브픽셀 어레이를 도시한 것이고,
도 9는 본 발명의 일 실시예에 따라 데이터 공급을 제어하기 위한 제1 게이트 라인과 기준 전압 공급을 제어하기 위한 제2 게이트 라인을 공유하고 별도의 데이터 라인을 통해 데이터 전압을 제공 받는 이웃 라인의 두 서브픽셀의 등가 회로를 도시한 것이고,
도 10은 본 발명의 일 실시예에 따라 서로 다른 색의 이웃하는 두 서브픽셀의 데이터 라인이 하나의 채널을 공유하고 이웃 라인의 두 서브픽셀에 별도의 데이터 라인을 통해 데이터 전압을 제공하기 위한 데이터 라인 구조 및 이를 구동하기 위한 회로를 도시한 것이고,
도 11은 본 발명의 일 실시예에 따라 도 9와 도 10의 회로를 구동하는 구동 신호의 타이밍을 도시한 것이고,
도 12는 도 9와 도 10의 회로를 구동하는 구동 신호와 이에 따라 구동 TFT의 게이트 전극과 소스 전극의 신호를 도시한 것이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 하이브리드 보상 방식이 적용되는 서브픽셀의 등가 회로와 데이터 구동 회로를 도시한 것이고, 도 2는 구동 TFT의 문턱 전압 변화가 보상되는 원리를 설명하는 도면이고, 도 3은 구동 TFT의 이동도 변화가 보상되는 원리를 설명하는 도면이다.

도 1을 참조하면, 하이브리드 보상을 위해 서브픽셀 또는 화소(P)는, OLED, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1) 및 제2 스위치 TFT(ST2)를 구비할 수 있다. 화소(P)를 구성하는 TFT들은 p 타입으로 구현되거나 또는 n 타입으로 구현될 수 있다. 또한, 화소(P)를 구성하는 TFT들의 반도체층은 아몰포스 실리콘, 폴리 실리콘 또는 산화물을 포함할 수 있다.

OLED는 제2 노드(N2)에 접속된 애노드 전극, 저전위 전원(EVSS)에 접속된 캐소드 전극 및 애노드 전극과 캐소드 전극 사이에 위치하는 유기 화합물층을 포함한다.

구동 TFT(DT)는 게이트-소스 간 전압(Vgs)에 따라 OLED에 흐르는 전류(Ioled)를 제어한다. 구동 TFT(DT)는 제1 노드(N1)에 접속된 게이트 전극, 고전위 전원(EVDD)에 접속된 드레인 전극 및 제2 노드(N2)에 접속된 소스 전극을 구비한다.

스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다.

제1 스위치 TFT(ST1)는 제1 게이트 신호(또는 제1 스캔 신호)(SCAN)에 따라 스위칭 되어, 데이터 라인에 충전된 화상 표시용 데이터 전압(MVdata, 구동 TFT의 문턱 전압 변화가 보상된 데이터 전압)을 제1 노드(N1)에 인가한다. 제1 스위치 TFT(ST1)는 제1 게이트 라인(또는 제1 스캔 라인)에 접속된 게이트 전극, 데이터 라인에 접속된 드레인 전극 및 제1 노드(N1)에 접속된 소스 전극을 구비한다.

제2 스위치 TFT(ST2)는 제2 게이트 신호(또는 제2 스캔 신호)(SEN)에 따라 스위칭 되어, 기준 라인에 충전된 기준 전압(Vref)을 제2 노드(N2)에 인가한다. 제2 스위치 TFT(ST2)의 게이트 전극은 제2 게이트 라인(또는 제2 스캔 라인)에 접속되고, 제2 스위치 TFT(ST2)의 드레인 전극은 제2 노드(N2)에 접속되며, 제2 스위치 TFT(ST2)의 소스 전극은 기준 라인에 접속된다.

데이터 구동 회로는 데이터 라인 및 기준 라인을 통해 화소(P)에 연결된다. 데이터 구동 회로는 디지털 보상 데이터(MDATA)를 화상 표시용 데이터 전압(MVdata)으로 변환하는 디지털-아날로그 컨버터(DAC), 외부 보상 방식을 위한 센싱 구동시 아날로그 센싱 전압을 디지털 센싱 값으로 변환하기 위한 아날로그-디지털 컨버터(ADC), 구동 TFT의 게이트 전극에 소정의 전압이 인가되어 구동 TFT에 전류가 흐를 때 구동 TFT의 소스 전극의 전압을 센싱 전압으로 샘플링 하기 위한 샘플링 스위치(SW2), 기준 라인에 기준 전압(Vref)을 공급하기 위한 초기화 스위치(SW1) 등을 포함할 수 있다.

한편, 구동 TFT의 이동도() 변화는, 내부 보상 방식에 따라 화상 표시 구간에서 보상될 수 있다. 반면, 구동 TFT의 문턱 전압(Vth) 변화는 화상 표시 구간의 전단에 배치된 제1 비표시 구간 및/또는 화상 표시 구간의 후단에 배치된 제2 비표시 구간에 외부 보상 방식에 따라 검출될 수 있다. 여기서, 제1 비표시 구간은 구동 전원이 인가된 직후부터 화상이 표시되기 전까지의 구간으로 정의되며, 제2 비표시 구간은 화상 표시가 종료된 직후부터 구동 전원이 차단될 때까지의 구간으로 정의될 수 있다.

도 2를 참조하여 구동 TFT(DT)의 문턱 전압(Vth) 변화가 센싱 및 보상되는 원리를 설명하면, 외부 보상 방식은 구동 TFT(DT)를 소스 팔로워(Source Follower) 방식으로 동작시킨 후, 구동 TFT(DT)의 소스 전압(Vs)을 센싱 전압으로 입력 받고, 이 센싱 전압을 ADC에서 변환한 디지털 센싱 값(SD)을 토대로 구동 TFT(DT)의 문턱 전압 변화를 보상하기 위해 입력 디지털 비디오 데이터를 변조한다. 이러한 외부 보상은 센싱에 소요되는 시간이 비교적 길기 때문에 비표시 구간들 중 적어도 어느 하나에서 행해질 수 있다.

도 1과 도 3을 참조하여 구동 TFT(DT)의 이동도() 변화가 내부 보상 방식에 따라 센싱 및 보상되는 원리를 설명하면 다음과 같다. 내부 보상은 초기화 기간(Ti), 센싱 기간(Ts) 및 발광 기간(Te)을 포함하여 이뤄진다.

초기화 기간(Ti)에, 제1 및 제2 스캔 신호(SCAN, SEN)는 모두 온 레벨(Lon)로 유지된다. 온 레벨(Lon)은 24V의 게이트 하이 전압(VGH)으로 선택될 수 있으나, 이에 한정되지 않는다. 제1 스위치 TFT(ST1)는 온 레벨(Lon)의 제1 스캔 신호(SCAN)에 따라 턴 온 되어, 구동 TFT(DT)의 게이트 전극에 데이터 전압(MVdata)을 인가하고, 제2 스위치 TFT(ST2)는 온 레벨(Lon)의 제2 스캔 신호(SEN)에 따라 턴 온 되어, 구동 TFT(DT)의 소스 전극에 초기화 전압(또는 기준 전압)(Vref)을 인가한다.

센싱 기간(Ts)에, 제1 스캔 신호(SCAN)는 온 레벨(Lon)로 유지되고, 제2 스캔 신호(SEN)는 오프 레벨(Loff)로 유지된다. 오프 레벨(Loff)은 -6V의 게이트 로우 전압(VGL)으로 선택될 수 있으나, 이에 한정되지 않는다. 제1 스위치 TFT(ST1)는 턴 온 상태를 유지하여, 구동 TFT(DT)의 게이트 전위(Vg)를 데이터 전압(MVdata)으로 유지시킨다. 제2 스위치 TFT(ST2)가 턴 오프 되며, 이때 구동 TFT(DT)에는 초기화 기간(Ti)에서 설정된 게이트-소스 간 전위차(Vgs)에 상당하는 전류가 흐른다. 따라서, 구동 TFT(DT)의 소스 전위(Vs)는 구동 TFT(DT)의 게이트 전극에 인가된 데이터 전압(MVdata)을 향해 상승하여 원하는 계조 레벨에 맞게 구동 TFT(DT)의 게이트-소스 간 전위차(Vgs)를 프로그래밍 한다. 이와 같이, 센싱 기간(Ts)은 제1 스캔 신호(SCAN)가 온 레벨로 유지됨과 동시에 제2 스캔 신호(SEN)가 오프 레벨로 유지되는 시간으로 정의된다.

발광 기간(Te)에, 제1 및 제2 스캔 신호(SCAN, SEN)는 모두 오프 레벨(Loff)로 유지된다. 구동 TFT(DT)의 게이트 전위(Vg) 및 소스 전위(Vs)는 센싱 기간(Ts)에 프로그래밍 된 전위차(Vgs)를 유지하면서 OLED의 문턱 전압 이상의 전압 레벨까지 상승한 후 유지된다. 이와 같이 프로그래밍된 구동 TFT(DT)의 게이트-소스 간 전위차(Vgs)에 상당하는 구동 전류가 OLED를 통해 흐르며, 그 결과 OLED가 발광하여 원하는 계조가 구현된다.

이처럼, 내부 보상 방식은 센싱 기간(Ts) 동안 구동 TFT(DT)의 게이트 전위(Vg)를 데이터 전압(MVdata)으로 고정시킨 상태에서 구동 TFT(DT)의 소스 전위(Vs)를 커패시터 커플링 짧은 시간 동안 소스팔로워 방식으로 상승시키는 원리를 통해 구동 TFT(DT)의 이동도 변화를 보상한다. 화소의 발광량(휘도)을 결정하는 구동 전류는 도 3에 표기된 수식에서와 같이 구동 TFT(DT)의 이동도()(수학식의 K 또는 K'에 포함됨), 및 센싱 기간(Ts)에서 프로그래밍 된 구동 TFT(DT)의 게이트-소스 간 전위차(Vgs)에 비례한다. 이동도(K)가 큰 화소에서는 센싱 기간(Ts) 동안 구동 TFT(DT)의 소스 전위(Vs)가 그보다 높은 게이트 전위(Vg)를 향해 빠르게 상승함으로써 구동 TFT(DT)의 게이트-소스 간 전위차(Vgs)가 작게 프로그래밍 되고, 반대로 이동도(K')가 작은 화소에서는 센싱 기간(Ts) 동안 구동 TFT(DT)의 소스 전위(Vs)가 그보다 높은 게이트 전위(Vg)를 향해 느리게 상승함으로써 구동 TFT(DT)의 게이트-소스 간 전위차(Vgs)가 크게 프로그래밍 된다. 그 결과 화소간 이동도() 차이에 따른 휘도 편차가 보상되는 것이다.

도 4는 데이터 전압 공급을 제어하기 위한 제1 게이트 라인과 기준 전압 공급을 제어하기 위한 제2 게이트 라인을 공유하고 구동 TFT의 구동 특성을 보상하는 이웃 라인의 두 서브픽셀의 등가 회로를 도시한 것이고, 도 5는 서로 다른 색의 이웃하는 두 서브픽셀의 데이터 라인이 하나의 채널을 공유하는 구조를 도시한 것이고, 도 6은 도 4와 도 5의 회로를 구동하는 구동 신호의 타이밍을 도시한 것이다.

도 4의 서브픽셀의 등가 회로는 도 1의 서브픽셀의 등가 회로와 동일하여, OLED, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1) 및 제2 스위치 TFT(ST2)로 구성될 수 있고, k번째 라인의 서브픽셀과 (k+1)번째 라인의 서브픽셀도 동일한 구성이다.

도 4의 두 라인의 서브픽셀은 데이터 전압 공급을 제어하기 위한 제1 게이트 라인과 기준 전압 공급을 제어하기 위한 제2 게이트 라인을 공유하여, k번째 라인의 서브픽셀의 제1 스위치 TFT(ST1)와 (k+1)번째 라인의 서브픽셀의 제1 스위치 TFT(ST1)의 게이트 전극이 서로 묶여 제1 게이트 라인(SCAN(k/k+1))에 연결되고, k번째 라인의 서브픽셀의 제2 스위치 TFT(ST2)와 (k+1)번째 라인의 서브픽셀의 제2 스위치 TFT(ST2)의 게이트 전극이 서로 묶여 제2 게이트 라인(SEN(k/k+1))에 연결된다.

k번째 라인의 서브픽셀의 제1 스위치 TFT(ST1)와 (k+1)번째 라인의 서브픽셀의 제1 스위치 TFT(ST1)의 드레인 전극이 서로 묶여 데이터 전압을 공급하는 데이터 라인(DATA)에 연결되고, k번째 라인의 서브픽셀의 제2 스위치 TFT(ST2)와 (k+1)번째 라인의 서브픽셀의 제2 스위치 TFT(ST2)의 소스 전극이 서로 묶여 기준 전압을 공급하는 기준 라인(REF)에 연결된다.

도 5에서는 수평 방향으로 이웃하는 서로 다른 색의 두 서브픽셀의 데이터 라인이 하나의 채널을 통해 데이터 전압을 공급받는데, 예를 들어 같은 수평 기간(1H)에 발광하고 이웃하는 두 서브픽셀 R과 G가 채널1(CH1)로부터 데이터 전압을 공급받고, 두 서브픽셀 G와 R은 채널2(CH2)로부터 데이터 전압을 공급 받을 수 있다. 이를 위해 각 채널의 출력 라인은 분기하여 서로 다른 서브픽셀에 연결되는 두 데이터 라인을 형성하고, 각 데이터 라인에는 디먹스 스위치(DS1, DS2)가 형성되고, 디먹스 스위치(DS1, DS2)는 디먹스 신호(DMUX1, DMUX2)에 의해 데이터 전압의 공급이 제어된다.

제1 디먹스 신호(DMUX1)는, 1 수평 기간(1H)을 주기로 듀티 비가 50%로 스윙 하는데, 각 수평 기간의 제1 구간(T1)에 제1 디먹스 스위치(DS1)를 연결하기 위해 제1 구간(T1)에 온 레벨이 되고 제2 구간(T2)에 오프 레벨이 된다. 제2 디먹스 신호(DMUX2)는, 역시 1 수평 기간(1H)을 주기로 듀티 비가 50%로 스윙 하는데, 각 수평 기간의 제2 구간(T2)에 제2 디먹스 스위치(DS2)를 연결하기 위해 제1 구간(T1)에 온 레벨이 되고 제2 구간(T2)에 오프 레벨이 된다.

채널1(CH1)은 각 수평 기간의 제1 구간(T1)에 R 데이터 전압을 출력하고 제2 구간(T2)에 G 데이터 전압을 출력하고, 제1 및 제2 디먹스 신호(DMUX1, DMUX2)에 따라 제1 구간(T1)에 R 데이터 전압이 R 서브픽셀에 공급되고 제2 구간(T2)에 G 데이터 전압이 G 서브픽셀에 공급된다.

2 수평 기간(2H)에 해당하는 두 라인의 서브픽셀은 제1 게이트 라인과 제2 게이트 라인을 공유하여 각각 2 수평 기간에 대응하는 스캔 신호(SCAN, SEN)로 구동되어, 두 라인의 서브픽셀에 데이터 전압을 인가한다.

도 6에서 첫 번째 수평 기간에 k번째 라인의 서브픽셀에 해당 라인에 대한 데이터 전압이 공급되고, 온 레벨의 스캔 신호(SCAN)에 의해 k번째 서브픽셀의 제1 스위치 TFT(ST1)가 연결되어 구동 TFT(DT)의 게이트 전극이 데이터 전압이 된다.

두 번째 수평 기간에는 (k+1)번째 라인의 서브픽셀에 해당 라인에 대한 데이터 전압이 공급되고, 온 레벨의 스캔 신호(SCAN)에 의해 (k+1)번째 서브픽셀의 제1 스위치 TFT(ST1)가 연결되어 구동 TFT(DT)의 게이트 전극이 데이터 전압이 된다. 하지만, 두 번째 수평 기간에도 채널1(CH1)의 데이터 라인은 k번째 라인의 서브픽셀에도 함께 연결되기 때문에, (k+1)번째 라인의 서브픽셀에 데이터 전압을 인가할 때 k번째 라인의 서브픽셀에 (k+1)번째 라인에 대한 데이터 전압이 인가되어 k번째 라인의 서브픽셀은 구동 TFT의 게이트 전극의 데이터를 잃어버리게 된다.

이와 같이, 서로 다른 색을 발광하는 이웃하는 두 서브픽셀이 하나의 채널을 공유하는 구조에서, 데이터 전압 인가를 위한 게이트 라인을 2 라인 단위로 공유하여 같은 색을 발광하는 이웃하는 두 서브픽셀 라인을 2 수평 기간 단위로 구동하면 (k+1)번째 라인의 서브픽셀에 데이터 전압을 인가할 때 k번째 라인의 서브픽셀의 구동 TFT의 게이트 전극이 (k+1)번째 라인에 대한 데이터와 섞이게 되는 문제가 발생한다. 따라서, 서로 다른 색을 발광하는 이웃하는 두 서브픽셀이 하나의 채널을 공유하는 구조에서, 데이터 전압 인가를 위해 게이트 라인을 2 라인 단위로 공유할 수 없게 되고, 게이트 라인 개수를 줄일 여지가 없게 된다.

특히, 내부 보상을 위해 필요한 기준 전압 인가를 제어하기 위해서는 제2 게이트 라인이 추가로 필요한데, 도 4 내지 도 6을 참조로 설명한 것과 마찬가지로 제2 게이트 라인도 2 라인 단위로 공유할 수 없게 되어 각 라인마다 제1 게이트 라인과 제2 게이트 라인이 필요하게 되고, 픽셀 구조가 복잡해지고 개구율이 낮아지고, 두 스캔 신호를 발생시키는 GIP 크기가 커져 베젤에 여유 공간이 줄고, 스마트 폰과 같은 모바일 기기에서 베젤을 줄이기 어렵게 된다.

본 발명은, 이러한 상황을 고려하여 개발된 것으로, 유기 발광 표시 장치를 채택하는 모바일 기기에서, 픽셀의 구동 특성을 하이브리드 방식으로 외부 보상과 내부 보상을 하면서도 소스 드라이버 IC의 채널 개수를 줄이고 게이트 라인을 두 라인 단위로 공유하도록 하여, 베젤을 줄일 수 있게 하는 구조를 제안한다.

도 7은 본 발명의 실시예에 따른 유기 발광 표시 장치의 구동 회로를 블록으로 도시한 것이고, 도 8은 도 7의 표시 패널에 형성된 서브픽셀 어레이를 도시한 것이다.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 표시 패널(10), 타이밍 컨트롤러(11), 데이터 구동부(12), 및 게이트 구동부(13) 및 터치 구동부(16)를 포함할 수 있다.

표시 패널(10)에는 다수의 데이터 라인(14A)과 기준 라인(14B) 및 다수의 게이트 라인(또는 스캔 라인)(15A, 15B)이 교차하고, 이 교차 영역마다 하이브리드 보상용 픽셀들(P)이 매트릭스 형태로 배치되어 픽셀 어레이를 구성한다. 데이터 라인(14A)은 다수의 제1 데이터 라인(14A_1)과 다수의 제2 데이터 라인(14A_2)을 포함할 수 있다. 게이트 라인(15)은 제1 스캔 신호(SCAN)가 공급되는 다수의 제1 게이트 라인(15A)과 제2 스캔 신호(SEN)가 공급되는 다수의 제2 게이트 라인(15B)을 포함할 수 있다.

픽셀(P)은, OLED, 구동 TFT, 스토리지 커패시터, 제1 스위치 TFT 및 제2 스위치 TFT를 구비할 수 있다. 픽셀(P)을 구성하는 TFT들은 P 타입으로 구현되거나 또는 N 타입으로 구현되거나 또는 P 타입과 N 타입이 혼용된 하이브리드 타입으로 구현될 수 있다. 또한, TFT의 반도체 층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.

각 픽셀(P)은, 데이터 라인들(14A_1, 14A_2) 중 어느 하나, 기준 라인들(14B) 중 어느 하나, 제1 게이트 라인들(15A) 중 어느 하나, 제2 게이트 라인들(15B) 중 어느 하나에 접속될 수 있다.

예를 들어, 첫 번째 픽셀 라인(L#1)에 배치된 각 픽셀(P)은 제1 데이터 라인들(14A_1) 중에서 하나에 연결되고, 두 번째 픽셀 라인(L#2)에 배치된 각 픽셀(P)은 제2 데이터 라인들(14A_2) 중에서 하나에 연결되듯이, 홀수 번째 픽셀 라인(L#(2i-1))에 배치된 각 픽셀(P)은 제1 데이터 라인들(14A_1) 중에서 하나에 연결되고, 짝수 번째 픽셀 라인(L#(2i))에 배치된 각 픽셀(P)은 제2 데이터 라인들(14A_2) 중에서 하나에 연결될 수 있다. 홀수와 짝수가 바뀌어 연결될 수도 있다.

하나의 픽셀 유닛에 포함된 다수의 픽셀들(P)이 하나의 기준 라인(14B)을 공유할 수 있다. 픽셀 유닛은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함한 3개의 서브픽셀로 구성될 수 있으나(도 8은 3개의 픽셀 유닛이 3개의 서브픽셀로 구성되는 경우를 예로 들기 때문에, 스캔 라인 방향으로 마지막에 위치한 서브픽셀들에 연결되는 데이터 라인이 14A3m_1이나 14A3m_2가 된다), 그에 한정되지 않고, 백색 서브픽셀을 더 포함하여 4개의 서브픽셀로 구성되거나, 경우에 따라서는 2개의 서브픽셀로 구성될 수도 있다. 또한, 도시되어 있지 않지만 하나의 픽셀 유닛에 포함된 서브픽셀들은 하나의 기준 라인을 공유하지 않고 다수의 기준 라인들에 독립적으로 연결될 수도 있다. 픽셀(P) 각각은 도시하지 않은 전원 생성부로부터 고전위 구동 전압과 저전위 구동 전압을 공급 받는다.

첫 번째 픽셀 라인(L#1)에 배치된 모든 픽셀(P)과 두 번째 픽셀 라인(L#2)에 배치된 모든 픽셀(P)은 제1 게이트 라인들(15A) 중 하나(15A_1/2) 및 제2 게이트 라인들(15B) 중 하나(15B_1/2)를 서로 공유할 수 있다. 즉, 이웃하는 홀수 번째 픽셀 라인(L#(2k-1))에 배치된 모든 픽셀(P)과 짝수 번째 픽셀 라인(L#(2k))에 배치된 모든 픽셀(P)은 제1 게이트 라인들(15A) 중 하나(15A_(2k-1)/2k) 및 제2 게이트 라인들(15B) 중 하나(15B_(2k-1)/2k)를 서로 공유할 수 있다.

본 발명의 유기 발광 표시 장치는 픽셀의 구동 특성을 보상하기 위하여 외부 보상 기술과 내부 보상 기술을 채용하는데, 외부 보상 기술은 구동 TFT의 전기적 특성(문턱 전압) 또는 그 특성의 변화를 센싱 하고 그 센싱 값에 따라 입력 영상의 디지털 데이터(DATA)를 보정하는 기술이고, 내부 보상 기술은 구동 TFT의 전자 이동도 또는 그 변화를 보상하는 기술이다.

타이밍 컨트롤러(11)는 픽셀의 구동 특성을 센싱하고 그에 따른 보상 값을 업데이트하기 위한 센싱 구동(또는 외부 보상 구동)과 보상 값이 반영된 입력 영상을 표시하기 위한 디스플레이 구동을 정해진 제어 시퀀스에 따라 시간적으로 분리할 수 있다. 타이밍 컨트롤러(11)의 제어 동작에 의해, 외부 보상 구동은 디스플레이 구동 중의 수직 블랭크 기간(또는 버티컬 블랭크 시간)에 수행되거나 또는 디스플레이 구동이 시작되기 전의 파워 온 시퀀스 기간(구동 전원이 인가된 후 화상이 표시되는 화상 표시 구간 전까지 비표시 구간)에 수행되거나, 또는 디스플레이 구동이 끝난 후의 파워 오프 시퀀스 기간(화상 표시가 종료된 직후부터 구동 전원이 차단될 때까지 비표시 구간)에 수행될 수 있다.

수직 블랭크 기간은 입력 영상 데이터(DATA)가 기입되지 않는 기간으로서, 1 프레임 분의 입력 영상 데이터(DATA)가 기입되는 수직 액티브 기간들 사이마다 배치된다. 파워 온 시퀀스 기간은 구동 전원이 온 된 후부터 입력 영상이 표시될 때까지의 과도 기간을 의미한다. 파워 오프 시퀀스 기간은 입력 영상의 표시가 끝난 후부터 구동 전원이 오프 될 때까지의 과도 기간을 의미한다.

구동 TFT 특성 센싱 및 보상을 위한 외부 보상 구동은 시스템 전원이 인가되고 있는 도중에 표시 장치의 화면만 꺼진 상태, 예컨대, 대기 모드, 슬립 모드, 저전력 모드 등에서 수행될 수도 있다. 타이밍 컨트롤러(11)는 미리 정해진 감지 프로세스에 따라 대기 모드, 슬립 모드, 저전력 모드 등을 감지하고, 외부 보상 구동을 위한 제반 동작을 제어할 수 있다.

픽셀(P)은 내부 보상 회로를 더 포함할 수 있다. 내부 보상 회로는 하나 이상의 스위치 TFT들과 하나 이상의 커패시터를 포함하여 구동 TFT의 게이트를 초기화한 후에 구동 TFT의 문턱 전압과 이동도를 센싱 하여 데이터 전압을 보상한다.

타이밍 컨트롤러(11)는 호스트 시스템으로부터 입력되는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 도트 클럭 신호(DCLK) 및 데이터 인에이블 신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동부(12)의 동작 타이밍을 제어하기 위한 데이터 제어 신호(DDC) 및 게이트 구동부(13)의 동작 타이밍을 제어하기 위한 게이트 제어 신호(GDC)를 생성한다. 타이밍 컨트롤러(11)는, 화상 표시가 수행되는 기간과 외부 보상 동작이 수행되는 기간을 시간적으로 분리하고, 화상 표시를 위한 제어 신호들(DDC, GDC)과 외부 보상을 위한 제어 신호들(DDC, GDC)을 서로 다르게 생성할 수 있다. 내부 보상 동작은, 화상을 표시하는 기간에 수행되고, 제1 스캔 신호(SCAN)와 제2 스캔 신호(SEN)가 같이 온이 된 후 오프 시점을 달리 하여(제2 스캔 신호(SEN)를 먼저 오프시킴) 수행될 수 있다.

게이트 제어 신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 스캔 신호를 생성하는 게이트 스테이지에 인가되어 첫 번째 스캔 신호가 발생하도록 그 게이트 스테이지를 제어한다. 게이트 시프트 클럭(GSC)은 게이트 스테이지들에 공통으로 입력되는 클럭 신호로서 게이트 스타트 펄스(GSP)를 시프트 시키기 위한 클럭 신호이다. 게이트 출력 인에이블 신호(GOE)는 게이트 스테이지들의 출력을 제어하는 마스킹 신호이다.

데이터 제어 신호(DDC)는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블 신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동부(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(12)의 출력 타이밍을 제어한다.

데이터 제어 신호(DDC)는, 외부 보상 동작을 위해, 기준 라인(14B)에 기준 전압(Vref)을 공급하기 위한 초기화 스위치(SW1)와 외부 보상 동작에 따른 전압 센싱 값을 샘플링 하기 위한 샘플링 스위치(SW2)의 동작 타이밍을 제어한다.

타이밍 컨트롤러(11)는 외부 보상 동작에 따른 디지털 센싱 값(SD)을 데이터 구동부(12)의 ADC로부터 입력 받는다. 타이밍 컨트롤러(11)는 디지털 센싱 값(SD)을 기초로 입력 디지털 비디오 데이터(RGB)를 보상하여 픽셀들 사이 구동 TFT의 전기적 특성 편차를 보상하거나 또는 픽셀들 사이 OLED의 열화 편차를 보상할 수 있다. 타이밍 컨트롤러(11)는 화상 표시를 위한 동작 기간에 보상된 디지털 비디오 데이터(MDATA)를 데이터 구동부(12)에 전송한다.

데이터 구동부(12)는 적어도 하나 이상의 소스 드라이버 IC(Integrated Circuit)(SDIC)와 디먹스 스위치부(121)를 포함할 수 있다.

소스 드라이버 IC(SDIC)에는 데이터 라인들(14A)에 연결된 다수의 디지털-아날로그 컨버터들(이하, DAC라 함) 및 기준 라인들(14B)에 연결된 다수의 센싱 유닛들과 다수의 ADC들이 포함된다. 각 센싱 유닛은 기준 라인(14B)을 통해 1 픽셀 라인(예를 들어 Li)에 배치된 각 픽셀(P)에 개별 접속되거나 또는 기준 라인(14B)을 통해 1 픽셀 라인(예를 들어 Li)에 배치된 다수의 픽셀들(P)에 공통 접속될 수 있다. 도 8에는 4개의 픽셀들(P)로 이루어진 하나의 단위 픽셀이 하나의 기준 라인(14B)을 공유하는 것으로 도시되어 있지만, 본 발명의 기술적 사상은 이에 한정되지 않는다. 본 발명의 기술적 사상은 2개 이상의 픽셀들(P)이 하나의 기준 라인(14B)을 통해 하나의 센싱 유닛에 연결되는 다양한 변형예들에 모두 적용될 수 있다.

소스 드라이버 IC의 DAC는 디스플레이 구동 때 타이밍 컨트롤러(11)로부터 인가되는 데이터 제어 신호(DDC)에 따라 입력 영상 데이터(DATA)를 디스플레이용 데이터 전압으로 변환하여 데이터 라인들(14A)에 공급한다. 디스플레이용 데이터 전압은 입력 영상의 계조에 따라 달라지는 전압이다.

소스 드라이버 IC의 DAC는 외부 보상을 위한 센싱 구동 때 타이밍 컨트롤러(11)로부터 인가되는 데이터 제어 신호(DDC)에 따라 센싱용 데이터 전압을 생성하여 데이터 라인들(14A)에 공급한다. 센싱용 데이터 전압은 센싱 구동 때 픽셀(P)에 구비된 구동 TFT를 턴 온 시킬 수 있는 전압이다. 센싱용 데이터 전압은 모든 픽셀들(P)에 대해 동일한 값으로 생성될 수 있다. 또한, 컬러마다 픽셀 특성이 다름을 감안하여, 센싱용 데이터 전압은 컬러마다 다른 값으로 생성될 수 있다. 예를 들어, 센싱용 데이터 전압은 제1 컬러를 표시하는 제1 픽셀들(P)에 대해 제1 값으로 생성되고, 제2 컬러를 표시하는 제2 픽셀들(P)에 대해 제2 값으로 생성되며, 제3 컬러를 표시하는 제3 픽셀들(P)에 대해 제3 값으로 생성될 수 있다.

센싱 유닛은 데이터 제어 신호(DDC)를 기반으로 기준 라인(14B)에 기준 전압(Vref)을 공급하거나 또는 기준 라인(14B)을 통해 입력되는 센싱 값(OLED나 구동 TFT에 대한 전기적 특성 값)을 샘플링 하고 홀딩 하여 ADC에 공급할 수 있다. 센싱 유닛은 전류 센싱형 또는 전압 센싱형으로 구현될 수 있다.

디먹스 스위치부(121)는, 소스 드라이버 IC의 각 채널에 대해서, 해당 채널에서 출력되는 신호(데이터 전압)를, 서로 다른 색을 발광하는 이웃하는(게이트 라인이 진행하는 방향(수평 방향)으로 이웃하는) 두 서브픽셀에 각각 연결되는 두 데이터 라인에 분배하기 위한 제1 및 제2 스위치, 및 같은 색을 발광하는 이웃하는(데이터 라인 또는 기준 라인이 진행하는 방향(수직 방향)으로 이웃하는) 두 서브픽셀에 각각 연결되는 두 데이터 라인에 분배하기 위한 제3 및 제4 스위치를 포함할 수 있다.

제1 및 제2 스위치는 1 수평 기간을 주기로 서로 다른 위상으로 제어되고, 제3 및 제4 스위치는 2 수평 기간을 주기로 서로 다른 위상으로 제어되어, 하나의 채널을 통해 수평 방향과 수직 방향으로 이웃하는 서브픽셀에 데이터 전압을 제공할 수 있다.

게이트 구동부(13)는, 디스플레이 구동 때, 게이트 제어 신호(GDC)를 기반으로 데이터 전압에 동기되는 제1 스캔 신호(SCAN)를 생성하여 픽셀 라인들(Li, Li+1, Li+2, Li+3, ...)에 연결된 제1 게이트 라인들(15A)에 순차 공급하여 데이터 전압이 기입되는 픽셀 라인을 선택한다. 픽셀 라인들(Li, Li+1, Li+2, Li+3, ...)은 수평으로 이웃한 픽셀들(P)의 집합을 의미한다. 게이트 펄스는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙 한다. 게이트 하이 전압(VGH)은 TFT의 문턱 전압보다 높은 전압으로 설정되어 TFT를 턴온(turn-on) 시키고, 게이트 로우 전압(VGL)은 TFT의 문턱 전압보다 낮은 전압이다.

게이트 구동부(13)는, 디스플레이 구동 때 내부 보상을 위하여, 게이트 제어 신호(GDC)를 기반으로 제2 스캔 신호(SEN)를 생성하여 픽셀 라인들(Li, Li+1, Li+2, Li+3, ...)에 연결된 제2 게이트 라인들(15B)에 순차 공급하여 기준 전압이 기입되는 픽셀 라인을 선택한다.

제1 게이트 라인(15A)과 제2 게이트 라인들(15B)은 이웃하는 두 픽셀 라인의 픽셀들이 서로 공유하기 때문에, 제1 스캔 신호(SCAN)와 제2 스캔 신호(SEN)는 2 수평 기간(H)에 대응되는 펄스 폭을 갖게 된다.

게이트 구동부(13)는, 외부 보상을 위한 센싱 구동 때, 게이트 제어 신호(GDC)를 기반으로 센싱용 스캔 신호를 생성하여 픽셀 라인들(Li, Li+1, Li+2, Li+3, ...)에 연결된 제1 게이트 라인들(15A)에 순차 공급한다. 센싱용 스캔 신호는 디스플레이용 스캔 신호에 비해 온 펄스 구간이 넓을 수 있다. 센싱용 스캔 신호의 온 펄스 구간은 1 라인 센싱 온 타임 내에 한 개 또는 다수 개 포함될 수 있다. 여기서, 1 라인 센싱 온 타임이란 1 픽셀 라인(예를 들어, Li)의 픽셀들(P)을 동시에 센싱 하는 데 할애되는 스캔 시간을 의미한다.

도 9는 본 발명의 일 실시예에 따라 데이터 공급을 제어하기 위한 제1 게이트 라인과 기준 전압 공급을 제어하기 위한 제2 게이트 라인을 공유하고 별도의 데이터 라인을 통해 데이터 전압을 제공 받는 이웃 라인의 두 서브픽셀의 등가 회로를 도시한 것이고, 도 10은 본 발명의 일 실시예에 따라 서로 다른 색의 이웃하는 두 서브픽셀의 데이터 라인이 하나의 채널을 공유하고 이웃 라인의 두 서브픽셀에 별도의 데이터 라인을 통해 데이터 전압을 제공하기 위한 데이터 라인 구조 및 이를 구동하기 위한 회로를 도시한 것이고, 도 11은 본 발명의 일 실시예에 따라 도 9와 도 10의 회로를 구동하는 구동 신호의 타이밍을 도시한 것이다.

도 9에서, 각 서브픽셀은 OLED, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1) 및 제2 스위치 TFT(ST2)를 구비한다. k번째 라인의 서브픽셀과 (k+1)번째 라인의 서브픽셀은, 데이터 라인이 진행하는 방향(수직 방향)으로 서로 이웃하고 같은 색을 발광하고, 같은 채널을 공유하되 다른 데이터 라인(14A_1, 14A_2)을 통해 서로 다른 수평 기간에 데이터 전압을 공급 받고, 같은 기준 라인(14B)을 통해 기준 전압을 공급 받고 구동 TFT(DT)의 소스 전극(N2)의 센싱 전압을 데이터 구동부(12)에 공급하고, 같은 제1 게이트 라인(15A_k/k+1)과 제2 게이트 라인(15B_k/k+1)을 공유한다.

도 9에서 같은 색의 데이터 전압이 제공되는 데이터 라인(14A)은 2개의 데이터 라인(14A_1, 14A_2)으로 분기하여 k번째 라인의 서브픽셀과 (k+1)번째 라인의 서브픽셀에 연결되고, 제3 및 제4 디먹스 스위치(DS3, DS4)를 통해 분기된 두 데이터 라인과 두 서브픽셀의 연결이 각각 제어된다.

제3 및 제4 디먹스 스위치(DS3, DS4)는, 제3 및 제4 제어 신호(DMUX2_1, DMUX2_2)에 의해 제어되어, 2 수평 기간을 주기로 동작하고, 1 수평 기간 동안 온 레벨을 유지하고 1 수평 기간 동안 오프 레벨을 유지하고, 서로 반대 위상으로 동작한다.

도 10에서 각 채널(CH1, CH2, )은 서로 다른 색을 발광하는 이웃하는 2개의 서브픽셀에 데이터 전압을 공급하고 분기된 다른 데이터 라인을 통해 같은 색을 발광하는 이웃하는 2개의 서브픽셀에 데이터 전압을 공급한다.

채널1(CH1)의 출력은 2개의 데이터 라인(14A1, 14A2)으로 분기하여 레드 서브픽셀(R)과 그린 서브픽셀(G)에 데이터 전압을 공급하는데, 각 데이터 라인(14A1, 14A2)은 각각 제1 및 제2 디먹스 스위치(DS1, DS2)를 통해 제1 및 제2 제어 신호(DMUX1_1, DMUX1_2)에 의해 데이터 전압의 공급이 제어된다. 레드 서브픽셀(R)을 위한 데이터 라인(14A1)은 다시 2개의 데이터 라인(14A1_1, 14A1_2)으로 분기하여 이웃하는 라인의 두 서브픽셀(R(k), R(k+1))에 각각 연결되고, 분기된 데이터 라인(14A1_1, 14A1_2)은 각각 제3및 제4 디먹스 스위치(DS3, DS4)를 통해 제3 및 제4 제어 신호(DMUX2_1, DMUX2_2)에 의해 데이터 전압의 공급이 제어된다. 마찬가지로, 그린 서브픽셀(G)을 위한 데이터 라인(14A2)은 다시 2개의 데이터 라인(14A2_1, 14A2_2)으로 분기하여 이웃하는 라인의 두 서브픽셀(G(k), G(k+1))에 각각 연결되고, 분기된 데이터 라인(14A2_1, 14A2_2)은 각각 제3 및 제4 디먹스 스위치(DS3, DS4)를 통해 제3 및 제4 제어 신호(DMUX2_1, DMUX2_2)에 의해 데이터 전압의 공급이 제어된다.

도 10과 같이 하나의 채널에 대해, 제1/제2 디먹스 스위치(DS1, DS2)와 2개씩의 제3/제4 디먹스 스위치(DS3, DS4)를 포함하여 6개의 디먹스 스위치를 이용하여 두 색의 서브픽셀을 구분하여 데이터 전압을 공급하고 두 라인의 서브픽셀을 구분하여 데이터 전압을 공급할 수 있다. 각 채널의 제1/제2 디먹스 스위치(DS1, DS2)와 2개씩의 제3/제4 디먹스 스위치(DS3, DS4)가 디먹스 스위치부(121)를 구성하여 데이터 구동부(12) 내에 배치될 수 있다.

도 10에서, 같은 라인의 4개의 서브픽셀(R(k), G(k), B(k), R(k))은 같은 기준 라인(14B)에 연결되어 기준 전압(Vref)을 제공받는데, 이는 단지 예를 위한 것으로, 같은 라인의 2개 또는 3개의 서브픽셀이 같은 기준 라인(14B)에 연결될 수도 있다.

도 11을 참조하여 2 수평 기간(2H) 동안 이웃하는 두 라인(k/k+1의 서브 픽셀의 동작을 설명한다.

채널1(CH1)은 각 수평 기간(1H)에 레드와 그린 서브 픽셀에 대한 데이터 전압(R, G)을 순차적으로 출력하는데, 제1 기간(T1)에 R 데이터 전압을 출력하고 제2 기간(T2)에 G 데이터 전압을 출력한다. 채널2(CH2)는 각 수평 기간(1H)에 블루와 레드 서브 픽셀에 대한 데이터 전압(B, R)을 출력하는데, 제1 기간(T1)에 B 데이터 전압을 출력하고 제2 기간(T2)에 R 데이터 전압을 출력한다.

채널1(CH1)은 첫 번째 수평 기간에 k번째 서브 픽셀에 대한 데이터 전압(R(k), G(k))을 출력하고 두 번째 수평 기간에 (k+1)번째 서브 픽셀에 대한 데이터 전압(R(k+1), G(k+1))을 출력한다.

제1 제어 신호(DMUX1_1)는 각 수평 기간(1H)의 제1 기간(T1)에 온 레벨이고 제2 기간(T2)에 오프 레벨이 되고, 제2 제어 신호(DMUX1_2)는 각 수평 기간(1H)의 제1 기간(T1)에 오프 레벨이고 제2 기간(T2)에 온 레벨이 되어, 각 채널이 서로 다른 색을 발광하는 이웃하는 두 서브픽셀 중에서 데이터 전압을 인가할 서브픽셀을 선택할 수 있도록 한다.

제3 제어 신호(DMUX2_1)는 2 수평 기간(2H) 중에서 첫 번째 수평 기간에 온 레벨을 유지하고 두 번째 수평 기간에 오프 레벨을 유지하고, 제4 제어 신호(DMUX2_2)는 두 수평 기간(2H) 중에서 첫 번째 수평 기간에 오프 레벨을 유지하고 두 번째 수평 기간에 온 레벨을 유지하여, 첫 번째 수평 기간에 k번째 라인의 서브픽셀에 데이터 전압을 공급하고 두 번째 수평 기간에 (k+1)번째 라인의 서브픽셀에 데이터 전압을 공급한다.

제1 게이트 라인(15A)은 k번째 라인의 서브픽셀과 (k+1)번째 라인의 서브픽셀에 공통으로 연결되고, 역시 제2 게이트 라인(15B)도 k번째 라인의 서브픽셀과 (k+1)번째 라인의 서브픽셀에 공통으로 연결되어, 2 수평 기간(2H)에 대응되는 펄스 폭을 갖는 제1 및 제2 스캔 신호(SCAN(k/k+1), SEN(k/k+1))가 공급된다.

제1 스캔 신호(SCAN(k/k+1))는 첫 번째 수평 기간의 시작에 동기하여 온 레벨이 되어 첫 번째 수평 기간 동안 온 레벨을 유지하여, k번째 라인의 픽셀에 데이터 전압(채널1에 대해서는 R(k), G(k))이 인가되고, 두 번째 수평 기간이 마치기 바로 전까지 온 레벨을 유지하여 (k+1)번째 라인의 픽셀에 데이터 전압(채널1에 대해서는 R(k+1), G(k+1))이 인가된 후 오프 레벨로 바뀐다.

제2 스캔 신호(SEN(k/k+1))는 첫 번째 수평 기간의 시작에 동기하여 온 레벨이 되어 첫 번째 수평 기간 동안 온 레벨을 유지하여, k번째 라인의 픽셀에 기준 전압이 인가되고, 두 번째 수평 기간이 마치기 전까지 온 레벨을 유지하여 (k+1)번째 라인의 픽셀에 기준 전압이 인가된 후 제1 스캔 신호(SCAN(k/k+1))가 오프 레벨로 바뀌기 전에 먼저 오프 레벨로 바뀐다.

제1 스캔 신호(SCAN(k/k+1))와 제2 스캔 신호(SEN(k/k+1))가 모두 온 레벨을 유지하는 기간이 도 3에서 초기화 기간(Ti)에 해당하여, 구동 TFT(DT)의 게이트 전극(N1)에 데이터 전압(MVdata)이 인가되고, 구동 TFT(DT)의 소스 전극(N2)에 기준 전압(Vref)이 인가된다.

제1 스캔 신호(SCAN(k/k+1))가 온 레벨이고 제2 스캔 신호(SEN(k/k+1))가 오프 레벨인 기간이 도 3에서 센싱 기간(Ts)에 해당하여, 구동 TFT(DT)에는 초기화 기간(Ti)에 설정된 게이트-소스 간 전위차(Vgs)에 상당하는 전류가 흐르고, 구동 TFT(DT)의 소스 전위(Vs)는 구동 TFT(DT)의 게이트 전극에 인가된 데이터 전압(MVdata)을 향해 상승하여 원하는 계조 레벨에 맞게 구동 TFT(DT)의 게이트-소스 간 전위차(Vgs)가 프로그래밍 되어, k번째 서브픽셀과 (k+1)번째 서브픽셀에 포함된 구동 TFT(DT)의 이동도가 보상된다.

이후, 제1 스캔 신호(SCAN(k/k+1))와 제2 스캔 신호(SEN(k/k+1))가 모두 오프 레벨이 되는 기간이 도 3에서 발광 기간(Te)에 해당하여, 구동 TFT(DT)의 게이트 전위(Vg) 및 소스 전위(Vs)는 센싱 기간(Ts)에 프로그래밍 된 전위차(Vgs)를 유지하면서 OLED의 문턱 전압 이상의 전압 레벨까지 상승한 후 유지되어, 프로그래밍된 구동 TFT(DT)의 게이트-소스 간 전위차(Vgs)에 상당하는 구동 전류가 OLED를 통해 흐르며, 그 결과 OLED가 발광하여 원하는 계조가 구현된다

도 12는 도 9와 도 10의 회로를 구동하는 구동 신호와 이에 따라 구동 TFT의 게이트 전극과 소스 전극의 신호를 도시한 것이다.

k번째 라인의 레드 서브픽셀(도 12(a))(R(k))은, 첫 번째 수평 기간의 제1 기간(T1) 초기에 모두 온 레벨인 제1 스캔 신호(SCAN(k/k+1))와 제2 스캔 신호(SEN(k/k+1))에 의해 데이터 전압과 기준 전압이 인가되어 초기화되고, 두 번째 수평 기간의 제2 기간(T2) 후반에 제2 스캔 신호(SEN(k/k+1))가 오프 레벨이 될 때까지 초기화 기간을 유지하고, 두 번째 수평 기간의 제2 기간(T2) 후반에 제1 스캔 신호(SCAN(k/k+1))이 온 레벨이고 제2 스캔 신호(SEN(k/k+1))가 오프 레벨일 때 구동 TFT(DT)의 이동도가 보상되고, 이후 두 번째 수평 기간의 제2 기간(T2) 말미에 제1 스캔 신호(SCAN(k/k+1))와 제2 스캔 신호(SEN(k/k+1))가 모두 오프 레벨이 될 때 구동 TFT(DT)의 문턱 전압이 보상되는 구동 전류로 OLED가 발광한다.

k번째 라인의 그린 서브픽셀(도 12(b))(G(k))은, 첫 번째 수평 기간의 제2 기간(T2) 초기에 모두 온 레벨인 제1 스캔 신호(SCAN(k/k+1))와 제2 스캔 신호(SEN(k/k+1))에 의해 데이터 전압과 기준 전압이 인가되어 초기화되고, 이후 센싱 기간과 발광 기간은 k번째 라인의 레드 서브픽셀에 대한 동작과 같다.

(k+1)번째 라인의 레드 서브픽셀(도 12(c))(R(k+1))은, 두 번째 수평 기간의 제1 기간(T1) 초기에 모두 온 레벨인 제1 스캔 신호(SCAN(k/k+1))와 제2 스캔 신호(SEN(k/k+1))에 의해 데이터 전압과 기준 전압이 인가되어 초기화되고, 이후 센싱 기간과 발광 기간은 k번째 라인의 레드 서브픽셀에 대한 동작과 같다.

(k+1)번째 라인의 그린 서브픽셀(도 12(d))(G(k+1))은, 두 번째 수평 기간의 제2 기간(T1) 초기에 모두 온 레벨인 제1 스캔 신호(SCAN(k/k+1))와 제2 스캔 신호(SEN(k/k+1))에 의해 데이터 전압과 기준 전압이 인가되어 초기화되고, 이후 센싱 기간과 발광 기간은 k번째 라인의 레드 서브픽셀에 대한 동작과 같다.

이와 같이, 데이터 전압의 공급을 제어하기 위한 제1 게이트 라인과 기준 전압의 공급을 제어하기 위한 제2 게이트 라인을 이웃하는 두 라인의 서브픽셀이 공유하면서도 외부 보상과 내부 보상을 하는 하이브리드 보상을 구현할 수 있도록 하여, 게이트 라인의 개수를 줄이고 베젤을 줄일 수 있게 된다.

또한, 서로 다른 색을 발광하는 이웃하는 두 서브픽셀이 하나의 채널을 공유하여, 소스 드라이버 IC에 포함된 출력 채널의 개수를 줄여 베젤을 줄일 수 있게 된다.

한편, 각 채널이, 서로 다른 색을 발광하는 이웃하는 두 서브픽셀에 데이터 전압을 인가하는 대신, 하나의 서브픽셀에만 데이터 전압을 인가하는 경우에도 본 발명이 적용될 수 있는데, 이 경우 도 8에서 제1 및 제2 디먹스 스위치(DS1, DS2)가 생략될 수 있다. 하지만, 이 경우에도, 같은 색을 발광하는 이웃하는 두 라인의 서브픽셀이 서로 다른 데이터 라인을 통해 데이터 전압을 공급 받고 같은 제1 및 제2 게이트 라인을 공유하면서 하이브리드 보상을 구현함으로써, 게이트 라인 개수를 2/3로 줄이고 게이트 구동부를 GIP 회로로 구현할 때 베젤을 줄이는 효과를 얻을 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10: 표시 패널 11: 타이밍 컨트롤러
12: 데이터 구동부 13: 게이트 구동부
14A: 데이터 라인 14B: 기준 라인
15A: 제1 게이트 라인 15B: 제2 게이트 라인
121: 디먹스 스위치부

Claims (9)

1. 유기 발광 다이오드, 상기 유기 발광 다이오드에 흐르는 구동 전류를 제어하는 구동 TFT, 상기 구동 TFT의 게이트 전극에 데이터 전압을 인가하는 제1 스위치 TFT, 상기 구동 TFT의 소스 전극에 기준 전압을 인가하는 제2 스위치 TFT, 상기 게이트 전극과 상기 소스 전극 사이에 접속된 스토리지 커패시터를 포함하는 다수의 서브픽셀이 형성된 표시 패널;
   상기 서브픽셀에 연결된 데이터 라인에 상기 데이터 전압을 출력하고, 상기 서브픽셀에 연결된 기준 라인에 상기 기준 전압을 출력하는 데이터 구동부; 및
   상기 제1 스위치 TFT의 게이트 전극에 연결된 제1 게이트 라인과 상기 제2 스위치 TFT의 게이트 전극에 연결된 제2 게이트 라인에 신호를 출력하는 게이트 구동부를 구비하고,
   같은 색을 발광하는 이웃하는 두 서브픽셀은, 서로 다른 데이터 라인을 통해 상기 데이터 전압을 공급 받고, 상기 제1 게이트 라인과 상기 제2 게이트 라인을 서로 공유하되, 서로 다른 색을 발광하는 이웃하는 두 서브픽셀은 같은 채널을 통해 상기 데이터 전압을 공급 받고,
   상기 데이터 구동부는, 상기 채널에서 출력되는 데이터 전압을 상기 데이터 라인을 통해 상기 서브픽셀에 인가할 때, 서로 다른 색을 발광하는 이웃하는 두 서브픽셀 중에서 하나를 선택하기 위한 제1 및 제2 디먹스 스위치 및 같은 색을 발광하는 이웃하는 두 서브픽셀 중 하나를 선택하기 위한 제3 및 제4 디먹스 스위치를 포함하는 디먹스 스위치부를 포함하고,
   상기 데이터 구동부는, 상기 기준 라인에 상기 기준 전압을 공급하기 위한 초기화 스위치, 외부 보상을 위해 상기 게이트 전극에 소정의 전압이 인가되어 상기 구동 TFT에 전류가 흐를 때 상기 소스 전극의 전압을 센싱 전압으로 샘플링 하기 위한 스위치, 상기 샘플링 된 센싱 전압을 디지털 값으로 변환하기 위한 아날로그-디지털 변환기 및 상기 서브픽셀에 공급될 디지털 데이터를 데이터 전압으로 변환하기 위한 디지털-아날로그 변환기를 포함하여 구성되고,
   상기 서브픽셀에 공급될 디지털 데이터는, 상기 구동 TFT의 문턱 전압 변화를 보상하기 위하여, 상기 변환된 디지털 센싱 값을 근거로 변조되어 상기 데이터 구동부에 제공되는 것을 특징으로 하는 유기 발광 표시 장치.
2. 삭제
3. 삭제
4. 제1 항에 있어서,
   상기 제1 및 제2 디먹스 스위치를 제어하는 신호는 듀티 비가 50%이고 주기가 1 수평 기간이고 서로 반대 위상이고, 상기 제3 및 제4 디먹스 스위치를 제어하는 신호는 듀티 비가 50%이고 주기가 제2 수평 기간이고 서로 반대 위상인 것을 특징으로 하는 유기 발광 표시 장치.
5. 제1 항에 있어서,
   상기 구동 TFT의 이동도 변화 보상을 위해 상기 구동 TFT의 소스 전위가 상기 구동 TFT의 게이트 전극에 인가된 데이터 전압을 향해 상승하는 센싱 기간에 상기 제1 게이트 라인에 인가되는 제1 스캔 신호는 온 레벨로 유지되고 상기 제2 게이트 라인에 인가되는 제2 스캔 신호는 오프 레벨로 유지되며, 상기 센싱 기간에 프로그래밍 된 구동 전류에 따라 상기 유기 발광 다이오드를 발광시키는 발광 기간에 상기 제1 및 제2 스캔 신호는 오프 레벨로 유지되는 것을 특징으로 하는 유기 발광 표시 장치.
6. 제5 항에 있어서,
   상기 제1 및 제2 스캔 신호는 제1 수평 기간 시작에 동기하여 상기 온 레벨이 되고, 상기 제1 스캔 신호는 제2 수평 기간이 마치기 전에 오프 레벨이 되고, 상기 제2 스캔 신호는 상기 제1 스캔 신호가 상기 오프 레벨로 바뀌기 전에 상기 오프 레벨이 되는 것을 특징으로 하는 유기 발광 표시 장치.
7. 삭제
8. 삭제
9. 제1 항에 있어서,
   상기 구동 TFT의 문턱 전압 변화는 구동 전원이 인가된 직후부터 화상이 표시되는 화상 표시 구간 전까지의 비표시 구간 또는 화상 표시가 종료된 직후부터 구동 전원이 차단될 때까지 비표시 구간에 검출되고, 상기 구동 TFT의 문턱 전압 변화 보상과 상기 구동 TFT의 이동도 변화 보상은 상기 화상 표시 구간에 이루어지는 것을 특징으로 하는 유기 발광 표시 장치.

Images