CN113035117A - 一种阵列基板、其驱动方法及显示装置 - Google Patents

一种阵列基板、其驱动方法及显示装置 Download PDF

Info

Publication number
CN113035117A
CN113035117A CN202110274889.2A CN202110274889A CN113035117A CN 113035117 A CN113035117 A CN 113035117A CN 202110274889 A CN202110274889 A CN 202110274889A CN 113035117 A CN113035117 A CN 113035117A
Authority
CN
China
Prior art keywords
transistor
selection
sub
signal terminal
leakage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110274889.2A
Other languages
English (en)
Inventor
郑皓亮
玄明花
刘冬妮
韩承佑
肖丽
陈亮
陈昊
赵蛟
齐琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110274889.2A priority Critical patent/CN113035117A/zh
Publication of CN113035117A publication Critical patent/CN113035117A/zh
Priority to US17/511,335 priority patent/US20220293037A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Abstract

本发明公开了一种阵列基板、其驱动方法及显示装置，包括多个第一选择电路，每个第一选择电路包括至少两个第一选择晶体管和至少两个第一防漏电晶体管，每个第一选择晶体管对应串联一个第一防漏电晶体管；第一选择晶体管在第一控制信号端提供的第一开启信号的控制下开启时，第一防漏电晶体管在第二控制信号端提供的第二开启信号的控制下，使得数据信号端与第一选择晶体管之间形成通路；第一选择晶体管在第一控制信号端提供的第一关闭信号的控制下关闭时，第一防漏电晶体管在第二控制信号端提供的第二关闭信号的控制下使得第一选择晶体管与数据信号端之间形成断路，其中，第一关闭信号的电压大于第二关闭信号的电压。

Description

一种阵列基板、其驱动方法及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、其驱动方法及显示装置。
背景技术
随着显示技术的不断发展，具有高亮、低功耗、寿命长等特点的发光二极管(LED)，逐渐成为业界比较关注的新型显示方案。
LED显示器中驱动芯片通过数据线向LED输出数据信号。由于LED显示器中数据线数量较多，相应地，数据驱动芯片需要较多的数据信号端，这样向每一数据线传输数据信号的数据传输线也相应较多，不利于实现显示器的窄边框。
发明内容
有鉴于此，本发明实施例提供一种阵列基板及显示装置，用以解决漏电导致异常显示的技术问题。
因此，本发明实施例提供的一种阵列基板，包括：
多个第一选择电路，每个所述第一选择电路包括至少两个第一选择晶体管和至少两个第一防漏电晶体管，每个所述第一选择晶体管对应串联一个所述第一防漏电晶体管；
在串联设置的所述第一选择晶体管和所述第一防漏电晶体管，所述第一选择晶体管在所述第一控制信号端提供的第一开启信号的控制下开启时，所述第一防漏电晶体管在所述第二控制信号端提供的第二开启信号的控制下，使得数据信号端与所述第一选择晶体管之间形成通路；所述第一选择晶体管在所述第一控制信号端提供的第一关闭信号的控制下关闭时，所述第一防漏电晶体管在所述第二控制信号端提供的第二关闭信号的控制下，使得所述第一选择晶体管与所述数据信号端之间形成断路，其中，所述第一关闭信号的电压大于所述第二关闭信号的电压。
可选地，在本发明实施例提供的上述阵列基板中，还包括阵列排布的多个发光二极管；
所述第一控制信号端包括第一子信号端和第二子信号端，所述第二控制信号端包括第三子信号端和第四子信号端；
所述数据信号端包括多个子数据信号端，每个所述子数据信号端与一个所述第一选择电路对应耦接；
每个所述第一选择电路包括：一个第一晶体管、一个第二晶体管、一个第三晶体管和一个第四晶体管；其中，
所述第一晶体管和所述第二晶体管为所述第一选择晶体管，所述第三晶体管和所述第四晶体管为所述第一防漏电晶体管；
所述第一晶体管的栅极与所述第一子信号端耦接，所述第一晶体管的第一极与所述第三晶体管的第二极耦接，所述第一晶体管的第二极与一个奇数列的所述子像素耦接；
所述第三晶体管的栅极与所述第三子信号端耦接，所述第三晶体管的第一极与对应所述子数据信号端耦接；
所述第二晶体管的栅极与所述第二子信号端耦接，所述第二晶体管的第一极与所述第四晶体管的第二极耦接，所述第二晶体管的第二极与一个偶数列的所述子像素耦接；
所述第四晶体管的栅极与所述第四子信号端耦接，所述第四晶体管的第一极与对应所述子数据信号端耦接。
可选地，在本发明实施例提供的上述阵列基板中，所述第一选择晶体管的沟道宽长比等于所述第一防漏电晶体管的沟道宽长比。
可选地，在本发明实施例提供的上述阵列基板中，所述第一选择晶体管和所述第一防漏电晶体管为N型低温多晶硅晶体管；
在所述第一选择晶体管关闭时，所述第一关闭信号的电压与所述数据信号端提供的数据信号的电压差大于3V，所述第二关闭信号的电压与所述数据信号的电压差大于0V且小于或等于3V。
可选地，在本发明实施例提供的上述阵列基板中，还包括：在所述阵列基板的显示区内设置的多个第二选择电路；
每个所述第二选择电路包括至少两个第二选择晶体管和至少两个第二防漏电晶体管，每个所述第二选择晶体管对应串联一个所述第二防漏电晶体管；
所述第二选择晶体管在所述第三控制信号端提供的所述第一关闭信号的控制下关闭时，所述第二防漏电晶体管在所述第四控制信号端提供的所述第二关闭信号的控制下，使得所述第二选择晶体管与所述测试信号端之间形成断路。
可选地，在本发明实施例提供的上述阵列基板中，还包括：在所述显示区呈阵列排布的多个像素；
每个所述像素包括三种颜色的子像素，同一列所述子像素的颜色相同，且三种颜色的所述子像素在行方向上周期排列；
所述测试信号端包括三个子测试信号端，每个所述子测试信号端与一个所述第二选择电路对应耦接；
每个所述第二选择电路包括n个所述第二选择晶体管和n个所述第二防漏电晶体管，n为同一颜色的所述子像素的列数；其中，
所述第二选择晶体管的栅极与所述第三控制信号端耦接，所述第二选择晶体管的第一极与所述第二防漏电晶体管的第二极耦接，所述第二选择晶体管的第二极与一列的所述子像素耦接，并且同一所述第二选择电路耦接的各列所述子像素的颜色相同；
所述第二防漏电晶体管的栅极与所述第四控制信号端耦接，所述第二防漏电晶体管的第一极与对应所述子测试信号端耦接。
可选地，在本发明实施例提供的上述阵列基板中，所述第二选择晶体管的沟道宽长比等于所述第二防漏电晶体管的沟道宽长比。
可选地，在本发明实施例提供的上述阵列基板中，所述第二选择晶体管和所述第二防漏电晶体管为N型低温多晶硅晶体管；
在所述第二选择晶体管关闭时，所述第一关闭信号的电压与所述测试信号端提供的第三开启信号的电压差大于3V，所述第四控制信号端的电压与所述第三开启信号的电压差大于0V且小于或等于3V。
可选地，在本发明实施例提供的上述阵列基板中，还包括：在所述阵列基板的显示区内设置的多个第二选择电路，每个所述第二选择电路包括至少两个第二选择晶体管；
所述第二选择晶体管用于在所述第三控制信号端提供的所述第一关闭信号和驱动芯片提供的第三关闭信号的控制下关闭。
可选地，在本发明实施例提供的上述阵列基板中，还包括在所述显示区呈阵列排布的多个像素；
每个所述像素包括三种颜色的子像素，同一列所述子像素的颜色相同，且三种颜色的所述子像素在行方向上周期排列；
所述测试信号端包括三个子测试信号端，每个所述子测试信号端与一个所述第二选择电路对应耦接；
每个所述第二选择电路包括n个所述第二选择晶体管，n为同一颜色的所述子像素的列数；其中，
所述第二选择晶体管的栅极与所述第三控制信号端耦接，所述第二选择晶体管的第一极与对应所述子测试信号端耦接，所述第二选择晶体管的第二极与一列的所述子像素耦接，并且同一所述第二选择电路耦接的各列所述子像素的颜色相同。
可选地，在本发明实施例提供的上述阵列基板中，所述第二选择晶体管为N型低温多晶硅晶体管，所述第一关闭信号的电压与所述第三关闭信号的电压差大于0V且小于或等于3V。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述阵列基板。
基于同一发明构思，本发明实施例还提供了一种上述阵列基板的驱动方法，包括：
每个第一选择电路所含多对串联设置的所述第一选择晶体管和所述第一防漏电晶体管中的每对分时开启：
在开启阶段，第一选择晶体管响应于第一控制信号端提供的第一开启信号开启、第一防漏电晶体管响应于第二控制信号端提供的第二开启信号开启，将数据信号端与所述第一选择晶体管导通；
在关闭阶段，所述第一选择晶体管响应于第一控制信号端提供的第一关闭信号处于关闭状态，所述第一防漏电晶体管响应于所述第二控制信号端提供的第二关闭信号关闭，使得所述数据信号端与所述第一选择晶体管之间形成断路。
可选地，在本发明实施例提供的上述驱动方法中，在第一选择电路所含多对串联设置的所述第一选择晶体管和所述第一防漏电晶体管中的每对分时开启的同时，还包括：
在多个第二选择电路中，全部第二选择晶体管响应于第三控制信号端提供的所述第一关闭信号处于关闭状态，全部第二防漏电晶体管响应于第四控制信号端提供的所述第二关闭信号关闭，使得同一个所述第二选择电路所含各所述第二选择晶体管之间形成断路。
可选地，在本发明实施例提供的上述驱动方法中，在第一选择电路所含多对串联设置的所述第一选择晶体管和所述第一防漏电晶体管中的每对分时开启的同时，还包括：
在多个第二选择电路中，全部第二选择晶体管响应于第三控制信号端提供的所述第一关闭信号和驱动芯片提供的第三关闭信号关闭。
本发明有益效果如下：
本发明实施例提供的阵列基板、其驱动方法及显示装置，包括多个第一选择电路，每个第一选择电路包括至少两个第一选择晶体管和至少两个第一防漏电晶体管，每个第一选择晶体管对应串联一个第一防漏电晶体管；在串联设置的第一选择晶体管和第一防漏电晶体管中，第一选择晶体管在第一控制信号端提供的第一开启信号的控制下开启时，第一防漏电晶体管在第二控制信号端提供的第二开启信号的控制下，使得数据信号端与第一选择晶体管之间形成通路；第一选择晶体管在第一控制信号端提供的第一关闭信号的控制下关闭时，第一防漏电晶体管在第二控制信号端提供的第二关闭信号的控制下，使得第一选择晶体管与数据信号端之间形成断路，其中，第一关闭信号的电压大于第二关闭信号的电压。通过设置与第一选择晶体管串联的第一防漏电晶体管，可以将关闭状态的第一选择晶体管与数据信号端断开，从而有效避免了数据信号端对处于关闭状态下的第一选择晶体管的影响，解决了第一选择晶体管的漏电问题，保证了正常显示。
附图说明
图1为相关技术中阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的一种结构示意图；
图3为本发明实施例提供的低温多晶硅晶体管的转移特性曲线；
图4为本发明实施例提供的阵列基板的又一种结构示意图；
图5为本发明实施例提供的阵列基板的又一种结构示意图；
图6为图2所示阵列基板中选择电路的工作时序图；
图7为图4所示阵列基板中选择电路的工作时序图；
图8为图5所示阵列基板中选择电路的工作时序图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
为了实现全面屏，减少数据传输线的数量，相关技术中在源极驱动芯片所含数据信号端(例如Data1、Data2和Data3)和数据线之间设置了选择电路，如图1所示。在具体实施时，在栅极驱动芯片的输出端(例如M1和M2)的控制下，每个数据信号端(例如Data1、Data2和Data3等)耦接的两个选择晶体管(例如T11和T22、T13和T24、T13和T26)分时工作。但发明人发现，在M1提供-13V的电压，控制T11开启，以将Data1的-7V电压充入第一列子像素D1后，M1提供13V的电压控制T11关闭，M2提供-13V的电压，T22开启，将Data1的-3V电压充入第二列子像素D2，此时T11的栅极电压与源极电压之差Vgs为13V-3V＝10V，导致T11出现约为100*10-12A的漏电流，第一列子像素D1的-7V会因T11的漏电流较大而被拉高，不能保持原有-7V的电压，影响正常显示。
为了至少解决相关技术中存在的上述技术问题，本发明实施例提供的一种阵列基板，如图2所示，包括：
多个第一选择电路101，每个第一选择电路101包括至少两个第一选择晶体管(例如T11和T22、T13和T24、T15和T26)和至少两个第一防漏电晶体管(例如T31和T42、T33和T44、T35和T46)，每个第一选择晶体管(例如T11)对应串联一个第一防漏电晶体管(例如T31)；
在串联设置的第一选择晶体管(例如T11)和第一防漏电晶体管(例如T31)中，第一选择晶体管(例如T11)在第一控制信号端(例如M1)提供的第一开启信号的控制下开启时，第一防漏电晶体管(例如T31)在第二控制信号端(例如M3)提供的第二开启信号的控制下，使得数据信号端(例如Data1)与第一选择晶体管(例如T11)之间形成通路；第一选择晶体管(例如T11)在第一控制信号端(例如M1)提供的第一关闭信号的控制下关闭时，第一防漏电晶体管(例如T31)在第二控制信号端(例如M3)提供的第二关闭信号的控制下，使得第一选择晶体管(例如T11)与数据信号端(例如Data1)之间形成断路，其中，第一关闭信号的电压大于第二关闭信号的电压。
在本发明实施例提供的上述阵列基板中，由于第一控制信号端(例如M1)提供的第一关闭信号大于第二控制信号端(例如M3)提供的第二关闭信号，因此，在第一选择晶体管(例如T11)的第一极与第一防漏电晶体管(例如T31)的第一极电压均为数据信号端(例如Data1)的电压时，第一防漏电晶体管(例如T31)的栅极电压与数据信号端(例如Data1)的电压差值小于第一选择晶体管(例如T11)的栅极电压与数据信号端(例如Data1)的电压差值，即第一防漏电晶体管(例如T31)的栅极电压与数据信号端(例如Data1)的电压差值可以较小，从而使得第一防漏晶体管(例如T31)可以关闭，且因为第一选择晶体管(例如T11)是与第一防漏电晶体管(例如T31)串联的，致使第一选择晶体管(例如T11)在第一防漏电晶体管(例如T31)处与数据信号端(例如Data1)之间断开，从而有效避免了数据信号端(例如Data1)对处于关闭状态的第一选择晶体管(例如T11)的影响，有效解决了第一选择晶体管(例如T11)的漏电问题，保证了正常显示。
另外，由于串联设置的第一选择晶体管(例如T11)和第一防漏电晶体管(例如T31)，可以在第一控制信号端(例如M1)提供的第一开启信号和第二控制信号端(例如M3)提供的第二开启信号的共同控制下，将数据信号端(例如Data1)的数据信号提供给一列子像素，因此，第一防漏电晶体管(例如T31)不会影响第一选择晶体管(例如T11)的正常工作。在一些实施例中，第一开启信号的电压可以等于第二开启信号的电压。
可选地，在本发明实施例提供的上述阵列基板中，如图2所示，还可以包括阵列排布的多个像素；每个像素中可以包括但不限于红色子像素R、绿色子像素G和蓝色子像素B；各子像素可以为微型发光二极管(Micro-LED)、迷你发光二极管(Mini-LED)等发光二极管；
第一控制信号端可以包括第一子信号端M1和第二子信号端M2，第二控制信号端包括第三子信号端M3和第四子信号端M4；
数据信号端可以包括多个子数据信号端(例如Data1、Data2、Data3)，每个子数据信号端与一个第一选择电路101对应耦接；
每个第一选择电路101包括：一个第一晶体管(例如T11、T13、T15)、一个第二晶体管(例如T22、T24、T26)、一个第三晶体管(例如T31、T33、T35)和一个第四晶体管(例如T42、T44、T46)；其中，
第一晶体管(例如T11、T13、T15)和第二晶体管(例如T22、T24、T26)为第一选择晶体管，第三晶体管(例如T31、T33、T35)和第四晶体管(例如T42、T44、T46)为第一防漏电晶体管；
第一晶体管(例如T11、T13、T15)的栅极与第一子信号端M1耦接，第一晶体管(例如T11、T13、T15)的第一极与第三晶体管(例如T31、T33、T35)的第二极耦接，第一晶体管(例如T11、T13、T15)的第二极与一个奇数列的子像素耦接；
第三晶体管(例如T31、T33、T35)的栅极与第三子信号端M3耦接，第三晶体管(例如T31、T33、T35)的第一极与对应子数据信号端(例如Data1、Data2、Data3)耦接；
第二晶体管(例如T22、T24、T26)的栅极与第二子信号端M2耦接，第二晶体管(例如T22、T24、T26)的第一极与第四晶体管(例如T42、T44、T46)的第二极耦接，第二晶体管(例如T22、T24、T26)的第二极与一个偶数列的子像素耦接；
第四晶体管(例如T42、T44、T46)的栅极与第四子信号端M4耦接，第四晶体管(例如T42、T44、T46)的第一极与对应子数据信号端(例如Data1、Data2、Data3)耦接。
在具体实施时，第一子信号端M1控制第一晶体管(例如T11、T13、T15)开启时，第三晶体管(例如T31、T33、T35)在第三子信号端M3的控制下开启，使得子数据信号端(例如Data1、Data2、Data3)的数据信号经第三晶体管(例如T31、T33、T35)和第一晶体管(例如T11、T13、T15)提供给奇数列的子像素；与此同时，第二子信号端M2控制第二晶体管(例如T22、T24、T26)关闭，第四晶体管(例如T42、T44、T46)在第四子信号端M4的控制下关闭，使得子数据信号端(例如Data1、Data2、Data3)与第二晶体管(例如T22、T24、T26)之间断路，有效避免了数据信号端(例如Data1、Data2、Data3)的数据信号提供给第二晶体管(例如T22、T24、T26)，防止了第二晶体管(例如T22、T24、T26)漏电，影响奇数列子像素的电位。
在第二子信号端M2控制第二晶体管(例如T22、T24、T26)开启时，第四晶体管(例如T42、T44、T46)在第四子信号端M4的控制下开启，使得子数据信号端(例如Data1、Data2、Data3)的数据信号经第四晶体管(例如T42、T44、T46)和第二晶体管(例如T22、T24、T26)提供给偶数列的子像素；与此同时，第一子信号端M1控制第一晶体管(例如T11、T13、T15)关闭，第三晶体管(例如T31、T33、T35)在第三子信号端M3的控制下关闭，使得子数据信号端(例如Data1、Data2、Data3)与第一晶体管(例如T11、T13、T15)之间断路，有效避免了子数据信号端(例如Data1、Data2、Data3)的数据信号提供给第一晶体管(例如T11、T13、T15)，防止了第一晶体管(例如T11、T13、T15)漏电，影响偶数列子像素的电位。
需要说明的是，以上仅是举例说明本发明实施例提供的第一选择电路的具体结构，在具体实施时，第一选择电路的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
可选地，在本发明实施例提供的上述阵列基板中，第一选择晶体管(例如T11、T13、T15、T22、T24、T26)的沟道宽长比可以等于第一防漏电晶体管(例如T31、T33、T35、T42、T44、T46)的沟道宽长比。这样可以采用相同的工艺参数制作第一选择晶体管和第一防漏电晶体管，简化了制作工艺。另一方面，相同的沟道宽长比可以保证在开启时，流经第一选择晶体管(例如T11、T13、T15、T22、T24、T26)的电流与流经第一防漏电晶体管(例如T31、T33、T35、T42、T44、T46)的电流大小相同，因此保证了数据信号端(例如Data1、Data2、Data3)至子像素路径上电流大小的稳定性，从而使得第一防漏电晶体管(例如T31、T33、T35、T42、T44、T46)的存在不会影响子像素的充电过程。
可选地，在本发明实施例提供的上述阵列基板中，第一选择晶体管(例如T11、T13、T15、T22、T24、T26)和第一防漏电晶体管(例如T31、T33、T35、T42、T44、T46)可以为N型低温多晶硅晶体管(LTPS TFT)；
在第一选择晶体管(例如T11、T13、T15、T22、T24、T26)关闭时，第一控制信号端(例如M1、M2)提供的第一关闭信号的电压与数据信号端(例如Data1、Data2、Data3)提供的数据信号的电压差大于3V，第二控制信号端(例如M1、M2)提供的第二关闭信号的电压与数据信号的电压差大于0V且小于或等于3V。
如图3所示，在本发明中N型低温多晶硅晶体管的栅极电压与源极电压之差Vgs<0V且Vgs的绝对值大于N型低温多晶硅晶体管的阈值电压Vth时，N型低温多晶硅晶体管为开启状态；Vgs>0V时，N型低温多晶硅晶体管处于截止区的关闭状态；0V＜Vgs≤3V时，N型低温多晶硅晶体管的漏电流较小，可以忽略不计；但是在Vgs>3V时，N型低温多晶硅晶体管则会产生较大的漏电流，导致晶体管不能正常关闭。因此，在第二控制信号端(例如M3、M4)的电压(即第一防漏电晶体管的栅极电压，例如可以为5V)与数据信号端(例如Data1、Data2、Data3)的电压(即第一防漏电晶体管的源极电压，例如可以为3V)之差大于0V且小于或等于3V(例如可以为2V)时，可以保证第一防漏电晶体管关闭，而在第一选择晶体管与数据信号端之间断开电连接。在此情况下，即使第一控制信号端(例如M1、M2)的电压(即第一选择晶体管的栅极电压，例如可以为13V)与数据信号端(例如Data1、Data2、Data3)的电压差大于3V(例如可以为10V)，也因第一防漏电晶体管的存在，而避免了处于关闭状态下的第一选择晶体管发生漏电现象。
在一些实施例中，数据信号端提供的数据信号的电压范围可以为0V～8V或-12V～12V，第一开启信号的电压、及第二开启信号的电压可以为-13V，第一关闭信号的电压可以为13V，第二关闭信号的电压可以为5V。当然，在具体实施时，上述第一开启信号、第二开启信号、第一关闭信号和第二关闭信号的数值，可以根据实际产品中晶体管的特性、及数据信号端的电压范围进行设置，只要可以保证漏电流在比较小的范围(例如小于或等于100*10-15A)即可，在此不做具体限定。
一般地，在模组测试阶段(Cell Tset)会通过模组测试用选择电路检测各列子像素是否正常工作，并且此时的检测信号由外接设备提供。然而在LED显示器中，为了实现无边框的设计，模组测试用选择电路需要设计到显示区AA内，无法切割掉，即在终端产品中依然具有模组测试用选择电路，虽然在终端产品正常使用过程中，通常不会再为模组测试用选择电路提供外接检测信号，但考虑到模组测试用选择电路所含多个选择晶体管之间是并联设置的，任一选择晶体管未能正常关闭而出现漏电时，可能会导致其他选择晶体管也存在漏电风险，造成显示异常。
基于此，在本发明实施例提供的上述阵列基板中，如图4所示，还可以包括：在阵列基板的显示区AA内设置的多个第二选择电路102，每个第二选择电路102可以包括至少两个第二选择晶体管(例如T51和T54、T52和T55、T53和T56)和至少两个第二防漏电晶体管(例如T61和T64、T62和T65、T63和T66)，每个第二选择晶体管(例如T51、T54、T52、T55、T53、T56)对应串联一个第二防漏电晶体管(例如T61、T64、T62、T65、T63、T66)；
第二选择晶体管(例如T51、T54、T52、T55、T53、T56)在第三控制信号端S1提供的第一关闭信号的控制下关闭，第二防漏电晶体管(例如T61、T64、T62、T65、T63、T66)第四控制信号端S2提供的第二关闭信号的控制下，使得第二选择晶体管(例如T51、T54、T52、T55、T53、T56)与测试信号端(例如DataR、DataG、DataB)之间形成断路。
由于第一关闭信号的电压大于第二关闭信号的电压，因此，第二选择晶体管(例如T51、T54、T52、T55、T53、T56)的第一极与第二防漏电晶体管(例如T61、T64、T62、T65、T63、T66)第一极电压均为测试信号端(例如DataR、DataG、DataB)提供的第三开启信号的电压时，第二防漏电晶体管(例如T61、T64、T62、T65、T63、T66)的栅极电压与测试信号端(例如DataR、DataG、DataB)的电压差值小于第二选择晶体管(例如T51、T54、T52、T55、T53、T56)的栅极电压与测试信号端(例如DataR、DataG、DataB)的电压差值，即第二防漏电晶体管(例如T61、T64、T62、T65、T63、T66)的栅极电压与测试信号端(例如DataR、DataG、DataB)差值可以较小，从而使得第二防漏电晶体管(例如T61、T64、T62、T65、T63、T66)可以关闭，且因为第二选择晶体管(例如T51、T54、T52、T55、T53、T56)是与第二防漏电晶体管(例如T61、T64、T62、T65、T63、T66)串联的，致使第二选择晶体管(例如T51、T54、T52、T55、T53、T56)在第二防漏电晶体管(例如T61、T64、T62、T65、T63、T66)处与测试信号端(例如DataR、DataG、DataB)断开，从而有效避免了有效解决了第二选择晶体管(例如T51、T54、T52、T55、T53、T56)的漏电问题，保证了正常显示。
应当理解的是，测试信号端提供的第三开启信号的电压大小，由不能正常关闭的第二选择晶体管的漏电流决定。
另外，需要说明的是，在本发明中，测试信号端(例如DataR、DataG、DataB)用于在测试阶段为各列子像素充电，以检测各列子像素是否正常；数据信号端(例如Data1、Data2、DataB3)用于在用户使用终端产品的过程中为各列子像素充电，实现显示功能。
可选地，在本发明实施例提供的上述阵列基板中，如图4所示，还可以包括：在显示区AA呈阵列排布的多个像素；
每个像素可以包括红色子像素R、绿色子像素G、蓝色子像素B，同一列设置有相同颜色的子像素，且三种颜色的子像素在行方向上周期排列；
测试信号端包括三个子测试信号端(例如DataR、DataG、DataB)，每个子测试信号端与一个第二选择电路102对应耦接；
每个第二选择电路102包括n个第二选择晶体管(例如T51、T52、T53、T54、T55、T56)和n个第二防漏电晶体管(例如T61、T62、T63、T64、T65、T66)，n为同一颜色的子像素的列数；其中，
第二选择晶体管(例如T51、T52、T53、T54、T55、T56)的栅极与第三控制信号端S1耦接，第二选择晶体管(例如T51、T52、T53、T54、T55、T56)的第一极与第二防漏电晶体管(例如T61、T62、T63、T64、T65、T66)的第二极耦接，第二选择晶体管(例如T51、T52、T53、T54、T55、T56)的第二极与一列的子像素耦接，并且同一第二选择电路103耦接的各列子像素的颜色相同；
第二防漏电晶体管(例如T61、T62、T63、T64、T65、T66)的栅极与第四控制信号端S2耦接，第二防漏电晶体管(例如T61、T62、T63、T64、T65、T66)的第一极与对应子测试信号端(例如DataR、DataG、DataB)耦接。
在具体实施时，第三控制信号端S1控制第二选择晶体管(例如T51、T52、T53、T54、T55、T56)关闭，第二防漏电晶体管(例如T61、T62、T63、T64、T65、T66)在第四控制信号端S2的控制下关闭，使得子数据信号端(例如Data1、Data2、Data3)与第二选择晶体管(例如T51、T52、T53、T54、T55、T56)之间断路，有效防止了第二选择晶体管(例如T51、T52、T53、T54、T55、T56)漏电。并且由于第二防漏电晶体管(例如T61、T63)处于关闭状态，使得同一子测试信号端(例如DataR)电连接的各第二选择晶体管(例如T51、T53)之间无法导通，因此保证了各第二选择晶体管(例如T51、T53)的信号之间无互相拉扯，进而保证了正常显示。
需要说明的是，以上仅是举例说明本发明实施例提供的第二选择电路的具体结构，在具体实施时，第二选择电路的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
可选地，在本发明实施例提供的上述阵列基板中，第二选择晶体管(例如T51、T52、T53、T54、T55、T56)的沟道宽长比可以等于第二防漏电晶体管(例如T61、T62、T63、T64、T65、T66)的沟道宽长比。这样可以采用相同的工艺参数制作第二选择晶体管和第二防漏电晶体管，简化了制作工艺。另一方面，相同的沟道宽长比可以保证在模组测试阶段开启时，流经第二选择晶体管(例如T51、T52、T53、T54、T55、T56)的电流与流经第二防漏电晶体管(例如T61、T62、T63、T64、T65、T66)的电流大小相同，因此保证了测试信号端(例如DataR、DataG、DataB)至子像素路径上电流大小的稳定性，从而使得第二防漏电晶体管(例如T61、T62、T63、T64、T65、T66)的存在不会影响子像素的充电过程。
在一些实施例中，第一选择晶体管、第一防漏电晶体管、第二选择晶体管和第二防漏电晶体管的沟道宽长比相同，如此，则可以采用相同的工艺参数制作上述晶体管，进一步简化了制作工艺。
可选地，在本发明实施例提供的上述阵列基板中，第二选择晶体管(例如T51、T52、T53、T54、T55、T56)和第二防漏电晶体管(例如T61、T62、T63、T64、T65、T66)可以为N型低温多晶硅晶体管；
在第二选择晶体管(例如T51、T52、T53、T54、T55、T56)关闭时，第三控制信号端S1提供的第一关闭信号的电压与测试信号端(例如DataR、DataG、DataB)提供的第三开启信号的电压差大于3V，第四控制信号端S2提供的第二关闭信号的电压与第三开启信号的电压差大于0V且小于或等于3V。
在本发明中N型低温多晶硅晶体管的Vgs<0V且Vgs的绝对值大于N型低温多晶硅晶体管的阈值电压Vth时为开启状态，Vgs>0V时处于截止区的关闭状态，且0V＜Vgs≤3V时的漏电流较小，可以忽略不计，但是在Vgs>3V时则会产生较大的漏电流，导致晶体管不能正常关闭。因此，在第四控制信号端S2的电压(即第二防漏电晶体管的栅极电压)与测试信号端(例如DataR、DataG、DataB)的电压(即第二防漏电晶体管的源极电压)之差大于0V且小于或等于3V时，可以保证第二防漏电晶体管关闭，而在第二选择晶体管与测试信号端之间断开电连接。在此情况下，即使第三控制信号端S1的电压(即第二选择晶体管的栅极电压)与测试信号端(例如DataR、DataG、DataB)的电压差大于3V，也因第二防漏电晶体管的存在，而避免了各第二选择晶体管的信号互相拉扯导致的显示异常。在此过程中，测试信号端(例如DataR、DataG、DataB)的电压由第二选择晶体管可能产生的漏电流确定。
另外，由于模组测试用选择电路在终端产品的使用过程中处于关闭状态，因此，还可以采用阵列基板中的驱动芯片(例如FPC)为模组测试用选择电路提供信号，以保证模组测试用选择电路中的各选择晶体管不会出现漏电不良。
具体而言，在本发明实施例提供的上述阵列基板中，如图5所示，还可以包括：位于显示区AA的多个第二选择电路102，每个第二选择电路102可以包括至少两个第二选择晶体管(例如T51、T52、T53、T54、T55、T56)；
第二选择晶体管(例如T51、T52、T53、T54、T55、T56)用于在第三控制信号端S1提供的第一关闭信号和驱动芯片(例如FPC)提供的第三关闭信号的控制下关闭，使得测试信号端(例如DataR、DataG、DataB)与子像素之间形成断路。
在具体实施时，可以通过驱动芯片为测试信号端(例如DataR、DataG、DataB)提供信号，使得第二选择晶体管(例如T51、T52、T53、T54、T55、T56)的栅极与源极电压差Vgs较小，从而保证第二选择晶体管(例如T51、T52、T53、T54、T55、T56)处于正常关闭状态，而不会导致显示异常。
可选地，在本发明实施例提供的上述阵列基板中，如图5所示，每个像素可以包括红色子像素R、绿色子像素G、蓝色子像素B，同一列设置相同颜色的子像素，且三种颜色的子像素在行方向上周期排列；
测试信号端包括三个子测试信号端(例如DataR、DataG、DataB)，每个子测试信号端与一个第二选择电路102对应耦接；
每个第二选择电路102包括n个第二选择晶体管(例如T51、T52、T53、T54、T55、T56)和n个第二防漏电晶体管(例如T61、T62、T63、T64、T65、T66)，n为同一颜色的子像素的列数；其中，
第二选择晶体管(例如T51、T52、T53、T54、T55、T56)的栅极与第三控制信号端S1耦接，第二选择晶体管(例如T51、T52、T53、T54、T55、T56)的第一极与对应子测试信号端(例如DataR、DataG、DataB)耦接，第二选择晶体管(例如T51、T52、T53、T54、T55、T56)的第二极与一列的子像素耦接，并且同一第二选择电路耦接的各列子像素的颜色相同。
在具体实施时，第三控制信号端S1和驱动芯片控制第二选择晶体管(例如T51、T52、T53、T54、T55、T56)关闭，有效防止了第二选择晶体管(例如T51、T52、T53、T54、T55、T56)漏电，保证了第二选择晶体管的信号之间无互相拉扯，进而保证了正常显示。
需要说明的是，以上仅是举例说明本发明实施例提供的第二选择电路的具体结构，在具体实施时，第二选择电路的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
可选地，在本发明实施例提供的上述阵列基板中，第二选择晶体管为N型低温多晶硅晶体管，第三控制信号端提供的第一关闭信号的电压与驱动芯片为测试信号端提供的第三关闭信号的电压差大于0V且小于或等于3V。
在一些实施例中，上述各第二选择晶体管T51、T52、T53、T54、T55、T56的Vgs<0V时为开启状态，Vgs>0V时为关闭状态，且0V＜Vgs≤3V时的漏电流较小，可以忽略不计，但是在Vgs>3V时则会产生较大的漏电流，导致晶体管不能正常关闭。因此，可通过驱动芯片为测试信号端(例如DataR、DataG、DataB)提供电压(例如10V)，使得第四控制信号端S2的电压(即第二选择晶体管的栅极电压，例如13V)与测试信号端(例如DataR、DataG、DataB)的电压(即第二选择晶体管的源极电压)之差大于0V且小于或等于3V(例如3v)，从而保证第二选择晶体管可以正常关闭。
在一些实施例中，第三控制信号端S1可以在模组测试阶段为第二选择晶体管的栅极提供-13V的电压，在显示阶段为第二选择晶体管的栅极13V的电压；驱动芯片在显示阶段通过测试信号端为第二选择晶体管的源极提供10V～13V的电压。当然，在具体实施时，第二选择晶体管的栅极及源极加载的电压可以根据实际产品中晶体管的特性进行设置，只要可以保证漏电流在比较小的范围(例如小于或等于100*10-15A)即可，在此不做具体限定。
需要说明的是，以上仅是以各晶体管为N型低温多晶硅晶体管为例进行说明，在具体实施时，各晶体管还可以为P型低温多晶硅晶体管、N型氧化物晶体管、P型氧化物晶体管、N型非晶硅晶体管、P型非晶硅晶体管等。并且可以根据晶体管的特性以及驱动电压采用上述防漏电晶体管的设置方式，保证选择晶体管无漏电流或漏电流在比较小的范围。
基于同一发明构思，本发明实施例提供了一种上述阵列基板的驱动方法。由于该驱动方法解决问题的原理与上述阵列基板解决问题的原理相似，因此，本发明实施例提供的该驱动方法的实施可以参见本发明实施例提供的上述阵列基板的实施，重复之处不再赘述。
具体地，本发明实施例提供的上述阵列基板的驱动方法，包括以下步骤：
每个第一选择电路所含多对串联设置的第一选择晶体管和第一防漏电晶体管中的每对分时开启：
如图6所示，在开启阶段t1，第一选择晶体管响应于第一控制信号端(例如M1、M2)提供的第一开启信号开启、第一防漏电晶体管响应于第二控制信号端(例如M3、M4)提供的第二开启信号开启，将数据信号端与第一选择晶体管导通；
在关闭阶段t2，第一选择晶体管响应于第一控制信号端(例如M1、M2)提供的第一关闭信号处于关闭状态，第一防漏电晶体管响应于第二控制信号端(例如M3、M4)提供的第二关闭信号关闭，使得数据信号端与第一选择晶体管之间形成断路，以防止第一选择晶体管漏电。
可选地，在本发明实施例提供的上述驱动方法中，在第一选择电路所含多对串联设置的第一选择晶体管和第一防漏电晶体管中的每对分时开启的同时，还可以执行以下步骤：
如图7所示，在多个第二选择电路中，全部第二选择晶体管响应于第三控制信号端S1提供的第一关闭信号处于关闭状态，全部第二防漏电晶体管响应于第四控制信号端S2提供的第二关闭信号关闭，使得同一个第二选择电路所含各第二选择晶体管之间形成断路。
可选地，在本发明实施例提供的上述驱动方法中，在第一选择电路所含多对串联设置的第一选择晶体管和第一防漏电晶体管中的每对分时开启的同时，还可以执行以下步骤：
如图8所示，在多个第二选择电路中，全部第二选择晶体管响应于第三控制信号端S3提供的第一关闭信号和驱动芯片提供的第三关闭信号(相当于DataR/DataG/DataB的信号)关闭，而避免第二选择晶体管出现漏电流。
基于同一发明构思，本发明实施例提供了一种显示装置，包括本发明实施例提供的上述阵列基板。由于该显示装置解决问题的原理与上述阵列基板解决问题的原理相似，因此，本发明实施例提供的该显示装置的实施可以参见本发明实施例提供的上述阵列基板的实施，重复之处不再赘述。
在一些实施例中，本发明实施例提供的上述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表、健身腕带、个人数字助理等任何具有显示功能的产品或部件。本发明实施例提供的显示装置还可以包括但不限于：射频单元、网络模块、音频输出单元、输入单元、传感器、显示单元、用户输入单元、接口单元、存储器、处理器、以及电源等部件。本领域技术人员可以理解，上述显示装置的组成并不构成对显示装置的限定，显示装置可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种阵列基板，其特征在于，包括：
多个第一选择电路，每个所述第一选择电路包括至少两个第一选择晶体管和至少两个第一防漏电晶体管，每个所述第一选择晶体管对应串联一个所述第一防漏电晶体管；
在串联设置的所述第一选择晶体管和所述第一防漏电晶体管中，所述第一选择晶体管在所述第一控制信号端提供的第一开启信号的控制下开启时，所述第一防漏电晶体管在所述第二控制信号端提供的第二开启信号的控制下，使得数据信号端与所述第一选择晶体管之间形成通路；所述第一选择晶体管在所述第一控制信号端提供的第一关闭信号的控制下关闭时，所述第一防漏电晶体管在所述第二控制信号端提供的第二关闭信号的控制下，使得所述第一选择晶体管与所述数据信号端之间形成断路，其中，所述第一关闭信号的电压大于所述第二关闭信号的电压。
2.如权利要求1所述的阵列基板，其特征在于，还包括阵列排布的多个子像素；
所述第一控制信号端包括第一子信号端和第二子信号端，所述第二控制信号端包括第三子信号端和第四子信号端；
所述数据信号端包括多个子数据信号端，每个所述子数据信号端与一个所述第一选择电路对应耦接；
每个所述第一选择电路包括：一个第一晶体管、一个第二晶体管、一个第三晶体管和一个第四晶体管；其中，
所述第一晶体管和所述第二晶体管为所述第一选择晶体管，所述第三晶体管和所述第四晶体管为所述第一防漏电晶体管；
所述第一晶体管的栅极与所述第一子信号端耦接，所述第一晶体管的第一极与所述第三晶体管的第二极耦接，所述第一晶体管的第二极与一个奇数列的所述子像素耦接；
所述第三晶体管的栅极与所述第三子信号端耦接，所述第三晶体管的第一极与对应所述子数据信号端耦接；
所述第二晶体管的栅极与所述第二子信号端耦接，所述第二晶体管的第一极与所述第四晶体管的第二极耦接，所述第二晶体管的第二极与一个偶数列的所述子像素耦接；
所述第四晶体管的栅极与所述第四子信号端耦接，所述第四晶体管的第一极与对应所述子数据信号端耦接。
3.如权利要求2所述的阵列基板，其特征在于，所述第一选择晶体管的沟道宽长比等于所述第一防漏电晶体管的沟道宽长比。
4.如权利要求3所述的阵列基板，其特征在于，所述第一选择晶体管和所述第一防漏电晶体管为N型低温多晶硅晶体管；
在所述第一选择晶体管关闭时，所述第一关闭信号的电压与所述数据信号端提供的数据信号的电压差大于3V，所述第二关闭信号的电压与所述数据信号的电压差大于0V且小于或等于3V。
5.如权利要求1-4任一项所述的阵列基板，其特征在于，还包括：在所述阵列基板的显示区内设置的多个第二选择电路；
每个所述第二选择电路包括至少两个第二选择晶体管和至少两个第二防漏电晶体管，每个所述第二选择晶体管对应串联一个所述第二防漏电晶体管；
所述第二选择晶体管在所述第三控制信号端提供的所述第一关闭信号的控制下关闭时，所述第二防漏电晶体管在所述第四控制信号端提供的所述第二关闭信号的控制下，使得所述第二选择晶体管与所述测试信号端之间形成断路。
6.如权利要求5所述的阵列基板，其特征在于，还包括：在所述显示区呈阵列排布的多个像素；
每个所述像素包括三种颜色的子像素，同一列所述子像素的颜色相同，且三种颜色的所述子像素在行方向上周期排列；
所述测试信号端包括三个子测试信号端，每个所述子测试信号端与一个所述第二选择电路对应耦接；
每个所述第二选择电路包括n个所述第二选择晶体管和n个所述第二防漏电晶体管，n为同一颜色的所述子像素的列数；其中，
所述第二选择晶体管的栅极与所述第三控制信号端耦接，所述第二选择晶体管的第一极与所述第二防漏电晶体管的第二极耦接，所述第二选择晶体管的第二极与一列的所述子像素耦接，并且同一所述第二选择电路耦接的各列所述子像素的颜色相同；
所述第二防漏电晶体管的栅极与所述第四控制信号端耦接，所述第二防漏电晶体管的第一极与对应所述子测试信号端耦接。
7.如权利要求6所述的阵列基板，其特征在于，所述第二选择晶体管的沟道宽长比等于所述第二防漏电晶体管的沟道宽长比。
8.如权利要求7所述的阵列基板，其特征在于，所述第二选择晶体管和所述第二防漏电晶体管为N型低温多晶硅晶体管；
在所述第二选择晶体管关闭时，所述第一关闭信号的电压与所述测试信号端提供的第三开启信号的电压差大于3V，所述第二关闭信号的电压与所述第三开启信号的电压差大于0V且小于或等于3V。
9.如权利要求1-4任一项所述的阵列基板，其特征在于，还包括：在所述阵列基板的显示区内设置的多个第二选择电路，每个所述第二选择电路包括至少两个第二选择晶体管；
所述第二选择晶体管用于在所述第三控制信号端提供的所述第一关闭信号和驱动芯片提供的第三关闭信号的控制下关闭。
10.如权利要求9所述的阵列基板，其特征在于，还包括：在所述显示区呈阵列排布的多个像素；
每个所述子像素包括三种颜色的子像素，同一列所述子像素的颜色相同，且三种颜色的所述子像素在行方向上周期排列；
所述测试信号端包括三个子测试信号端，每个所述子测试信号端与一个所述第二选择电路对应耦接；
每个所述第二选择电路包括n个所述第二选择晶体管，n为同一颜色的所述子像素的列数；其中，
所述第二选择晶体管的栅极与所述第三控制信号端耦接，所述第二选择晶体管的第一极与对应所述子测试信号端耦接，所述第二选择晶体管的第二极与一列的所述子像素耦接，并且同一所述第二选择电路耦接的各列所述子像素的颜色相同。
11.如权利要求10所述的阵列基板，其特征在于，所述第二选择晶体管为N型低温多晶硅晶体管，所述第一关闭信号的电压与所述第三关闭信号的电压差大于0V且小于或等于3V。
12.一种显示装置，其特征在于，包括如权利要求1-11任一项所述的阵列基板。
13.一种如权利要求1-11任一项所述阵列基板的驱动方法，其特征在于，包括：
每个第一选择电路所含多对串联设置的所述第一选择晶体管和所述第一防漏电晶体管中的每对分时开启：
在开启阶段，第一选择晶体管响应于第一控制信号端提供的第一开启信号开启、第一防漏电晶体管响应于第二控制信号端提供的第二开启信号开启，将数据信号端与所述第一选择晶体管导通；
在关闭阶段，所述第一选择晶体管响应于第一控制信号端提供的第一关闭信号处于关闭状态，所述第一防漏电晶体管响应于所述第二控制信号端提供的第二关闭信号关闭，使得所述数据信号端与所述第一选择晶体管之间形成断路。
14.如权利要求13所述的驱动方法，其特征在于，在第一选择电路所含多对串联设置的所述第一选择晶体管和所述第一防漏电晶体管中的每对分时开启的同时，还包括：
在多个第二选择电路中，全部第二选择晶体管响应于第三控制信号端提供的所述第一关闭信号处于关闭状态，全部第二防漏电晶体管响应于第四控制信号端提供的所述第二关闭信号关闭，使得同一个所述第二选择电路所含各所述第二选择晶体管之间形成断路。
15.如权利要求13所述的驱动方法，其特征在于，在第一选择电路所含多对串联设置的所述第一选择晶体管和所述第一防漏电晶体管中的每对分时开启的同时，还包括：
在多个第二选择电路中，全部第二选择晶体管响应于第三控制信号端提供的所述第一关闭信号和驱动芯片提供的第三关闭信号关闭。
CN202110274889.2A 2021-03-15 2021-03-15 一种阵列基板、其驱动方法及显示装置 Pending CN113035117A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110274889.2A CN113035117A (zh) 2021-03-15 2021-03-15 一种阵列基板、其驱动方法及显示装置
US17/511,335 US20220293037A1 (en) 2021-03-15 2021-10-26 Array substrate, driving method thereof, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110274889.2A CN113035117A (zh) 2021-03-15 2021-03-15 一种阵列基板、其驱动方法及显示装置

Publications (1)

Publication Number Publication Date
CN113035117A true CN113035117A (zh) 2021-06-25

Family

ID=76469183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110274889.2A Pending CN113035117A (zh) 2021-03-15 2021-03-15 一种阵列基板、其驱动方法及显示装置

Country Status (2)

Country Link
US (1) US20220293037A1 (zh)
CN (1) CN113035117A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114170949A (zh) * 2021-12-17 2022-03-11 合肥维信诺科技有限公司 显示模组及其驱动方法、显示装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369460A (zh) * 2008-10-15 2009-02-18 友达光电股份有限公司 移位缓存器
CN103297716A (zh) * 2012-02-24 2013-09-11 索尼公司 图像拾取单元和图像拾取显示系统
CN105930827A (zh) * 2016-05-16 2016-09-07 京东方科技集团股份有限公司 一种阵列基板、显示装置及其驱动方法
CN106526996A (zh) * 2016-11-29 2017-03-22 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106782269A (zh) * 2017-01-05 2017-05-31 武汉华星光电技术有限公司 多路复用选择电路及栅极驱动电路
CN107167973A (zh) * 2017-07-07 2017-09-15 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
CN107170405A (zh) * 2017-07-24 2017-09-15 京东方科技集团股份有限公司 电路驱动方法及装置、电子装置、存储介质和显示设备
CN107481659A (zh) * 2017-10-16 2017-12-15 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
CN108594553A (zh) * 2018-05-08 2018-09-28 京东方科技集团股份有限公司 一种阵列基板、其修复方法及显示装置
CN108962120A (zh) * 2018-08-01 2018-12-07 京东方科技集团股份有限公司 显示基板、显示面板、显示装置和显示驱动方法
CN109188812A (zh) * 2018-10-09 2019-01-11 京东方科技集团股份有限公司 一种阵列基板、其测试方法、显示面板及显示装置
CN110246444A (zh) * 2019-06-19 2019-09-17 京东方科技集团股份有限公司 像素电路及其测试方法、和显示装置
CN210805780U (zh) * 2020-01-06 2020-06-19 京东方科技集团股份有限公司 一种薄膜晶体管、数据选择器电路和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9925060D0 (en) * 1999-10-23 1999-12-22 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
KR20110081637A (ko) * 2010-01-08 2011-07-14 삼성전자주식회사 능동형 표시 장치의 스위칭 소자 및 그 구동 방법
TWI522989B (zh) * 2014-01-29 2016-02-21 友達光電股份有限公司 顯示面板及其解多工器電路
KR102526355B1 (ko) * 2016-09-22 2023-05-02 엘지디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369460A (zh) * 2008-10-15 2009-02-18 友达光电股份有限公司 移位缓存器
CN103297716A (zh) * 2012-02-24 2013-09-11 索尼公司 图像拾取单元和图像拾取显示系统
CN105930827A (zh) * 2016-05-16 2016-09-07 京东方科技集团股份有限公司 一种阵列基板、显示装置及其驱动方法
CN106526996A (zh) * 2016-11-29 2017-03-22 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106782269A (zh) * 2017-01-05 2017-05-31 武汉华星光电技术有限公司 多路复用选择电路及栅极驱动电路
CN107167973A (zh) * 2017-07-07 2017-09-15 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
CN107170405A (zh) * 2017-07-24 2017-09-15 京东方科技集团股份有限公司 电路驱动方法及装置、电子装置、存储介质和显示设备
CN107481659A (zh) * 2017-10-16 2017-12-15 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
CN108594553A (zh) * 2018-05-08 2018-09-28 京东方科技集团股份有限公司 一种阵列基板、其修复方法及显示装置
CN108962120A (zh) * 2018-08-01 2018-12-07 京东方科技集团股份有限公司 显示基板、显示面板、显示装置和显示驱动方法
CN109188812A (zh) * 2018-10-09 2019-01-11 京东方科技集团股份有限公司 一种阵列基板、其测试方法、显示面板及显示装置
CN110246444A (zh) * 2019-06-19 2019-09-17 京东方科技集团股份有限公司 像素电路及其测试方法、和显示装置
CN210805780U (zh) * 2020-01-06 2020-06-19 京东方科技集团股份有限公司 一种薄膜晶体管、数据选择器电路和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114170949A (zh) * 2021-12-17 2022-03-11 合肥维信诺科技有限公司 显示模组及其驱动方法、显示装置
CN114170949B (zh) * 2021-12-17 2023-09-05 合肥维信诺科技有限公司 显示模组及其驱动方法、显示装置

Also Published As

Publication number Publication date
US20220293037A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
CN103971640B (zh) 一种像素驱动电路及其驱动方法和显示装置
KR100216489B1 (ko) 액정 디스플레이용 선택 라인 스캐너로 사용되는 시프트 레지스터
CN103700342B (zh) Oled像素电路及驱动方法、显示装置
CN102136250B (zh) 显示装置和电子装置
US7492853B2 (en) Shift register and image display apparatus containing the same
US10203553B2 (en) Backlight module, driving method thereof and display device
US10650716B2 (en) Shift register unit, shift register, driving method, display panel and display apparatus
CN107256690A (zh) 一种电致发光显示面板、其驱动方法及显示装置
US9324271B2 (en) Pixel driver
EP2838200A1 (en) Buffer circuit and method for driving buffer circuit
US20190088190A1 (en) Shift register, driving method thereof, gate driving circuit and display device
US20170154591A1 (en) Pixel driving circuit and driving method thereof
CN110010072A (zh) 像素电路及其驱动方法、显示装置
CN113196368A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
US11217175B2 (en) Pixel-driving circuit and method, and a display utilizing the same
US8922472B2 (en) Level shifter circuit, scanning circuit, display device and electronic equipment
CN108538249A (zh) 像素驱动电路及方法、显示装置
US11308859B2 (en) Shift register circuit and method of driving the same, gate driver circuit, array substrate and display device
CN110955091A (zh) 一种显示面板及其驱动方法、显示装置
CN108766377B (zh) 显示面板和显示装置
CN110599936B (zh) 一种显示面板、其显示检测方法及显示装置
US20100086097A1 (en) Shift register circuit and display module
CN107507565B (zh) 扫描信号生成方法及装置、显示装置
CN113035117A (zh) 一种阵列基板、其驱动方法及显示装置
US11295694B2 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination