TWI678923B - 具雜訊抑制設計的顯示面板 - Google Patents

具雜訊抑制設計的顯示面板 Download PDF

Info

Publication number
TWI678923B
TWI678923B TW107118026A TW107118026A TWI678923B TW I678923 B TWI678923 B TW I678923B TW 107118026 A TW107118026 A TW 107118026A TW 107118026 A TW107118026 A TW 107118026A TW I678923 B TWI678923 B TW I678923B
Authority
TW
Taiwan
Prior art keywords
clock signal
signal
switches
switch
switch group
Prior art date
Application number
TW107118026A
Other languages
English (en)
Other versions
TW202005352A (zh
Inventor
陳紹婷
Shao Ting Chen
林逸凡
Yi Fan Lin
Original Assignee
友達光電股份有限公司
Au Optronics Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司, Au Optronics Corporation filed Critical 友達光電股份有限公司
Priority to TW107118026A priority Critical patent/TWI678923B/zh
Priority to CN201810927817.1A priority patent/CN108962123B/zh
Priority to US16/419,117 priority patent/US10679541B2/en
Application granted granted Critical
Publication of TWI678923B publication Critical patent/TWI678923B/zh
Publication of TW202005352A publication Critical patent/TW202005352A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Abstract

顯示面板包含設置於基板上的資料線。多工器電路包含第一開關組及第二開關組。每一開關組具有多個開關。開關組中的每一開關具有第一端連接資料線，且具有第二端。相同開關組的第二端彼此連接形成接收端。接收端連接資料訊號源。第一開關組依據第一時脈訊號及第二時脈訊號依序開啟。第二開關組依據第三時脈訊號及第四時脈訊號依序開啟。第一時脈訊號與第三時脈訊號的致能期間部份重疊且起始時間不同步。第二時脈訊號與第四時脈訊號的致能期間至少一部份重疊。

Description

具雜訊抑制設計的顯示面板
本發明係關於一種顯示面板；具體而言，本發明係關於一種具雜訊抑制設計的顯示面板。
顯示面板驅動時，各種驅動訊號會分別在顯示面板內部產生雜訊。例如，資料線充放電時產生的雜訊，閘極驅動訊號產生的雜訊，以及電性連接於顯示面板之資料線與源極驅動器之間的多工器電路的控制訊號所產生的雜訊。這些雜訊可能影響顯示面板的性能。例如，使用具觸控功能的顯示面板時，前述雜訊會干擾觸控操作結果。因此，現有顯示面板仍有待改善。
本發明之一目的在於提供一種顯示面板，可減少顯示面板的雜訊。
顯示面板包含資料訊號源、複數條資料線、以及多工器電路。資料線設置於基板上。多工器電路包含第一開關組及第二開關組。每一開關組具有多個開關。開關組中的每一開關具有第一端連接資料線，且 具有第二端。相同開關組的第二端彼此連接形成接收端。接收端連接資料訊號源。第一開關組依據第一時脈訊號以及第二時脈訊號依序開啟。第二開關組依據第三時脈訊號以及第四時脈訊號依序開啟。時脈訊號各具有致能期間。第一時脈訊號的致能期間與第三時脈訊號的致能期間部份重疊且起始時間不同步。第二時脈訊號的致能期間與第四時脈訊號的致能期間至少一部份重疊。第二時脈訊號的上升緣係晚於第一時脈訊號的上升緣。第四時脈訊號的上升緣係晚於第三時脈訊號的上升緣。
1‧‧‧顯示面板
10‧‧‧基板
15‧‧‧顯示區
17‧‧‧走線區
20‧‧‧多工器電路
30,30A,30B,30C,30D‧‧‧資料驅動器
50‧‧‧位準位移器
60‧‧‧時序控制器
151‧‧‧外側顯示區
153‧‧‧內側顯示區
155‧‧‧第一顯示區
157‧‧‧第二顯示區
202‧‧‧開關組
210‧‧‧接收端
520‧‧‧延遲元件
522‧‧‧電阻
524‧‧‧電容
D1~D4‧‧‧資料線
E1,E2,E3,E4‧‧‧訊號
MA,MA1,MA2‧‧‧時脈訊號
MB,MB1,MB2‧‧‧時脈訊號
S11~S81‧‧‧開關
S12~S82‧‧‧開關
圖1為本發明顯示裝置的一實施例的架構示意圖。
圖1A為本發明之一實施例的時脈訊號的波形示意圖。
圖2為時脈訊號的另一波形圖
圖3為時脈訊號的一實施例示意圖。
圖4為顯示裝置的另一實施例示意圖。
圖4A與圖4B分別為用以導通第一開關與第二開關的時脈訊號的波形圖。
圖5為顯示裝置的另一實施例示意圖。
圖6為顯示裝置的另一實施例示意圖。
圖7為顯示裝置的另一實施例示意圖。
圖8為顯示裝置的另一實施例示意圖。
圖9為顯示裝置的另一實施例示意圖。
圖10A與圖10B為採雜訊抑制設計前後的面板雜訊示意圖。
圖11為時脈訊號的另一實施例示意圖。
圖12為時脈訊號的另一實施例示意圖。
圖13為時脈訊號的另一實施例示意圖。
圖14為時脈訊號的另一實施例示意圖。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神，任何所屬技術領域中具有通常知識者在瞭解本揭示內容之實施例後，當可由本揭示內容所教示之技術，加以改變及修飾，其並不脫離本揭示內容之精神與範圍。
關於本文中所使用之『第一』、『第二』、…等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅為了區別以相同技術用語描述的元件或操作。
關於本文中所使用之『包含』、『包含』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。
關於本文中所使用之『及/或』，係包含所述事物的任一或全部組合。
關於本文中所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
下文依本發明之像素驅動電路，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。
本發明係提供一種顯示裝置，請參考圖1及圖1A。圖1為本發明顯示裝置的一實施例示意圖。如圖1所示，顯示面板包含複數條資料線(D1~D16)及多工器電路20。資料線(D1~D16)設置於基板10上並分布 對應於顯示區15中。多工器電路20設置於顯示區15外的週邊走線區17的一側，所述的走線區17可以是資料驅動器與顯示區之間形成的區域。多工器電路20包含多個開關組。每一開關組具有多個開關。例如，在圖1的實施例，每一開關組具有兩個開關，開關S11和開關S12形成一開關組202(虛線框所示)，開關S21和開關S22形成另一開關組，開關S31和開關S32形成又一開關組，依此類推。
如圖1所示，開關組中的每一開關具有第一端、第二端與控制端。第一端連接資料線。另一方面，相同開關組的每一開關的第二端彼此連接形成接收端210。以開關S11和開關S12所形成的開關組為例，開關S11的第一端連接資料線D1，開關S12的第一端連接資料線D2。開關S11與開關S12的第二端電性連接用以接收資料訊號源發出的資料訊號。類似地，開關S21與開關S22的第二端電性連接用以接收資料訊號源發出的資料訊號。
每個開關的控制端則分別接收時序控制器60發出的時脈訊號，用以根據時脈訊號改變開關的導通狀態，且開關S11與開關S12所接收的時脈訊號可以為於一時間區間大體上反相的兩個訊號，也可以是於一時間區間局部重疊的兩個訊號，本發明並不以此為限。導通開關組的時脈訊號可與資料訊號波形搭配，例如，導通一開關組的兩訊號於一時間區間局部重疊，在重疊期間可不提供資料訊號。於其他實施例中，導通一開關組的兩訊號於一時間區間局部重疊，在重疊期間可提供資料訊號並作為預充電期間。
接收端210連接資料訊號源。例如，資料驅動器30作為資料訊號源。資料驅動器30設置沿基板10的一側邊11。開關(S11,S21...S81)和開關(S12,S22...S82)所形成的開關組連接至資料驅動器30的輸出腳位 (output pin)，以接收來自資料驅動器30的資料訊號。
多工器電路根據來自時序控制器60的多個時脈訊號(MA,MB,MA1,MB1)而改變各開關組的導通狀態，藉此選擇性地將資料訊號提供到不同的資料線。例如，當時脈訊號MA導通開關S11時，來自資料驅動器30的資料訊號被提供到資料線D1。時脈訊號MB導通開關S12時，來自資料驅動器30的資料訊號被提供到資料線D2。而第一開關組與第二開關組係連接於不同的資料線，例如第一開關組具有開關S11與開關S12，則開關S11電連接至資料線D1而開關S12電連接至資料線D2；第二開關組具有開關S21與開關S22，則開關S21電連接至資料線D3而開關S22電連接至資料線D4。
本文中所指的資料線D1-D4，僅用以表示不同之資料線，而非定義資料線之排序或位置，資料線D1-D4可以是依序排列，亦可以是由左至右依序為資料線D1、資料線D3、資料線D2、資料線D4，本發明並不以此為限。
於本發明之一實施例所示，不同開關組內之第一開關(S11,S21,...S81)由時脈訊號MA和時脈訊號MA1共同開啟。開關(S12,S22,...S82)由時脈訊號MB和時脈訊號MB1共同開啟。請參考圖1A。圖1A為本發明之一實施例的時脈訊號的波形示意圖。如圖1A所示，在期間T1，時脈訊號MA與時脈訊號MB大體上反相。在期間T2，時脈訊號MA1與時脈訊號MB1大體上反相。開關組依據時脈訊號MA以及時脈訊號MB依序開啟，或依據時脈訊號MA1以及時脈訊號MB1依序開啟。
前述依序開啟是指交替地導通開關組中的不同開關。舉例而言，在開關S11和開關S12所形成的開關組，於一期間，時脈訊號MA導通開關S11，時脈訊號MB關閉開關S12。於另一期間，時脈訊號MA關閉 開關S11，時脈訊號MB導通開關S12。
如圖1A所示，時脈訊號各具有一致能期間。時脈訊號MA的致能期間與時脈訊號MA1的致能期間部份重疊且起始時間不同步。另一方面，在圖1A的實施例，時脈訊號MB的致能期間與時脈訊號MB1的致能期間重疊且起始時間同步。
具體而言，時脈訊號MA與時脈訊號MA1有延遲，時脈訊號MA之下降緣與時脈訊號MA1之下降緣不對齊，且時脈訊號MA之上升緣與時脈訊號MA1之上升緣不對齊。另外，時脈訊號MB的上升緣晚於時脈訊號MA的上升緣，時脈訊號MB1的上升緣晚於時脈訊號MA1的上升緣。藉由在多工器電路設計開關訊號延遲(例如時脈訊號MA與時脈訊號MA1)，使開啟第一開關(S11,S21,...S81)時能量可以分散，以降低導通多工器電路所產生的雜訊。
如本發明所揭露之一實施例所示，顯示裝置包含多個開關組，且每一開關組可具有兩個開關。進一步而言，如圖1所示，每一開關組具有第一開關及第二開關。例如，在開關S11和開關S12所形成的開關組中，開關S11為第一開關，而開關S12為第二開關，且分別由不同時脈訊號MA及時脈訊號MB控制開關的導通。也就是說，開關(S11,S21,...S81)為第一開關，而開關(S12,S22,...S82)為第二開關。
在後續的部分圖式中，為說明方便，以框線繪示的開關SW1可代表多個第一開關形成的集合，框線繪示的開關SW2可代表多個第二開關所形成的集合。然本發明並不限制每一開關組的開關數量，於一實施例中，每一開關組可以具有三個開關。也就是每一開關組可以包含開關SW1、開關SW2、開關SW3(圖未示)，且分別由不同時脈訊號MA、時脈訊號MB及時脈訊號MC(圖未示)控制一開關組內的開關SW1、開關SW2、開關SW3 的導通，另一開關組分別由不同時脈訊號MA1、時脈訊號MB1及時脈訊號MC1(圖未示)控制一開關組內的開關SW1、開關SW2、開關SW3的導通。
請參考圖2，圖2為本發明圖1所揭露之一實施例之時脈訊號波型示意圖，如圖2所示，時脈訊號MA與時脈訊號MB可以為反相訊號，時脈訊號MA1與時脈訊號MB1可以為反相訊號，然本發明並不以此為限。時脈訊號各具有一致能期間。時脈訊號MA的致能期間與時脈訊號MA1的致能期間部份重疊且起始時間不同步。時脈訊號MB的致能期間與時脈訊號MA1的致能期間不重疊。另一方面，在圖2的實施例，時脈訊號MB的致能期間與時脈訊號MB1的致能期間部份重疊且起始時間不同步。
如圖2所示，每個時脈訊號MA、MB、MA1、MB1的致能期間均具有一上升緣及一下降緣，換言之，所述的上升緣可以是時脈訊號致能期間的起始時間，而下降緣可以是時脈訊號致能期間的結束時間。時脈訊號MA和時脈訊號MA1用以控制各開關組中第一開關(S11,S21,...S81)的導通。時脈訊號MB和時脈訊號MB1用以控制各開關組中第二開關(S12,S22,...S82)的導通。
其中，時脈訊號MA與時脈訊號MB可以具有不相互重疊或部分重疊的致能期間，亦即，時脈訊號MB的上升緣可以晚於或早於時脈訊號MA的下降緣，且時脈訊號MA與時脈訊號MB的致能期間可以具有相等或不相等的脈波寬度，亦即，時脈訊號MA的致能期間可以大於或小於或相等於時脈訊號MB的致能期間，本發明並不以此為限，依實際設計需求而設計。
時脈訊號MA及時脈訊號MA1的致能期間大體上具有相等的脈波寬度(pulse width)，時脈訊號MA的上升緣與時脈訊號MA1的上升 緣具有一延遲時間△t1，亦即，時脈訊號MA與時脈訊號MA1的致能期間不同時發生。於一實施例，時脈訊號MA與時脈訊號MA1可設計為至少一半以上的致能期間不重疊。
接著請參考時脈訊號MB及時脈訊號MB1，值得一提的是，時脈訊號MB的上升緣與時脈訊號MB1的上升緣具有一延遲時間△t2，此延遲時間△t2與時脈訊號MA與時脈訊號MA1的上升緣的延遲時間△t1可以大體上為相等或不相等。於一實施例，時脈訊號MB與時脈訊號MB1可設計為至少一半以上的致能期間不重疊。其餘時脈訊號MA、MA1與時脈訊號MB、MB1的波型描述相似，此處不另贅述。
具體而言，時脈訊號MA與時脈訊號MA1有延遲，且時脈訊號MB與時脈訊號MB1有延遲。時脈訊號MB之下降緣與時脈訊號MB1之下降緣不對齊，且時脈訊號MB之上升緣與時脈訊號MB1之上升緣不對齊。另外，時脈訊號MB的上升緣晚於時脈訊號MA的上升緣，時脈訊號MB1的上升緣晚於時脈訊號MA1的上升緣。藉由訊號延遲(例如時脈訊號MA與時脈訊號MA1，以及時脈訊號MB與時脈訊號MB1)，使開啟第一開關(S11,S21,...S81)以及第二開關(S12,S22,...S82)時能量可以分散，以進一步降低導通多工器電路所產生的雜訊。
圖3為時脈訊號的一實施例示意圖。於一實施例，時序控制器60經由位準位移器50傳遞時脈訊號(MA,MB,MA1,MB1)至多工器電路。在圖3的實施例，時序控制器60分別產生訊號(E1,E2,E3,E4)，訊號(E1,E2,E3,E4)彼此間具有如圖2所示的延遲關係。經由位準位移器50產生時脈訊號MA、時脈訊號MA1、時脈訊號MB、以及時脈訊號MB1。換言之，時脈訊號間的延遲關係可由時序控制器決定。
圖4為顯示裝置的另一實施例示意圖。與前述實施例的差異 在於，多工器電路接收時脈訊號(MA,MB,MA1,MB1,MA2,MB2)而改變導通狀態。在圖4的實施例，開關(S11,S21,...S81)彼此相連且由時脈訊號MA、時脈訊號MA1、時脈訊號MA2共同開啟。開關(S12,S22,...S82)彼此相連且由時脈訊號MB、時脈訊號MB1、時脈訊號MB2共同開啟。需注意的是，開關(S11,S21,...S81)之間的控制端可為直接連接，開關(S12,S22,...S82)之間的控制端可為直接連接，但不以此為限。
請參考圖4A與圖4B。圖4A與圖4B分別為用以導通第一開關與第二開關的時脈訊號的波形圖。如圖4A及圖4B所示所示，時脈訊號MA與時脈訊號MB可以為反相訊號，時脈訊號MA1與時脈訊號MB1可以為反相訊號，時脈訊號MA2與時脈訊號MB2可以為反相訊號，然本發明並不以此為限。如圖4A所示，時脈訊號MA例如在時間t1至時間t2被致能(即在時間t1的上升緣至在時間t2的下降緣形成一致能期間)。時脈訊號MA、時脈訊號MA1、時脈訊號MA2有延遲，時脈訊號MA之上升緣與時脈訊號MA1之上升緣不對齊，且時脈訊號MA之下降緣與時脈訊號MA1之下降緣不對齊。時脈訊號MA及時脈訊號MA1的致能期間可具有相等的脈波寬度，時脈訊號MA的上升緣與時脈訊號MA1的上升緣具有一延遲時間△t。類似地，時脈訊號MA1之上升緣(下降緣)與時脈訊號MA2之上升緣(下降緣)不對齊。時脈訊號MA1及時脈訊號MA2的致能期間可具有相等的脈波寬度，時脈訊號MA1的上升緣與時脈訊號MA2的上升緣具有一延遲時間△t。時脈訊號MA和時脈訊號MA1之間的延遲量與時脈訊號MA1和時脈訊號MA2之間的延遲量可為相等或不相等。
類似地，如圖4B所示，時脈訊號MB例如在時間t3至時間t4被致能(即在時間t3的上升緣至在時間t4的下降緣形成一致能期間)。時脈訊號MB、時脈訊號MB1、時脈訊號MB2有延遲，時脈訊號MB之上升 緣與時脈訊號MB1之上升緣不對齊，且時脈訊號MB之下降緣與時脈訊號MB1之下降緣不對齊。時脈訊號MB及時脈訊號MB1的致能期間可具有相等的脈波寬度，時脈訊號MB的上升緣與時脈訊號MB1的上升緣具有一延遲時間△t。類似地，時脈訊號MB1之上升緣(下降緣)與時脈訊號MB2之上升緣(下降緣)不對齊。時脈訊號MB1及時脈訊號MB2的致能期間可具有相等的脈波寬度，時脈訊號MB1的上升緣與時脈訊號MB2的上升緣具有一延遲時間△t。時脈訊號MB和時脈訊號MB1之間的延遲量與時脈訊號MB1和時脈訊號MB2之間的延遲量可為相等或不相等。
此外，如圖4A及圖4B所示所示，時脈訊號MB的上升緣(在時間t3)晚於時脈訊號MA的上升緣(在時間t1)，對時脈訊號MB1和時脈訊號MA1，以及時脈訊號MB2和時脈訊號MA2亦具有相同關係，於此不另贅述。藉此設計，利用導通第一開關(S11,S21,...S81)時脈訊號MA、時脈訊號MA1、時脈訊號MA2彼此起始時間不同步，於同一時間導通第一開關的能量較小。另外，導通第二開關(S12,S22,...S82)時脈訊號MB、時脈訊號MB1、時脈訊號MB2彼此起始時間不同步，於同一時間導通第二開關的能量亦較小，因此可更降低導通多工器電路所產生的雜訊。
圖5為顯示裝置的另一實施例示意圖。在圖5的實施例，開關(S11,S21,...S41)彼此不相連，開關(S12,S22,...S42)彼此不相連。每一開關組具有兩個開關，開關S11與開關S12作為一開關組，開關S21與開關S22作為另一開關組，依此類推。如圖5所示，資料驅動器30作為資料訊號源，時序控制器60輸出多個時脈訊號(MA,MA1,MB,MB1)。開關(S11,S21,...S41)與開關(S12,S22,...S42)的控制端用以接收時脈訊號(MA,MA1,MB,MB1)，每個開關的導通狀態分別由時脈訊號(MA,MA1,MB,MB1)中的其中一種所決定。資料驅動器30包含輸出腳位(301,302,303,304)作為輸出端。輸出腳位 301連接開關S11與開關S12所形成的開關組202。類似地，輸出腳位302連接開關S11與開關S12所形成的開關組。時脈訊號MA、時脈訊號MB用以控制一開關組的導通(例如第一開關S11與第二開關S12所形成的開關組202)；時脈訊號MA1、時脈訊號MB1用以控制另一開關組的導通(例如的第一開關S41及第二開關S42所形成的開關組202)。如圖5所示，時脈訊號MA、時脈訊號MB控制的開關組與時脈訊號MA1、時脈訊號MB1控制的另一開關組係為交錯設置於週邊走線區，亦即相鄰的開關組係由不同的時脈訊號(MA,MB)與時脈訊號(MA1,MB1)分別控制其導通。
圖6為顯示裝置的另一實施例示意圖。為說明方便，省略部分元件之間的連接(例如，多工器電路20與資料驅動器(30A,30B,30C)之間的連接)，具體連接方式可參考圖1。如圖6所示，時序控制器60產生的時脈訊號(MA,MA1,MB,MB1)可經由多個線路連接至多工器電路20，由各開關的控制端所接收。如圖6所示，傳輸時脈訊號MA與時脈訊號MA1的線路數量可以為不平均地分配。類似地，傳輸時脈訊號MB與時脈訊號MB1的線路數量可以為不平均地分配。藉此，將部分線路由原傳輸時脈訊號MA(或MB)改為傳輸時脈訊號MA1(或MB1)，以提供能量分散效果，降低開啟開關時產生的面板雜訊。如圖6所示，時脈訊號MA、時脈訊號MB控制的開關組係對應外側顯示區151的走線區17設置(即接近資料驅動器30A之一側或資料驅動器30C之一側)，而時脈訊號MA1、時脈訊號MB1控制的開關組係對應內側顯示區153的走線區17設置(即接近資料驅動器30B)。
圖7為顯示裝置的另一實施例示意圖。如圖7所示，時序控制器60產生的時脈訊號(MA,MA1,MB,MB1)可經由多個線路連接至多工器電路20，由各開關的控制端所接收。如圖7所示，傳輸時脈訊號MA與時 脈訊號MA1的線路數量可以為平均地分配。類似地，傳輸時脈訊號MB與時脈訊號MB1的線路數量可以為平均地分配。藉此，分配傳輸時脈訊號MA(或MB)的線路與傳輸時脈訊號MA1(或MB1)的線路，使傳輸時脈訊號MA1(或MB1)的線路數量增加，以進一步降低開啟開關時產生的面板雜訊。如圖7所示，時脈訊號MA、時脈訊號MB控制的開關組係對應顯示區的第一顯示區155之走線區17設置，而時脈訊號MA1、時脈訊號MB1控制的開關組係對應顯示區的第二顯示區157的走線區17設置。也就是說，時脈訊號MA、時脈訊號MB控制的開關組係對應左半部顯示區之走線區17設置，而時脈訊號MA1、時脈訊號MB1控制的開關組係對應右半部顯示區之走線區17設置。
圖8為顯示裝置的另一實施例示意圖。與圖6的實施例之差異在於，多工器電路20的開關SW1中的第一開關可依接收時脈訊號的不同而形成不相連的多個區段。如圖8所示，開關SW1中部分的第一開關彼此相連並分隔為多個區段，連接至同一區段之線路傳遞相同時脈訊號。例如，連接至區段P1之線路傳遞時脈訊號MA，連接至區段P2之線路傳遞時脈訊號MA1。另外，連接至開關SW2之線路傳遞的時脈訊號皆為時脈訊號MB，故開關SW2中的第二開關彼此連接並未劃分區段。藉此設計，接收不同時脈訊號的第一開關分為不同區段，減少不同時脈訊號之間干擾的可能性，同時降低開啟開關時的面板雜訊。
圖9為顯示裝置的另一實施例示意圖。如圖9所示，除了第一開關分成多個區段，第二開關亦分成多個區段。如圖9所示，開關SW1中部分的第一開關彼此相連並分隔為多個區段，開關SW2中部分的第二開關彼此相連並分隔為多個區段，連接至同一區段之線路傳遞相同時脈訊 號。例如，連接至區段P1之線路傳遞時脈訊號MA，連接至區段P2之線路傳遞時脈訊號MA1。另外，對於開啟第二開關的時脈訊號而言，例如，連接至區段P8之線路傳遞時脈訊號MB，連接至區段P9之線路傳遞時脈訊號MB1。藉此設計，接收不同時脈訊號的第一開關分為不同區段，接收不同時脈訊號的第二開關亦分為不同區段，減少不同時脈訊號之間干擾的可能性，同時降低開啟開關時的面板雜訊。
圖10A與圖10B為採本發明雜訊抑制設計前後的面板雜訊示意圖。如圖10A表示當多工器電路僅接收時脈訊號(MA,MB)的面板雜訊，在此情形量測面板雜訊平均值為844mv。如圖10B表示當多工器電路接收時脈訊號(MA,MA1,MB,MB1)的面板雜訊，多工器電路中的第一開關和第二開關不劃分區段，在此情形量測面板雜訊平均值為690mv。由此可知增設延遲訊號可有效抑制面板雜訊。
如上所述之資料驅動器30A-30D，係可整合為一個資料驅動器晶片，本發明並不以此為限。
圖11為時脈訊號的另一實施例示意圖。在圖11的實施例，時脈訊號間的延遲關係是由位準位移器50決定。例如，時序控制器60分別產生並輸出訊號E1及訊號E2至位準位移器50以得到時脈訊號MA、時脈訊號MB、時脈訊號MA1、以及時脈訊號MB1。舉例而言，訊號E1與訊號E2先後輸出且訊號E2的上升緣晚於訊號E1的上升緣。當時序控制器60輸出訊號E1至位準位移器50，經由位準位移器50分別產生起始時間不同步的時脈訊號MA與時脈訊號MA1。當時序控制器60輸出訊號E2至位準位移器50，經由位準位移器50分別產生起始時間不同步的時脈訊號MB與時脈訊號MB1。
位準位移器產生不同時脈訊號的方式請參考圖12至圖14。 如圖12所示，位準位移器50具有第一傳輸路徑51及第二傳輸路徑52。第一傳輸路徑51設定有第一參考電壓Vref1。第二傳輸路徑52設定有與第一參考電壓Vref1不同的第二參考電壓Vref2。位準位移器50根據第一參考電壓Vref1調整訊號E1與訊號E2以分別得到時脈訊號MA與時脈訊號MB，且根據第二參考電壓Vref2調整訊號E1與訊號E2以分別得到時脈訊號MA1與時脈訊號MB1。舉例而言，訊號E1與訊號E2先後被輸出。當位準位移器50接收輸出訊號E1，經第一傳輸路徑51並藉由運算放大器510與第一參考電壓Vref1得到時脈訊號MA，而經第二傳輸路徑52並藉由運算放大器511與第二參考電壓Vref2得到時脈訊號MA1。當位準位移器50接收輸出訊號E2，經第一傳輸路徑51並藉由運算放大器510與第一參考電壓Vref1得到時脈訊號MB，而經第二傳輸路徑52並藉由運算放大器511與第二參考電壓Vref2得到時脈訊號MB1。藉此產生不同時脈訊號。
如圖13所示，位準位移器50具有第一傳輸路徑51及第二傳輸路徑52。第二傳輸路徑52上設置有複數個延遲元件520。在圖13的實施例，延遲元件520為邏輯閘的組合。位準位移器50接收訊號E1與訊號E2以分別得到時脈訊號MA與時脈訊號MB，且根據延遲元件調整訊號E1與訊號E2以分別得到時脈訊號MA1與時脈訊號MB1。舉例而言，訊號E1與訊號E2先後被輸出。當位準位移器50接收輸出訊號E1，經第一傳輸路徑51得到時脈訊號MA，而經第二傳輸路徑52並藉由延遲元件520得到時脈訊號MA1。當位準位移器50接收輸出訊號E2，經第一傳輸路徑51得到時脈訊號MB，而經第二傳輸路徑52並藉由延遲元件520得到時脈訊號MB1。藉此產生不同時脈訊號。
如圖14所示，位準位移器50具有第一傳輸路徑51及第二傳輸路徑52。第二傳輸路徑52上設置有複數個延遲元件。在圖14的實施 例，延遲元件為電阻522與電容524的組合。位準位移器50接收訊號E1與訊號E2以分別得到時脈訊號MA與時脈訊號MB，且根據延遲元件調整訊號E1與訊號E2以分別得到時脈訊號MA1與時脈訊號MB1。舉例而言，訊號E1與訊號E2先後被輸出。當位準位移器50接收輸出訊號E1，經第一傳輸路徑51並藉由運算放大器512、運算放大器514與參考電壓Vref得到時脈訊號MA，而經第二傳輸路徑52並藉由運算放大器513、運算放大器515、延遲元件(可調電阻與電容)與參考電壓Vref得到時脈訊號MA1。當位準位移器50接收輸出訊號E2，經第一傳輸路徑51並藉由運算放大器512、運算放大器514與參考電壓Vref得到時脈訊號MB，而經第二傳輸路徑52並藉由運算放大器513、運算放大器515、延遲元件(可調電阻與電容)與參考電壓Vref得到時脈訊號MB1。其餘時脈訊號亦可以相同或相似方式，藉此產生不同時脈訊號。
本發明已由上述相關實施例加以描述，然而上述實施例僅為實施本發明之範例。必需指出的是，已揭露之實施例並未限制本發明之範圍。相反地，包含於申請專利範圍之精神及範圍之修改及均等設置均包含於本發明之範圍內。

Claims (17)

  1. 一種顯示面板，包含：一資料訊號源；複數條資料線，設置於一基板上；一多工器電路，包含一第一開關組及一第二開關組，每一開關組具有一第一開關及一第二開關，該些開關組中的每一開關具有一第一端連接該些資料線，及一第二端，相同開關組的該多個開關的該第二端彼此連接形成一接收端，該接收端連接該資料訊號源；以及一資料驅動器，作為該資料訊號源，該資料驅動器包含一第一接腳及相鄰該第一接腳之一第二接腳，該第一接腳連接該第一開關組，該第二接腳連接該第二開關組，其中，該第一開關組依據一第一時脈訊號以及一第二時脈訊號依序開啟；該第二開關組依據一第三時脈訊號以及一第四時脈訊號依序開啟，該些時脈訊號各具有一致能期間，該第一時脈訊號的致能期間與該第三時脈訊號的致能期間部份重疊且起始時間不同步，該第二時脈訊號的致能期間與該第四時脈訊號的致能期間至少一部份重疊，且該第二時脈訊號的一上升緣係晚於該第一時脈訊號的一上升緣，該第四時脈訊號的一上升緣係晚於該第三時脈訊號的一上升緣。
  2. 一種顯示面板，包含：一資料訊號源；複數條資料線，設置於一基板上；一多工器電路，包含一第一開關組及一第二開關組，每一開關組具有多個開關，該些開關組中的每一開關具有一第一端連接該些資料線，及一第二端，相同開關組的該多個開關的該第二端彼此連接形成一接收端，該接收端連接該資料訊號源，一位準位移器；以及一時序控制器，經由該位準位移器連接該多工器電路，且分別產生一第一時脈訊號、一第二時脈訊號、一第三時脈訊號、以及一第四時脈訊號，其中，該第一開關組依據該第一時脈訊號以及該第二時脈訊號依序開啟；該第二開關組依據該第三時脈訊號以及該第四時脈訊號依序開啟，該些時脈訊號各具有一致能期間，該第一時脈訊號的致能期間與該第三時脈訊號的致能期間部份重疊且起始時間不同步，該第二時脈訊號的致能期間與該第四時脈訊號的致能期間至少一部份重疊，且該第二時脈訊號的一上升緣係晚於該第一時脈訊號的一上升緣，該第四時脈訊號的一上升緣係晚於該第三時脈訊號的一上升緣。
  3. 一種顯示面板，包含：一資料訊號源；複數條資料線，設置於一基板上；一多工器電路，包含一第一開關組及一第二開關組，每一開關組具有多個開關，該些開關組中的每一開關具有一第一端連接該些資料線，及一第二端，相同開關組的該多個開關的該第二端彼此連接形成一接收端，該接收端連接該資料訊號源；一位準位移器；以及一時序控制器，經由該位準位移器連接該多工器電路，且分別產生並輸出一第一訊號及一第二訊號至該位準位移器以得到一第一時脈訊號、一第二時脈訊號、一第三時脈訊號、以及一第四時脈訊號，其中，該第一開關組依據該第一時脈訊號以及該第二時脈訊號依序開啟；該第二開關組依據該第三時脈訊號以及該第四時脈訊號依序開啟，該些時脈訊號各具有一致能期間，該第一時脈訊號的致能期間與該第三時脈訊號的致能期間部份重疊且起始時間不同步，該第二時脈訊號的致能期間與該第四時脈訊號的致能期間至少一部份重疊，且該第二時脈訊號的一上升緣係晚於該第一時脈訊號的一上升緣，該第四時脈訊號的一上升緣係晚於該第三時脈訊號的一上升緣。
  4. 如請求項1至3項中任一項所述之顯示面板，其中該第二時脈訊號的致能期間與該第四時脈訊號的致能期間重疊且起始時間同步。
  5. 如請求項1至3項中任一項所述之顯示面板，其中該第二時脈訊號的致能期間與該第四時脈訊號的致能期間部份重疊且起始時間不同步。
  6. 如請求項5所述之顯示面板，其中該第二時脈訊號之一下降緣與該第四時脈訊號之一下降緣不對齊，且該第二時脈訊號之一上升緣與該第四時脈訊號之一上升緣不對齊。
  7. 如請求項1至3項中任一項所述之顯示面板，其中該第一時脈訊號之一下降緣與該第三時脈訊號之一下降緣不對齊，且該第一時脈訊號之一上升緣與該第三時脈訊號之一上升緣不對齊。
  8. 如請求項3所述之顯示面板，其中，該位準位移器具有一第一傳輸路徑，設定有一第一參考電壓，且具有一第二傳輸路徑，設定有與該第一參考電壓不同的一第二參考電壓；該位準位移器根據該第一參考電壓調整該第一訊號與該第二訊號以分別得到該第一時脈訊號與該第二時脈訊號，且根據該第二參考電壓調整該第一訊號與該第二訊號以分別得到該第三時脈訊號與該第四時脈訊號。
  9. 如請求項3所述之顯示面板，其中，該位準位移器具有一第一傳輸路徑及一第二傳輸路徑，該第二傳輸路徑上設置有複數個延遲元件；該位準位移器接收該第一訊號與該第二訊號以分別得到該第一時脈訊號與該第二時脈訊號，且根據該些延遲元件調整該第一訊號與該第二訊號以分別得到該第三時脈訊號與該第四時脈訊號。
  10. 如請求項9所述之顯示面板，其中該些延遲元件為邏輯閘或電阻與電容的組合。
  11. 一種顯示面板，包含：複數條資料線；一資料驅動器，用以提供一資料訊號；一第一開關組，具有三個開關，其中每一該些開關具有一第一端、一第二端、及一閘極端，每一該些開關之該第一端電連接至對應之資料線，該些開關之該第二端電連接至該資料驅動器之一輸出端，用以接收該資料訊號，該些開關其中之一之該閘極端用以接收一第一多工訊號及該些開關其中另一之該閘極端用以接收一第二多工訊號，其中，該些多工訊號分別由一上升緣及一下降緣形成一致能期間，且該些多工訊號的該致能期間至少一半以上的致能期間不重疊；及一第二開關組，具有三個開關，其中每一該些開關具有一第一端、一第二端、及一閘極端，每一該些開關之該第一端電連接至對應的資料線，該些開關之該第二端電連接至該資料驅動器之另一輸出端，用以接收該資料訊號，該些開關其中之一之該閘極端用以接收一第三多工訊號及該些開關其中之另一之該閘極端用以接收一第四多工訊號，其中，該些多工訊號分別由一上升緣及一下降緣形成一致能期間，且該些多工訊號的該致能期間至少一半以上的致能期間不重疊；其中，該第一多工訊號與該第三多工訊號的部分致能期間係為重疊，且該第一多工訊號與該第三多工訊號的致能期間大體上具有相等寬度，且該第一多工訊號的一上升緣與該第三多工訊號的一上升緣係具有一第一延遲時間；該第二多工訊號與該第四多工訊號的大部分致能期間係為重疊，且該第二多工訊號與該第四多工訊號的致能期間大體上具有相等寬度，且該第二多工訊號的該上升緣與該第四多工訊號的一上升緣係具有一第二延遲時間；該第一開關組之該些開關其中還一之該閘極端用以接收一第五多工訊號；以及該第二開關組之該些開關其中還一之該閘極端用以接收一第六多工訊號。
  12. 如請求項11所述之顯示面板，其中該第一延遲時間與該第二延遲時間相等。
  13. 如請求項11所述之顯示面板，其中該第一多工訊號與該第二多工訊號的該致能期間不重疊，且該第三多工訊號與該第四多工訊號的該致能期間不重疊。
  14. 一種顯示面板，包含：複數條資料線，設置於一顯示區；一資料驅動器，用以提供一資料訊號；複數個第一開關組，設置於一走線區，其中每一該些第一開關組具有三個開關，每一該些開關具有一第一端、一第二端、及一閘極端，每一該些開關之該第一端電連接至對應之資料線，該些開關之該第二端電連接至該資料驅動器之一輸出端，用以接收該資料訊號，該些開關其中之一之該閘極端用以接收一第一多工訊號及該些開關其中另一之該閘極端用以接收一第二多工訊號，其中，該些多工訊號分別由一上升緣及一下降緣形成一致能期間，且該些多工訊號的該致能期間至少一半以上的致能期間不重疊；及複數個第二開關組，設置於該走線區，其中每一該些第二開關組具有三個開關，每一該些開關具有一第一端、一第二端、及一閘極端，每一該些開關之該第一端電連接至對應之資料線，該些開關之該第二端電連接至該資料驅動器之另一輸出端，用以接收該資料訊號，該些開關其中之一之該閘極端用以接收一第三多工訊號及該些開關其中另一之該閘極端用以接收一第四多工訊號，其中，該些多工訊號分別由一上升緣及一下降緣形成一致能期間，且該些多工訊號的該致能期間至少一半以上的致能期間不重疊；其中，該第一多工訊號與該第三多工訊號的大部分致能期間係為重疊，且該第一多工訊號與該第三多工訊號的致能期間大體上具有相等寬度，且該第一多工訊號的一上升緣與該第三多工訊號的一上升緣係具有一第一延遲時間；該第二多工訊號與該第四多工訊號的大部分致能期間係為重疊，且該第二多工訊號與該第四多工訊號的致能期間大體上具有相等寬度，且該第二多工訊號的該上升緣與該第四多工訊號的一上升緣係具有一第二延遲時間；該第一開關組之該些開關其中還一之該閘極端用以接收一第五多工訊號；以及該第二開關組之該些開關其中還一之該閘極端用以接收一第六多工訊號。
  15. 如請求項14所述之顯示面板，該些第一開關組與該些第二開關組係分別交錯設置於該走線區。
  16. 如請求項14所述之顯示面板，該些第一開關組係設置於對應該顯示區之一第一顯示區的該走線區，且該些第二開關組係設置於對應該顯示區之一第二顯示區的該走線區。
  17. 如請求項14所述之顯示面板，其中該第一多工訊號與該第二多工訊號的該致能期間不重疊，且該第三多工訊號與該第四多工訊號的該致能期間不重疊。
TW107118026A 2018-05-25 2018-05-25 具雜訊抑制設計的顯示面板 TWI678923B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107118026A TWI678923B (zh) 2018-05-25 2018-05-25 具雜訊抑制設計的顯示面板
CN201810927817.1A CN108962123B (zh) 2018-05-25 2018-08-15 具噪声抑制设计的显示面板
US16/419,117 US10679541B2 (en) 2018-05-25 2019-05-22 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107118026A TWI678923B (zh) 2018-05-25 2018-05-25 具雜訊抑制設計的顯示面板

Publications (2)

Publication Number Publication Date
TWI678923B true TWI678923B (zh) 2019-12-01
TW202005352A TW202005352A (zh) 2020-01-16

Family

ID=64470115

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118026A TWI678923B (zh) 2018-05-25 2018-05-25 具雜訊抑制設計的顯示面板

Country Status (3)

Country Link
US (1) US10679541B2 (zh)
CN (1) CN108962123B (zh)
TW (1) TWI678923B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744928B (zh) * 2020-06-02 2021-11-01 友達光電股份有限公司 接線檢測模組與檢測電路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102544520B1 (ko) * 2018-07-12 2023-06-16 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR20200009908A (ko) * 2018-07-20 2020-01-30 엘지디스플레이 주식회사 표시 장치
KR20200068509A (ko) * 2018-12-05 2020-06-15 엘지디스플레이 주식회사 표시 장치
KR20210086319A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치 및 그의 동작 방법
WO2022000240A1 (zh) * 2020-06-30 2022-01-06 京东方科技集团股份有限公司 显示基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221541B (en) * 1998-04-23 2004-10-01 Semiconductor Energy Lab Liquid crystal display device
TW201810219A (zh) * 2016-06-01 2018-03-16 友達光電股份有限公司 顯示裝置以及其驅動方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506005B1 (ko) * 2002-12-31 2005-08-04 엘지.필립스 엘시디 주식회사 평판표시장치
KR100712541B1 (ko) 2005-12-13 2007-04-30 삼성전자주식회사 디스플레이용 구동 집적회로
JP5664034B2 (ja) * 2010-09-03 2015-02-04 セイコーエプソン株式会社 電気光学装置および電子機器
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
TW201322227A (zh) * 2011-11-18 2013-06-01 Au Optronics Corp 顯示面板及其源極驅動架構
KR102034236B1 (ko) * 2013-01-17 2019-10-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102084231B1 (ko) * 2013-08-29 2020-03-04 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP6115407B2 (ja) * 2013-08-29 2017-04-19 ソニー株式会社 表示パネル、その駆動方法、および電子機器
KR102243267B1 (ko) * 2013-11-26 2021-04-23 삼성디스플레이 주식회사 표시 장치
KR102254623B1 (ko) * 2013-12-13 2021-05-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102117987B1 (ko) * 2014-02-24 2020-06-10 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102204674B1 (ko) * 2014-04-03 2021-01-20 삼성디스플레이 주식회사 표시 장치
TWI529695B (zh) * 2014-09-15 2016-04-11 友達光電股份有限公司 顯示面板及其中之信號傳送方法
KR102315421B1 (ko) * 2015-03-30 2021-10-22 삼성디스플레이 주식회사 디멀티플렉서 및 이를 포함한 표시장치
KR102397991B1 (ko) * 2015-06-24 2022-05-13 삼성디스플레이 주식회사 표시장치
US9626895B2 (en) * 2015-08-25 2017-04-18 Chunghwa Picture Tubes, Ltd. Gate driving circuit
KR102482846B1 (ko) * 2015-09-10 2023-01-02 삼성디스플레이 주식회사 표시장치
KR102528296B1 (ko) * 2015-11-18 2023-05-04 삼성디스플레이 주식회사 표시 장치
KR102526355B1 (ko) * 2016-09-22 2023-05-02 엘지디스플레이 주식회사 유기 발광 표시 장치
TWI614654B (zh) * 2017-04-28 2018-02-11 友達光電股份有限公司 用於顯示面板的驅動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221541B (en) * 1998-04-23 2004-10-01 Semiconductor Energy Lab Liquid crystal display device
TW201810219A (zh) * 2016-06-01 2018-03-16 友達光電股份有限公司 顯示裝置以及其驅動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744928B (zh) * 2020-06-02 2021-11-01 友達光電股份有限公司 接線檢測模組與檢測電路

Also Published As

Publication number Publication date
US20190362666A1 (en) 2019-11-28
CN108962123A (zh) 2018-12-07
TW202005352A (zh) 2020-01-16
US10679541B2 (en) 2020-06-09
CN108962123B (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
TWI678923B (zh) 具雜訊抑制設計的顯示面板
US9733758B2 (en) Array substrate, touch display device, and driving method of the touch display device
JP4769108B2 (ja) 出力バッファ回路
US9722582B2 (en) Semiconductor device with output driver pre-emphasis scheme
CN105446923B (zh) 具有上拉升压器和下拉升压器的差分驱动器
KR102435257B1 (ko) 게이트 보호회로 및 이를 포함하는 표시장치
US8519747B2 (en) Driver and high voltage drive circuit including the same
JP2004088693A5 (zh)
US8692577B2 (en) Driver circuit
JP2015518625A5 (zh)
US7663413B2 (en) Line driver circuit having means for stabilizing output signal
US8410828B2 (en) Area efficient EMI reduction technique for H-bridge current mode transmitter
US20150341019A1 (en) Semiconductor device
KR102583820B1 (ko) 데이터 송신 회로
CN104954005B (zh) 半导体装置的数据输出电路
KR100723526B1 (ko) 단락 전류를 제어할 수 있는 출력 드라이버
JP2018019322A (ja) リンギング抑制回路
TWI430578B (zh) 位準移位延遲等化電路及方法
US9705490B2 (en) Driver circuit for single wire protocol slave unit
US20180144708A1 (en) Cornor cut circuit in liquid crystal panel driving system
US9964832B2 (en) Distributed mach-zehnder modulator (MZM) driver delay compensation
JP6800002B2 (ja) 半導体装置、画像表示装置および画像表示方法
WO2017149957A1 (ja) 信号出力回路
US20180341608A1 (en) Communication device
WO2017074366A1 (en) Optical modulator drivers