TWI744928B - 接線檢測模組與檢測電路 - Google Patents

Abstract

本發明係為一種接線檢測模組與檢測電路。接線檢測模組應用於包含複數個像素的顯示面板。接線檢測模組包含：接收電路與N個檢測電路。接收電路接收時脈控制信號。檢測電路電連接於接收電路。各個檢測電路係分別對應於位於各列的像素。在N個檢測電路中的第n個檢測電路，根據時脈控制信號以及第n個佈線信號而產生讀取信號。

Description

接線檢測模組與檢測電路

本發明是有關於一種接線檢測模組與檢測電路，且特別是有關於一種檢測面板的側邊佈線之連接狀態的接線檢測模組與檢測電路。

請參見第1圖，其係將多個面板拼接為一大型電視牆之示意圖。面板廠商在製造顯示面板101時，無法直接製造大型的電視牆10，而需以多個顯示面板101組合拼接而成。

請參見第2A圖，其係於顯示面板的製造過程中，對面板進行切割之示意圖。面板廠商生產顯示面板11時，會對顯示面板11進行切割。例如，虛線C1、C2代表將顯示面板11切割為多個較小尺寸的顯示面板111。

請參見第2B圖，其係經切割後的顯示面板之示意圖。經切割後的顯示面板111，其正面111a與背面111b具有不同的材質與電路。為使顯示面板的控制功能正常，需將顯示面板111的正面111a與背面111b的導線相連。即，經過進一步的側邊佈線(side wiring)，方能連結前後面板間的控制信號。

請參見第3A、3B圖，其係於切割後的面板設置接線之示意圖。在第3A、3B圖中，分別假設於顯示面板21、23的單側和雙側設置佈線 接墊21a、23a。此處雖未繪式顯示面板21、23的背面，但在顯示面板21、23的背面，亦設有與顯示面板21、23的正面所設置之佈線接墊21a、23a位置相對應的接墊。之後，再透過佈線(bonding)製程，於顯示面板21的正面的佈線接墊21a、23a與背面的接墊間設置側邊佈線。

由第3A、3B圖可以得知，顯示面板21、23的正面和背面之間需設置佈線接墊21a、23a，並藉由側邊佈線連接佈線接墊21a、23a。然而，設置佈線接墊21a、23a的位置並無像素，無法用於顯示畫面。連帶的，將多個顯示面板21、23拼接為電視牆時，在顯示面板21、23之間的接縫處，可能呈現畫面被切割的情形。因此，位於顯示面板側邊的佈線接墊21a、23a尺寸必須盡可能地縮小，才能避免讓使用者觀看電視牆時產生拼接的視覺感受。

然而，隨著接墊尺寸的縮小，用於連接面板之正面與背面接墊間的側邊佈線的失敗率也相對提高。為確保側邊佈線能良好地連接面板兩側面的接墊，面板廠商須對接墊間的連線狀態進行測試。

若側邊佈線確實將顯示面板21、23兩側的接墊相連，則視為兩側的佈線接墊21a、23a的連接狀態良好。此時，顯示面板21、23可正常操作。若側邊佈線未能確實將兩側的佈線接墊21a、23a相連，則因兩側接墊的連接狀態不甚良好的緣故，可能使顯示面板21、23的控制出現異常。面板廠商對佈線接墊21a、23a間的連線狀態所採用之習用的測試方式為，使用探針確認顯示面板的兩個側面上相對應位置的佈線接墊21a、23a彼此間是否短路。為便於說明，以下僅繪式顯示面板21、23的一角。

請參見第4圖，其係以探針檢測顯示面板兩側接線狀態之示意圖。檢測電路27以探針29a連接顯示面板25的正面，並以探針29b連接顯示面板25的背面。若檢測電路27確認由探針29a、29b檢測到的信號相通(短路)時，便可確認在顯示面板25的正面與背面之間的側邊佈線，確實連接至位置對應的佈線接墊fPd、bPd。然而，使用探針29a、29b方式檢測面板25的側邊佈線的連接狀態時，卻可能衍伸以下問題。

首先，需搭配夾具將顯示面板25固定後，檢測電路27才能使用探針29a、29b對顯示面板25兩側的佈線接墊fPd、bPd進行量測。若夾具的設置位置或探針29a、29b的量測位置發生偏移時，便無法確認佈線接墊fPd、bPd間的連線是否正常。隨著製程的縮小化，夾具的設置空間受限，且探針29a、29b的量測位置的精準度要求也越高。

再者，因探針29a、29b是以物理性的方式接觸顯示面板25兩側的接點，探針29a、29b的尖端可能對佈線接墊fPd、bPd的結構產生破壞。即便檢測電路27經由探針29a、29b確認面板兩側面上的佈線接墊fPd、bPd已確實導通，但量測後，佈線接墊fPd、bPd卻可能受到探針29a、29b的尖端的破壞。亦即，原本正常連線的佈線接墊fPd、bPd卻因使用探針29a、29b進行檢測而遭破壞，導致顯示面板25兩側板上的佈線接墊fPd、bPd無法順利導通。

綜上，隨著製程的縮小化，面板廠商必須針對側邊佈線進行檢測。但習用技術檢測側邊佈線的方式仍有其缺失。因此，如何針對側邊佈線的連接狀態進行檢測，尚須進一步的改善。

本發明係為應用於面板的接線檢測模組與檢測電路，用於對面板的正面與背面上的接墊之間的連線狀態進行檢測。本發明的接線檢測模組與檢測電路以非破壞性的方式連接接墊，並可適用於縮小化的製程中。

根據本發明之第一方面，提出一種接線檢測模組，應用於包含排列為M行與N列之複數個像素的顯示面板。接線檢測模組包含：接收電路與N個檢測電路。接收電路接收時脈控制信號。N個檢測電路電連接於接收電路。各個檢測電路分別對應於位於各列的像素。第n個檢測電路根據時脈控制信號以及第n個佈線信號而產生讀取信號。其中，n、M與N為正整數，且n小於或等於N。

根據本發明之第二方面，提出一種檢測電路。檢測電路根據時脈控制信號而對顯示面板上的接線進行檢測。檢測電路包含：佈線接墊、信號位移電路與選取電路。佈線接墊接收佈線信號。信號位移電路延遲時脈控制信號並產生開關控制信號。選取電路電連接於佈線接墊與信號位移電路。選取電路根據開關控制信號的位準而選擇性導通，進而根據佈線信號而產生與佈線接墊對應之讀取信號。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

10:電視牆

101,11,111,21,23,25,40,50:顯示面板

c1,c2:虛線

111a:正面

111b:背面

21a,23a,fPd,bPd,601,602:佈線接墊

27:檢測電路

29a,29b:探針

bnd,bnd[1],bnd[4],bnd_clkCTL,bnd_Pd[1],bnd_Rx,bnd_clkCTLa,bnd_clkCTLb,bnd_Rx1,bnd_Rx2:側邊佈線

43,53,63:後側面板

41,51,61:前側面板

431:時序控制電路

45:接線檢測模組

451:接收電路

clkCTL:時脈控制信號

455:檢測信號產生電路

457:讀取信號

453:檢測電路

ln[1]~ln[N],ln[2],In[3],ln[4]:佈線信號

Rx:讀取信號(線)

453a:信號位移電路

453b:選取電路

453c:模式切換電路

bPd[1],bPd[4]:背面佈線接墊

fPd[1],fPd[4]:正面佈線接墊

sw1,sw2,sw3,sw4:開關

SR1,SR2,SR3,SR4:移位暫存器

sCtl[1],sCtl[2],sCtl[3],sCtl[4]:開關控制信號

Tln:佈線期間

Ts:開關導通期間

iRx_idl,Rx_rl:波形

t1~t10:時點

Vo:輸出信號

657:讀取電路

657a:積分器

657b:電壓檢測電路

ms1,ms2,ms3,ms4:模式切換電路

msCTL:模式選取信號

GL[1],GL[2],GL[3],GL[4]:閘極控制信號

bPd_clkCTL,bPd_clkCTLa,bPd_clkCTLb:背面時脈接墊

fPd_clkCTL,fPd_clkCTLa,fPd_clkCTLb:正面時脈接墊

bPd_Rx,bPd_Rx2:背面讀取接墊

fPd_Rx,fPd_Rx1,fPd_Rx2:正面讀取接墊

PX:像素

R,G,B:子像素

第1圖，其係將多個面板拼接為一大型電視牆之示意圖； 第2A圖，其係於顯示面板的製造過程中，對面板進行切割之示意圖；第2B圖，其係經切割後的顯示面板之示意圖；第3A、3B圖，其係於切割後的顯示面板設置接線之示意圖；第4圖，其係以探針檢測顯示面板兩側接線狀態之示意圖；第5圖，其係根據本發明之實施例的接線檢測模組之方塊圖；第6圖，其係根據本發明之實施例的檢測電路之方塊圖；第7圖，其係檢測模組搭配移位電路之示意圖；第8圖，其係根據佈線信號ln[1]~ln[N]判斷連線狀態之波形圖；第9A、9B、9C、9D圖，其係針對不同的閘極線進行檢測之示意圖；第10A圖，其係以另一種方式實現讀取電路之示意圖；第10B圖，其係採用第10A圖的讀取電路而判斷連線狀態之示意圖；第11A圖，其係與顯示面板既有的移位暫存電路共用之示意圖；第11B圖，其係兼具顯示用途與修復用途之移位暫存電路，因應模式的不同而檢測接線狀態之波形圖；第12圖，其係加入移位暫存電路的檢測之示意圖；第13圖，其係另一種加入移位暫存電路的檢測之示意圖；第14圖，其係佈線接墊由左而右排列、閘極控制線由上而下排列，且移位暫存器僅供檢測使用之示意圖；及第15圖，其係佈線接墊由左而右排列、閘極控制線由上而下排列，且移位暫存器同時作為檢測與顯示使用之示意圖。

請參見第5圖，其係根據本發明之實施例的接線檢測模組之方塊圖。為便於說明，此處僅繪式顯示面板40中，與接線檢測相關的部分。顯示面板40包含前側面板41與後側面板43。後側面板43設有時序控制電路431，前側面板設有像素陣列。本文假設像素陣列包含排列為M行與N列的多個像素。

接線檢測模組45包含：接收電路451、檢測信號產生電路455、讀取信號457，以及多個檢測電路453。通常，檢測電路453的數量等於像素陣列中的閘極控制線(gate line)的數量，但實際的數量並不以此為限。為便於說明，此處假設像素陣列搭配N條閘極控制線，並假設接線檢測模組45包含N個檢測電路453。

接收電路451電連接於時序控制電路431與檢測電路453。接收電路451自時序控制電路431接收時脈控制信號clkCTL(例如，STV、CLK1~CLK3等)後，將時脈控制信號clkCTL傳送至各個檢測電路453。

檢測信號產生電路455與讀取電路457均電連接於各個檢測電路453。檢測信號產生電路455產生佈線信號ln[1]~ln[N]，分別傳送至N個檢測電路453。檢測信號產生電路455所產生之佈線信號ln[1]~ln[N]的數量，隨著檢測電路453的實際數量而異。

為便於說明，本文以相同的符號代表信號線與其上的信號。例如，以Rx同時代表讀取信號線與其上所傳送的讀取信號。根據本發明的實施例，各個檢測電路453共同使用讀取信號線Rx連接至讀取電路457。讀取電路457在不同的期間，自不同的檢測電路453接收讀取信號Rx。

請參見第6圖，其係根據本發明之實施例的檢測電路之方塊圖。檢測電路453進一步包含信號位移電路(SR)453a與選取電路(sw)453b。 其中，信號位移電路(SR)453.a電連接於接收電路451；選取電路(sw)453b電連接於信號位移電路(SR)453a、檢測信號產生電路455與讀取電路457。

在某些應用中，檢測電路453還可進一步包含模式切換電路(ms)453c。例如，本文第11A圖所示的實施例。檢測電路453包含模式切換電路(ms)453c時，模式切換電路(ms)453c電連接於讀取電路457與選取電路(sw)453b。模式切換電路(ms)453c可因應顯示面板處於所處的操作模式，決定是否將選取電路(sw)453b的輸出導通至讀取電路457。若顯示面板處於檢測模式時，模式切換電路(ms)453c將選取電路(sw)453b的輸出導通至讀取電路457；若顯示面板處於顯示模式時，模式切換電路(ms)453c斷開選取電路(sw)453b與讀取電路457之間的連線。

信號位移電路(SR)453a用於接收時脈控制信號clkCTL，並根據時脈控制信號clkCTL而產生開關控制信號sCTL[n]。由信號位移電路(SR)453a產生的開關控制信號sCTL，將進一步用於控制選取電路(sw)453b。

選取電路(sw)453b用於接收佈線信號ln[1]~ln[N]，並根據開關控制信號sCTL[n]而決定是否導通。當選取電路(sw)453b導通時，選取電路(sw)453b將輸出讀取信號Rx至讀取電路457。

根據本發明的實施例，檢測電路453的數量可能等於像素的總行數(M)或像素的總列數(N)。為便於說明，以下假設檢測電路453的數量等於像素的總列數(N)。其中，M、N均為正整數。另，為便於說明，以下實施例以n代表N個檢測電路453中的其中一個檢測電路453的行為。其中，n為小於或等於N的正整數。

請參見第7圖，其係檢測模組搭配移位電路之示意圖。顯示面板50包含前側面板51與後側面板53。為便於說明，本文的實施例假設N=4。因此，本文將假設於前側面板51共設置四個檢測電路。這些檢測電路 進一步包含作為選取電路使用的開關sw1~sw4與作為信號位移電路使用的移位暫存器SR1~SR4。另，為簡化說明，在部分的實施例中，未再重複繪式接收電路、檢測信號產生電路與讀取電路。

在此圖式中，正面佈線接墊fPd[1]與背面佈線接墊bPd[1]之間透過側邊佈線bnd[1]相連；以及，正面佈線接墊fPd[4]與背面佈線接墊bPd[1]之間透過側邊佈線bnd[4]相連。與其餘信號相對應之接墊之間的連接方式亦類似，故不予以說明。

如前所述，側邊佈線bnd[1]用於連接正面佈線接墊fPd[1]與背面佈線接墊bPd[1]，但可能在製程間有些偏差，導致側邊佈線bnd[1]未能確實連接正面佈線接墊fPd[1]與背面佈線接墊bPd[1]。連帶的，正面佈線接墊fPd[1]與背面佈線接墊bPd[1]之間的連接狀態可能受到影響。本發明的實施例可藉由讀取信號Rx，判斷正面佈線接墊fPd[1]與背面佈線接墊bPd[1]之間的連接狀態。

假設前側面板51上的開關sw1~sw4為PMOS電晶體。實際應用時，開關sw1~sw4的設計並不以PMOS電晶體為限。開關sw1~sw4的一端(例如，PMOS電晶體的源極)連接至正面佈線接墊fPd[1]~fPd[4]；開關的另一端(例如，PMOS電晶體的汲極)連接至讀取信號線Rx；以及，開關sw1~sw4的控制端(例如，PMOS電晶體的閘極)連接至移位暫存器SR1~SR4。移位暫存器SR1~SR4根據時脈控制信號clkCTL而分別產生開關控制信號sCTL[1]~sCTL[4]至開關sw1~sw4的控制端。

請參見第8圖，其係根據佈線信號判斷連線狀態之波形圖。在此圖式中，縱軸由上而下分別為佈線信號ln[1]~ln[4]、開關控制信號sCTL[1]~sCTL[4]、理想狀況下的讀取信號的波形Rx_idl，以及實際可能產生的讀取信號的波形Rx_rl。橫軸代表時間，其中標示時點t1~t10。

佈線信號ln[1]~ln[4]具有相似的波形，即，於時點t1前均為高位準；於時點t1至時點t2期間均為低位準；於時點t2至時點t3期間均為高位準，其餘類推。

移位暫存器SR1~SR4接收時脈控制信號clkCTL後，分別產生開關控制信號sCTL[1]~sCTL[4]至開關sw1~sw4的控制端。本文假設開關控制信號sCTL[1]在時點t1至t2期間為低位準，並於其他時段維持在高位準；開關控制信號sCTL[2]在時點t3至t4期間為低位準，並於其他時段維持在高位準；開關控制信號sCTL[3]在時點t5至t6期間為低位準，並於其他時段維持在高位準；開關控制信號sCTL[4]在時點t7至t8期間為低位準，並於其他時段維持在高位準。

在本文中，以佈線期間Tln代表佈線信號ln[1]~ln[4]為低位準的期間；以及，以開關導通期間Ts代表開關sw1~sw4導通的期間。實際應用時，開關導通期間Ts可大於或等於佈線期間Tln。即，開關控制信號sCTL[1]~sCTL[4]為低位準的開始時點，可能早於或等於佈線信號ln[1]~ln[4]為低位準的開始時點；且，開關控制信號sCTL[1]~sCTL[4]為低位準的結束時點，可能晚於或等於佈線信號ln[1]~ln[4]為低位準的結束時點。據此，可避免讀取到不正確的讀取信號Rx。

如第8圖所示，根據本發明的實施例，開關控制信號sCTL[1]~sCTL[4]輪續為低位準，使第7圖的開關sw1~sw4輪流導通。據此，讀取電路在不同的期間所接收到的讀取信號Rx，可分別代表背面佈線接墊bPd[1]~bPd[4]上的信號。關於讀取信號的說明，請同時以第7圖的架構、第8圖的波形圖，分別搭配第9A、9B、9C、9D圖中，針對不同的閘極線進行檢測的說明。為便於說明，以下圖式僅繪式顯示面板正面的元件與電路。

第9A圖對應於第8圖中，時點t1至時點t2的期間。在這段期間，移位暫存器SR1所產生的開關控制信號sCTL[1]為低位準，而移位暫存器SR2~SR4所產生的開關控制信號sCTL[2]~sCTL[4]為高位準。因此，開關sw1為導通，而開關sw2~sw4為斷開。在時點t1至時點t2的期間，讀取信號Rx代表正面佈線接墊fPd[1]與背面佈線接墊bPd[1]之間的連接狀態。

第9B圖對應於第8圖中，時點t3至時點t4的期間。在這段期間，移位暫存器SR2所產生的開關控制信號sCTL[2]為低位準，而移位暫存器SR1、SR3、SR4所產生的開關控制信號sCTL[1]、sCTL[3]、sCTL[4]為高位準。因此，開關sw2為導通，而開關sw1、sw3、sw4為斷開。在時點t3至時點t4的期間，讀取信號Rx代表正面佈線接墊fPd[2]與背面佈線接墊bPd[2]之間的連接狀態。

第9C圖對應於第8圖中，時點t5至時點t6的期間。在這段期間，移位暫存器SR3所產生的開關控制信號sCTL[3]為低位準，而移位暫存器SR1、SR2、SR4所產生的開關控制信號sCTL[1]、sCTL[2]、sCTL[4]為高位準。因此，開關sw3為導通，而開關sw1、sw2、sw4為斷開。在時點t5至時點t6的期間，讀取信號Rx代表正面佈線接墊fPd[3]與背面佈線接墊bPd[3]之間的連接狀態。

第9D圖對應於第8圖中，時點t7至時點t8的期間。在這段期間，移位暫存器SR4所產生的開關控制信號sCTL[4]為低位準，而移位暫存器SR1~SR3所產生的開關控制信號sCTL[1]~sCTL[3]為高位準。因此，開關sw4為導通，而開關sw1~sw3為斷開。在時點t7至時點t8的期間，讀取信號Rx代表正面佈線接墊fPd[4]與背面佈線接墊bPd[4]之間的連接狀態。

理想狀況下，當正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]之間的連線狀態均為良好時，讀取電路457所接收之讀取信號 Rx將如第8圖的波形Rx_idl所示。然而，因實際接線上可能存在阻抗的緣故，導致讀取電路457實際接收的讀取信號Rx產生失真(distortion)。因此，實際的讀取信號Rx可能如波形Rx_rl所示，雖會在開關導通期間Ts降低其電壓，但無法穩定維持在低位準。

在第8圖中，假設與時點t1至時點t2期間、時點t5至t6期間對應的讀取信號Rx的波形，代表佈線接墊的連接狀態良好的情況。亦即，在時點t1至時點t2期間所檢測之正面佈線接墊fPd[1]與背面佈線接墊bPd[1]的連接狀態，以及在時點t5至時點t6期間所檢測之正面佈線接墊fPd[3]與背面佈線接墊bPd[3]的連接狀態均為良好。

另一方面，在時點t3至時點t4期間，波形Rx_rl的電壓偏高。這是因為讀取信號Rx的下降期間(falling time)與上升期間(rising time)較長，導致波形Rx_rl的電壓整體偏高。此時可能是因為接線上的阻抗太大，使失真變嚴重。據此，讀取電路457可利用讀取信號Rx在時點t3至時點t4的波形，判斷正面佈線接墊fPd[2]與背面佈線接墊bPd[2]的連接狀態為，彼此雖然連接但其連接狀態不是非常良好。也就是說，讀取電路457可以根據讀取信號Rx的波形，判斷正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]的連接狀態是否良好。

再者，在時點t7至時點t8期間，波形Rx_rl維持在高位準。此種情況相當於，開關sw3雖然導通，但正面佈線接墊fPd[4]未能將檢測信號產生電路455所傳送的低位準的佈線信號ln[4]傳導至與背面佈線接墊bPd[4]相連的讀取信號線Rx。換言之，此種情況相當於，正面佈線接墊fPd[4]與背面佈線接墊bPd[4]並未連線的情況。此時，代表正面佈線接墊fPd[4]與背面佈線接墊bPd[4]之間的側邊佈線bnd[4]出現異常。

根據前述說明可以得知，讀取電路457可以根據讀取信號Rx的波形，判斷正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]之間的連接狀態是否出現異常。採用此種架構，無須使用探針進行量測，並不會對正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]產生物理性的破壞。實際應用時，可根據面板廠商的需要，僅對被判斷為斷線的側邊佈線進行檢修。或者，針對檢測出之讀取信號Rx波形不甚理想的部分，也進一步進行檢修。關於檢測後的因應步驟，屬於應用上的變化，故可由面板廠商視其需要而調整。

根據本發明的構想，讀取電路藉由讀取信號Rx判斷佈線接墊之連接狀態的方式，並不需要限定。在第7、8圖中，假設讀取電路根據讀取信號Rx的電壓變化，判斷正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]的連接狀態。另，在第10A圖中，則假設讀取電路根據讀取信號Rx的電流而判斷正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]的連接狀態。

請參見第10A圖，其係以另一種方式實現讀取電路之示意圖。在此圖式中，前側面板61與後側面板63上的連線方式均與前述說明相似，故不予重述。讀取電路657包含積分器657a與電壓檢測電路657b。積分器657a接收讀取信號Rx的電流後，產生輸出信號Vo。其後，電壓檢測電路657b再根據輸出信號Vo的位準判斷正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]之間的連接狀態。

請參見第10B圖，其係採用第10A圖的讀取電路而判斷連線狀態之示意圖。在此圖式中，縱軸由上而下分別為佈線信號ln[1]~ln[4]、開關控制信號sCTL[1]~sCTL[4]、理想狀況下的讀取信號的波形Rx_idl，以及輸出信號Vo。橫軸代表時間，其中標示時點t1~t10。

在此圖式中，假設佈線信號ln[1]~ln[4]在讀取電路657進行檢測的期間(佈線期間Tln較)均維持在高位準。即，不因佈線信號ln[1]~ln[4]所對應的列數不同而輪流改變其位準。因此，此圖式的佈線期間Tln較第8圖的佈線期間Tln長。另一方面，此圖式中的開關控制信號sCtl[1]~sCtl[4]的波形均與第8圖的開關控制信號sCtl[1]~sCtl[4]的波形相似。

時點t1至時點t2的期間，開關控制信號sCtl[1]為低位準。開關控制信號sCtl[1]將開關sw1導通後，藉由讀取信號Rx所接收到佈線信號ln[1]，判斷在正面佈線接墊fPd[1]與背面佈線接墊bPd[1]之間的側邊佈線bnd[1]的連接狀態是否良好。

時點t3至時點t4的期間，開關控制信號sCtl[2]為低位準。開關控制信號sCtl[2]將開關sw2導通後，藉由讀取信號Rx所接收到佈線信號ln[2]，判斷在正面佈線接墊fPd[2]與背面佈線接墊bPd[2]之間的側邊佈線bnd[2]的連接狀態是否良好。

時點t5至時點t6的期間，開關控制信號sCtl[3]為低位準。開關控制信號sCtl[3]將開關sw3導通後，藉由讀取信號Rx所接收到佈線信號ln[3]，判斷在正面佈線接墊fPd[3]與背面佈線接墊bPd[3]之間的側邊佈線bnd[3]的連接狀態是否良好。

時點t7至時點t8的期間，開關控制信號sCtl[4]為低位準。開關控制信號sCtl[4]將開關sw4導通後，藉由讀取信號Rx判斷佈線信號ln[4]的狀態。藉由讀取信號Rx所接收到佈線信號ln[4]，判斷在正面佈線接墊fPd[4]與背面佈線接墊bPd[4]之間的側邊佈線bnd[4]的連接狀態是否良好。

當正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]維持導通時，電壓檢測電路656b所接收之輸出信號Vo應為高位準。例如，與時點t1至時點t2期間對應的輸出信號Vo的波形為高位準，代 表正面佈線接墊fPd[1]與背面佈線接墊bPd[1]之間的連接狀態正常；與時點t5至t6期間對應的輸出信號Vo的波形為高位準，代表正面佈線接墊fPd[3]與背面佈線接墊bPd[3]之間的連接狀態正常。

另一方面，當正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]未彼此連接時，電壓檢測電路656b所接收之輸出信號Vo將為低位準。例如，與時點t3至時點t4期間對應的輸出信號Vo的波形為低位準，代表正面佈線接墊fPd[2]與背面佈線接墊bPd[2]之間的連接狀態出現異常；與時點t7至t8期間對應的輸出信號Vo的波形為低位準，代表正面佈線接墊fPd[4]與背面佈線接墊bPd[4]之間的連接狀態異常。

在前述的實施例中，假設檢測電路內的信號位移電路為專門做為檢測使用的信號位移電路。例如，第7、10A圖所示的架構。基於節省成本的考量，檢測電路內的信號位移電路，亦可為顯示面板中，既有並用於產生控制像素電路之閘極信號GL所使用的信號位移電路。

信號位移電路所產生的閘極信號GL，原本僅用於在顯示面板顯示畫面時，切換各列的像素進行顯示。在部分應用中，可對顯示面板之閘極控制電路中既有的信號位移電路稍微改動期設計，使其具有共用架構。信號位移電路不但可在顯示模式下提供閘極信號GL[1]~GL[4]，亦可在檢測模式下提供開關控制信號sCtl[1。第11A、11B圖所示的實施例為，信號位移電路(例如，移位暫存器SR1~SR4)同時應用在檢測用途與顯示用途的情形。

請參見第11A圖，其係與面板既有的移位暫存電路共用之示意圖。在此實施例中，進一步於前側面板71設置多個模式切換電路ms1~ms4，模式切換電路ms1~ms4根據模式選取信號msCTL而選擇性導通。當顯示面板處於檢測模式時，模式切換電路ms1~ms4導通，進而使讀取信號 線Rx從開關ssw1~sw4的其中一者接收佈線信號ln[1]~ln[4]。當顯示面板處於顯示模式時，模式切換電路ms1~ms4斷開。此時，讀取信號線Rx暫停傳送佈線信號ln[1]~ln[4]。

此處假設模式切換電路ms1~ms4為PMOS電晶體，但應用時不以此為限。由於模式切換電路ms1~ms4與周邊的開關sw1~sw4、移位暫存器SR1~SR4的連接關係類似，此處僅就模式切換電路ms1與開關sw1、移位暫存器SR1之間的連接關係加以說明。

模式切換電路ms1的一端(例如，源極)電連接於開關sw1的一端(例如，汲極)。模式切換電路ms1的另一端(例如，汲極)電連接讀取信號線Rx。模式切換電路ms1的控制端電連接於模式選取信號線msCTL。模式選取信號線msCTL的位準變化，將決定移位暫存器SR1~SR4所產生的信號的用途。在顯示模式下，移位暫存器SR1~SR4所產生的信號視為閘極控制信號GL[1]~GL[4]；在檢測模式下，移位暫存器SR1所產生的信號視為開關控制信號sCtl[1]~sCtl[4]使用。

當模式選取信號線msCTL為低位準時，模式切換電路ms1~ms4將同時導通。此時，讀取信號Rx經由模式切換電路ms1~ms4與開關ssw1~sw4接收佈線信號ln[1]~ln[4]。因此，當顯示面板處於檢測模式時，應將模式選取信號線msCTL設為低位準。關於移位暫存器SR1~SR4所產生的開關控制信號sCtl[1]~sCtl[4]，以及開關控制信號sCtl[1]~sCtl[4]如何影響開關sw1~sw4的操作等，均與前述說明相似，故不重述。

另一方面，當模式選取信號線msCTL為高位準時，模式切換電路ms1~ms4將同時斷開。此時，無論移位暫存器SR1~SR4所產生的開關控制信號sCtl[1]~sCtl[41為何，開關sw1~sw4的操作均不影響讀取信號Rx的 產生。因此，當顯示面板處於顯示模式時，應將模式選取信號線msCTL設為高位準。

另請留意，此處關於讀取信號Rx的判讀操作，亦可沿用前述實施例的作法。亦即，可直接判讀讀取信號Rx的電壓，或是將讀取信號Rx的電流加以積分，產生輸出信號Vo後再進行檢測。實際應用時，如何對讀取信號Rx進行判讀，進而判斷正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]之間的接線狀態的方式繁多，此處不予以詳述。

請參見第11B圖，其係與第11A圖之架構相對應的波形圖。在此圖式中，顯示面板在時點t1至時點t2期間處於檢測模式；顯示面板在時點t2後處於顯示模式。其中，當顯示面板處於檢測模式時，模式選取信號msCTL為低位準；當顯示面板處於顯示模式時，模式選取信號msCTL為高位準。

在前述的實施例中，接線檢測模組可針對與各列像素對應之佈線接墊(正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4])間的連接狀態進行檢測。另一方面，針對顯示面板兩側之時脈接墊的連接狀態，面板廠商可透過以下方式，確保其連接狀態可維持正常。

請參見第12圖，其係將時脈接墊的寬度加寬，使連接狀態的品質提升之示意圖。正面時脈接墊fPd_clkCTL與背面時脈接墊bPd_clkCTL透過側邊佈線bnd_clkCTL相連；正面佈線接墊fPd[1]與背面佈線接墊bPd[1]透過側邊佈線bnd_Pd[1]相連；正面讀取接墊fPd_Rx與背面讀取接墊bPd_Rx透過側邊佈線bnd_Rx相連。

在此實施例中，將正面時脈接墊fPd_clkCTL與背面時脈接墊bPd_clkCTL的寬度加寬，使正面時脈接墊fPd_clkCTL與背面時脈接墊bPd_clkCTL的寬度均較正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊 bPd[1]~bPd[4]的寬度更寬。例如，假設正面時脈接墊fPd_clkCTL與背面時脈接墊bPd_clkCTL的寬度均為正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]的寬度的兩倍，以及假設正面讀取接墊fPd_Rx與背面讀取接墊bPd_Rx的寬度均為正面佈線接墊fPd[1]~fPd[4]與背面佈線接墊bPd[1]~bPd[4]的寬度的兩倍。

由於正面時脈接墊fPd_clkCTL與背面時脈接墊bPd_clkCTL的寬度，且正面讀取接墊fPd_Rx與背面讀取接墊bPd_Rx的寬度均較寬的緣故，設置側邊佈線之製程的難度可大幅降低。因此，可藉由此種方式，提升顯示面板兩側之接墊的連接狀態的品質。

此處關於接墊寬度之定義，係指與接墊設置方向平行的側邊方向的寬度。在第12圖中，假設正面時脈接墊/佈線接墊/讀取接墊均設置於顯示面板之正面的左側側邊，以及假設背面時脈接墊/佈線接墊/讀取接墊均設置於顯示面板之背面的右側側邊。因此，第12圖的時脈接墊/佈線接墊/讀取接墊均沿著縱向方向(y軸方向)排列，且接墊寬度代表接墊在y軸方向上的大小。或者，若時脈接墊/佈線接墊/讀取接墊改為沿著橫向方向(x軸方向)排列，則接墊寬度指的是該些接墊在x軸方向上的大小。

請參見第13圖，其係設置兩組時脈接墊，使連接狀態的品質提升之示意圖。在此實施例中，假設每個時脈控制信號clkCTL對應於兩組時脈接墊(例如，一組由正面時脈接墊fPd_clkCTLa、背面時脈接墊bPd_clkCTLa共同組成的時脈接墊，以及另一組由正面時脈接墊fPd_clkCTLb、背面時脈接墊bPd_clkCTLb共同組成的時脈接墊)，以及假設讀取信號Rx對應於兩組讀取接墊(例如，一組由正面讀取接墊fPd_Rx1、背面讀取接墊bPd_Rx1共同組成的讀取接墊，以及另一組由正面讀取接墊fPd_Rx2、背面讀取接墊bPd_Rx2共同組成的讀取接墊)。另，每個佈線信號 ln[1]~ln[4]仍維持僅對應於一組佈線接墊(例如，由正面佈線接墊fPd[1]、背面佈線接墊bPd[1]共同組成的佈線接墊)。

與相同的時脈控制信號clkCTL對應的時脈接墊中，位於顯示面板正面的正面時脈接墊fPd_clkCTLa、fPd_clkCTLb彼此相連，位於顯示面板背面的背面時脈接墊bPd_clkCTLa、bPd_clkCTLb彼此分開。正面時脈接墊fPd_clkCTLa、fPd_clkCTLb相連的方式可能是透過接線相連，或者直接將兩者相連/結合後，共同形成一個正面時脈接墊。

此外，正面時脈接墊fPd_clkCTLa與背面時脈接墊bPd_clkCTLa透過側邊佈線bnd_clkCTLa相連；正面時脈接墊fPd_clkCTLb與背面時脈接墊bPd_clkCTLb透過側邊佈線bnd_clkCTLa相連；正面讀取接墊fPd_Rx1與背面讀取接墊bPd_Rx1透過側邊佈線bnd_Rx1相連；正面讀取接墊fPd_Rx2與背面讀取接墊bPd_Rx2透過側邊佈線bnd_Rx2相連；且，正面佈線接墊fPd[1]與背面佈線接墊bPd[1]透過側邊佈線bnd_Pd[1]相連。

亦即，與各列像素相對應之正面佈線接墊fPd[1]~fPd[N]與背面佈線接墊bPd[1]~bPd[1]之間，依照各列的順序，分別設置一條側邊佈線bnd_Pd[1]~bnd_Pd[N]。至於與控制線對應的接墊之間，則依照各列的順序，分別設置兩條側邊佈線。其中，針對側邊佈線bnd_Pd[1]~bnd_Pd[N]的連接狀態，可利用讀取信號Rx進行檢測；針對與控制線對應之接墊的連接狀態，則可另外提供專用的一個或多個檢測信號Rx’進行檢測。此處以與時脈控制信號對應之接墊的連接狀態為例，說明如何對其進行檢測。

根據前述說明可以得知，設置在顯示面板背面的背面時脈接墊bPd_clkCTLa、bPd_clkCTLb有兩個，且設置在顯示面板正面的正面時脈接墊fPd_clkCTLa、fPd_clkCTLb彼此相連。根據本發明的實施例，針對讀取電路與背面時脈接墊bPd_clkCTLa、bPd_clkCTLb之間的連線狀態的檢 測，可另外設置一時脈檢測用讀取信號Rx_clk。檢測信號產生電路可傳送一個針對時脈控制信號而產生的時脈檢測信號至背面時脈接墊bPd_clkCTLa、bPd_clkCTLb的其中一者(例如，假設為背面時脈接墊bPd_clkCTLa)，讀取電路再用於讀取時脈檢測用讀取信號Rx_clk。之後，時脈檢測用讀取信號Rx_clk可用於判斷背面時脈接墊bPd_clkCTLa與背面時脈接墊bPd_clkCTLb上的信號是否相通。

若讀取電路可順利接收到讀取時脈檢測用讀取信號Rx_clk代表在側邊佈線bnd_clkCTLa、bnd_clkCTLb在兩側的背面時脈接墊bPd_clkCTLa、bPd_clkCTLb與正面時脈接墊fPd_clkCTLa、fPd_clkCTLb的連接狀態良好。反之，代表在側邊佈線bnd_clkCTLa、bnd_clkCTLb兩側的背面時脈接墊bPd_clkCTLa、bPd_clkCTLb與正面時脈接墊fPd_clkCTLa、fPd_clkCTLb的連接狀態不佳。類似的作法亦可用於判斷正面讀取接墊fPd_Rx2與背面讀取接墊bPd_Rx2之間的連線狀態。

儘管在第12、13圖中，針對控制信號的接墊(例如，時脈接墊與讀取接墊)，採用與佈線接墊不同設計的做法時，針對控制信號的接墊須佔用較大的面積。但由於控制信號(例如，時脈控制信號clkCTL與讀取信號Rx的數量)甚少，針對控制信號的接墊採用與佈線接墊不同設計的作法所衍生的效益仍大於其成本。須留意的是，由於像素電路的列數(N)非常多，此種改變接墊寬度或接線方式的設計，較不適合用在佈線接墊。

在前述實施例中，假設佈線接墊的排列方向平行於閘極控制線GL的方向(即，均為由上而下排列)。但在實際生產顯示面板時，佈線接墊的排列方向，亦可能垂直於閘極控制線GL的排列方向。

以下說明兩種佈線接墊的排列方向，與閘極控制線GL的排列方向垂直的應用。在第14、15圖中，假設佈線接墊由左至右排列，並假 設閘極控制線GL由上而下排列。其中，第14、15圖的像素PX均包含三個子像素R、G、B。在第14圖中，移位暫存器SR1~SR4須與佈線接墊61相連，但未與閘極控制線GL[1]~GL[3]相連；在第15圖中，移位暫存器SR1~SR4須與佈線接墊62和閘極控制線GL[1]~GL[3]相連。

請參見第14圖，其係佈線接墊由左而右排列、閘極控制線GL[1]~GL[3]由上而下排列，且移位暫存器僅供檢測使用之示意圖。在此圖式中，移位暫存器SR1~SR4由左而右排列，並與佈線接墊601的位置對應。如圖式中的箭頭方向所示，此時開關控制信號sCtl[n]在移位暫存器SR1~SR4之間的傳送方向亦按照由左而右的順序。

請參見第15圖，其係佈線接墊由左而右排列、閘極控制線GL[1]~GL[3]由上而下排列，且移位暫存器同時作為檢測與顯示使用之示意圖。在此圖式中，移位暫存器SR1~SR4改為由左而右並由上而下排列。亦即，移位暫存器SR1~SR4呈現階梯狀排列。其中，移位暫存器SR1~SR4在橫軸方向上的位置與佈線接墊602的位置對應。如圖式中的箭頭方向所示，此時開關控制信號sCtl[n]在移位暫存器SR1~SR4之間的傳送方向，將按照由上而下並由左而右的順序。

根據前述說明可以得知，本發明所提供的接線檢測模組，使用電路信號針對顯示面板的側邊佈線進行連接狀態的檢測。此種作法不但不具破壞性，並能相當有效率的完成檢測。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

40:顯示面板

41:前側面板

43:後側面板

431:時序控制電路

45:接線檢測模組

451:接收電路

455:檢測信號產生電路

457:讀取信號

453:檢測電路

clkCTL:時脈控制信號

ln[1]~ln[N]:佈線信號(線)

Rx:讀取信號(線)

Claims (11)

1. 一種接線檢測模組，應用於包含排列為M行與N列之複數個像素的一顯示面板，包含：一接收電路，其係接收至少一個時脈控制信號；以及N個檢測電路，電連接於該接收電路，其中各該N個檢測電路係分別對應於位於各該N列的像素，且該N個檢測電路中的一第n個檢測電路係包含：一佈線接墊，包含：一第一部分，設置於該顯示面板之一第一側面；以及一第二部分，設置於該顯示面板之一第二側面，其係接收一第n個佈線信號，其中該佈線接墊的該第一部分係透過一側邊佈線而連接至該佈線接墊的該第二部分；一信號位移電路，電連接於該接收電路，其係延遲該至少一個時脈控制信號並產生一第n個開關控制信號；以及一選取電路，電連接於該佈線接墊的該第一部分與該信號位移電路，其係根據該第n個開關控制信號的位準而選擇性導通，進而根據該第n個佈線信號而產生代表在該佈線接墊的該第一部分與該佈線接墊的該第二部分之間的連接狀態之一讀取信號，其中n、M與N為正整數，且n小於或等於N。
2. 如請求項1所述之接線檢測模組，其中該等像素係設置於該顯示面板之該第一側面。
3. 如請求項1所述之接線檢測模組，其中該接收電路係包含：一時脈接墊，電連接於該信號位移電路，包含：一第一部分，設置於該顯示面板之該第一側面；以及一第二部分，設置於該顯示面板之該第二側面，其係接收該至少一個時脈控制信號中的一者，其中該時脈接墊的該第一部分係透過該側邊佈線而連接至該時脈接墊的該第二部分。
4. 如請求項3所述之接線檢測模組，其中該時脈接墊的該第一部分的寬度係大於或等於該時脈接墊的該第二部分的寬度。
5. 如請求項3所述之接線檢測模組，其中該時脈接墊的該第一部分的寬度係大於該佈線接墊的該第一部分的寬度，且該時脈接墊的該第二部分的寬度係大於該佈線接墊的該第二部分的寬度。
6. 如請求項1所述之接線檢測模組，其中更包含：一讀取接墊，電連接於該選取電路，包含：一第一部分，設置於該顯示面板之該第一側面，其係接收該讀取信號；以及一第二部分，設置於該顯示面板之該第二側面。
7. 如請求項6所述之接線檢測模組，其中該讀取接墊的該第一部分的寬度係大於該佈線接墊的該第一部分的寬度，且該 讀取接墊的該第二部分的寬度係大於該佈線接墊的該第二部分的寬度。
8. 如請求項6所述之接線檢測模組，其中該讀取接墊的該第二部分係電連接於一讀取電路，且該讀取電路係根據該讀取信號而判斷經該側邊佈線的連接狀態。
9. 如請求項8所述之接線檢測模組，其中該第n個檢測電路更包含：一模式切換電路，電連接於該選取電路與該讀取電路，其係根據一操作模式選取信號而選擇性導通該選取電路與該讀取電路。
10. 如請求項9所述之接線檢測模組，其中位於第n列的M個像素係電連接於該第n個檢測電路的該信號位移電路。
11. 一種檢測電路，根據至少一個時脈控制信號而對一顯示面板上的接線進行檢測，其中該檢測電路係包含：一佈線接墊，包含：一第一部分，設置於該顯示面板之一第一側面；以及一第二部分，設置於該顯示面板之一第二側面，其係接收一佈線信號，其中該佈線接墊的該第一部分係透過一側邊佈線而連接至該佈線接墊的該第二部分；一信號位移電路，其係延遲該至少一個時脈控制信號並產生一開關控制信號；以及一選取電路，電連接於該佈線接墊與該信號位移電路，其係根據該開關控制信號的位準而選擇性導通，進而根據該佈線信號而產生代表在 該佈線接墊的該第一部分與該佈線接墊的該第二部分之間的連接狀態之一讀取信號。

Images