JP4813909B2 - 集積回路およびそのテスト方法 - Google Patents

集積回路およびそのテスト方法 Download PDF

Info

Publication number
JP4813909B2
JP4813909B2 JP2006022501A JP2006022501A JP4813909B2 JP 4813909 B2 JP4813909 B2 JP 4813909B2 JP 2006022501 A JP2006022501 A JP 2006022501A JP 2006022501 A JP2006022501 A JP 2006022501A JP 4813909 B2 JP4813909 B2 JP 4813909B2
Authority
JP
Japan
Prior art keywords
pad
pads
integrated circuit
test
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006022501A
Other languages
English (en)
Other versions
JP2007205761A (ja
Inventor
典幸 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006022501A priority Critical patent/JP4813909B2/ja
Publication of JP2007205761A publication Critical patent/JP2007205761A/ja
Application granted granted Critical
Publication of JP4813909B2 publication Critical patent/JP4813909B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この発明は集積回路に関し、より詳しくは、複数の内部配線とそれらの内部配線にそれぞれ対応して設けられた複数のパッドとを有する集積回路に関する。
また、この発明は、そのような集積回路のテストを行うテスト方法に関する。
液晶表示パネル(TFT−LCD)を駆動するための集積回路(「液晶ドライバ」とも呼ばれる。)101は、例えば図4に示すように構成されている。すなわち、この集積回路101は、駆動すべき液晶表示パネルのライン数(解像度)に応じて複数配列された液晶駆動回路103,103,…と、それらの液晶駆動回路103,103,…が駆動信号をそれぞれ出力する配線106,106,…と、それらの配線106,106,…にそれぞれ接続された出力パッド102,102,…とを、基板109上に備えている。出力パッド102,102,…は、基板109の一辺109aに沿って千鳥状に配列されている。これにより、基板109の辺109aに沿った方向に関して出力パッド102のピッチを狭くしながら、出力パッド102間のリークを防止するようになっている。これは、液晶表示パネルのライン数(解像度)が増加するのに応じて、それを駆動する液晶ドライバの出力数も増加させる要請に応えるためである。図5に示すように、実装時には、出力パッド102,102,…に対して液晶表示パネルの配線端子105,105,…が一括して接続される。
一般的には、実装前に、図6に示すように、各出力パッド102,102,…にそれぞれテスト用プローブ104,104,…が接触され、液晶駆動回路103,103,…の動作テストが行われる。しかしながら、液晶表示パネルのライン数(解像度)が増加するのにつれて、多数のテスト用プローブを用いたテストは困難になってきている。
そこで、例えば特許文献1(特開昭59−191340号公報)には、外部より初期設定されるカウンタ回路の出力に基づいて動作する選択回路を備え、内部回路の信号が上記選択回路によって選択されて外部出力端子(パッド)に出力されるような集積回路が提案されている。同様に、特許文献2(特開平6−342835号公報)には、外部から供給される信号に基づいて動作する切替手段を備え、内部回路からの信号接続線を上記切替手段によって切り替えて入出力用パッドに接続する集積回路が提案されている。これらの集積回路では、テスト用プローブの数を減らすことができ、テストを容易化することができる。
特開昭59−191340号公報 特開平6−342835号公報
しかしながら、上述の各集積回路では、内部回路からテスト用プローブが接触されるパッドまでの経路についてはテストが行われるが、内部回路からテスト用プローブが接触されないパッドまでの経路についてはテストが行われないという問題がある。このため、例えばテスト用プローブが接触されなかったパッドが欠損していたり、そのパッドと他のパッドとの間で短絡やリークがあったりした場合でも、異常が検出されないという不都合な結果を招く。
そこで、この発明の課題は、テスト用プローブの数を減らすことができ、しかもテストが行われない経路の発生を回避できる集積回路を提供することにある。
上記課題を解決するため、この発明の集積回路は、
信号を伝える複数の内部配線と、
上記内部配線にそれぞれ対応して設けられた複数のパッドと、
上記パッドの対毎にそれぞれ対応して設けられた切替回路と
を備え、
上記パッドの対のうちの第1のパッドは、そのパッドの対に対応する上記内部配線の対のうちの第1の内部配線に電気的に接続され、
上記切替回路は、上記パッドの対のうちの第2のパッドに接続された共通端子と、制御信号に応じて上記共通端子に択一的に導通される2つの接点とを備え、上記2つの接点のうちの一方の接点は、上記内部配線の対のうちの第2の内部配線に接続されるとともに、上記2つの接点のうちの他方の接点は、上記第1の内部配線とは別の配線を介して上記第1のパッドに接続されていることを特徴とする。
この発明の集積回路では、テスト時に、上記パッドの各対の第2のパッドにそれぞれテスト用プローブが接触される。そして、上記切替回路が制御信号に応じて、上記第2のパッドに接続された共通端子と、上記2つの接点のうちのいずれか一つとが択一的に導通される。上記切替回路によって上記共通端子と上記2つの接点のうちの上記一方の接点とが導通された状態では、上記テスト用プローブは、上記第2のパッド、切替回路の上記共通端子と上記一方の接点、第2の内部配線を順に介して内部回路と電気的に接続される。したがって、上記テスト用プローブによって上記内部回路が第2の内部配線に伝える信号のテストが行われる。一方、上記切替回路によって上記共通端子と上記2つの接点のうちの上記他方の接点とが導通された状態では、上記テスト用プローブは、上記第2のパッド、切替回路の上記共通端子と上記他方の接点、上記別の配線、第1のパッド、第1の内部配線を順に介して内部回路と電気的に接続される。したがって、上記テスト用プローブによって上記内部回路が第の内部配線に伝える信号のテストが行われる。このようにして、時分割でテストが行われる。
この発明の集積回路では、テスト時に、上記パッドの各対の第2のパッドにそれぞれテスト用プローブを接触するだけであるから、従来の一般的な集積回路のテストを行う場合に比して、テスト用プローブの数を半減することができる。しかも、内部回路から第2の内部配線を経てテスト用プローブが接触されるパッド(つまり、第2のパッド)までの経路についてテストが行われるだけでなく、内部回路から第1の内部配線を経てテスト用プローブが接触されないパッド(つまり、第1のパッド)までの経路についてもテストが行われる。したがって、テストが行われない経路の発生を回避できる。この結果、例えばテスト用プローブが接触されなかったパッド(つまり、第1のパッド)が欠損していたり、そのパッドと他のパッドとの間で短絡やリークがあったりした場合は、異常が検出される。
一実施形態の集積回路では、上記パッドの各対の第1のパッドと第2のパッドは、基板上で一方向に沿って、互いに同じピッチで、かつ1/2ピッチだけずらして互いに平行に並べて配置されていることを特徴とする。
この一実施形態の集積回路では、上記パッドの各対の第1のパッドと第2のパッドは、いわゆる千鳥状に配列されている。これにより、上記一方向に関して出力パッドのピッチを狭くしながら、出力パッド間のリークを防止することができ。したがって、液晶表示パネルのライン数(解像度)が増加するのに応じて、それを駆動する液晶ドライバの出力数を増加させる要請に応えることができる。
一実施形態の集積回路は、上記各切替回路に対して共通に上記制御信号を供給する制御信号供給線を備えたことを特徴とする。
この一実施形態の集積回路では、上記制御信号供給線を通して上記各切替回路に対して共通に上記制御信号を供給することができる。これにより、上記各切替回路を同時に切り替えることができ、したがって、テストが容易に行われる。
なお、上記制御信号供給線に接続された制御信号パッドを備え、テスト時に上記制御信号パッドに制御信号供給用プローブを接触させて、この集積回路の外部から上記制御信号を上記各切替回路に対して供給するのが望ましい。
この発明の集積回路のテスト方法は、上記集積回路のテストを行うテスト方法であって、
上記パッドの各対の第2のパッドにそれぞれテスト用プローブを接触させ、
上記制御信号によって上記切替回路を制御して、上記共通端子と、上記2つの接点のうちのいずれか一方とを切り替えて互いに導通させて、上記集積回路の上記第1の内部配線が伝える信号のテストと上記第2の内部配線が伝える信号のテストとを時分割で行うことを特徴とする。
この発明のテスト方法では、上記切替回路によって上記共通端子と上記2つの接点のうちの上記一方の接点とが導通された状態では、上記テスト用プローブは、上記第2のパッド、切替回路の上記共通端子と上記一方の接点、第2の内部配線を順に介して内部回路と電気的に接続される。したがって、上記テスト用プローブによって上記内部回路が第2の内部配線に伝える信号のテストが行われる。一方、上記切替回路によって上記共通端子と上記2つの接点のうちの上記他方の接点とが導通された状態では、上記テスト用プローブは、上記第2のパッド、切替回路の上記共通端子と上記他方の接点、上記別の配線、第1のパッド、第1の内部配線を順に介して内部回路と電気的に接続される。したがって、上記テスト用プローブによって上記内部回路が第1の内部配線に伝える信号のテストが行われる。このようにして、時分割でテストが行われる。
以下、この発明を図示の実施の形態により詳細に説明する。
図1は、この発明の集積回路の一実施形態である液晶ドライバ1の構成を示している。
この液晶ドライバ1は、駆動すべき液晶表示パネル(図示せず)のライン数(解像度)に応じて複数配列された内部回路としての液晶駆動回路3−1,3−2,…と、それらの液晶駆動回路3−1,3−2,…がそれぞれ駆動信号を出力する配線6−1,6−2,…と、それらの配線6−1,6−2,…にそれぞれ対応して設けられた出力パッド2−1,2−2,…とを、基板9上に備えている。なお、奇数番目の配線6−1,6−3,…が第1の内部配線、偶数番目の配線6−2,6−4,…が第2の内部配線にそれぞれ相当する。
出力パッド2−1,2−2,…は、基板9の一辺9aに沿って千鳥状に配列されている。詳しくは、第1のパッドとしての奇数番目の出力パッド2−1,2−3,…と、第2のパッドとしての偶数番目の出力パッド2−2,2−4,…とが基板9上で辺9aが延びる一方向に沿って、互いに同じピッチで、かつ1/2ピッチだけずらして互いに平行に2列に並べて配置されている。これにより、図4に示した一般的な液晶ドライバと同様に、辺9aが延びる一方向に関して出力パッドのピッチを狭くしながら、出力パッド間のリークを防止することができる。したがって、液晶表示パネルのライン数(解像度)が増加するのに応じて、それを駆動する液晶ドライバの出力数を増加させる要請に応えることができる。
出力パッドの対(2−1,2−2),(2−3,2−4),…毎に、切替回路10がそれぞれ対応して設けられている。この例では、各切替回路10は、第2のパッドとしての偶数番目の出力パッド2−2,2−4,…と、偶数番目の液晶駆動回路3−2,3−4,…との間にそれぞれ配置されている。各切替回路10は、図1中に模式的に示すように、1つの共通端子Aと、この共通端子Aに択一的に導通される2つの接点B,Cとを有する1回路2接点型のスイッチとして機能する。このような切替回路は、例えば公知のバイポーラ論理素子によって構成される。
基板9上で、第1の内部配線としての奇数番目の配線6−1,6−3,…は、対応する第1のパッドとしての奇数番目の出力パッド2−1,2−3,…にそれぞれ電気的に接続されている。また、第2の内部配線としての偶数番目の配線6−2,6−4,…は、対応する切替回路10の一方の接点Cにそれぞれ接続されている。
各切替回路10の共通端子Aは、基板9上にそれぞれ設けられた配線8によって、対応する第2のパッドとしての偶数番目の出力パッド2−2,2−4,…にそれぞれ電気的に接続されている。また、各切替回路10の他方の接点Bは、基板9上にそれぞれ設けられた配線7によって、対応する第1のパッドとしての奇数番目の出力パッド2−1,2−3,…にそれぞれ電気的に接続されている。
また、基板9上には、切替回路10,10の並びに沿って、各切替回路10に対して共通に制御信号Sを供給する制御信号供給線11が設けられている。この例では、この制御信号供給線11は、図示しないパッド(これを「制御信号パッド」と呼ぶ。)に接続されている。テスト時には、上記制御信号パッドに制御信号供給用プローブを接触させて、この液晶ドライバ1の外部から制御信号を各切替回路10に対して供給するようになっている。これにより、各切替回路10を同時に切り替えることができる。なお、各切替回路10は、テスト時以外の通常動作時、つまりノーマル状態では、共通端子Aと接点Cとを導通させるよう設定されている。
この液晶ドライバ1のテストは次のようにして行われる。
図2に示すように、テスト時には、第2のパッドとしての偶数番目の出力パッド2−2,2−4,…にそれぞれテスト用プローブ4,4,…が接触される。そして、切替回路10が、制御信号供給線11を通して供給される制御信号に応じて、共通端子Aと接点Cとを導通させ、または共通端子Aと接点Bとを導通させる。
図2中に示すように、各切替回路10の共通端子Aと接点Cとが導通された状態になったものとする。この場合、例えば左端の出力パッドの対(2−1,2−2)に関して説明すれば、テスト用プローブ4は、第2のパッドとしての偶数番目の出力パッド2−2、配線8、切替回路10の共通端子Aと接点C、配線6−2を介して偶数番目の液晶駆動回路3−2と電気的に接続される。したがって、テスト用プローブ4によって、偶数番目の液晶駆動回路3−2が対応する配線6−2に出力する駆動信号のテストが行われる。他の出力パッドの対(2−3,2−4),…でも同様に、偶数番目の液晶駆動回路3−4,…がそれぞれ対応する配線6−4,…に出力する駆動信号のテストがそれぞれ行われる。
一方、図3中に示すように、各切替回路10の共通端子Aと接点Bとが導通された状態になったものとする。この場合、例えば左端の出力パッドの対(2−1,2−2)に関して説明すれば、テスト用プローブ4は、第2のパッドとしての偶数番目の出力パッド2−2、配線8、切替回路10の共通端子Aと接点B、配線7、出力パッド2−1、配線6−1を介して奇数番目の液晶駆動回路3−1と電気的に接続される。したがって、テスト用プローブ4によって、奇数番目の液晶駆動回路3−1が対応する配線6−1に出力する駆動信号のテストが行われる。他の出力パッドの対(2−3,2−4),…でも同様に、奇数番目の液晶駆動回路3−3,…がそれぞれ対応する配線6−3,…に出力する駆動信号のテストがそれぞれ行われる。
この液晶ドライバ1のテストでは、出力パッドの各対(2−1,2−2),(2−3,2−4),…のうち偶数番目の出力パッド2−2,2−4,…にそれぞれテスト用プローブ4,4,…を接触するだけであるから、図4に示した従来の一般的な集積回路のテストを行う場合に比して、テスト用プローブ4の数を半減することができる。
しかも、この液晶ドライバ1のテストでは、例えば左端の出力パッドの対(2−1,2−2)に関して説明すれば、偶数番目の液晶駆動回路3−2から対応する配線6−2を経てテスト用プローブ4が接触されるパッド(つまり、出力パッド2−2)までの経路についてテストが行われるだけでなく、奇数番目の液晶駆動回路3−1から対応する配線6−1を経てテスト用プローブが接触されないパッド(つまり、出力パッド2−1)までの経路についてもテストが行われる。したがって、テストが行われない経路の発生を回避できる。この結果、例えばテスト用プローブ4,4,…が接触されなかったパッド(つまり、奇数番目の出力パッド2−1,2−3,…)が欠損していたり、その出力パッド2−1,2−3,…と他のパッドとの間で短絡やリークがあったりした場合は、異常が検出される。
例えば、図2に示した状態(各切替回路10の共通端子Aと接点Cとが導通された状態)でのテスト時に、液晶駆動回路3−1の出力と液晶駆動出力3−2の出力とを互いに異なったレベルに設定する。例えば液晶駆動回路3−1の出力を10Vに設定し、液晶駆動回路3−2の出力を0Vに設定する。このように設定した場合、もしテストされる出力パッド3−2と他の出力パッド3−1との間でリークがあれば、テスト用プローブ4で測定されるレベルが期待値(上のテスト時には、期待値は0Vである。)から外れる。したがって、異常が検出される。
既述のように、各切替回路10は、テスト時以外の通常動作時、つまりノーマル状態では、共通端子Aと接点Cとを導通させるよう設定されている。これにより、液晶表示パネル(図示せず)にこの液晶ドライバ1が接続された状態(従来例に関して図5に示したのと同様な実装状態)では、各液晶駆動回路3−1,3−2,…が出力した駆動信号は、それぞれ対応する配線6−1,6−2,…を経て、対応する出力パッド2−1,2−2,…に出力される。したがって、上記液晶表示パネルがこの液晶ドライバ1によって良好に駆動される。
以上では、この発明を一実施形態として液晶ドライバに適用した例について説明したが、この発明の適用対象はこれに限られるものではない。この発明は様々タイプの集積回路に広く適用することができる。また、パッドは、内部配線からの信号を出力するものに限られず、入力するものであっても良い。
この発明の集積回路の一実施形態である液晶ドライバの構成を示す図である。 上記液晶ドライバのテスト時の一つの状態を示す図である。 上記液晶ドライバのテスト時の別の状態を示す図である。 従来の一般的な液晶ドライバの構成を示す図である。 図4の一般的な液晶ドライバを液晶表示パネルに接続した実装状態を示す図である。 図4の一般的な液晶ドライバのテスト時の状態を示す図である。
1 液晶ドライバ
2−1,2−2,… 出力パッド
3−1,3−2,… 液晶駆動回路
4 テスト用プローブ
6−1,6−2,…,7,8 配線
9 基板
10 切替回路
11 制御信号供給線

Claims (4)

  1. 信号を伝える複数の内部配線と、
    上記内部配線にそれぞれ対応して設けられた複数のパッドと、
    上記パッドの対毎にそれぞれ対応して設けられた切替回路と
    を備え、
    上記パッドの対のうちの第1のパッドは、そのパッドの対に対応する上記内部配線の対のうちの第1の内部配線に電気的に接続され、
    上記切替回路は、上記パッドの対のうちの第2のパッドに接続された共通端子と、制御信号に応じて上記共通端子に択一的に導通される2つの接点とを備え、上記2つの接点のうちの一方の接点は、上記内部配線の対のうちの第2の内部配線に接続されるとともに、上記2つの接点のうちの他方の接点は、上記第1の内部配線とは別の配線を介して上記第1のパッドに接続されていることを特徴とする集積回路。
  2. 請求項1に記載の集積回路において、
    上記パッドの各対の第1のパッドと第2のパッドは、基板上で一方向に沿って、互いに同じピッチで、かつ1/2ピッチだけずらして互いに平行に並べて配置されていることを特徴とする集積回路。
  3. 請求項1に記載の集積回路において、
    上記各切替回路に対して共通に上記制御信号を供給する制御信号供給線を備えたことを特徴とする集積回路。
  4. 請求項1乃至3のいずれか一つに記載の集積回路のテストを行うテスト方法であって、
    上記パッドの各対の第2のパッドにそれぞれテスト用プローブを接触させ、
    上記制御信号によって上記切替回路を制御して、上記共通端子と、上記2つの接点のうちのいずれか一方とを切り替えて互いに導通させて、上記集積回路の上記第1の内部配線が伝える信号のテストと上記第2の内部配線が伝える信号のテストとを時分割で行うことを特徴とするテスト方法。
JP2006022501A 2006-01-31 2006-01-31 集積回路およびそのテスト方法 Expired - Fee Related JP4813909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006022501A JP4813909B2 (ja) 2006-01-31 2006-01-31 集積回路およびそのテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006022501A JP4813909B2 (ja) 2006-01-31 2006-01-31 集積回路およびそのテスト方法

Publications (2)

Publication Number Publication Date
JP2007205761A JP2007205761A (ja) 2007-08-16
JP4813909B2 true JP4813909B2 (ja) 2011-11-09

Family

ID=38485374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006022501A Expired - Fee Related JP4813909B2 (ja) 2006-01-31 2006-01-31 集積回路およびそのテスト方法

Country Status (1)

Country Link
JP (1) JP4813909B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63199439A (ja) * 1987-02-16 1988-08-17 Hitachi Ltd 半導体集積回路装置
JP4313544B2 (ja) * 2002-05-15 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体集積回路

Also Published As

Publication number Publication date
JP2007205761A (ja) 2007-08-16

Similar Documents

Publication Publication Date Title
US10775953B2 (en) In-cell touch display device and methods for testing and manufacturing the same
JP4953948B2 (ja) 表示装置のデータドライバ、そのテスト方法及びプローブカード
KR100360157B1 (ko) 어레이기판 및 어레이기판의 검사방법
US20100127258A1 (en) Lcd panel having shared shorting bars for array inspection and panel inspection
KR101791192B1 (ko) 디스플레이 장치 및 그 테스트 방법
US20080029784A1 (en) Thin film transistor array panel for a display
JP2004310024A (ja) 液晶表示装置及びその検査方法
KR20060050252A (ko) 표시 장치
JP2004310024A5 (ja)
US9293074B2 (en) Active-matrix substrate, display panel, and display panel manufacturing method including plural testing signal selection circuits
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
WO2000023973A1 (fr) Substrat de composant electro-optique, substrat de matrice active et procede servant a verifier un substrat de composant electro-optique
TW201409044A (zh) 顯示面板的檢測電路
KR20100089146A (ko) 표시 패널의 테스트 방법 및 이를 수행하기 위한 테스트 장치
US20070165176A1 (en) Display panel and testing method for the same
CN111462666A (zh) 阵列基板母板及其检测方法、阵列基板、显示装置
US8570350B2 (en) Semiconductor integrated circuit for driving display panel, display panel driving module, and display device
JP6806933B2 (ja) インセル型タッチパネル用試験回路
JP4813909B2 (ja) 集積回路およびそのテスト方法
JPH1184420A (ja) 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
JP2014202907A (ja) 平面表示装置及びその検査方法
US10663815B2 (en) Inspection method and inspection system for wiring path of substrate
JP2010249889A (ja) 液晶表示装置及びその検査方法
JP5350475B2 (ja) 電子装置
JP3594136B2 (ja) Icテスタ及びdutカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Ref document number: 4813909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees