JP3594136B2 - Ｉｃテスタ及びｄｕｔカード - Google Patents
Ｉｃテスタ及びｄｕｔカード Download PDFInfo
- Publication number
- JP3594136B2 JP3594136B2 JP2001349786A JP2001349786A JP3594136B2 JP 3594136 B2 JP3594136 B2 JP 3594136B2 JP 2001349786 A JP2001349786 A JP 2001349786A JP 2001349786 A JP2001349786 A JP 2001349786A JP 3594136 B2 JP3594136 B2 JP 3594136B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pin
- dut
- driver
- crystal driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、映像駆動ドライバ、例えば、液晶ディスプレイを駆動する液晶駆動ドライバの試験に用いるＩＣテスタ及びＤＵＴカードに関し、各種制限を受けずに、試験時間の増加を抑えて、映像駆動ドライバの試験を行うことができるＩＣテスタ及びＤＵＴカードに関するものである。
【０００２】
【従来の技術】
映像駆動ドライバ、例えば、液晶ディスプレイを駆動する液晶駆動ドライバの試験は、ＩＣテスタを用いて試験を行っている。ＩＣテスタは、液晶駆動ドライバに試験信号（デジタル信号）を与え、この試験信号に基づいて、液晶駆動ドライバが出力する多階調（多段階）電圧と、期待値電圧とを比較し、液晶ドライバの良否の判定を行っている。このような装置は、例えば、特開平７−１４６３３５号公報等に記載されている。以下図４を用いて説明する。
【０００３】
図４において、ウェハ１は、液晶駆動ドライバが複数形成されている。テストヘッド２は、複数のドライバ、コンパレータ、コンタクトピン等を搭載し、信号の授受を行い試験を行う。パフォーマンスボード（以下ＰＦＢと略す）３は、テストヘッド２のコンタクトピンと電気的に接続する。コンタクトリング４は、ＰＦＢ３と電気的に接続する。プローブカード５は、コンタクトリング４と電気的に接続し、プローブにより、ウェハ１の液晶駆動ドライバと電気的に接続する。
【０００４】
次に、具体的構成を図５に示す。図５において、液晶駆動ドライバ（以下ＤＵＴと略す）１１はウェハ１に複数形成され、複数の出力ピンを有している。ＬＣＤＰＥ（液晶駆動ドライバピンエレクトロニクス）２１は試験部で、テストヘッド２に設けられ、コンタクトピン、コンパレータ等を有する。そして、ＬＣＤＰＥ２１は、ＤＵＴ１１の出力ピンごとに、ＰＦＢ３、コンタクトリング４、プローブカード５を介して電気的に接続し、ＤＵＴ１１の出力ピンの多階調電圧を入力し、期待値電圧と比較し、良否の判定を行う。すなわち、ＰＦＢ３、コンタクトリング４、プローブカード５により、ＤＵＴ１１とＬＣＤＰＥ２１との信号経路が形成されている。
【０００５】
このような装置の動作を以下に説明する。図示しないプローバにより、ウェハ１をプローブカード５のプローブに電気的に接続する。接続後、テストヘッド２から、試験信号がＰＦＢ３に出力される。そして、ＰＦＢ３からコンタクトリング４を介してプローブカード５に試験信号が出力される。この試験信号をプローブカード５はプローブを介してＤＵＴ１１に出力する。ＤＵＴ１１は、試験信号に基づいた多階調電圧の出力を行う。この出力をプローブカード５はプローブを介して入力され、コンタクトリング４を介してＰＦＢ３に出力する。そして、ＰＦＢ３から、コンタクトピンを介して、テストヘッド２のＬＣＤＰＥ２１へ、ＤＵＴ１１の出力が入力される。この結果、テストヘッド２のＬＣＤＰＥ２１でＤＵＴ１１の良否が判定される。再びプローバにより、ＤＵＴ１１の接続切替えが行われる。
【０００６】
【発明が解決しようとする課題】
近年、液晶ディスプレイの大型化及び画素数が増加傾向にあり、これにより、液晶駆動ドライバの出力ピン数も増加し、１０００ピンの液晶駆動ドライバが現れようとしている。そこで、試験時間を増加させないために、テストヘッド２内のＬＣＤＰＥ２１を増加させることが考えられるが、テストヘッド２の大きさには制限があり、通常は、５１２ピンまでしか搭載できない。
【０００７】
また、テストヘッド２に１０００ピン分のＬＣＤＰＥ２１が搭載できたとしても、映像駆動ドライバとの信号経路を増加させなけらばならない。この結果、コンタクトピンは、バネの弾性力により、ＰＦＢ３と電気的に接続しているため、信号経路が増加すれば、接続圧力も増加し、ＰＦＢ３とテストヘッド２との電気的接続の固定が大変になってしまう。また、コンタクトリング４の信号経路を増加させれば、コンタクトリング４も大きくさせなければならない。そして、コンタクトリング４を大きくすれば、プローブカード５も大きくしなければならない。しかし、プローブカード５も大きさに制限があるので、プローブカード５、コンタクトリング４とも大きくすることができない。また、コンタクトリング４も、バネの弾性力により、ＰＦＢ３、プローブカード５と電気的に接続しているので、接続圧力が増加し、電気的接続の固定が大変になってしまう。
【０００８】
そこで、本発明の目的は、各種制限を受けずに、試験時間の増加を抑えて、映像駆動ドライバの試験を行うことができるＩＣテスタ及びＤＵＴカードを実現することにある。
【０００９】
【課題を解決するための手段】
請求項１記載の本発明は、
複数の出力ピンを有する液晶駆動ドライバを試験するＩＣテスタにおいて、
第１、第２のピンエレクトロニクス、前記液晶駆動ドライバの出力の偶数、奇数ピンの１組ごとに設けられる液晶駆動ドライバピンエレクトロニクスが設けられるテストヘッドと、
このテストヘッドと電気的に接続し、テストヘッドと信号の授受を行うパフォーマンスボードと、
このパフォーマンスボードに前記液晶駆動ドライバの出力ピンを切り替えて電気的に接続するＤＵＴカードと
を有し、
前記ＤＵＴカードは、
前記液晶駆動ドライバの奇数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第１のスイッチと、
前記液晶駆動ドライバの偶数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第２のスイッチと、
前記第１のピンエレクトロニクスと前記液晶駆動ドライバの奇数ピンとの接続をオン／オフする第３のスイッチと、
前記第２のピンエレクトロニクスと前記液晶駆動ドライバの偶数ピンとの接続をオン／オフする第４のスイッチと
を備えたことを特徴とするものである。
【００１０】
請求項２記載の本発明は、請求項１記載の本発明において、
パフォーマンスボードとＤＵＴカードとの間に設けられ、パフォーマンスボードとＤＵＴカードとを電気的に接続するコンタクトリングを設けたことを特徴とするものである。
【００１１】
請求項３記載の本発明は、請求項１または２記載の本発明において、
ＤＵＴカードは、映像駆動ドライバと電気的に接続するプローブまたはソケットを設けたことを特徴とするものである。
【００１３】
請求項４記載の本発明は、
第１、第２のピンエレクトロニクス、前記液晶駆動ドライバの出力の偶数、奇数ピンの１組ごとに設けられる液晶駆動ドライバピンエレクトロニクスが設けられるテストヘッドと、
このテストヘッドと電気的に接続し、テストヘッドと信号の授受を行うパフォーマンスボードと
を具備し、前記パフォーマンスボードと電気的に接続し、複数の出力ピンを有する液晶駆動ドライバを試験するＩＣテスタに用いられるＤＵＴカードにおいて、
前記液晶駆動ドライバの奇数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第１のスイッチと、
前記液晶駆動ドライバの偶数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第２のスイッチと、
前記第１のピンエレクトロニクスと前記液晶駆動ドライバの奇数ピンとの接続をオン／オフする第３のスイッチと、
前記第２のピンエレクトロニクスと前記液晶駆動ドライバの偶数ピンとの接続をオン／オフする第４のスイッチと
を有することを特徴とするものである。
【００１４】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した構成図である。ここで、図４，５と同一のものは同一符号を付し説明を省略する。
【００１５】
図１において、ＰＥ（ピンエレクトロニクス）２２，２３は、テストヘッド２内に設けられ、コンタクトピン、ドライバ、コンパレータ等を有する。切替部５０は、プローブカード５に設けられ、複数のスイッチＳＷ１〜ＳＷ４を有し、ＤＵＴ１１の奇数ピン１１１にＬＣＤＰＥ２１、ＰＥ２２を切り替えて接続し、ＤＵＴ１１の偶数ピン１１２にＬＣＤＰＥ２１、ＰＥ２３を切り替えて接続する。すなわち、切替部５０は、ＤＵＴ１１の出力ピンを１／２ずつ選択を行う。スイッチＳＷ１は、ＤＵＴ１１の奇数ピン１１１とＬＣＤＰＥ２１との接続をオン／オフする。スイッチＳＷ２は、ＤＵＴ１１の奇数ピン１１２とＬＣＤＰＥ２１との接続をオン／オフする。スイッチＳＷ３は、ＰＥ２２とＤＵＴ１１の奇数ピン１１１との接続をオン／オフする。スイッチＳＷ４は、ＰＥ２３とＤＵＴ１１の偶数ピン１１２との接続をオン／オフする。
【００１６】
次にＬＣＤＰＥ２１の具体的構成を図２に示し説明する。図２において、マルチプレクサ２１１は、ＰＦＢ３に電気的に接続すると共に、図示しないＤＣ（直流）特性試験部に接続する。アッテネータ２１２は、マルチプレクサ２１１に接続し、信号の減衰を行う。コンパレータ２１３は、アッテネータ２１２の出力と比較電圧Ｖｒｅｆとを比較する。なお、コンパレータ２１３は通常ウィンドウコンパレータで比較電圧Ｖｒｅｆとして、ハイレベルとロウレベルの比較電圧が与えられる。カウンタ（アドレス発生部）２１４は、カウント値（アドレス）を出力する。期待値メモリ２１５は、カウンタ２１４のカウント値をアドレスとして、期待値を出力する。デジタルコンパレータ２１６は、コンパレータ２１３の出力と期待値メモリ２１５の期待値とを、ストローブのタイミングで比較し、パス／フェイルを出力する。フェイルメモリ２１７は、デジタルコンパレータ２１６がフェイルのとき、カウンタ２１４のカウント値を記憶する。
【００１７】
ここで、ＤＣ特性試験部、電源は図示しない本体に設けられ、比較電圧Ｖｒｅｆ、ストローブ、制御信号は本体から与えられ、パス／フェイルは本体に与えられる。なお、ＰＥ２２，２３は、図２と同様な構成であるが、アッテネータ１２がなく、ドライバを有する構成である。
【００１８】
このような装置の動作を以下で説明する。切替部５０は、スイッチＳＷ１，ＳＷ３をオンし、スイッチＳＷ２，ＳＷ４をオフする。そして、ＰＥ２２が信号を出力する。そして、信号は、ＰＦＢ３、コンタクトリング４、プローブカード５のスイッチＳＷ３，ＳＷ１、コンタクトリング４、ＰＦＢ３と順番に流れ、ＬＣＤＰＥ２１に入力される。この信号により、ＬＣＤＰＥ２１は、マルチプレクサ２１１にＤＣ特性試験部を選択させ、スイッチＳＷ１，ＳＷ３の診断を行う。
【００１９】
次に、切替部５０は、スイッチＳＷ１，ＳＷ３をオフし、スイッチＳＷ２，ＳＷ４をオンする。そして、ＰＥ２３が信号を出力する。そして、信号は、ＰＦＢ３、コンタクトリング４、プローブカード５のスイッチＳＷ４，ＳＷ２、コンタクトリング４、ＰＦＢ３と順番に流れ、ＬＣＤＰＥ２１に入力される。この信号により、ＬＣＤＰＥ２１は、マルチプレクサ２１１にＤＣ特性試験部を選択させ、スイッチＳＷ２，ＳＷ４の診断を行う。
【００２０】
図示しないプローバにより、ＤＵＴ１１をプローブカード５のプローブに電気的に接続させる。接続後、切替部５０は、スイッチＳＷ１をオンし、スイッチＳＷ２〜ＳＷ４をオフする。テストヘッド２のＬＣＤＰＥ２１は、マルチプレクサ２１１にＤＣ特性試験部を選択させ、ＰＦＢ３、コンタクトリング４、プローブカード５のスイッチＳＷ１を介して、ＤＵＴ１１の奇数ピン１１１におけるＤＣ特性試験を行う。
【００２１】
次に、切替部５０は、スイッチＳＷ２をオンし、スイッチＳＷ１，ＳＷ３，ＳＷ４をオフする。テストヘッド２のＬＣＤＰＥ２１は、マルチプレクサ２１１にＤＣ特性試験部を選択させ、ＰＦＢ３、コンタクトリング４、プローブカード５のスイッチＳＷ２を介して、ＤＵＴ１１の偶数ピン１１２におけるＤＣ特性試験を行う。
【００２２】
次に、切替部５０は、スイッチＳＷ１をオンし、スイッチＳＷ２〜ＳＷ４をオフする。テストヘッド６から、試験信号がＰＦＢ３に出力される。そして、ＰＦＢ３から、コンタクトリング４を介して、プローブカード５に試験信号が出力される。この試験信号を、プローブカード５はＤＵＴ１１に出力する。ＤＵＴ１１は、試験信号に基づいた多階調電圧の出力を行う。ＤＵＴ１１の奇数ピン１１１の出力をプローブカード５は入力し、スイッチＳＷ１、コンタクトリング４を介して、ＰＦＢ３に出力する。そして、ＰＦＢ３からＬＣＤＰＥ２１へ、ＤＵＴ１１の出力は入力される。
【００２３】
ＤＵＴ１１の奇数ピン１１１の出力は、マルチプレクサ２１１を介して、アッテネータ２１２で減衰され、コンパレータ２１３により比較電圧Ｖｒｅｆと比較される。このとき、比較電圧Ｖｒｅｆは、ＤＵＴが出力する多階調電圧に従って変化する。カウンタ２１４が、カウント値を出力し、このカウント値をアドレスとして、期待値メモリ２１５は期待値を出力する。そして、デジタルコンパレータ２１６は、コンパレータ２１３の出力と期待値メモリ２１５の期待値とを、ストローブのタイミングで比較し、パス／フェイルを出力する。フェイルのとき、フェイルメモリ２１７は、カウンタ２１７のカウント値を記憶する。
【００２４】
次に、切替部５０は、スイッチＳＷ２をオンし、スイッチＳＷ１，ＳＷ３，ＳＷ４をオフする。ＤＵＴ１１の偶数ピン１１２の出力をプローブカード５は入力し、スイッチＳＷ２、コンタクトリング４を介して、ＰＦＢ３に出力する。そして、ＰＦＢ３からＬＣＤＰＥ２１へ、ＤＵＴ１１の出力は入力される。
【００２５】
ＤＵＴ１１の偶数ピン１１２の出力は、マルチプレクサ２１１を介して、アッテネータ２１２で減衰され、コンパレータ２１３により比較電圧Ｖｒｅｆと比較される。このとき、比較電圧Ｖｒｅｆは、ＤＵＴが出力する多階調電圧に従って変化する。カウンタ２１４が、カウント値を出力し、このカウント値をアドレスとして、期待値メモリ２１５は期待値を出力する。そして、デジタルコンパレータ２１６は、コンパレータ２１３の出力と期待値メモリ２１５の期待値とを、ストローブのタイミングで比較し、パス／フェイルを出力する。フェイルのとき、フェイルメモリ２１７は、カウンタ２１７のカウント値を記憶する。
【００２６】
そして、切替部５０は、スイッチＳＷ１，ＳＷ２をオフし、スイッチＳＷ３，ＳＷ４をオンする。ＰＥ２２が試験信号をＰＦＢ３に出力する。ＰＦＢ３から、コンタクトリング４、プローブカード５のスイッチＳＷ３を介して、ＤＵＴ１１の奇数ピン１１１に出力される。一方、ＰＥ２３は、ＰＦＢ３、コンタクトリング４、プローブカード５のスイッチＳＷ４を介して、ＤＵＴ１１の偶数ピン１１２の出力を測定し、ピン間ショートの測定を行う。
【００２７】
この結果、ＤＵＴ１１の良否が判定される。再び、プローバにより、ＤＵＴ１１の接続切替えが行われる。
【００２８】
このように、プローブカード５の切替部５０により、ＤＵＴ１１の出力ピン１１１，１１２を切り替えるので、テストヘッド２のＬＣＤＰＥ２１の数を増やすことなく、ＤＵＴ１１の試験時間の増加を抑えて試験を行うことができる。また、ＤＵＴ１１からの信号経路数が増加しないので、コンタクトリング４を大きくしなくてもよい。また、ＤＵＴ１１からの信号経路数が増加しないので、ＰＦＢ３とテストヘッド２との接続、コンタクトリング４とＰＦＢ３、プローブカード５との接続が容易に行える。
【００２９】
また、ＬＣＤＰＥ２１の他の具体的構成を図３に示す。ここで、図２と同一のものは同一符号を付し説明を省略する。
【００３０】
図３において、減算器２１８、アンプ２１９が、アッテネータ２１２の代わりに設けられる。減算器２１８は、マルチプレクサ２１１の出力と期待値電圧Ｖの差電圧を出力する。アンプ２１９は、減算器２１８からの差電圧を増幅し、コンパレータ２１３に出力する。ここで、期待値電圧Ｖは本体から与えられている。
【００３１】
このような装置の動作を以下で説明する。なお、ＬＣＤＰＥ２１の内部動作以外は、図２に示す装置と同一なので説明を省略する。ＤＵＴ１１の出力は、マルチプレクサ２１１を介して、減算器２１８に入力され、減算器２１８で期待値電圧Ｖとの差電圧が出力される。この差電圧はアンプ２１９で増幅される。そして、コンパレータ２１３は、アンプ２１９の出力と比較電圧Ｖｒｅｆと比較する。このとき、期待値電圧Ｖは、ＤＵＴ１１が出力する多階調電圧に従って変化し、比較電圧Ｖｒｅｆは一定である。カウンタ２１４が、カウント値を出力し、このカウント値をアドレスとして、期待値メモリ２１５は期待値を出力する。そして、デジタルコンパレータ２１６は、コンパレータ２１３の出力と期待値メモリ２１５の期待値とを、ストローブのタイミングで比較し、パス／フェイルを出力する。フェイルのとき、フェイルメモリ２１７は、カウンタ２１７のカウント値を記憶する。
【００３２】
なお、本発明はこれに限定されるものではなく、プローブを有するプローブカード５による構成を示したが、液晶駆動ドライバがパッケージの場合は、プローブで試験する場合と、ソケットで試験する場合とがある。従って、プローブカード５の代わりに、ソケットを有するＤＵＴボードにしてもよい。つまり、プローブまたはソケットを有するＤＵＴカードであればよい。
【００３３】
また、映像駆動ドライバとして、液晶駆動ドライバの他に、プラズマディスプレイを駆動するＰＤＰドライバ、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイを駆動するＥＬドライバ等がある。
【００３４】
そして、コンタクトリング４により、ＰＦＢ３とプローブカード５とを電気的に接続する構成を示したがケーブル、コネクタ等でもよい。
【００３５】
また、プローブカード５は、スイッチＳＷ１〜ＳＷ４だけでなく、アンプやＡ／Ｄコンバータなどが入る場合もある。
【００３６】
【発明の効果】
本発明によれば、ＤＵＴカードにより、映像駆動ドライバの出力ピンを切り替えるので、各種制限を受けることなく、試験時間の増加を抑えて、映像駆動ドライバの試験を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】ＬＣＤＰＥ２１の具体的構成を示した図である。
【図３】ＬＣＤＰＥ２１の具体的構成を示した図である。
【図４】ＩＣテスタの概略構成を示した図である。
【図５】従来のＩＣテスタの構成を示した図である。
【符号の説明】
１ ウェハ
１１ 液晶駆動ドライバ
２ テストヘッド
３ パフォーマンスボード
４ コンタクトリング
５ プローブカード
５０ 切替部
【発明の属する技術分野】
本発明は、映像駆動ドライバ、例えば、液晶ディスプレイを駆動する液晶駆動ドライバの試験に用いるＩＣテスタ及びＤＵＴカードに関し、各種制限を受けずに、試験時間の増加を抑えて、映像駆動ドライバの試験を行うことができるＩＣテスタ及びＤＵＴカードに関するものである。
【０００２】
【従来の技術】
映像駆動ドライバ、例えば、液晶ディスプレイを駆動する液晶駆動ドライバの試験は、ＩＣテスタを用いて試験を行っている。ＩＣテスタは、液晶駆動ドライバに試験信号（デジタル信号）を与え、この試験信号に基づいて、液晶駆動ドライバが出力する多階調（多段階）電圧と、期待値電圧とを比較し、液晶ドライバの良否の判定を行っている。このような装置は、例えば、特開平７−１４６３３５号公報等に記載されている。以下図４を用いて説明する。
【０００３】
図４において、ウェハ１は、液晶駆動ドライバが複数形成されている。テストヘッド２は、複数のドライバ、コンパレータ、コンタクトピン等を搭載し、信号の授受を行い試験を行う。パフォーマンスボード（以下ＰＦＢと略す）３は、テストヘッド２のコンタクトピンと電気的に接続する。コンタクトリング４は、ＰＦＢ３と電気的に接続する。プローブカード５は、コンタクトリング４と電気的に接続し、プローブにより、ウェハ１の液晶駆動ドライバと電気的に接続する。
【０００４】
次に、具体的構成を図５に示す。図５において、液晶駆動ドライバ（以下ＤＵＴと略す）１１はウェハ１に複数形成され、複数の出力ピンを有している。ＬＣＤＰＥ（液晶駆動ドライバピンエレクトロニクス）２１は試験部で、テストヘッド２に設けられ、コンタクトピン、コンパレータ等を有する。そして、ＬＣＤＰＥ２１は、ＤＵＴ１１の出力ピンごとに、ＰＦＢ３、コンタクトリング４、プローブカード５を介して電気的に接続し、ＤＵＴ１１の出力ピンの多階調電圧を入力し、期待値電圧と比較し、良否の判定を行う。すなわち、ＰＦＢ３、コンタクトリング４、プローブカード５により、ＤＵＴ１１とＬＣＤＰＥ２１との信号経路が形成されている。
【０００５】
このような装置の動作を以下に説明する。図示しないプローバにより、ウェハ１をプローブカード５のプローブに電気的に接続する。接続後、テストヘッド２から、試験信号がＰＦＢ３に出力される。そして、ＰＦＢ３からコンタクトリング４を介してプローブカード５に試験信号が出力される。この試験信号をプローブカード５はプローブを介してＤＵＴ１１に出力する。ＤＵＴ１１は、試験信号に基づいた多階調電圧の出力を行う。この出力をプローブカード５はプローブを介して入力され、コンタクトリング４を介してＰＦＢ３に出力する。そして、ＰＦＢ３から、コンタクトピンを介して、テストヘッド２のＬＣＤＰＥ２１へ、ＤＵＴ１１の出力が入力される。この結果、テストヘッド２のＬＣＤＰＥ２１でＤＵＴ１１の良否が判定される。再びプローバにより、ＤＵＴ１１の接続切替えが行われる。
【０００６】
【発明が解決しようとする課題】
近年、液晶ディスプレイの大型化及び画素数が増加傾向にあり、これにより、液晶駆動ドライバの出力ピン数も増加し、１０００ピンの液晶駆動ドライバが現れようとしている。そこで、試験時間を増加させないために、テストヘッド２内のＬＣＤＰＥ２１を増加させることが考えられるが、テストヘッド２の大きさには制限があり、通常は、５１２ピンまでしか搭載できない。
【０００７】
また、テストヘッド２に１０００ピン分のＬＣＤＰＥ２１が搭載できたとしても、映像駆動ドライバとの信号経路を増加させなけらばならない。この結果、コンタクトピンは、バネの弾性力により、ＰＦＢ３と電気的に接続しているため、信号経路が増加すれば、接続圧力も増加し、ＰＦＢ３とテストヘッド２との電気的接続の固定が大変になってしまう。また、コンタクトリング４の信号経路を増加させれば、コンタクトリング４も大きくさせなければならない。そして、コンタクトリング４を大きくすれば、プローブカード５も大きくしなければならない。しかし、プローブカード５も大きさに制限があるので、プローブカード５、コンタクトリング４とも大きくすることができない。また、コンタクトリング４も、バネの弾性力により、ＰＦＢ３、プローブカード５と電気的に接続しているので、接続圧力が増加し、電気的接続の固定が大変になってしまう。
【０００８】
そこで、本発明の目的は、各種制限を受けずに、試験時間の増加を抑えて、映像駆動ドライバの試験を行うことができるＩＣテスタ及びＤＵＴカードを実現することにある。
【０００９】
【課題を解決するための手段】
請求項１記載の本発明は、
複数の出力ピンを有する液晶駆動ドライバを試験するＩＣテスタにおいて、
第１、第２のピンエレクトロニクス、前記液晶駆動ドライバの出力の偶数、奇数ピンの１組ごとに設けられる液晶駆動ドライバピンエレクトロニクスが設けられるテストヘッドと、
このテストヘッドと電気的に接続し、テストヘッドと信号の授受を行うパフォーマンスボードと、
このパフォーマンスボードに前記液晶駆動ドライバの出力ピンを切り替えて電気的に接続するＤＵＴカードと
を有し、
前記ＤＵＴカードは、
前記液晶駆動ドライバの奇数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第１のスイッチと、
前記液晶駆動ドライバの偶数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第２のスイッチと、
前記第１のピンエレクトロニクスと前記液晶駆動ドライバの奇数ピンとの接続をオン／オフする第３のスイッチと、
前記第２のピンエレクトロニクスと前記液晶駆動ドライバの偶数ピンとの接続をオン／オフする第４のスイッチと
を備えたことを特徴とするものである。
【００１０】
請求項２記載の本発明は、請求項１記載の本発明において、
パフォーマンスボードとＤＵＴカードとの間に設けられ、パフォーマンスボードとＤＵＴカードとを電気的に接続するコンタクトリングを設けたことを特徴とするものである。
【００１１】
請求項３記載の本発明は、請求項１または２記載の本発明において、
ＤＵＴカードは、映像駆動ドライバと電気的に接続するプローブまたはソケットを設けたことを特徴とするものである。
【００１３】
請求項４記載の本発明は、
第１、第２のピンエレクトロニクス、前記液晶駆動ドライバの出力の偶数、奇数ピンの１組ごとに設けられる液晶駆動ドライバピンエレクトロニクスが設けられるテストヘッドと、
このテストヘッドと電気的に接続し、テストヘッドと信号の授受を行うパフォーマンスボードと
を具備し、前記パフォーマンスボードと電気的に接続し、複数の出力ピンを有する液晶駆動ドライバを試験するＩＣテスタに用いられるＤＵＴカードにおいて、
前記液晶駆動ドライバの奇数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第１のスイッチと、
前記液晶駆動ドライバの偶数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第２のスイッチと、
前記第１のピンエレクトロニクスと前記液晶駆動ドライバの奇数ピンとの接続をオン／オフする第３のスイッチと、
前記第２のピンエレクトロニクスと前記液晶駆動ドライバの偶数ピンとの接続をオン／オフする第４のスイッチと
を有することを特徴とするものである。
【００１４】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した構成図である。ここで、図４，５と同一のものは同一符号を付し説明を省略する。
【００１５】
図１において、ＰＥ（ピンエレクトロニクス）２２，２３は、テストヘッド２内に設けられ、コンタクトピン、ドライバ、コンパレータ等を有する。切替部５０は、プローブカード５に設けられ、複数のスイッチＳＷ１〜ＳＷ４を有し、ＤＵＴ１１の奇数ピン１１１にＬＣＤＰＥ２１、ＰＥ２２を切り替えて接続し、ＤＵＴ１１の偶数ピン１１２にＬＣＤＰＥ２１、ＰＥ２３を切り替えて接続する。すなわち、切替部５０は、ＤＵＴ１１の出力ピンを１／２ずつ選択を行う。スイッチＳＷ１は、ＤＵＴ１１の奇数ピン１１１とＬＣＤＰＥ２１との接続をオン／オフする。スイッチＳＷ２は、ＤＵＴ１１の奇数ピン１１２とＬＣＤＰＥ２１との接続をオン／オフする。スイッチＳＷ３は、ＰＥ２２とＤＵＴ１１の奇数ピン１１１との接続をオン／オフする。スイッチＳＷ４は、ＰＥ２３とＤＵＴ１１の偶数ピン１１２との接続をオン／オフする。
【００１６】
次にＬＣＤＰＥ２１の具体的構成を図２に示し説明する。図２において、マルチプレクサ２１１は、ＰＦＢ３に電気的に接続すると共に、図示しないＤＣ（直流）特性試験部に接続する。アッテネータ２１２は、マルチプレクサ２１１に接続し、信号の減衰を行う。コンパレータ２１３は、アッテネータ２１２の出力と比較電圧Ｖｒｅｆとを比較する。なお、コンパレータ２１３は通常ウィンドウコンパレータで比較電圧Ｖｒｅｆとして、ハイレベルとロウレベルの比較電圧が与えられる。カウンタ（アドレス発生部）２１４は、カウント値（アドレス）を出力する。期待値メモリ２１５は、カウンタ２１４のカウント値をアドレスとして、期待値を出力する。デジタルコンパレータ２１６は、コンパレータ２１３の出力と期待値メモリ２１５の期待値とを、ストローブのタイミングで比較し、パス／フェイルを出力する。フェイルメモリ２１７は、デジタルコンパレータ２１６がフェイルのとき、カウンタ２１４のカウント値を記憶する。
【００１７】
ここで、ＤＣ特性試験部、電源は図示しない本体に設けられ、比較電圧Ｖｒｅｆ、ストローブ、制御信号は本体から与えられ、パス／フェイルは本体に与えられる。なお、ＰＥ２２，２３は、図２と同様な構成であるが、アッテネータ１２がなく、ドライバを有する構成である。
【００１８】
このような装置の動作を以下で説明する。切替部５０は、スイッチＳＷ１，ＳＷ３をオンし、スイッチＳＷ２，ＳＷ４をオフする。そして、ＰＥ２２が信号を出力する。そして、信号は、ＰＦＢ３、コンタクトリング４、プローブカード５のスイッチＳＷ３，ＳＷ１、コンタクトリング４、ＰＦＢ３と順番に流れ、ＬＣＤＰＥ２１に入力される。この信号により、ＬＣＤＰＥ２１は、マルチプレクサ２１１にＤＣ特性試験部を選択させ、スイッチＳＷ１，ＳＷ３の診断を行う。
【００１９】
次に、切替部５０は、スイッチＳＷ１，ＳＷ３をオフし、スイッチＳＷ２，ＳＷ４をオンする。そして、ＰＥ２３が信号を出力する。そして、信号は、ＰＦＢ３、コンタクトリング４、プローブカード５のスイッチＳＷ４，ＳＷ２、コンタクトリング４、ＰＦＢ３と順番に流れ、ＬＣＤＰＥ２１に入力される。この信号により、ＬＣＤＰＥ２１は、マルチプレクサ２１１にＤＣ特性試験部を選択させ、スイッチＳＷ２，ＳＷ４の診断を行う。
【００２０】
図示しないプローバにより、ＤＵＴ１１をプローブカード５のプローブに電気的に接続させる。接続後、切替部５０は、スイッチＳＷ１をオンし、スイッチＳＷ２〜ＳＷ４をオフする。テストヘッド２のＬＣＤＰＥ２１は、マルチプレクサ２１１にＤＣ特性試験部を選択させ、ＰＦＢ３、コンタクトリング４、プローブカード５のスイッチＳＷ１を介して、ＤＵＴ１１の奇数ピン１１１におけるＤＣ特性試験を行う。
【００２１】
次に、切替部５０は、スイッチＳＷ２をオンし、スイッチＳＷ１，ＳＷ３，ＳＷ４をオフする。テストヘッド２のＬＣＤＰＥ２１は、マルチプレクサ２１１にＤＣ特性試験部を選択させ、ＰＦＢ３、コンタクトリング４、プローブカード５のスイッチＳＷ２を介して、ＤＵＴ１１の偶数ピン１１２におけるＤＣ特性試験を行う。
【００２２】
次に、切替部５０は、スイッチＳＷ１をオンし、スイッチＳＷ２〜ＳＷ４をオフする。テストヘッド６から、試験信号がＰＦＢ３に出力される。そして、ＰＦＢ３から、コンタクトリング４を介して、プローブカード５に試験信号が出力される。この試験信号を、プローブカード５はＤＵＴ１１に出力する。ＤＵＴ１１は、試験信号に基づいた多階調電圧の出力を行う。ＤＵＴ１１の奇数ピン１１１の出力をプローブカード５は入力し、スイッチＳＷ１、コンタクトリング４を介して、ＰＦＢ３に出力する。そして、ＰＦＢ３からＬＣＤＰＥ２１へ、ＤＵＴ１１の出力は入力される。
【００２３】
ＤＵＴ１１の奇数ピン１１１の出力は、マルチプレクサ２１１を介して、アッテネータ２１２で減衰され、コンパレータ２１３により比較電圧Ｖｒｅｆと比較される。このとき、比較電圧Ｖｒｅｆは、ＤＵＴが出力する多階調電圧に従って変化する。カウンタ２１４が、カウント値を出力し、このカウント値をアドレスとして、期待値メモリ２１５は期待値を出力する。そして、デジタルコンパレータ２１６は、コンパレータ２１３の出力と期待値メモリ２１５の期待値とを、ストローブのタイミングで比較し、パス／フェイルを出力する。フェイルのとき、フェイルメモリ２１７は、カウンタ２１７のカウント値を記憶する。
【００２４】
次に、切替部５０は、スイッチＳＷ２をオンし、スイッチＳＷ１，ＳＷ３，ＳＷ４をオフする。ＤＵＴ１１の偶数ピン１１２の出力をプローブカード５は入力し、スイッチＳＷ２、コンタクトリング４を介して、ＰＦＢ３に出力する。そして、ＰＦＢ３からＬＣＤＰＥ２１へ、ＤＵＴ１１の出力は入力される。
【００２５】
ＤＵＴ１１の偶数ピン１１２の出力は、マルチプレクサ２１１を介して、アッテネータ２１２で減衰され、コンパレータ２１３により比較電圧Ｖｒｅｆと比較される。このとき、比較電圧Ｖｒｅｆは、ＤＵＴが出力する多階調電圧に従って変化する。カウンタ２１４が、カウント値を出力し、このカウント値をアドレスとして、期待値メモリ２１５は期待値を出力する。そして、デジタルコンパレータ２１６は、コンパレータ２１３の出力と期待値メモリ２１５の期待値とを、ストローブのタイミングで比較し、パス／フェイルを出力する。フェイルのとき、フェイルメモリ２１７は、カウンタ２１７のカウント値を記憶する。
【００２６】
そして、切替部５０は、スイッチＳＷ１，ＳＷ２をオフし、スイッチＳＷ３，ＳＷ４をオンする。ＰＥ２２が試験信号をＰＦＢ３に出力する。ＰＦＢ３から、コンタクトリング４、プローブカード５のスイッチＳＷ３を介して、ＤＵＴ１１の奇数ピン１１１に出力される。一方、ＰＥ２３は、ＰＦＢ３、コンタクトリング４、プローブカード５のスイッチＳＷ４を介して、ＤＵＴ１１の偶数ピン１１２の出力を測定し、ピン間ショートの測定を行う。
【００２７】
この結果、ＤＵＴ１１の良否が判定される。再び、プローバにより、ＤＵＴ１１の接続切替えが行われる。
【００２８】
このように、プローブカード５の切替部５０により、ＤＵＴ１１の出力ピン１１１，１１２を切り替えるので、テストヘッド２のＬＣＤＰＥ２１の数を増やすことなく、ＤＵＴ１１の試験時間の増加を抑えて試験を行うことができる。また、ＤＵＴ１１からの信号経路数が増加しないので、コンタクトリング４を大きくしなくてもよい。また、ＤＵＴ１１からの信号経路数が増加しないので、ＰＦＢ３とテストヘッド２との接続、コンタクトリング４とＰＦＢ３、プローブカード５との接続が容易に行える。
【００２９】
また、ＬＣＤＰＥ２１の他の具体的構成を図３に示す。ここで、図２と同一のものは同一符号を付し説明を省略する。
【００３０】
図３において、減算器２１８、アンプ２１９が、アッテネータ２１２の代わりに設けられる。減算器２１８は、マルチプレクサ２１１の出力と期待値電圧Ｖの差電圧を出力する。アンプ２１９は、減算器２１８からの差電圧を増幅し、コンパレータ２１３に出力する。ここで、期待値電圧Ｖは本体から与えられている。
【００３１】
このような装置の動作を以下で説明する。なお、ＬＣＤＰＥ２１の内部動作以外は、図２に示す装置と同一なので説明を省略する。ＤＵＴ１１の出力は、マルチプレクサ２１１を介して、減算器２１８に入力され、減算器２１８で期待値電圧Ｖとの差電圧が出力される。この差電圧はアンプ２１９で増幅される。そして、コンパレータ２１３は、アンプ２１９の出力と比較電圧Ｖｒｅｆと比較する。このとき、期待値電圧Ｖは、ＤＵＴ１１が出力する多階調電圧に従って変化し、比較電圧Ｖｒｅｆは一定である。カウンタ２１４が、カウント値を出力し、このカウント値をアドレスとして、期待値メモリ２１５は期待値を出力する。そして、デジタルコンパレータ２１６は、コンパレータ２１３の出力と期待値メモリ２１５の期待値とを、ストローブのタイミングで比較し、パス／フェイルを出力する。フェイルのとき、フェイルメモリ２１７は、カウンタ２１７のカウント値を記憶する。
【００３２】
なお、本発明はこれに限定されるものではなく、プローブを有するプローブカード５による構成を示したが、液晶駆動ドライバがパッケージの場合は、プローブで試験する場合と、ソケットで試験する場合とがある。従って、プローブカード５の代わりに、ソケットを有するＤＵＴボードにしてもよい。つまり、プローブまたはソケットを有するＤＵＴカードであればよい。
【００３３】
また、映像駆動ドライバとして、液晶駆動ドライバの他に、プラズマディスプレイを駆動するＰＤＰドライバ、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイを駆動するＥＬドライバ等がある。
【００３４】
そして、コンタクトリング４により、ＰＦＢ３とプローブカード５とを電気的に接続する構成を示したがケーブル、コネクタ等でもよい。
【００３５】
また、プローブカード５は、スイッチＳＷ１〜ＳＷ４だけでなく、アンプやＡ／Ｄコンバータなどが入る場合もある。
【００３６】
【発明の効果】
本発明によれば、ＤＵＴカードにより、映像駆動ドライバの出力ピンを切り替えるので、各種制限を受けることなく、試験時間の増加を抑えて、映像駆動ドライバの試験を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】ＬＣＤＰＥ２１の具体的構成を示した図である。
【図３】ＬＣＤＰＥ２１の具体的構成を示した図である。
【図４】ＩＣテスタの概略構成を示した図である。
【図５】従来のＩＣテスタの構成を示した図である。
【符号の説明】
１ ウェハ
１１ 液晶駆動ドライバ
２ テストヘッド
３ パフォーマンスボード
４ コンタクトリング
５ プローブカード
５０ 切替部
Claims (4)
- 複数の出力ピンを有する液晶駆動ドライバを試験するＩＣテスタにおいて、
第１、第２のピンエレクトロニクス、前記液晶駆動ドライバの出力の偶数、奇数ピンの１組ごとに設けられる液晶駆動ドライバピンエレクトロニクスが設けられるテストヘッドと、
このテストヘッドと電気的に接続し、テストヘッドと信号の授受を行うパフォーマンスボードと、
このパフォーマンスボードに前記液晶駆動ドライバの出力ピンを切り替えて電気的に接続するＤＵＴカードと
を有し、
前記ＤＵＴカードは、
前記液晶駆動ドライバの奇数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第１のスイッチと、
前記液晶駆動ドライバの偶数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第２のスイッチと、
前記第１のピンエレクトロニクスと前記液晶駆動ドライバの奇数ピンとの接続をオン／オフする第３のスイッチと、
前記第２のピンエレクトロニクスと前記液晶駆動ドライバの偶数ピンとの接続をオン／オフする第４のスイッチと
を備えたことを特徴とするＩＣテスタ。 - パフォーマンスボードとＤＵＴカードとの間に設けられ、パフォーマンスボードとＤＵＴカードとを電気的に接続するコンタクトリングを設けたことを特徴とする請求項１記載のＩＣテスタ。
- ＤＵＴカードは、液晶駆動ドライバと電気的に接続するプローブまたはソケットを設けたことを特徴とする請求項１または２記載のＩＣテスタ。
- 第１、第２のピンエレクトロニクス、前記液晶駆動ドライバの出力の偶数、奇数ピンの１組ごとに設けられる液晶駆動ドライバピンエレクトロニクスが設けられるテストヘッドと、
このテストヘッドと電気的に接続し、テストヘッドと信号の授受を行うパフォーマンスボードと
を具備し、前記パフォーマンスボードと電気的に接続し、複数の出力ピンを有する液晶駆動ドライバを試験するＩＣテスタに用いられるＤＵＴカードにおいて、
前記液晶駆動ドライバの奇数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第１のスイッチと、
前記液晶駆動ドライバの偶数ピンと前記液晶駆動ドライバピンエレクトロニクスとの接続をオン／オフする第２のスイッチと、
前記第１のピンエレクトロニクスと前記液晶駆動ドライバの奇数ピンとの接続をオン／オフする第３のスイッチと、
前記第２のピンエレクトロニクスと前記液晶駆動ドライバの偶数ピンとの接続をオン／オフする第４のスイッチと
を有することを特徴とするＤＵＴカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349786A JP3594136B2 (ja) | 2001-11-15 | 2001-11-15 | Ｉｃテスタ及びｄｕｔカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349786A JP3594136B2 (ja) | 2001-11-15 | 2001-11-15 | Ｉｃテスタ及びｄｕｔカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003149297A JP2003149297A (ja) | 2003-05-21 |
| JP3594136B2 true JP3594136B2 (ja) | 2004-11-24 |
Family
ID=19162404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001349786A Expired - Fee Related JP3594136B2 (ja) | 2001-11-15 | 2001-11-15 | Ｉｃテスタ及びｄｕｔカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3594136B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1763678B1 (en) | 2004-07-07 | 2009-08-26 | Verigy (Singapore) Pte. Ltd. | Evaluation of an output signal of a device under test |
| JP5003955B2 (ja) * | 2007-11-21 | 2012-08-22 | 横河電機株式会社 | Ｉｃテスタ |
| WO2010054669A1 (en) | 2008-11-11 | 2010-05-20 | Verigy (Singapore) Pte.Ltd. | Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment |
| JP2012063198A (ja) * | 2010-09-15 | 2012-03-29 | Yokogawa Electric Corp | 半導体装置、半導体テスタおよび半導体テストシステム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151532A (ja) * | 1992-11-13 | 1994-05-31 | Tokyo Electron Yamanashi Kk | プローブ装置 |
| JPH1048289A (ja) * | 1996-08-01 | 1998-02-20 | Seiko Epson Corp | 半導体集積回路テストシステム |
| JP2000147065A (ja) * | 1998-11-10 | 2000-05-26 | Yokogawa Electric Corp | 光源付きｌｓｉテスター |
| JP3191791B2 (ja) * | 1999-01-14 | 2001-07-23 | 日本電気株式会社 | プローブカード |
-
2001
- 2001-11-15 JP JP2001349786A patent/JP3594136B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003149297A (ja) | 2003-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4290370B2 (ja) | ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置 | |
| US8026889B2 (en) | Drive circuit of display device and method of testing the same | |
| TW200816341A (en) | Semiconductor device, semiconductor device testing method, and probe card | |
| US10818208B2 (en) | Source driver | |
| KR19990030341A (ko) | 반도체 검사회로 및 반도체 회로의 검사방법 | |
| JP4978779B2 (ja) | 半導体集積回路の試験方法及びｉｃテスタ | |
| JP3594136B2 (ja) | Ｉｃテスタ及びｄｕｔカード | |
| KR100712090B1 (ko) | 반도체 집적회로 및 테스트 시스템 | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| US20060158208A1 (en) | Prober tester | |
| JP2012233966A (ja) | 表示装置の駆動回路及びそのテスト制御方法 | |
| JP3531161B2 (ja) | 映像駆動ドライバの試験装置 | |
| JP2000009808A (ja) | 半導体装置および液晶駆動装置 | |
| JP4120880B2 (ja) | 半導体試験装置のテストヘッド | |
| JP2002005999A (ja) | 半導体試験装置 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| JP2004361111A (ja) | 半導体試験装置および半導体集積回路の試験方法 | |
| JP4813909B2 (ja) | 集積回路およびそのテスト方法 | |
| JP5003955B2 (ja) | Ｉｃテスタ | |
| JP2007225489A (ja) | Ｉｃテスタ | |
| JP2004095802A (ja) | 半導体試験装置 | |
| JP2011075334A (ja) | 半導体集積回路及びそのテスト方法 | |
| JP2000121703A (ja) | 半導体モジュールの電気的特性試験方法及びその装置 | |
| JP3594137B2 (ja) | Ｉｃテスタ | |
| JP2005337801A (ja) | 液晶駆動ドライバの試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040825 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |