JP3531161B2 - 映像駆動ドライバの試験装置 - Google Patents
映像駆動ドライバの試験装置Info
- Publication number
- JP3531161B2 JP3531161B2 JP2001002265A JP2001002265A JP3531161B2 JP 3531161 B2 JP3531161 B2 JP 3531161B2 JP 2001002265 A JP2001002265 A JP 2001002265A JP 2001002265 A JP2001002265 A JP 2001002265A JP 3531161 B2 JP3531161 B2 JP 3531161B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- drive driver
- driver
- output
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、映像駆動ドライ
バ、例えば、液晶ディスプレイを駆動する液晶駆動ドラ
イバを試験する映像駆動ドライバの試験装置に関し、テ
ストヘッドに依存しない映像駆動ドライバの試験装置に
関するものである。
バ、例えば、液晶ディスプレイを駆動する液晶駆動ドラ
イバを試験する映像駆動ドライバの試験装置に関し、テ
ストヘッドに依存しない映像駆動ドライバの試験装置に
関するものである。
【０００２】
【従来の技術】映像駆動ドライバ、例えば、液晶ディス
プレイを駆動する液晶駆動ドライバの試験は、ＩＣテス
タを用いて試験を行っている。ＩＣテスタは、液晶駆動
ドライバに試験信号（デジタル信号）を与え、この試験
信号に基づいて、液晶駆動ドライバが出力する多階調
（多段階）電圧と、期待値電圧とを比較し、液晶駆動ド
ライバの良否の判定を行う。このような装置は、例え
ば、特開平７−１４６３３５号公報等に記載されてい
る。以下に図５を用いて説明する。
プレイを駆動する液晶駆動ドライバの試験は、ＩＣテス
タを用いて試験を行っている。ＩＣテスタは、液晶駆動
ドライバに試験信号（デジタル信号）を与え、この試験
信号に基づいて、液晶駆動ドライバが出力する多階調
（多段階）電圧と、期待値電圧とを比較し、液晶駆動ド
ライバの良否の判定を行う。このような装置は、例え
ば、特開平７−１４６３３５号公報等に記載されてい
る。以下に図５を用いて説明する。
【０００３】図５において、本体１は、装置の電源、装
置の制御を司る制御部等が格納される。テストヘッド２
は、複数のＰＥ（ピンエレクトロニクス）２１と複数の
ＬＣＤＰＥ（液晶駆動ドライバピンエレクトロニクス）
２２とを搭載し、本体１と接続する。ＰＥ２１は、コン
タクトピン、ドライバ、コンパレータ等を有し、試験信
号を出力する。ＬＣＤＰＥ２２は、コンタクトピン、コ
ンパレータ等を有し、多階調電圧を入力し、期待値電圧
と比較し、良否の判定を行う。ここで、ＬＣＤＰＥ２２
に用いられるコンパレータは、ＰＥ２１に用いられるコ
ンパレータより、低速で高電圧のコンパレータであり、
同一のものではない。また、ＰＥ２１、ＬＣＤＰＥ２２
は通常複数ピン分で１つのプリント基板に搭載される
が、１ピン分で搭載してもよい。
置の制御を司る制御部等が格納される。テストヘッド２
は、複数のＰＥ（ピンエレクトロニクス）２１と複数の
ＬＣＤＰＥ（液晶駆動ドライバピンエレクトロニクス）
２２とを搭載し、本体１と接続する。ＰＥ２１は、コン
タクトピン、ドライバ、コンパレータ等を有し、試験信
号を出力する。ＬＣＤＰＥ２２は、コンタクトピン、コ
ンパレータ等を有し、多階調電圧を入力し、期待値電圧
と比較し、良否の判定を行う。ここで、ＬＣＤＰＥ２２
に用いられるコンパレータは、ＰＥ２１に用いられるコ
ンパレータより、低速で高電圧のコンパレータであり、
同一のものではない。また、ＰＥ２１、ＬＣＤＰＥ２２
は通常複数ピン分で１つのプリント基板に搭載される
が、１ピン分で搭載してもよい。
【０００４】パフォーマンスボード３は、テストヘッド
２のコンタクトピンと電気的に接続する。コンタクトリ
ング４は、パフォーマンスボード３と電気的に接続す
る。プローブカード５は、コンタクトリング４と電気的
に接続し、プローブ（図示せず）により、ウェハ状態の
液晶駆動ドライバ（図示せず）に接続する。
２のコンタクトピンと電気的に接続する。コンタクトリ
ング４は、パフォーマンスボード３と電気的に接続す
る。プローブカード５は、コンタクトリング４と電気的
に接続し、プローブ（図示せず）により、ウェハ状態の
液晶駆動ドライバ（図示せず）に接続する。
【０００５】このような装置の動作を以下に説明する。
図示しないプローバにより、液晶駆動ドライバをプロー
ブカード５のプローブに電気的に接続する。接続後、テ
ストヘッド２のＰＥ２１から、コンタクトピンを介し
て、試験信号がパフォーマンスボード３に出力される。
そして、パフォーマンスボード３から、コンタクトリン
グ４を介して、プローブカード５に試験信号が出力され
る。この試験信号を、プローブカード５は液晶駆動ドラ
イバに出力する。液晶駆動ドライバは、試験信号に基づ
いた多階調電圧の出力を行う。この出力をプローブカー
ド５は入力し、コンタクトリング４を介して、パフォー
マンスボード３に出力する。そして、パフォーマンスボ
ード３から、コンタクトピンを介して、テストヘッド２
のＬＣＤＰＥ２２へ、液晶駆動ドライバの出力は入力さ
れる。この結果、テストヘッド２のＬＣＤＰＥ２２で液
晶駆動ドライバの良否が判定される。再び、プローバに
より、液晶駆動ドライバの接続切替えが行われる。
図示しないプローバにより、液晶駆動ドライバをプロー
ブカード５のプローブに電気的に接続する。接続後、テ
ストヘッド２のＰＥ２１から、コンタクトピンを介し
て、試験信号がパフォーマンスボード３に出力される。
そして、パフォーマンスボード３から、コンタクトリン
グ４を介して、プローブカード５に試験信号が出力され
る。この試験信号を、プローブカード５は液晶駆動ドラ
イバに出力する。液晶駆動ドライバは、試験信号に基づ
いた多階調電圧の出力を行う。この出力をプローブカー
ド５は入力し、コンタクトリング４を介して、パフォー
マンスボード３に出力する。そして、パフォーマンスボ
ード３から、コンタクトピンを介して、テストヘッド２
のＬＣＤＰＥ２２へ、液晶駆動ドライバの出力は入力さ
れる。この結果、テストヘッド２のＬＣＤＰＥ２２で液
晶駆動ドライバの良否が判定される。再び、プローバに
より、液晶駆動ドライバの接続切替えが行われる。
【０００６】
【発明が解決しようとする課題】テストヘッド２は、プ
ローバやハンドラとの接続を行うために、大きさに制限
があり、ＰＥ２１、ＬＣＤＰＥ２２を、被試験対象に対
するピン数の合計で、通常、２５６ピン、５１２ピン分
搭載できるようになっている。しかし、近年、液晶ディ
スプレイの大型化及び画素数が増加傾向にあり、これに
より、液晶駆動ドライバの出力ピン数も増加し、テスト
ヘッド２内に収まらなくなってきた。
ローバやハンドラとの接続を行うために、大きさに制限
があり、ＰＥ２１、ＬＣＤＰＥ２２を、被試験対象に対
するピン数の合計で、通常、２５６ピン、５１２ピン分
搭載できるようになっている。しかし、近年、液晶ディ
スプレイの大型化及び画素数が増加傾向にあり、これに
より、液晶駆動ドライバの出力ピン数も増加し、テスト
ヘッド２内に収まらなくなってきた。
【０００７】また、液晶駆動ドライバの出力数増加に伴
い、液晶駆動ドライバに入力する信号も高速化されてき
ている。一方、液晶駆動ドライバの出力は、液晶ディス
プレイを表示するため、出力速度は変化しない。しか
し、液晶駆動ドライバの入力の高速化に伴い、試験設備
をすべて更新しなければならなかった。
い、液晶駆動ドライバに入力する信号も高速化されてき
ている。一方、液晶駆動ドライバの出力は、液晶ディス
プレイを表示するため、出力速度は変化しない。しか
し、液晶駆動ドライバの入力の高速化に伴い、試験設備
をすべて更新しなければならなかった。
【０００８】そして、液晶駆動ドライバの入力をパラレ
ル信号からシリアル信号にした場合も、液晶駆動ドライ
バに入力する信号を高速化しなければならないが、ＰＥ
２１が対応できない場合、ＬＣＤＰＥ２２が対応できて
も、ＩＣテスタを交換しなければならなかった。
ル信号からシリアル信号にした場合も、液晶駆動ドライ
バに入力する信号を高速化しなければならないが、ＰＥ
２１が対応できない場合、ＬＣＤＰＥ２２が対応できて
も、ＩＣテスタを交換しなければならなかった。
【０００９】さらに、このような装置では、液晶駆動ド
ライバを試験するためのＩＣテスタを専用機として設け
ているが、ユーザ側から見れば、他のＩＣの試験からの
転用や他のＩＣの試験に転用できなかった。また、メー
カ側から見れば、専用機を開発しなければならないとい
う問題点があった。
ライバを試験するためのＩＣテスタを専用機として設け
ているが、ユーザ側から見れば、他のＩＣの試験からの
転用や他のＩＣの試験に転用できなかった。また、メー
カ側から見れば、専用機を開発しなければならないとい
う問題点があった。
【００１０】そこで、本発明の目的は、テストヘッドに
依存することなく、映像駆動ドライバの試験を行うこと
ができる映像駆動ドライバの試験装置を実現することに
ある。
依存することなく、映像駆動ドライバの試験を行うこと
ができる映像駆動ドライバの試験装置を実現することに
ある。
【００１１】
【課題を解決するための手段】本発明は、複数の出力ピ
ンを有する液晶駆動ドライバを試験する映像駆動ドライ
バの試験装置において、ドライバ、コンパレータを有す
る複数のピンエレクトロニクスを有し、前記液晶駆動ド
ライバの入力信号を出力するテストヘッドと、このテス
トヘッドの上部に、前記液晶駆動ドライバの多諧調電圧
を入力し、期待値電圧と比較し良否の判定を行う複数の
液晶駆動ドライバピンエレクトロニクスとを設けたこと
を特徴とするものである。
ンを有する液晶駆動ドライバを試験する映像駆動ドライ
バの試験装置において、ドライバ、コンパレータを有す
る複数のピンエレクトロニクスを有し、前記液晶駆動ド
ライバの入力信号を出力するテストヘッドと、このテス
トヘッドの上部に、前記液晶駆動ドライバの多諧調電圧
を入力し、期待値電圧と比較し良否の判定を行う複数の
液晶駆動ドライバピンエレクトロニクスとを設けたこと
を特徴とするものである。
【００１２】
【発明の実施の形態】以下図面を用いて本発明の実施の
形態を説明する。図１は本発明の一実施例を示した構成
図である。ここで、図５と同一のものは同一符号を付し
説明を省略する。
形態を説明する。図１は本発明の一実施例を示した構成
図である。ここで、図５と同一のものは同一符号を付し
説明を省略する。
【００１３】図１において、テストヘッド６は、複数の
ＰＥ６１を搭載し、本体１と接続する。ＰＥ６１はＰＥ
２１と同一機能である。アダプタ７は、テストヘッド６
の上部に設けられ、テストヘッド６のＰＥ６１と接続
し、パフォーマンスボード３に接続すると共に、複数の
ＬＣＤＰＥ７１、ＬＰＥ（ラインピンエレクトロニク
ス）７２を搭載する。ＬＣＤＰＥ７１は試験部で、ＬＣ
ＤＰＥ２２と機能は同一で、ＰＥ６１と接続すると共
に、パフォーマンスボード３に接続する。ＬＰＥ７２
は、ＰＥ６１とパフォーマンスボード３に接続し、ＰＥ
６１とパフォーマンスボード３とを接続するラインが設
けられる。
ＰＥ６１を搭載し、本体１と接続する。ＰＥ６１はＰＥ
２１と同一機能である。アダプタ７は、テストヘッド６
の上部に設けられ、テストヘッド６のＰＥ６１と接続
し、パフォーマンスボード３に接続すると共に、複数の
ＬＣＤＰＥ７１、ＬＰＥ（ラインピンエレクトロニク
ス）７２を搭載する。ＬＣＤＰＥ７１は試験部で、ＬＣ
ＤＰＥ２２と機能は同一で、ＰＥ６１と接続すると共
に、パフォーマンスボード３に接続する。ＬＰＥ７２
は、ＰＥ６１とパフォーマンスボード３に接続し、ＰＥ
６１とパフォーマンスボード３とを接続するラインが設
けられる。
【００１４】次に、ＬＣＤＰＥ７１の具体的構成を図２
に示し説明する。図２において、マルチプレクサ７１１
は、パフォーマンスボード３、コンタクトリング４、プ
ローブカード５を介して、液晶駆動ドライバ（以下ＤＵ
Ｔ）の出力ピンに接続すると共に、ＤＣ（直流）特性試
験部にＰＥ６１を介して接続する。アッテネータ７１２
は、マルチプレクサ７１１に接続し、信号の減衰を行
う。コンパレータ７１３は、アッテネータ７１２の出力
とＰＥ６１からの比較電圧Ｖｒｅｆとを比較する。な
お、コンパレータ７１３は通常ウィンドウコンパレータ
で比較電圧Ｖｒｅｆとして、ハイレベルとロウレベルの
比較電圧が与えられる。カウンタ（アドレス発生部）７
１４は、カウント値（アドレス）を出力する。期待値メ
モリ７１５は、カウンタ７１４のカウント値をアドレス
として、期待値を出力する。デジタルコンパレータ７１
６は、コンパレータ７１３の出力と期待値メモリ７１の
期待値とを、ストローブのタイミングで比較し、パス／
フェイルを出力する。フェイルメモリ７１７は、デジタ
ルコンパレータ７１６がフェイルのとき、カウンタ７１
４のカウント値を記憶する。
に示し説明する。図２において、マルチプレクサ７１１
は、パフォーマンスボード３、コンタクトリング４、プ
ローブカード５を介して、液晶駆動ドライバ（以下ＤＵ
Ｔ）の出力ピンに接続すると共に、ＤＣ（直流）特性試
験部にＰＥ６１を介して接続する。アッテネータ７１２
は、マルチプレクサ７１１に接続し、信号の減衰を行
う。コンパレータ７１３は、アッテネータ７１２の出力
とＰＥ６１からの比較電圧Ｖｒｅｆとを比較する。な
お、コンパレータ７１３は通常ウィンドウコンパレータ
で比較電圧Ｖｒｅｆとして、ハイレベルとロウレベルの
比較電圧が与えられる。カウンタ（アドレス発生部）７
１４は、カウント値（アドレス）を出力する。期待値メ
モリ７１５は、カウンタ７１４のカウント値をアドレス
として、期待値を出力する。デジタルコンパレータ７１
６は、コンパレータ７１３の出力と期待値メモリ７１の
期待値とを、ストローブのタイミングで比較し、パス／
フェイルを出力する。フェイルメモリ７１７は、デジタ
ルコンパレータ７１６がフェイルのとき、カウンタ７１
４のカウント値を記憶する。
【００１５】ここで、ＤＣ特性試験部、電源は本体１に
設けられ、比較電圧Ｖｒｅｆ、ストローブ、制御信号は
本体１から与えられ、パス／フェイルは本体１に与えら
れる。これらは、ＰＥ６１を介する構成でもよいし、別
系統で本体１に接続する構成でもよい。
設けられ、比較電圧Ｖｒｅｆ、ストローブ、制御信号は
本体１から与えられ、パス／フェイルは本体１に与えら
れる。これらは、ＰＥ６１を介する構成でもよいし、別
系統で本体１に接続する構成でもよい。
【００１６】このような装置の動作を以下で説明する。
図示しないプローバにより、ＤＵＴをプローブカード５
のプローブに電気的に接続する。接続後、テストヘッド
６のＰＥ６１は、ＬＰＥ７２、パフォーマンスボード
３、コンタクトリング４、プローブカード５を介して、
ＤＵＴの入力ピンにおけるＤＣ特性試験を行う。また、
ＰＥ６１は、ＬＣＤＰＥ７１のマルチプレクサ７１１、
パフォーマンスボード３、コンタクトリング４、プロー
ブカード５を介して、ＤＵＴの出力ピンにおけるＤＣ特
性試験を行う。
図示しないプローバにより、ＤＵＴをプローブカード５
のプローブに電気的に接続する。接続後、テストヘッド
６のＰＥ６１は、ＬＰＥ７２、パフォーマンスボード
３、コンタクトリング４、プローブカード５を介して、
ＤＵＴの入力ピンにおけるＤＣ特性試験を行う。また、
ＰＥ６１は、ＬＣＤＰＥ７１のマルチプレクサ７１１、
パフォーマンスボード３、コンタクトリング４、プロー
ブカード５を介して、ＤＵＴの出力ピンにおけるＤＣ特
性試験を行う。
【００１７】次に、テストヘッド６のＰＥ６１から、ア
ダプタ７のＬＰＥ７２を介して、試験信号がパフォーマ
ンスボード３に出力される。そして、パフォーマンスボ
ード３から、コンタクトリング４を介して、プローブカ
ード５に試験信号が出力される。この試験信号を、プロ
ーブカード５はＤＵＴに出力する。ＤＵＴは、試験信号
に基づいた多階調電圧の出力を行う。この出力をプロー
ブカード５は入力し、コンタクトリング４を介して、パ
フォーマンスボード３に出力する。そして、パフォーマ
ンスボード３からアダプタ７のＬＣＤＰＥ７１へ、ＤＵ
Ｔの出力は入力される。
ダプタ７のＬＰＥ７２を介して、試験信号がパフォーマ
ンスボード３に出力される。そして、パフォーマンスボ
ード３から、コンタクトリング４を介して、プローブカ
ード５に試験信号が出力される。この試験信号を、プロ
ーブカード５はＤＵＴに出力する。ＤＵＴは、試験信号
に基づいた多階調電圧の出力を行う。この出力をプロー
ブカード５は入力し、コンタクトリング４を介して、パ
フォーマンスボード３に出力する。そして、パフォーマ
ンスボード３からアダプタ７のＬＣＤＰＥ７１へ、ＤＵ
Ｔの出力は入力される。
【００１８】ＤＵＴの出力は、マルチプレクサ７１１を
介して、アッテネータ７１２で減衰され、コンパレータ
７１３により比較電圧Ｖｒｅｆと比較される。このと
き、比較電圧Ｖｒｅｆは、ＤＵＴが出力する多階調電圧
に従って変化する。カウンタ７１４が、カウント値を出
力し、このカウント値をアドレスとして、期待値メモリ
７１５は期待値を出力する。そして、デジタルコンパレ
ータ７１６は、コンパレータ７１３の出力と期待値メモ
リ７１５の期待値とを、ストローブのタイミングで比較
し、パス／フェイルを出力する。フェイルのとき、フェ
イルメモリ７１７は、カウンタ７１７のカウント値を記
憶する。このフェイルメモリ７１７の内容により、不良
解析が行われる。
介して、アッテネータ７１２で減衰され、コンパレータ
７１３により比較電圧Ｖｒｅｆと比較される。このと
き、比較電圧Ｖｒｅｆは、ＤＵＴが出力する多階調電圧
に従って変化する。カウンタ７１４が、カウント値を出
力し、このカウント値をアドレスとして、期待値メモリ
７１５は期待値を出力する。そして、デジタルコンパレ
ータ７１６は、コンパレータ７１３の出力と期待値メモ
リ７１５の期待値とを、ストローブのタイミングで比較
し、パス／フェイルを出力する。フェイルのとき、フェ
イルメモリ７１７は、カウンタ７１７のカウント値を記
憶する。このフェイルメモリ７１７の内容により、不良
解析が行われる。
【００１９】この結果、アダプタ７のＬＣＤＰＥ７１で
ＤＵＴの良否が判定される。再び、プローバにより、Ｄ
ＵＴの接続切替えが行われる。
ＤＵＴの良否が判定される。再び、プローバにより、Ｄ
ＵＴの接続切替えが行われる。
【００２０】このように、テストヘッド６の上部にアダ
プタ７を設けたので、テストヘッド６に依存することな
く、液晶駆動ドライバの試験を行うことができる。すな
わち、テストヘッド６の大きさの制限を受けずに、ＬＣ
ＤＰＥ７１を設けることができ、アダプタ７を汎用的に
用いることができ、テストヘッド６も汎用的に用いるこ
とができる。
プタ７を設けたので、テストヘッド６に依存することな
く、液晶駆動ドライバの試験を行うことができる。すな
わち、テストヘッド６の大きさの制限を受けずに、ＬＣ
ＤＰＥ７１を設けることができ、アダプタ７を汎用的に
用いることができ、テストヘッド６も汎用的に用いるこ
とができる。
【００２１】また、ＬＣＤＰＥ７１の他の具体的構成を
図３に示す。ここで、図２と同一のものは同一符号を付
し説明を省略する。
図３に示す。ここで、図２と同一のものは同一符号を付
し説明を省略する。
【００２２】図３において、減算器７１８、アンプ７１
９が、アッテネータ７１２の代わりに設けられる。減算
器７１８は、マルチプレクサ７１１の出力と期待値電圧
Ｖの差電圧を出力する。アンプ７１９は、減算器７１８
からの差電圧を増幅し、コンパレータ７１３に出力す
る。ここで、期待値電圧ＶはＰＥ６１を介して本体１か
ら与えられている。
９が、アッテネータ７１２の代わりに設けられる。減算
器７１８は、マルチプレクサ７１１の出力と期待値電圧
Ｖの差電圧を出力する。アンプ７１９は、減算器７１８
からの差電圧を増幅し、コンパレータ７１３に出力す
る。ここで、期待値電圧ＶはＰＥ６１を介して本体１か
ら与えられている。
【００２３】このような装置の動作を以下で説明する。
ＤＣ特性試験は図２と同一であるので、説明を省略す
る。
ＤＣ特性試験は図２と同一であるので、説明を省略す
る。
【００２４】テストヘッド６のＰＥ６１から、アダプタ
７のＬＰＥ７２を介して、試験信号がパフォーマンスボ
ード３に出力される。そして、パフォーマンスボード３
から、コンタクトリング４を介して、プローブカード５
に試験信号が出力される。この試験信号を、プローブカ
ード５はＤＵＴに出力する。ＤＵＴは、試験信号に基づ
いた多階調電圧の出力を行う。この出力をプローブカー
ド５は入力し、コンタクトリング４を介して、パフォー
マンスボード３に出力する。そして、パフォーマンスボ
ード３からアダプタ７のＬＣＤＰＥ７１へ、ＤＵＴの出
力は入力される。
７のＬＰＥ７２を介して、試験信号がパフォーマンスボ
ード３に出力される。そして、パフォーマンスボード３
から、コンタクトリング４を介して、プローブカード５
に試験信号が出力される。この試験信号を、プローブカ
ード５はＤＵＴに出力する。ＤＵＴは、試験信号に基づ
いた多階調電圧の出力を行う。この出力をプローブカー
ド５は入力し、コンタクトリング４を介して、パフォー
マンスボード３に出力する。そして、パフォーマンスボ
ード３からアダプタ７のＬＣＤＰＥ７１へ、ＤＵＴの出
力は入力される。
【００２５】ＤＵＴの出力は、マルチプレクサ７１１を
介して、減算器７１８に入力され、減算器７１８で期待
値電圧Ｖとの差電圧が出力される。この差電圧はアンプ
７１９で増幅される。そして、コンパレータ７１３は、
アンプ７１９の出力と比較電圧Ｖｒｅｆと比較する。こ
のとき、期待値電圧Ｖは、ＤＵＴが出力する多階調電圧
に従って変化し、比較電圧Ｖｒｅｆは一定である。カウ
ンタ７１４が、カウント値を出力し、このカウント値を
アドレスとして、期待値メモリ７１５は期待値を出力す
る。そして、デジタルコンパレータ７１６は、コンパレ
ータ７１３の出力と期待値メモリ７１５の期待値とを、
ストローブのタイミングで比較し、パス／フェイルを出
力する。フェイルのとき、フェイルメモリ７１７は、カ
ウンタ７１７のカウント値を記憶する。
介して、減算器７１８に入力され、減算器７１８で期待
値電圧Ｖとの差電圧が出力される。この差電圧はアンプ
７１９で増幅される。そして、コンパレータ７１３は、
アンプ７１９の出力と比較電圧Ｖｒｅｆと比較する。こ
のとき、期待値電圧Ｖは、ＤＵＴが出力する多階調電圧
に従って変化し、比較電圧Ｖｒｅｆは一定である。カウ
ンタ７１４が、カウント値を出力し、このカウント値を
アドレスとして、期待値メモリ７１５は期待値を出力す
る。そして、デジタルコンパレータ７１６は、コンパレ
ータ７１３の出力と期待値メモリ７１５の期待値とを、
ストローブのタイミングで比較し、パス／フェイルを出
力する。フェイルのとき、フェイルメモリ７１７は、カ
ウンタ７１７のカウント値を記憶する。
【００２６】この結果、アダプタ７のＬＣＤＰＥ７１で
ＤＵＴの良否が判定される。再び、プローバにより、Ｄ
ＵＴの接続切替えが行われる。
ＤＵＴの良否が判定される。再び、プローバにより、Ｄ
ＵＴの接続切替えが行われる。
【００２７】次に、他の実施例を図４に示し説明する。
ここで、図１との相違点は、アダプタ７を無くし、テス
トヘッド６とパフォーマンスボード３とを接続し、プロ
ーブカード５の代わりに、ＤＵＴボード８を設けた点で
ある。
ここで、図１との相違点は、アダプタ７を無くし、テス
トヘッド６とパフォーマンスボード３とを接続し、プロ
ーブカード５の代わりに、ＤＵＴボード８を設けた点で
ある。
【００２８】ＤＵＴボード８は、複数のＬＣＤＰＥ７
１、ＤＵＴ９が設けられる。複数のＬＣＤＰＥ７１は、
ＤＵＴ９の各出力ピンに接続する。
１、ＤＵＴ９が設けられる。複数のＬＣＤＰＥ７１は、
ＤＵＴ９の各出力ピンに接続する。
【００２９】このような装置の動作を以下に説明する。
図示しないハンドラにより、ＤＵＴ９をＤＵＴボード８
のソケット（図示せず）に取り付ける。取り付け後、Ｐ
Ｅ６１は、パフォーマンスボード３、コンタクトリング
４、ＤＵＴボード８を介して、ＤＵＴ９の入力ピンにお
けるＤＣ特性試験を行う。また、ＰＥ６１は、パフォー
マンスボード３、コンタクトリング４、ＤＵＴボード８
におけるＬＣＤＰＥ７１のマルチプレクサ７１１を介し
て、ＤＵＴ９の出力ピンにおけるＤＣ特性試験を行う。
図示しないハンドラにより、ＤＵＴ９をＤＵＴボード８
のソケット（図示せず）に取り付ける。取り付け後、Ｐ
Ｅ６１は、パフォーマンスボード３、コンタクトリング
４、ＤＵＴボード８を介して、ＤＵＴ９の入力ピンにお
けるＤＣ特性試験を行う。また、ＰＥ６１は、パフォー
マンスボード３、コンタクトリング４、ＤＵＴボード８
におけるＬＣＤＰＥ７１のマルチプレクサ７１１を介し
て、ＤＵＴ９の出力ピンにおけるＤＣ特性試験を行う。
【００３０】次に、テストヘッド６のＰＥ６１から、試
験信号がパフォーマンスボード３に出力される。そし
て、パフォーマンスボード３から、コンタクトリング４
を介して、ＤＵＴボード８に試験信号が出力される。こ
の試験信号を、ＤＵＴボード８はＤＵＴ９に出力する。
ＤＵＴ９は、試験信号に基づいた多階調電圧の出力を行
う。この出力をＤＵＴボード８のＬＣＤＰＥ７１に入力
する。
験信号がパフォーマンスボード３に出力される。そし
て、パフォーマンスボード３から、コンタクトリング４
を介して、ＤＵＴボード８に試験信号が出力される。こ
の試験信号を、ＤＵＴボード８はＤＵＴ９に出力する。
ＤＵＴ９は、試験信号に基づいた多階調電圧の出力を行
う。この出力をＤＵＴボード８のＬＣＤＰＥ７１に入力
する。
【００３１】ＤＵＴ９の出力は、マルチプレクサ７１１
を介して、アッテネータ７１２で減衰され、コンパレー
タ７１３により比較電圧Ｖｒｅｆと比較される。このと
き、比較電圧Ｖｒｅｆは、ＤＵＴ９が出力する多階調電
圧に従って変化する。カウンタ７１４が、カウント値を
出力し、このカウント値をアドレスとして、期待値メモ
リ７１５は期待値を出力する。そして、デジタルコンパ
レータ７１６は、コンパレータ７１３の出力と期待値メ
モリ７１５の期待値とを、ストローブのタイミングで比
較し、パス／フェイルを出力する。フェイルのとき、フ
ェイルメモリ７１７は、カウンタ７１７のカウント値を
記憶する。このフェイルメモリ７１７の内容により、不
良解析が行われる。
を介して、アッテネータ７１２で減衰され、コンパレー
タ７１３により比較電圧Ｖｒｅｆと比較される。このと
き、比較電圧Ｖｒｅｆは、ＤＵＴ９が出力する多階調電
圧に従って変化する。カウンタ７１４が、カウント値を
出力し、このカウント値をアドレスとして、期待値メモ
リ７１５は期待値を出力する。そして、デジタルコンパ
レータ７１６は、コンパレータ７１３の出力と期待値メ
モリ７１５の期待値とを、ストローブのタイミングで比
較し、パス／フェイルを出力する。フェイルのとき、フ
ェイルメモリ７１７は、カウンタ７１７のカウント値を
記憶する。このフェイルメモリ７１７の内容により、不
良解析が行われる。
【００３２】この結果、ＤＵＴボード８のＬＣＤＰＥ７
１でＤＵＴの良否が判定される。再び、ハンドラによ
り、ＤＵＴ９の取り外しと取り付けが行われる。
１でＤＵＴの良否が判定される。再び、ハンドラによ
り、ＤＵＴ９の取り外しと取り付けが行われる。
【００３３】このように、ＤＵＴボード８にＬＣＤＰＥ
７１を設けたので、テストヘッド６に依存することな
く、ＤＵＴ９の試験を行うことができる。すなわち、テ
ストヘッド６の大きさの制限を受けずに、ＬＣＤＰＥ７
１を設けることができ、ＤＵＴボード８を汎用的に用い
ることができ、テストヘッド６も汎用的に用いることが
できる。
７１を設けたので、テストヘッド６に依存することな
く、ＤＵＴ９の試験を行うことができる。すなわち、テ
ストヘッド６の大きさの制限を受けずに、ＬＣＤＰＥ７
１を設けることができ、ＤＵＴボード８を汎用的に用い
ることができ、テストヘッド６も汎用的に用いることが
できる。
【００３４】なお、本発明はこれに限定されるものでは
なく、図１に示す装置のプローブカード５をＤＵＴボー
ドにする構成や図４に示す装置のＤＵＴボード８をプロ
ーブカードにする構成にしてもよい。また、ＤＵＴボー
ド８にＬＣＤＰＥ７１を設ける代わりに、パフォーマン
スボード３にＬＣＤＰＥ７１を設ける構成にしてもよ
い。
なく、図１に示す装置のプローブカード５をＤＵＴボー
ドにする構成や図４に示す装置のＤＵＴボード８をプロ
ーブカードにする構成にしてもよい。また、ＤＵＴボー
ド８にＬＣＤＰＥ７１を設ける代わりに、パフォーマン
スボード３にＬＣＤＰＥ７１を設ける構成にしてもよ
い。
【００３５】そして、パフォーマンスボード３とプロー
ブカードあるいはＤＵＴボードを設けた構成を示した
が、パフォーマンスボード３にプローブカードのプロー
ブやＤＵＴボードのソケットを設ける構成にして、プロ
ーブカードやＤＵＴボードを設けない構成でもよい。
ブカードあるいはＤＵＴボードを設けた構成を示した
が、パフォーマンスボード３にプローブカードのプロー
ブやＤＵＴボードのソケットを設ける構成にして、プロ
ーブカードやＤＵＴボードを設けない構成でもよい。
【００３６】また、ＬＣＤＰＥ７１は、ＰＥ６１と接続
する構成を示したが、直接本体１と接続する構成でもよ
い。
する構成を示したが、直接本体１と接続する構成でもよ
い。
【００３７】そして、映像駆動ドライバとして、液晶駆
動ドライバの他に、プラズマディスプレイを駆動するＰ
ＤＰドライバ、ＥＬ（Electroluminescence）ディスプ
レイを駆動するＥＬドライバ等がある。
動ドライバの他に、プラズマディスプレイを駆動するＰ
ＤＰドライバ、ＥＬ（Electroluminescence）ディスプ
レイを駆動するＥＬドライバ等がある。
【００３８】
【発明の効果】本発明によれば、テストヘッドの上部に
液晶駆動ドライバピンエレクトロニクスを設けたので、
テストヘッドに依存することなく、映像駆動ドライバの
試験を行うことができる。すなわち、テストヘッドの大
きさの制限を受けずに、液晶駆動ドライバピンエレクト
ロニクスを設けることができ、液晶駆動ドライバピンエ
レクトロニクスを汎用的に用いることができ、テストヘ
ッドも汎用的に用いることができる。
液晶駆動ドライバピンエレクトロニクスを設けたので、
テストヘッドに依存することなく、映像駆動ドライバの
試験を行うことができる。すなわち、テストヘッドの大
きさの制限を受けずに、液晶駆動ドライバピンエレクト
ロニクスを設けることができ、液晶駆動ドライバピンエ
レクトロニクスを汎用的に用いることができ、テストヘ
ッドも汎用的に用いることができる。
【図１】本発明の一実施例を示した構成図である。
【図２】ＬＣＤＰＥ７１の具体的構成を示した図であ
る。
る。
【図３】ＬＣＤＰＥ７１の他の具体的構成を示した図で
ある。
ある。
【図４】本発明の他の実施例を示した要部構成図であ
る。
る。
【図５】従来のＩＣテスタの構成を示した図である。
３ パフォーマンスボード
５ プローブカード
６ テストヘッド
７ アダプタ
７１ ＬＣＤＰＥ
８ ＤＵＴボード
９ ＤＵＴ
Claims (4)
- 【請求項１】 複数の出力ピンを有する液晶駆動ドライ
バを試験する映像駆動ドライバの試験装置において、ドライバ、コンパレータを有する複数のピンエレクトロ
ニクスを有し、 前記液晶駆動ドライバの入力信号を出力
するテストヘッドと、 このテストヘッドの上部に、前記液晶駆動ドライバの多
諧調電圧を入力し、期待値電圧と比較し良否の判定を行
う複数の液晶駆動ドライバピンエレクトロニクスとを設
けたことを特徴とする映像駆動ドライバの試験装置。 - 【請求項２】 液晶駆動ドライバピンエレクトロニクス
は、液晶駆動ドライバ の出力に基づいた信号と比較電圧と比
較するコンパレータと、 このコンパレータの出力と期待値とを比較し、パス／フ
ェイルを出力するデジタルコンパレータとを設けたこと
を特徴する請求項１記載の映像駆動ドライバの試験装
置。 - 【請求項３】 液晶駆動ドライバピンエレクトロニクス
は、液晶駆動ドライバとテストヘッドとの間に設けられ
るアダプタであることを特徴とする請求項１または２記
載の映像駆動ドライバの試験装置。 - 【請求項４】 液晶駆動ドライバピンエレクトロニクス
は、パフォーマンスボード、プローブカード、ＤＵＴボ
ードのいずれかに設けたことを特徴とする請求項１また
は２記載の映像駆動ドライバの試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001002265A JP3531161B2 (ja) | 2001-01-10 | 2001-01-10 | 映像駆動ドライバの試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001002265A JP3531161B2 (ja) | 2001-01-10 | 2001-01-10 | 映像駆動ドライバの試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002207067A JP2002207067A (ja) | 2002-07-26 |
| JP3531161B2 true JP3531161B2 (ja) | 2004-05-24 |
Family
ID=18870803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001002265A Expired - Fee Related JP3531161B2 (ja) | 2001-01-10 | 2001-01-10 | 映像駆動ドライバの試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3531161B2 (ja) |
-
2001
- 2001-01-10 JP JP2001002265A patent/JP3531161B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002207067A (ja) | 2002-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4290370B2 (ja) | ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置 | |
| US7474290B2 (en) | Semiconductor device and testing method thereof | |
| US7427870B2 (en) | Test system for testing integrated circuits and a method for configuring a test system | |
| US20060139272A1 (en) | Gamma voltage generating apparatus and method of testing a gamma voltage | |
| JPH09218249A (ja) | 低オーバヘッド入力および出力境界走査セルを含む集積回路および該集積回路において試験動作を行う方法 | |
| JP2008256632A (ja) | 半導体集積回路の試験方法及びｉｃテスタ | |
| KR100712090B1 (ko) | 반도체 집적회로 및 테스트 시스템 | |
| JP3531161B2 (ja) | 映像駆動ドライバの試験装置 | |
| JP2005189834A (ja) | 半導体装置およびその試験方法 | |
| JP2000275610A (ja) | 液晶表示装置及びその検査方法 | |
| US20200013321A1 (en) | Display device and method for detecting state thereof | |
| JP3594136B2 (ja) | Ｉｃテスタ及びｄｕｔカード | |
| US20060158208A1 (en) | Prober tester | |
| JP2000009808A (ja) | 半導体装置および液晶駆動装置 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| KR20000030183A (ko) | 전광표시장치의 고장 자체 진단장치 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| US20070271488A1 (en) | Semiconductor integrated circuit and test method therefor | |
| JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
| JP3806333B2 (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 | |
| JP2022154047A (ja) | 表示装置、表示ドライバ、及び故障検査方法 | |
| JP4120880B2 (ja) | 半導体試験装置のテストヘッド | |
| JP2005337801A (ja) | 液晶駆動ドライバの試験装置 | |
| JPH10246756A (ja) | Ｉｃ試験装置 | |
| JPH1090360A (ja) | Ｌｓｉ端子のショート／オープン検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |