JP2003149297A - Icテスタ及びdutカード - Google Patents
Icテスタ及びdutカードInfo
- Publication number
- JP2003149297A JP2003149297A JP2001349786A JP2001349786A JP2003149297A JP 2003149297 A JP2003149297 A JP 2003149297A JP 2001349786 A JP2001349786 A JP 2001349786A JP 2001349786 A JP2001349786 A JP 2001349786A JP 2003149297 A JP2003149297 A JP 2003149297A
- Authority
- JP
- Japan
- Prior art keywords
- dut
- test
- test head
- output
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
て、映像駆動ドライバの試験を行うことができるICテ
スタ及びDUTカードを実現することを目的にする。 【解決手段】 本発明は、複数の出力ピンを有する映像
駆動ドライバを試験するICテスタに改良を加えたもの
である。本装置は、信号の授受を行い、試験を行うテス
トヘッドと、このテストヘッドと電気的に接続し、テス
トヘッドと信号の授受を行うパフォーマンスボードと、
このパフォーマンスボードに映像駆動ドライバの出力ピ
ンを切り替えて電気的に接続するDUTカードとを有す
ることを特徴とする装置である。
Description
バ、例えば、液晶ディスプレイを駆動する液晶駆動ドラ
イバの試験に用いるICテスタ及びDUTカードに関
し、各種制限を受けずに、試験時間の増加を抑えて、映
像駆動ドライバの試験を行うことができるICテスタ及
びDUTカードに関するものである。
プレイを駆動する液晶駆動ドライバの試験は、ICテス
タを用いて試験を行っている。ICテスタは、液晶駆動
ドライバに試験信号(デジタル信号)を与え、この試験
信号に基づいて、液晶駆動ドライバが出力する多階調
(多段階)電圧と、期待値電圧とを比較し、液晶ドライ
バの良否の判定を行っている。このような装置は、例え
ば、特開平7−146335号公報等に記載されてい
る。以下図4を用いて説明する。
イバが複数形成されている。テストヘッド2は、複数の
ドライバ、コンパレータ、コンタクトピン等を搭載し、
信号の授受を行い試験を行う。パフォーマンスボード
(以下PFBと略す)3は、テストヘッド2のコンタク
トピンと電気的に接続する。コンタクトリング4は、P
FB3と電気的に接続する。プローブカード5は、コン
タクトリング4と電気的に接続し、プローブにより、ウ
ェハ1の液晶駆動ドライバと電気的に接続する。
いて、液晶駆動ドライバ(以下DUTと略す)11はウ
ェハ1に複数形成され、複数の出力ピンを有している。
LCDPE(液晶駆動ドライバピンエレクトロニクス)
21は試験部で、テストヘッド2に設けられ、コンタク
トピン、コンパレータ等を有する。そして、LCDPE
21は、DUT11の出力ピンごとに、PFB3、コン
タクトリング4、プローブカード5を介して電気的に接
続し、DUT11の出力ピンの多階調電圧を入力し、期
待値電圧と比較し、良否の判定を行う。すなわち、PF
B3、コンタクトリング4、プローブカード5により、
DUT11とLCDPE21との信号経路が形成されて
いる。
図示しないプローバにより、ウェハ1をプローブカード
5のプローブに電気的に接続する。接続後、テストヘッ
ド2から、試験信号がPFB3に出力される。そして、
PFB3からコンタクトリング4を介してプローブカー
ド5に試験信号が出力される。この試験信号をプローブ
カード5はプローブを介してDUT11に出力する。D
UT11は、試験信号に基づいた多階調電圧の出力を行
う。この出力をプローブカード5はプローブを介して入
力され、コンタクトリング4を介してPFB3に出力す
る。そして、PFB3から、コンタクトピンを介して、
テストヘッド2のLCDPE21へ、DUT11の出力
が入力される。この結果、テストヘッド2のLCDPE
21でDUT11の良否が判定される。再びプローバに
より、DUT11の接続切替えが行われる。
イの大型化及び画素数が増加傾向にあり、これにより、
液晶駆動ドライバの出力ピン数も増加し、1000ピン
の液晶駆動ドライバが現れようとしている。そこで、試
験時間を増加させないために、テストヘッド2内のLC
DPE21を増加させることが考えられるが、テストヘ
ッド2の大きさには制限があり、通常は、512ピンま
でしか搭載できない。
LCDPE21が搭載できたとしても、映像駆動ドライ
バとの信号経路を増加させなけらばならない。この結
果、コンタクトピンは、バネの弾性力により、PFB3
と電気的に接続しているため、信号経路が増加すれば、
接続圧力も増加し、PFB3とテストヘッド2との電気
的接続の固定が大変になってしまう。また、コンタクト
リング4の信号経路を増加させれば、コンタクトリング
4も大きくさせなければならない。そして、コンタクト
リング4を大きくすれば、プローブカード5も大きくし
なければならない。しかし、プローブカード5も大きさ
に制限があるので、プローブカード5、コンタクトリン
グ4とも大きくすることができない。また、コンタクト
リング4も、バネの弾性力により、PFB3、プローブ
カード5と電気的に接続しているので、接続圧力が増加
し、電気的接続の固定が大変になってしまう。
ずに、試験時間の増加を抑えて、映像駆動ドライバの試
験を行うことができるICテスタ及びDUTカードを実
現することにある。
は、複数の出力ピンを有する映像駆動ドライバを試験す
るICテスタにおいて、信号の授受を行い、試験を行う
テストヘッドと、このテストヘッドと電気的に接続し、
テストヘッドと信号の授受を行うパフォーマンスボード
と、このパフォーマンスボードに前記映像駆動ドライバ
の出力ピンを切り替えて電気的に接続するDUTカード
とを有することを特徴とするものである。
本発明において、パフォーマンスボードとDUTカード
との間に設けられ、パフォーマンスボードとDUTカー
ドとを電気的に接続するコンタクトリングを設けたこと
を特徴とするものである。
2記載の本発明において、DUTカードは、映像駆動ド
ライバと電気的に接続するプローブまたはソケットを設
けたことを特徴とするものである。
いずれかに記載の本発明において、映像駆動ドライバは
液晶駆動ドライバであることを特徴とするものである。
い、試験を行うテストヘッドと、このテストヘッドと電
気的に接続し、テストヘッドと信号の授受を行うパフォ
ーマンスボードとを具備し、前記パフォーマンスボード
と電気的に接続し、複数の出力ピンを有する映像駆動ド
ライバを試験するICテスタに用いられるDUTカード
において、前記パフォーマンスボードに前記映像駆動ド
ライバの出力ピンを切り替えて電気的に接続する切替部
を有することを特徴とするものである。
形態を説明する。図1は本発明の一実施例を示した構成
図である。ここで、図4,5と同一のものは同一符号を
付し説明を省略する。
ス)22,23は、テストヘッド2内に設けられ、コン
タクトピン、ドライバ、コンパレータ等を有する。切替
部50は、プローブカード5に設けられ、複数のスイッ
チSW1〜SW4を有し、DUT11の奇数ピン111
にLCDPE21、PE22を切り替えて接続し、DU
T11の偶数ピン112にLCDPE21、PE23を
切り替えて接続する。すなわち、切替部50は、DUT
11の出力ピンを1/2ずつ選択を行う。スイッチSW
1は、DUT11の奇数ピン111とLCDPE21と
の接続をオン/オフする。スイッチSW2は、DUT1
1の奇数ピン112とLCDPE21との接続をオン/
オフする。スイッチSW3は、PE22とDUT11の
奇数ピン111との接続をオン/オフする。スイッチS
W4は、PE23とDUT11の偶数ピン112との接
続をオン/オフする。
示し説明する。図2において、マルチプレクサ211
は、PFB3に電気的に接続すると共に、図示しないD
C(直流)特性試験部に接続する。アッテネータ212
は、マルチプレクサ211に接続し、信号の減衰を行
う。コンパレータ213は、アッテネータ212の出力
と比較電圧Vrefとを比較する。なお、コンパレータ
213は通常ウィンドウコンパレータで比較電圧Vre
fとして、ハイレベルとロウレベルの比較電圧が与えら
れる。カウンタ(アドレス発生部)214は、カウント
値(アドレス)を出力する。期待値メモリ215は、カ
ウンタ214のカウント値をアドレスとして、期待値を
出力する。デジタルコンパレータ216は、コンパレー
タ213の出力と期待値メモリ215の期待値とを、ス
トローブのタイミングで比較し、パス/フェイルを出力
する。フェイルメモリ217は、デジタルコンパレータ
216がフェイルのとき、カウンタ214のカウント値
を記憶する。
い本体に設けられ、比較電圧Vref、ストローブ、制
御信号は本体から与えられ、パス/フェイルは本体に与
えられる。なお、PE22,23は、図2と同様な構成
であるが、アッテネータ12がなく、ドライバを有する
構成である。
切替部50は、スイッチSW1,SW3をオンし、スイ
ッチSW2,SW4をオフする。そして、PE22が信
号を出力する。そして、信号は、PFB3、コンタクト
リング4、プローブカード5のスイッチSW3,SW
1、コンタクトリング4、PFB3と順番に流れ、LC
DPE21に入力される。この信号により、LCDPE
21は、マルチプレクサ211にDC特性試験部を選択
させ、スイッチSW1,SW3の診断を行う。
W3をオフし、スイッチSW2,SW4をオンする。そ
して、PE23が信号を出力する。そして、信号は、P
FB3、コンタクトリング4、プローブカード5のスイ
ッチSW4,SW2、コンタクトリング4、PFB3と
順番に流れ、LCDPE21に入力される。この信号に
より、LCDPE21は、マルチプレクサ211にDC
特性試験部を選択させ、スイッチSW2,SW4の診断
を行う。
プローブカード5のプローブに電気的に接続させる。接
続後、切替部50は、スイッチSW1をオンし、スイッ
チSW2〜SW4をオフする。テストヘッド2のLCD
PE21は、マルチプレクサ211にDC特性試験部を
選択させ、PFB3、コンタクトリング4、プローブカ
ード5のスイッチSW1を介して、DUT11の奇数ピ
ン111におけるDC特性試験を行う。
ンし、スイッチSW1,SW3,SW4をオフする。テ
ストヘッド2のLCDPE21は、マルチプレクサ21
1にDC特性試験部を選択させ、PFB3、コンタクト
リング4、プローブカード5のスイッチSW2を介し
て、DUT11の偶数ピン112におけるDC特性試験
を行う。
ンし、スイッチSW2〜SW4をオフする。テストヘッ
ド6から、試験信号がPFB3に出力される。そして、
PFB3から、コンタクトリング4を介して、プローブ
カード5に試験信号が出力される。この試験信号を、プ
ローブカード5はDUT11に出力する。DUT11
は、試験信号に基づいた多階調電圧の出力を行う。DU
T11の奇数ピン111の出力をプローブカード5は入
力し、スイッチSW1、コンタクトリング4を介して、
PFB3に出力する。そして、PFB3からLCDPE
21へ、DUT11の出力は入力される。
ルチプレクサ211を介して、アッテネータ212で減
衰され、コンパレータ213により比較電圧Vrefと
比較される。このとき、比較電圧Vrefは、DUTが
出力する多階調電圧に従って変化する。カウンタ214
が、カウント値を出力し、このカウント値をアドレスと
して、期待値メモリ215は期待値を出力する。そし
て、デジタルコンパレータ216は、コンパレータ21
3の出力と期待値メモリ215の期待値とを、ストロー
ブのタイミングで比較し、パス/フェイルを出力する。
フェイルのとき、フェイルメモリ217は、カウンタ2
17のカウント値を記憶する。
ンし、スイッチSW1,SW3,SW4をオフする。D
UT11の偶数ピン112の出力をプローブカード5は
入力し、スイッチSW2、コンタクトリング4を介し
て、PFB3に出力する。そして、PFB3からLCD
PE21へ、DUT11の出力は入力される。
ルチプレクサ211を介して、アッテネータ212で減
衰され、コンパレータ213により比較電圧Vrefと
比較される。このとき、比較電圧Vrefは、DUTが
出力する多階調電圧に従って変化する。カウンタ214
が、カウント値を出力し、このカウント値をアドレスと
して、期待値メモリ215は期待値を出力する。そし
て、デジタルコンパレータ216は、コンパレータ21
3の出力と期待値メモリ215の期待値とを、ストロー
ブのタイミングで比較し、パス/フェイルを出力する。
フェイルのとき、フェイルメモリ217は、カウンタ2
17のカウント値を記憶する。
SW2をオフし、スイッチSW3,SW4をオンする。
PE22が試験信号をPFB3に出力する。PFB3か
ら、コンタクトリング4、プローブカード5のスイッチ
SW3を介して、DUT11の奇数ピン111に出力さ
れる。一方、PE23は、PFB3、コンタクトリング
4、プローブカード5のスイッチSW4を介して、DU
T11の偶数ピン112の出力を測定し、ピン間ショー
トの測定を行う。
る。再び、プローバにより、DUT11の接続切替えが
行われる。
0により、DUT11の出力ピン111,112を切り
替えるので、テストヘッド2のLCDPE21の数を増
やすことなく、DUT11の試験時間の増加を抑えて試
験を行うことができる。また、DUT11からの信号経
路数が増加しないので、コンタクトリング4を大きくし
なくてもよい。また、DUT11からの信号経路数が増
加しないので、PFB3とテストヘッド2との接続、コ
ンタクトリング4とPFB3、プローブカード5との接
続が容易に行える。
図3に示す。ここで、図2と同一のものは同一符号を付
し説明を省略する。
9が、アッテネータ212の代わりに設けられる。減算
器218は、マルチプレクサ211の出力と期待値電圧
Vの差電圧を出力する。アンプ219は、減算器218
からの差電圧を増幅し、コンパレータ213に出力す
る。ここで、期待値電圧Vは本体から与えられている。
なお、LCDPE21の内部動作以外は、図2に示す装
置と同一なので説明を省略する。DUT11の出力は、
マルチプレクサ211を介して、減算器218に入力さ
れ、減算器218で期待値電圧Vとの差電圧が出力され
る。この差電圧はアンプ219で増幅される。そして、
コンパレータ213は、アンプ219の出力と比較電圧
Vrefと比較する。このとき、期待値電圧Vは、DU
T11が出力する多階調電圧に従って変化し、比較電圧
Vrefは一定である。カウンタ214が、カウント値
を出力し、このカウント値をアドレスとして、期待値メ
モリ215は期待値を出力する。そして、デジタルコン
パレータ216は、コンパレータ213の出力と期待値
メモリ215の期待値とを、ストローブのタイミングで
比較し、パス/フェイルを出力する。フェイルのとき、
フェイルメモリ217は、カウンタ217のカウント値
を記憶する。
なく、プローブを有するプローブカード5による構成を
示したが、液晶駆動ドライバがパッケージの場合は、プ
ローブで試験する場合と、ソケットで試験する場合とが
ある。従って、プローブカード5の代わりに、ソケット
を有するDUTボードにしてもよい。つまり、プローブ
またはソケットを有するDUTカードであればよい。
ドライバの他に、プラズマディスプレイを駆動するPD
Pドライバ、EL(Electroluminescence)ディスプレ
イを駆動するELドライバ等がある。
B3とプローブカード5とを電気的に接続する構成を示
したがケーブル、コネクタ等でもよい。
1〜SW4だけでなく、アンプやA/Dコンバータなど
が入る場合もある。
映像駆動ドライバの出力ピンを切り替えるので、各種制
限を受けることなく、試験時間の増加を抑えて、映像駆
動ドライバの試験を行うことができる。
る。
る。
Claims (5)
- 【請求項1】 複数の出力ピンを有する映像駆動ドライ
バを試験するICテスタにおいて、 信号の授受を行い、試験を行うテストヘッドと、 このテストヘッドと電気的に接続し、テストヘッドと信
号の授受を行うパフォーマンスボードと、 このパフォーマンスボードに前記映像駆動ドライバの出
力ピンを切り替えて電気的に接続するDUTカードとを
有することを特徴とするICテスタ。 - 【請求項2】 パフォーマンスボードとDUTカードと
の間に設けられ、パフォーマンスボードとDUTカード
とを電気的に接続するコンタクトリングを設けたことを
特徴とする請求項1記載のICテスタ。 - 【請求項3】 DUTカードは、映像駆動ドライバと電
気的に接続するプローブまたはソケットを設けたことを
特徴とする請求項1または2記載のICテスタ。 - 【請求項4】 映像駆動ドライバは液晶駆動ドライバで
あることを特徴とする請求項1〜3のいずれかに記載の
ICテスタ。 - 【請求項5】 信号の授受を行い、試験を行うテストヘ
ッドと、 このテストヘッドと電気的に接続し、テストヘッドと信
号の授受を行うパフォーマンスボードとを具備し、前記
パフォーマンスボードと電気的に接続し、複数の出力ピ
ンを有する映像駆動ドライバを試験するICテスタに用
いられるDUTカードにおいて、 前記パフォーマンスボードに前記映像駆動ドライバの出
力ピンを切り替えて電気的に接続する切替部を有するこ
とを特徴とするDUTカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001349786A JP3594136B2 (ja) | 2001-11-15 | 2001-11-15 | Icテスタ及びdutカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001349786A JP3594136B2 (ja) | 2001-11-15 | 2001-11-15 | Icテスタ及びdutカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003149297A true JP2003149297A (ja) | 2003-05-21 |
JP3594136B2 JP3594136B2 (ja) | 2004-11-24 |
Family
ID=19162404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001349786A Expired - Fee Related JP3594136B2 (ja) | 2001-11-15 | 2001-11-15 | Icテスタ及びdutカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3594136B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008505329A (ja) * | 2004-07-07 | 2008-02-21 | アジレント・テクノロジーズ・インク | 被試験デバイスの出力信号の評価 |
JP2009128082A (ja) * | 2007-11-21 | 2009-06-11 | Yokogawa Electric Corp | Icテスタ及び液晶駆動ドライバの試験方法 |
JP2012063198A (ja) * | 2010-09-15 | 2012-03-29 | Yokogawa Electric Corp | 半導体装置、半導体テスタおよび半導体テストシステム |
US8838406B2 (en) | 2008-11-11 | 2014-09-16 | Advantest (Singapore) Pte Ltd | Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151532A (ja) * | 1992-11-13 | 1994-05-31 | Tokyo Electron Yamanashi Kk | プローブ装置 |
JPH1048289A (ja) * | 1996-08-01 | 1998-02-20 | Seiko Epson Corp | 半導体集積回路テストシステム |
JP2000147065A (ja) * | 1998-11-10 | 2000-05-26 | Yokogawa Electric Corp | 光源付きlsiテスター |
JP2000206182A (ja) * | 1999-01-14 | 2000-07-28 | Nec Corp | プロ―ブカ―ド |
-
2001
- 2001-11-15 JP JP2001349786A patent/JP3594136B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151532A (ja) * | 1992-11-13 | 1994-05-31 | Tokyo Electron Yamanashi Kk | プローブ装置 |
JPH1048289A (ja) * | 1996-08-01 | 1998-02-20 | Seiko Epson Corp | 半導体集積回路テストシステム |
JP2000147065A (ja) * | 1998-11-10 | 2000-05-26 | Yokogawa Electric Corp | 光源付きlsiテスター |
JP2000206182A (ja) * | 1999-01-14 | 2000-07-28 | Nec Corp | プロ―ブカ―ド |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008505329A (ja) * | 2004-07-07 | 2008-02-21 | アジレント・テクノロジーズ・インク | 被試験デバイスの出力信号の評価 |
US8378707B2 (en) | 2004-07-07 | 2013-02-19 | Advantest (Singapore) Pte Ltd | Evaluation of an output signal of a device under test |
JP2009128082A (ja) * | 2007-11-21 | 2009-06-11 | Yokogawa Electric Corp | Icテスタ及び液晶駆動ドライバの試験方法 |
US8838406B2 (en) | 2008-11-11 | 2014-09-16 | Advantest (Singapore) Pte Ltd | Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment |
JP2012063198A (ja) * | 2010-09-15 | 2012-03-29 | Yokogawa Electric Corp | 半導体装置、半導体テスタおよび半導体テストシステム |
Also Published As
Publication number | Publication date |
---|---|
JP3594136B2 (ja) | 2004-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4290370B2 (ja) | ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置 | |
JP4978779B2 (ja) | 半導体集積回路の試験方法及びicテスタ | |
JP3701954B2 (ja) | 半導体集積回路、その静電気耐圧試験方法及び装置 | |
KR100712090B1 (ko) | 반도체 집적회로 및 테스트 시스템 | |
US7443373B2 (en) | Semiconductor device and the method of testing the same | |
JP2003149297A (ja) | Icテスタ及びdutカード | |
JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
JPH0862294A (ja) | 半導体装置及び半導体装置のテスト方法 | |
JP2012233966A (ja) | 表示装置の駆動回路及びそのテスト制御方法 | |
US20060158208A1 (en) | Prober tester | |
JP2005191522A (ja) | ウェハバーンインシステムにおけるvsパラメータ測定装置 | |
JP3531161B2 (ja) | 映像駆動ドライバの試験装置 | |
JP2000009808A (ja) | 半導体装置および液晶駆動装置 | |
JP4120880B2 (ja) | 半導体試験装置のテストヘッド | |
JP2007225489A (ja) | Icテスタ | |
JP4061533B2 (ja) | Icテスタ | |
JPH11231022A (ja) | 半導体装置の検査方法および検査装置 | |
KR100488147B1 (ko) | 평판 디스플레이 드라이브 칩 및 그의 테스트 방법 | |
JP2004361111A (ja) | 半導体試験装置および半導体集積回路の試験方法 | |
JP2004095802A (ja) | 半導体試験装置 | |
JP5003955B2 (ja) | Icテスタ | |
US20050285612A1 (en) | Apparatus for measuring DC parameters in a wafer burn-in system | |
JP2006201005A (ja) | 半導体装置とそのテスト装置及びテスト方法。 | |
JP2000121703A (ja) | 半導体モジュールの電気的特性試験方法及びその装置 | |
JP4173229B2 (ja) | Ic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040825 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |