JP6806933B2 - インセル型タッチパネル用試験回路 - Google Patents

インセル型タッチパネル用試験回路 Download PDF

Info

Publication number
JP6806933B2
JP6806933B2 JP2019568004A JP2019568004A JP6806933B2 JP 6806933 B2 JP6806933 B2 JP 6806933B2 JP 2019568004 A JP2019568004 A JP 2019568004A JP 2019568004 A JP2019568004 A JP 2019568004A JP 6806933 B2 JP6806933 B2 JP 6806933B2
Authority
JP
Japan
Prior art keywords
touch electrode
electrode
test
circuit
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019568004A
Other languages
English (en)
Other versions
JP2020523683A (ja
Inventor
耀立 黄
耀立 黄
興龍 賀
興龍 賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Publication of JP2020523683A publication Critical patent/JP2020523683A/ja
Application granted granted Critical
Publication of JP6806933B2 publication Critical patent/JP6806933B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Position Input By Displaying (AREA)

Description

本発明は液晶ディスプレイ技術の分野に関するものであり、特にインセル型タッチパネル用試験回路に関するものである。
インセル型タッチパネルは、駆動チップとフレキシブルプリント基板とが圧着される前に、タッチパネルに対して配線経路短絡試験が行なわれるため、欠陥のあるタッチパネルに駆動チップ及びフレキシブルプリント基板が圧着されることによって生じる材料の浪費を防止することができる。
図１に示すように、インセル型タッチパネルには、タッチアレイと、タッチアレイの上部に位置するディスプレイアレイ（図示せず）とが含まれる。タッチアレイはアレイ基板１０１上に形成されている。ディスプレイアレイは、直交する複数の走査線及びデータ線を含んでおり、走査線とデータ線とで複数のピクセルユニットが形成される。
従来のタッチパネルにおけるタッチ配線試験では、碁盤に類似した試験方法が採用されている。パネル中のタッチアレイは複数の方形のタッチ電極を含んでおり、各々のタッチ電極は１本の金属線を介して１つの薄膜トランジスタ１０４に接続されている。説明の便宜上、各々のタッチ電極を、奇数番号のタッチ電極１０２と、偶数番号のタッチ電極１０３とに分け、奇数番号のタッチ電極１０２及び偶数番号のタッチ電極１０３は碁盤のような格子状に配置されている。ここで、各タッチ電極は薄膜トランジスタ１０４のドレイン電極に対応して接続されており、各タッチ電極に対応して接続された薄膜トランジスタ１０４のゲート電極はＳＷ（制御信号線）に接続されており、各偶数番号のタッチ電極１０３に対応して接続された薄膜トランジスタ１０４のソース電極はＴＰ１（第１試験信号線）に接続されており、各奇数番号のタッチ電極１０２に対応して接続された薄膜トランジスタ１０４のソース電極はＴＰ２（第２試験信号線）に接続されている。
試験時において、ＳＷ信号線は高電位レベルを供給し、ＳＷ信号線によって制御されている薄膜トランジスタ１０４をオンにする。ＴＰ１信号線及びＴＰ２信号線はそれぞれ異なる電圧を与え、例えば、ＴＰ１信号線は０Ｖの電圧を与え、ＴＰ２信号線は±５Ｖの電圧を与える。全てのデータ線は０Ｖの電圧を与える。タッチアレイのタッチ電極はディスプレイアレイの共通電極であるため、偶数番号のタッチ電極１０３の電圧と奇数番号のタッチ電極１０２の電圧とが異なる場合、偶数番号のタッチ電極１０３と奇数番号のタッチ電極１０２とで対応する表示領域の輝度に差異が生じるおそれがある。表示輝度における正常な差異として、奇数番号のタッチ電極１０２に対応する領域は相対的に明るく（ＴＰ２の電圧が高いため）、偶数番号のタッチ電極１０３に対応する領域は相対的に暗い（ＴＰ１の電圧が低いため）。このように、表示輝度における差異が正常であるか否かを判断することで、タッチ電極が正常に導通しているか否かを判断する。
しかしながら、従来のインセル型タッチパネルのタッチ配線試験方法では、偶数番号のタッチ電極１０３と偶数番号のタッチ電極１０３とで短絡が生じた場合、検出することができず、同様に、奇数番号のタッチ電極１０２と奇数番号のタッチ電極１０２とで短絡が生じた場合も、検出することができない。このため、タッチパネルにタッチ欠陥が存在するリスクが増大していた。
本発明は、タッチ電極の信号線間の短絡による欠陥を検出することができるインセル型タッチパネル用試験回路を提供するものである。当該試験回路により、既存のインセル型タッチパネルのタッチ配線試験方法において、偶数番号のタッチ電極と偶数番号のタッチ電極との間で短絡が生じたこと、或いは奇数番号のタッチ電極と奇数番号のタッチ電極との間で短絡が生じたことが検出されず、このためにタッチパネルでタッチ欠陥のリスクが増大する、という技術課題を解決することができる。
上記の技術課題を解決するために、本発明は以下のような技術案を提供する。
本発明はインセル型タッチパネル用試験回路を提供し、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は１つのタッチ電極に対応して接続されており、
前記走査回路は少なくとも、
試験信号源からの信号を受信するための１つの試験信号入力端子と、
第１信号線を介して前記１つのタッチ電極に対応して接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子と、
第２信号線を介して、前ステージの前記走査回路の試験信号出力端子に接続された前記タッチ電極に接続されている１つの短絡フィードバック端子とを含み、
現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極と、前ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極との間が短絡すると、前記第１信号線と、前記第２信号線と、現ステージの前記走査回路との間でループが形成され、現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極の電圧値が下降し、対応する表示領域の輝度が相対的に暗くなり、
各々の前記走査回路の試験信号出力端子は、高電位レベルの信号を対応する前記タッチ電極に順次かつ周期的に出力し、前記１つのタッチ電極に高電位レベルの信号が入力される際、その他のタッチ電極には各々、低電位レベルの信号が入力される。
本発明の好ましい一実施形態において、前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、前記複数のピクセルユニットの各々には、１つのピクセル電極と１つの薄膜トランジスタとが含まれ、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加する。
本発明の好ましい一実施形態において、前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しい。
本発明はインセル型タッチパネル用試験回路をさらに提供し、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は１つのタッチ電極に対応して接続されており、
前記走査回路は少なくとも、
試験信号源からの信号を受信するための１つの試験信号入力端子と、
第１信号線を介して前記１つのタッチ電極に対応して接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子と、
第２信号線を介して、前ステージの前記走査回路の試験信号出力端子に接続された前記タッチ電極に接続されている１つの短絡フィードバック端子とを含み、
現ステージの前記走査回路の試験信号出力端子に接続されている前記タッチ電極と、前ステージの前記走査回路の試験信号出力端子に接続されている前記タッチ電極との間が短絡すると、前記第１信号線と、前記第２信号線と、現ステージの前記走査回路との間でループが形成され、現ステージの前記走査回路の試験信号出力端子に接続さている前記タッチ電極の電圧値が下降することで、これに対応する表示領域の輝度が相対的に暗くなる。
本発明の好ましい一実施形態において、前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、前記ピクセルユニットの各々には、１つのピクセル電極と１つの薄膜トランジスタとが含まれ、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加する。
本発明の好ましい一実施形態において、前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しい。
上述の本発明の目的に応じて、さらにインセル型タッチパネル用試験回路を提供し、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は一行のタッチ電極に対応して接続されており、
前記走査回路は少なくとも、
試験信号源からの信号を受信するための１つの試験信号入力端子と、
１本の第１信号線に接続された試験信号出力端子であって、同一の行にある前記タッチ電極はそれぞれ１本の第２信号線を介して前記第１信号線に接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子とを含み、
現ステージの前記走査回路に接続されている１つの前記タッチ電極を第１タッチ電極とし、前ステージの前記走査回路に接続されている１つの前記タッチ電極を第２タッチ電極とし、前記第１タッチ電極と前記第２タッチ電極とで短絡が生じると、前記第１タッチ電極に接続された前記第２信号線と、前記第２タッチ電極に接続された前記第２信号線と、前ステージの前記走査回路と、現ステージの前記走査回路と、現ステージの前記走査回路に接続された前記第１信号線との間でループが形成され、前記第１タッチ電極の電圧値が下降し、対応する表示領域の輝度が相対的に暗くなる。
本発明の好ましい一実施形態において、各々の前記走査回路の試験信号出力端子は、高電位レベルの信号を対応する前記タッチ電極に順次かつ周期的に出力し、１つの前記タッチ電極に高電位レベルの信号が入力される際、その他の各々の前記タッチ電極には低電位レベルの信号が入力される。
本発明の好ましい一実施形態において、前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、各々の前記ピクセルユニットは、１つのピクセル電極と１つの薄膜トランジスタとを含み、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加する。
本発明の好ましい一実施形態において、前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しい。
本発明の有益な効果を以下の通りである。従来のインセル型タッチパネル用試験回路と比較して、本発明のインセル型タッチパネル用試験回路では、タッチ電極が他のタッチ電極と短絡した後に、短絡したタッチ電極に接続されている信号線と、短絡させられたタッチ電極に接続されている信号線と、対応する走査回路との間でループが形成されることとなるため、短絡したタッチ電極の電圧が下降し、短絡したタッチ電極に対応する表示領域の輝度が他の領域の輝度よりも暗くなり、短絡したタッチ電極の位置を区別することができるようになる。これは、従来のインセル型タッチパネルのタッチ配線試験方法における、偶数番号のタッチ電極と偶数番号のタッチ電極との間で短絡が生じた場合、或いは奇数番号のタッチ電極と奇数番号のタッチ電極との間で短絡が生じた場合は検出されないが故に、タッチパネルでタッチ欠陥のリスクが増大するという技術課題を解決することができる。
実施形態又は従来技術の技術案をより明確に説明するために、以下において、実施形態又は従来技術を記述する際に用いられる必要な図面についての簡単な紹介を行なう。以下に記述する図面は、本発明の一部の実施形態を示すものにすぎない。本分野の通常の技術者は、如何なる創造的労力も費やさないことを前提として、これらの図面に基づいてその他の図面を得ることができる。
従来のインセル型タッチパネル用試験回路の原理を示す図である。
本発明の第１実施形態に係るインセル型タッチパネル用試験回路の原理を示す図である。
本発明の第２実施形態に係るインセル型タッチパネル用試験回路の原理を示す図である。
以下の各実施形態の説明は添付の図面を参照して行われており、本発明において実施することのできる特定の実施形態を例示的に挙げている。本発明で用いられている方向を示す用語である、「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」等は添付の図面における方向を示すものにすぎない。従って、これら方向を示す用語は、本発明の説明及び理解に供するものであり、本発明を限定するためのものではない。図中、構造が類似するユニットは同一の符号で示されている。
本発明は、従来のインセル型タッチパネルにおけるタッチ回路の試験方法に関するものであり、偶数番号のタッチ電極と偶数番号のタッチ電極との間に短絡が生じた場合、或いは奇数番号のタッチ電極と奇数番号のタッチ電極との間に短絡が生じた場合は検出されず、このためにタッチパネルでタッチ欠陥のリスクが増大するという技術課題があった。本発明の実施形態はこのような欠陥を解消することができる。
第１実施形態
図２に示すように、本発明の提供するインセル型タッチパネル用試験回路において、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイ（図示せず）に接続されており、前記ディスプレイアレイと前記タッチ電極は積層するように設けられている。
前記タッチ電極アレイは、前記アレイ基板２０１上に備えられており、方形電極とも称される複数のタッチ電極２０２を含む。隣接する前記タッチ電極２０２の間には空隙が設けられているため、各々の前記タッチ電極２０２は互いに絶縁状態にある。
前記ディスプレイアレイは複数の走査線及び複数のデータ線を含む。前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されている。各々の前記ピクセルユニットは、１つのピクセル電極と１つの薄膜トランジスタとを含む。前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含む。前記薄膜トランジスタのゲート電極は対応する走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応するデータ線に接続されている。
１つの前記タッチ電極２０２は前記ピクセルユニットの一部に対応している。前記タッチ電極２０２は、タッチパネルの駆動電極として、センサー電極と相まってタッチ位置に関する情報を得る以外にも、前記ディスプレイアレイの共通電極として用いられている。前記タッチ電極２０２は定電流を供給し、前記ピクセル電極との間で電位差を生じさせることで、液晶分子を駆動して偏向させ、ピクセルユニットで異なる透明度を実現させている。
前記試験回路は、カスケード接続された複数の走査回路２０３を含んでおり、各ステージの前記走査回路２０３は１つの前記タッチ電極２０２に対応して接続されている。
前記走査回路２０３は少なくとも、１つの試験信号入力端子２０４と、１つの試験信号出力端子２０５と、１つの短絡フィードバック端子２０６とを含む。
前記試験信号入力端子２０４は、試験信号源２０７からの信号を受信することで、各ステージの前記走査回路２０３に試験信号を供給する。
試験信号出力端子２０５には第１信号線２０８が接続されており、前記第１信号線２０８の他端は１つのタッチ電極２０２に対応して接続されており、これにより試験信号が対応する前記タッチ電極２０２に入力されるようになっている。
１つの短絡フィードバック端子２０６には第２信号線２０９が接続されており、この第２信号線２０９の他端は、前ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２に接続されている。
現ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２と、前ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２との間が短絡した際、前記第１信号線２０８と、前記第２信号線２０９と、現ステージの前記走査回路２０３との間でループが形成されることとなる。オームの法則によれば、現ステージの走査回路２０３に接続された短絡した前記タッチ電極２０２の電流は、短絡させられた前記タッチ電極２０２に流れ、信号線が一定のインピーダンスを有するため、一部の電圧が使用され、短絡した前記タッチ電極２０２の電圧の絶対値が小さくなり、前記ピクセル電極との間の電位差が減少し、短絡した前記タッチ電極２０２に対応するピクセルユニットの輝度が下がることにより、短絡した前記タッチ電極２０２を区別することができるようになる。
試験時において、前記試験信号源２０７は、高電位レベルが５Ｖ、低電位レベルが−５Ｖの電圧となるように各ステージの前記走査回路２０３に向けて試験信号を出力する。加えて、前記ディスプレイアレイの前記ピクセル電極には０Ｖの電圧が印加される。
例えば、現ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２に５Ｖの電圧が印加されると、その他の各ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２には−５Ｖの電圧が印加される。現ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２と前記ピクセル電極との電位差は５Ｖであり、対応する表示領域は明るい白色を示す。その他の各ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２と前記ピクセル電極との電位差は−５Ｖであり、高電位レベルの電圧信号が入力されるタッチ電極２０２に対応する液晶分子の偏向角度は、低電位レベルの電圧信号が入力されるタッチ電極２０２に対応する液晶分子の偏向角度と対称であり、タッチ電極２０２の回路が正常な場合、各々のタッチ電極２０２に対応する表示領域は明るい白色を示す。
現ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２と、前ステージの前記走査回路２０３の試験信号出力端子２０５に接続されている前記タッチ電極２０２との間で短絡が生じると、現ステージの前記走査回路２０３に接続された、電位レベルが５Ｖの短絡した前記タッチ電極２０２の方から、前ステージの前記走査回路２０３に接続された電位レベルが−５Ｖの短絡させられた前記タッチ電極２０２の方へと電流が流れるようになるため、短絡が生じたタッチ電極２０２の電圧の絶対値が５Ｖ不足し、当該タッチ電極２０２とピクセル電極との電位差も５Ｖ不足し、対応する表示領域の輝度は他の表示領域の輝度よりも低く、短絡した前記タッチ電極２０２を容易に検出することができる。
前記タッチ電極２０２のいずれか１つに短絡が生じると、試験信号が対応する前記タッチ電極２０２に入力されなくなり、短絡が生じた前記タッチ電極２０２には電圧が印加されず、暗い色が示されるため、短絡した前記タッチ電極２０２を容易に検出することができる。
各々の前記走査回路２０３の試験信号出力端子２０５は、高電位レベルの信号を対応する前記タッチ電極２０２に順次かつ周期的に出力し、第１ステージの前記走査回路２０３から最終ステージの前記走査回路２０３までの走査工程を繰り返すことで、検出精度を向上させることができる。
第２実施形態
図３に示すように、本発明はインセル型タッチパネル用試験回路をさらに提供しており、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイは前記アレイ基板３０１上に形成されており、前記タッチ電極は複数のタッチ電極３０２を含んでおり、前記タッチ電極３０２はディスプレイアレイ（図示せず）に接続されており、前記ディスプレイアレイと前記タッチ電極３０２は積層するように設けられている。
前記試験回路はカスケード接続された複数の走査回路３０３を含んでおり、各ステージの前記走査回路３０３は一行の前記タッチ電極３０２に対応して接続されている。
前記走査回路３０３は少なくとも、１つの試験信号入力端子３０４と、１つの試験信号出力端子３０５とを含む。
前記試験信号入力端子３０４は、試験信号源３０７からの信号を受信することで、各ステージの前記走査回路３０３に試験信号を供給する。
前記試験信号出力端子３０５は１本の第１信号線３０８に接続されており、同一の行にある前記タッチ電極３０２はそれぞれ、１本の第２信号線３０９を介して前記第１信号線３０８に接続されており、これにより試験信号が対応する前記タッチ電極３０２に入力されるようになっている。
前記各ステージの走査回路３０３は第１クロック信号配線３０６及び第２クロック信号配線３１０に接続されているため、各ステージの走査回路３０３の走査順序を制御することができる。
現ステージの前記走査回路３０３に接続されている１つの前記タッチ電極３０２を第１タッチ電極３０２とし、前ステージの前記走査回路３０３に接続されている１つの前記タッチ電極３０２を第２タッチ電極３０２とする。前記第１タッチ電極３０２と前記第２タッチ電極３０２とで短絡が生じると、前記第１タッチ電極３０２に接続された前記第２信号線３０９と、前記第２タッチ電極３０２に接続された前記第２信号線３０９と、前ステージの前記走査回路３０３と、現ステージの前記走査回路３０３と、現ステージの前記走査回路３０３に接続された前記第１信号線３０８との間でループが形成されることとなる。これにより、前記第１タッチ電極３０２の電圧値が下降し、これに対応する表示領域の輝度が他の表示領域の輝度よりも暗くなり、短絡した前記タッチ電極３０２を区別することができるようになる。
本実施形態と第１実施形態との相違点として、本実施形態では、１つの走査回路が一行の前記タッチ電極に対応して接続されているため、走査回路の数が減少し、アレイ基板周囲の空間を占める割合が比較的小さく、狭額ベゼルの実現化に有利である。
第２実施形態におけるインセル型タッチパネル用試験回路の動作原理は第１実施形態におけるインセル型タッチパネル用試験回路の動作原理と同一であるため、ここでは再度言及せず、具体的には、第１実施形態に記載のインセル型タッチパネル用試験回路の動作原理を参照されたい。
本発明の有益な効果は以下の通りである。既存のインセル型タッチパネル用試験回路と比較して、本発明のインセル型タッチパネル用試験回路では、タッチ電極が他のタッチ電極と短絡すると、短絡したタッチ電極に接続されている信号線と、短絡させられたタッチ電極に接続されている信号線と、対応する走査回路との間でループが形成されることとなるため、短絡したタッチ電極の電圧が下降し、短絡したタッチ電極に対応する表示領域の輝度が他の領域の輝度よりも暗くなり、短絡したタッチ電極の位置を区別することができるようになる。これは、既存のインセル型タッチパネルのタッチ配線試験方法において、偶数番号のタッチ電極と偶数番号のタッチ電極との間で短絡が生じたこと、或いは奇数番号のタッチ電極と奇数番号のタッチ電極との間で短絡が生じたことが検出されず、このためにタッチパネルでタッチ欠陥のリスクが増大する、という技術課題を解決することができる。
以上のように、本発明は好ましい実施形態を通じて上記において開示されているが、上記の好ましい実施形態は本発明を限定するものではない。本分野の通常の技術者は、本発明の趣旨及び範囲から逸脱しない限りにおいて、様々な改変及び修正を施すことができる。従って、本発明で保護を求める範囲は、特許請求の範囲を基準として定められるべきである。

Claims (10)

  1. インセル型タッチパネル用試験回路であって、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
    前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は１つのタッチ電極に対応して接続されており、
    前記走査回路は少なくとも、
    試験信号源からの信号を受信するための１つの試験信号入力端子と、
    第１信号線を介して前記１つのタッチ電極に対応して接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子と、
    第２信号線を介して、前ステージの前記走査回路の試験信号出力端子に接続された前記タッチ電極に接続されている１つの短絡フィードバック端子とを含み、
    現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極と、前ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極との間が短絡すると、前記第１信号線と、前記第２信号線と、現ステージの前記走査回路との間でループが形成され、現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極の電圧値が下降することで、これに対応する表示領域の輝度が相対的に暗くなり、
    各々の前記走査回路の試験信号出力端子は、高電位レベルの信号を対応するタッチ電極に順次かつ周期的に出力し、前記１つのタッチ電極に高電位レベルの信号が入力される際、その他のタッチ電極には各々、低電位レベルの信号が入力されることを特徴とするインセル型タッチパネル用試験回路。
  2. 前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、前記複数のピクセルユニットの各々には、１つのピクセル電極と１つの薄膜トランジスタとが含まれ、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
    タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加することを特徴とする請求項１に記載のインセル型タッチパネル用試験回路。
  3. 前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しいことを特徴とする請求項２に記載のインセル型タッチパネル用試験回路。
  4. インセル型タッチパネル用試験回路であって、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
    前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は１つのタッチ電極に対応して接続されており、
    前記走査回路は少なくとも、
    試験信号源からの信号を受信するための１つの試験信号入力端子と、
    第１信号線を介して前記１つのタッチ電極に対応して接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子と、
    第２信号線を介して、前ステージの前記走査回路の試験信号出力端子に接続された前記タッチ電極に接続されている１つの短絡フィードバック端子とを含み、
    現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極と、前ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極との間が短絡すると、前記第１信号線と、前記第２信号線と、現ステージの前記走査回路との間でループが形成され、現ステージの前記走査回路の試験信号出力端子に接続されているタッチ電極の電圧値が下降することで、これに対応する表示領域の輝度が相対的に暗くなることを特徴とするインセル型タッチパネル用試験回路。
  5. 前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、前記複数のピクセルユニットの各々には、１つのピクセル電極と１つの薄膜トランジスタとが含まれ、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
    タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加することを特徴とする請求項４に記載のインセル型タッチパネル用試験回路。
  6. 前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しいことを特徴とする請求項５に記載のインセル型タッチパネル用試験回路。
  7. インセル型タッチパネル用試験回路であって、前記試験回路はタッチ電極アレイに接続されており、前記タッチ電極アレイはディスプレイアレイに接続されており、
    前記試験回路は、カスケード接続された複数の走査回路を含み、各ステージの前記走査回路は一行のタッチ電極に対応して接続されており、
    前記走査回路は少なくとも、
    試験信号源からの信号を受信するための１つの試験信号入力端子と、
    １本の第１信号線に接続された試験信号出力端子であって、同一の行にある前記タッチ電極はそれぞれ１本の第２信号線を介して前記第１信号線に接続されており、試験信号が対応する前記タッチ電極に入力されるようにせしめる１つの試験信号出力端子とを含み、
    現ステージの前記走査回路に接続されている１つの前記タッチ電極を第１タッチ電極とし、前ステージの前記走査回路に接続されている１つの前記タッチ電極を第２タッチ電極としたとき、前記第１タッチ電極と前記第２タッチ電極とで短絡が生じると、前記第１タッチ電極に接続された前記第２信号線と、前記第２タッチ電極に接続された前記第２信号線と、前ステージの前記走査回路と、現ステージの前記走査回路と、現ステージの前記走査回路に接続された前記第１信号線との間でループが形成され、前記第１タッチ電極の電圧値が下降し、対応する表示領域の輝度が相対的に暗くなることを特徴とするインセル型タッチパネル用試験回路。
  8. 各々の前記走査回路の試験信号出力端子は、高電位レベルの信号を対応する前記タッチ電極に順次かつ周期的に出力し、１つの前記タッチ電極に高電位レベルの信号が入力される際、その他の各々の前記タッチ電極には低電位レベルの信号が入力されることを特徴とする請求項７に記載のインセル型タッチパネル用試験回路。
  9. 前記ディスプレイアレイは複数の走査線及び複数のデータ線を含み、前記走査線と前記データ線とが直交することで、複数のピクセルユニットが形成されており、各々の前記ピクセルユニットは、１つのピクセル電極と１つの薄膜トランジスタとを含み、前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極とを含み、前記薄膜トランジスタのゲート電極は対応する前記走査線に接続されており、前記薄膜トランジスタのドレイン電極は対応する前記ピクセル電極に接続されており、前記薄膜トランジスタのソース電極は対応する前記データ線に接続されており、
    タッチ電極の経路試験を行なう際、前記データ線は前記ピクセルユニットに０Ｖの電圧を印加することを特徴とする請求項８に記載のインセル型タッチパネル用試験回路。
  10. 前記走査回路の試験信号出力端子は高電位レベルの信号又は低電位レベルの信号を出力し、前記高電位レベルの信号と前記データ線が出力する信号との電位差の絶対値、及び前記低電位レベルの信号と前記データ線が出力する信号との電位差の絶対値は等しいことを特徴とする請求項９に記載のインセル型タッチパネル用試験回路。

JP2019568004A 2017-06-30 2017-08-08 インセル型タッチパネル用試験回路 Active JP6806933B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710524276.3A CN107230443B (zh) 2017-06-30 2017-06-30 内嵌式触摸屏测试电路
CN201710524276.3 2017-06-30
PCT/CN2017/096347 WO2019000568A1 (zh) 2017-06-30 2017-08-08 内嵌式触摸屏测试电路

Publications (2)

Publication Number Publication Date
JP2020523683A JP2020523683A (ja) 2020-08-06
JP6806933B2 true JP6806933B2 (ja) 2021-01-06

Family

ID=59936596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019568004A Active JP6806933B2 (ja) 2017-06-30 2017-08-08 インセル型タッチパネル用試験回路

Country Status (5)

Country Link
EP (1) EP3648086A4 (ja)
JP (1) JP6806933B2 (ja)
KR (1) KR102256245B1 (ja)
CN (1) CN107230443B (ja)
WO (1) WO2019000568A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109541365A (zh) * 2018-11-01 2019-03-29 深圳市德名利电子有限公司 一种电容屏短路测试方法、电容屏及移动终端
CN109669094A (zh) * 2018-12-19 2019-04-23 上海帆声图像科技有限公司 一种显示屏内信号线的检测装置和方法
CN209199077U (zh) 2019-02-14 2019-08-02 京东方科技集团股份有限公司 一种触控显示面板和显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241046A (ja) * 1995-03-04 1996-09-17 Sony Corp 表示装置の検査方法
TWI370257B (en) * 2008-07-15 2012-08-11 Au Optronics Corp Panel circuit structure
JP6022164B2 (ja) * 2012-01-24 2016-11-09 株式会社ジャパンディスプレイ 液晶表示装置
CN103926496B (zh) * 2013-01-10 2017-07-28 上海东软载波微电子有限公司 触摸屏模组的测试装置和方法以及触摸屏模组
CN103529354B (zh) * 2013-10-31 2016-10-05 京东方科技集团股份有限公司 一种电路测试方法及电路测试系统
CN104281323B (zh) * 2014-10-08 2017-08-15 上海天马微电子有限公司 一种触控显示面板的检测方法
CN104821159B (zh) * 2015-05-07 2017-04-12 京东方科技集团股份有限公司 一种栅极驱动电路、显示面板及触控显示装置
CN105093025B (zh) * 2015-08-18 2019-01-22 深圳市华星光电技术有限公司 In Cell触控显示面板的检测电路及检测方法
CN105093593B (zh) * 2015-09-11 2018-10-30 京东方科技集团股份有限公司 显示基板及其测试方法、显示装置
CN105225622B (zh) * 2015-11-05 2017-12-05 武汉华星光电技术有限公司 自电容触控面板的缺陷检测装置及其检测方法
CN105549792B (zh) * 2016-02-05 2019-02-12 上海天马微电子有限公司 阵列基板以及显示面板
CN106291216A (zh) * 2016-08-04 2017-01-04 武汉华星光电技术有限公司 内嵌式触摸屏、测试电路及测试方法
CN106569081B (zh) * 2016-10-26 2019-04-26 武汉华星光电技术有限公司 一种自电容内嵌式触摸屏的缺陷检测装置与检测方法
CN206248953U (zh) * 2016-12-19 2017-06-13 厦门天马微电子有限公司 显示面板和显示装置
CN106771817B (zh) * 2017-01-03 2019-04-26 京东方科技集团股份有限公司 触控屏、触控屏中短路的检测方法

Also Published As

Publication number Publication date
JP2020523683A (ja) 2020-08-06
KR20200018695A (ko) 2020-02-19
EP3648086A4 (en) 2021-04-21
WO2019000568A1 (zh) 2019-01-03
KR102256245B1 (ko) 2021-05-27
EP3648086A1 (en) 2020-05-06
CN107230443A (zh) 2017-10-03
CN107230443B (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
US10775953B2 (en) In-cell touch display device and methods for testing and manufacturing the same
US10782547B2 (en) Display device including test connection terminals
US9978781B2 (en) Display device
US10971095B2 (en) Liquid crystal display device and failure inspection method
US10338738B2 (en) Touch display device and method for driving the same
KR100951357B1 (ko) 액정 표시 장치
JP6257192B2 (ja) アレイ基板およびその検査方法ならびに液晶表示装置
JP2007226176A (ja) 薄膜トランジスタアレイ基板及び電子インク表示装置
JP6806933B2 (ja) インセル型タッチパネル用試験回路
KR20010070439A (ko) 어레이기판 및 어레이기판의 검사방법
JP5687117B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の検査方法、表示パネル、および表示パネルの製造方法
US10437386B2 (en) Display panel having touch sensor and inspection method
CN112599058B (zh) 一种显示面板、显示装置和显示面板的修护方法
KR101304415B1 (ko) 표시 장치
US10311766B2 (en) Test circuit for in-cell touch screen
JP6518203B2 (ja) タッチ検出装置及びタッチ検出方法
JP2019133029A (ja) 表示装置及び検査方法
JP2915725B2 (ja) アクティブマトリクス基板の検査方法、検査装置及び欠陥修正方法
JP2010249889A (ja) 液晶表示装置及びその検査方法
KR20080055248A (ko) 표시 패널
JP2016085269A (ja) 電気光学基板、電気光学装置及び電子機器
JP2006267416A (ja) アクティブマトリクス基板の検査方法
JP2014085367A (ja) 電気光学装置の検査方法
CN115938252A (zh) 显示装置及检测其的检测方法
JP2008096379A (ja) 画素アレイ基板の検査装置及び方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191210

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201204

R150 Certificate of patent or registration of utility model

Ref document number: 6806933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250