JP6022164B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に係わり、特に、タッチパネルを内蔵したインセル方式の液晶表示装置に適用して有効な技術に関する。

表示画面に使用者の指またはペンなどを用いてタッチ操作（接触押圧操作、以下、単にタッチと称する）して情報を入力する装置（以下、タッチセンサ又はタッチパネルとも称する）を備えた表示装置は、ＰＤＡや携帯端末などのモバイル用電子機器、各種の家電製品、現金自動預け払い機（Automated Teller Machine）等に用いられている。
このようなタッチパネルとして、タッチされた部分の容量変化を検出する静電容量方式が知られている。
この静電容量方式タッチパネルとして、下記特許文献１に示すように、タッチパネル機能を液晶表示パネルに内蔵した、所謂、インセル方式のタッチパネルを有する液晶表示装置が知られている。
インセル方式のタッチパネルでは、タッチパネルの走査電極を、液晶表示パネルを構成第１基板（所謂、ＴＦＴ基板）上に形成される対向電極（コモン電極ともいう）を分割して使用している。

特開２００９−２５８１８２号公報

インセル方式のタッチパネルでは、対向電極に供給される対向電圧（コモン電圧ともいう）が、表示動作において寄生容量により電圧変動した場合、画質悪化を引き起こすため、分割した各対向電極とドライバＩＣ間の配線抵抗を下げる必要がある。
ドライバＩＣと、分割した対向電極との間の配線は、液晶表示パネルの表示領域の左右に配置されるため、配線本数の増加に比例し、液晶表示パネルの左右の額縁の幅が増加する。
一方、静電容量方式のタッチパネルでは、指等による静電容量の変化を検出するため、交流駆動を行う走査電極の幅は約４〜５ｍｍ程度の幅があることが望ましい。そのため、液晶表示パネルなどの表示パネルの大型化により走査電極の本数は増加する。例えば、解像度がＦＷＶＧＡ（４８０ＲＧＢ×８５４）の３．２インチの液晶表示パネルの場合には、縦の長さは約７１ｍｍとなるため、５ｍｍ程度のピッチとするには１４分割する必要がある。また、解像度がＨＤ（７２０ＲＧＢ×１２８０）の４．５インチの液晶表示パネルの場合は、縦は約９５ｍｍであるため２０分割が必要となる。
このように、液晶表示パネルのサイズが、解像度がＦＷＶＧＡ（４８０ＲＧＢ×８５４）の３．２インチから、解像度がＨＤ（７２０ＲＧＢ×１２８０）の４．５インチに大きくなった場合には、左右６本分の配線の配線幅の分、額縁が増加することになる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、タッチパネル機能を内蔵した液晶表示装置において、液晶表示パネルのサイズが大型化しても、額縁領域を従来よりも削減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、前記第２基板は、タッチパネルの検出電極を有し、前記各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記分割された各ブロックの対向電極を選択する対向電極選択回路を有する。
（２）（１）において、前記対向電極選択回路は、隣接する２個のブロックの前記対向電極を同時に選択する。
（３）（１）において、前記対向電極は、前記第１基板上で１表示ラインの各画素に対して共通に設けられており、連続する複数の表示ラインの前記各対向電極は、前記第１基板上で電気的に接続されて前記ブロック単位に分割された対向電極を構成する。
（４）（１）において、前記対向電極選択回路は、前記各ブロックの対向電極を所定期間選択するアドレスデコーダ回路と、前記アドレスデコーダ回路で選択されたブロックの対向電極にタッチパネル走査電圧を供給し、前記アドレスデコーダ回路で選択されないブロックの対向電極に対向電圧を供給する選択回路とを有する。
（５）（４）において、前記対向電極選択回路は、前記第１基板上に形成され、前記液晶表示パネルの内部に内蔵される回路である。

（６）（５）において、前記第１基板は、前記各画素に走査電圧を入力する複数の走査線と、前記複数の走査線に前記走査電圧を供給する走査線駆動回路とを有し、前記マトリクス状に配置された複数の画素は、表示領域を構成し、前記対向電極選択回路の前記選択回路は、前記走査線駆動回路と前記表示領域との間に配置される。
（７）（５）において、前記第１基板は、前記各画素に走査電圧を入力する複数の走査線と、前記複数の走査線に前記走査電圧を供給する走査線駆動回路とを有し、前記マトリクス状に配置された複数の画素は、表示領域を構成し、前記対向電極選択回路は、前記走査線駆動回路と前記表示領域との間に配置される。
（８）（６）または（７）において、前記走査線駆動回路は、前記第１基板上に形成され、前記液晶表示パネルの内部に内蔵される回路である。
（９）（４）において、前記第１基板は、前記各画素に映像電圧を入力する複数の映像線と、前記複数の映像線に前記映像電圧を供給する映像線駆動回路とを有し、前記対向電極選択回路は、前記映像線駆動回路により駆動・制御される。
（１０）（１）ないし（９）の何れかにおいて、前記画素電極と前記対向電極とは、層間絶縁膜を介して絶縁されている。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明のタッチパネル機能を内蔵した液晶表示装置によれば、液晶表示パネルのサイズが大型化しても、額縁領域を従来よりも削減することが可能となる。

従来例１のタッチパネル付き液晶表示装置の概略構成を示す分解斜視図である。 図１に示すタッチパネルの電極構成を示す平面図である。 図１に示すタッチパネルの断面構造を示す断面図である。 液晶表示パネルの内部にインセル方式のタッチパネルを内蔵した液晶表示装置の概略構成を示す分解斜視図である。 液晶表示装置における、複数のブロックに分割した対向電極の一例を示す平面図である。 本発明の実施例１の液晶表示装置における、分割した対向電極の駆動方法を説明するための平面図である。 本発明の実施例１の液晶表示パネルの１サブピクセルの構成を示す平面図である。 図６Ｂに示すＡ−Ａ'切断線に沿った断面構造を示す断面図である。 図６Ａに示す対向電極選択回路の構成例を示すブロック図である。 図７に示す選択回路の一例の回路構成を示す回路図である。 図７に示すアドレスデコーダ回路の一例の回路構成を示す回路図である。 本発明の実施例１の液晶表示装置において、タッチパネル検出時と、画素書込み時の駆動波形を説明するための図である。 本発明の実施例１の液晶表示装置において、タッチパネル検出時と、画素書込み時のタイミングを説明するための図である。 本発明の実施例２の液晶表示装置における、分割した対向電極の駆動方法を説明するための平面図である。 図１２に示す対向電極選択回路の構成例を示すブロック図である。 図１３に示す選択回路の一例の回路構成を示す回路図である。 図１３に示すアドレスデコーダ回路の一例の回路構成を示す回路図である。 走査線駆動回路を内蔵した液晶表示パネルにおける、ＬＣＤ点灯検査の概要を説明するための図である。 図１６に示す点灯検査用薄膜トランジスタを説明するための図である。 本発明の実施例１の液晶表示装置におけるＬＣＤ点灯検査の概要を説明するための図である。 本発明の各実施例における、画素の等価回路を示す回路図である。 一般的な液晶表示装置における、通常の液晶駆動信号の電圧波形を示す図である。 本発明の各実施例の液晶表示装置において、対向電極選択回路検査用の駆動波形を示す図である。 本発明の各実施例のアドレスデコーダ回路の検査を目的とした対向電極選択回路の信号波形の一例を示す図である。 本発明の各実施例の選択回路の検査を目的とした対向電極選択回路の信号波形の一例を示す図である。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［従来例１］
図１は、従来例１のタッチパネル付き液晶表示装置の概略構成を示す分解斜視図である。
図２は、図１に示すタッチパネルの電極構成を示す平面図である。
図３は、図１に示すタッチパネルの断面構造を示す断面図である。
一般的に、タッチパネルは、図２に示すように、容量検出用の走査電極（ＴＸ）と、検出電極（ＲＸ）を有する。ここでは、例えば、走査電極（ＴＸ）を３本（ＴＸ１〜ＴＸ３）、検出電極（ＲＸ）を２本（ＲＸ１，ＲＸ２）で図示しているが、電極数はこれに限らない。
また、タッチパネルは、図１、図３に示すように、タッチパネル基板４１と、タッチパネル基板４１上に形成される走査電極（ＴＸ）および検出電極（ＲＸ）と、走査電極（ＴＸ）および検出電極（ＲＸ）上に形成される層間絶縁膜４２と、層間絶縁膜４２上に形成され、走査電極（ＴＸ）同士を電気的に接続する接続部（ＳＴＸ）と、前記接続部（ＳＴＸ）上に形成される保護膜４３と、前記保護膜４３上に配置されるフロントウィンドウ（又は、保護フィルム）４４と、前記タッチパネル基板４１の液晶表示パネル側に形成されるシールド用の透明電極（例えば、ＩＴＯ（Indium Tin Oxide）膜で形成される電極）４５とで構成される。
従来のタッチパネルでは、タッチパネル制御ＩＣ（ＤＲＴ）により、各走査電極（ＴＸ）を５Ｖ〜１０Ｖ程度の電圧でパルス駆動を行い、タッチパネル制御ＩＣ（ＤＲＴ）において、検出電極（ＲＸ）での電圧変化を検出し、タッチ位置の検出を行う。即ち、指等により走査電極（ＴＸ）と検出電極（ＲＸ）との間の容量値が変化し、走査電極（ＴＸ）をパルス駆動した際に、検出電極（ＲＸ）で検出される電圧変動が変化することから、検出電極（ＲＸ）の電圧を測定することによりタッチ位置を検出することができる。

タッチパネルは、液晶表示パネルの前面に設置される。従って、液晶表示パネルに表示された画像を使用者が見る場合には、表示画像がタッチパネルを透過する必要があるため、タッチパネルは光透過率が高いことが望ましい。
液晶表示パネルは、図１に示すように、第１基板（ＳＵＢ１；ＴＦＴ基板ともいう）、第２基板（ＳＵＢ２；ＣＦ基板ともいう）と、第１基板（ＳＵＢ１）と第２基板（ＳＵＢ２）との間に挟持される液晶（図示せず）とを有する。
また、第１基板（ＳＵＢ１）は、第２基板（ＳＵＢ２）よりも大きな面積を有し、第１基板（ＳＵＢ１）の、第２基板（ＳＵＢ２）と対向しない領域には、液晶ドライバＩＣ（ＤＲＶ）が実装され、さらに、当該領域の一辺の周辺部には、メインフレキシブル配線基板（ＭＦＰＣ）が実装される。
なお、図１において、ＣＴは対向電極（共通電極ともいう）、ＴＦＰＣはタッチパネル用フレキシブル配線基板、ＣＤは裏面側透明導電膜、５２は接続部材、５３は接続用フレキシブル配線基板である。
ＩＰＳ方式の液晶表示パネルは、ＴＮ方式の液晶表示パネルやＶＡ方式の液晶表示パネルのように、カラーフィルタが設けられる基板上に対向電極（ＣＴ）が存在しない。そのため、表示ノイズを低減する等の理由により、カラーフィルタが設けられる基板上に、例えばＩＴＯなどの透明導電膜で構成される裏面側透明導電膜（ＣＤ）が形成されている。

図４は、液晶表示パネルの内部にインセル方式のタッチパネルを内蔵した液晶表示装置の概略構成を示す分解斜視図である。
図４において、ＳＵＢ１は第１基板（ＴＦＴ基板ともいう）、ＳＵＢ２は第２基板（ＣＦ基板ともいう）と、ＣＴは対向電極（共通電極ともいう）、ＤＲＶは液晶ドライバＩＣ、ＭＦＰＣはメインフレキシブル配線基板、４４はフロントウィンドウ、５３は接続用フレキシブル配線基板である。
図４に示す液晶表示装置では、第２基板（ＳＵＢ２）上の裏面側透明導電膜（ＣＤ）を、帯状のパターンに分割して、タッチパネルの検出電極（ＲＸ）となし、第１基板（ＳＵＢ１）の内部に形成される対向電極（ＣＴ）を帯状のパターンに分割、即ち、複数のブロックに分割して、タッチパネルの走査電極（ＴＸ）として兼用することにより、タッチパネル基板（図１の４１）を削減している。そのため、図４に示す液晶表示装置では、図１に示すタッチパネル制御ＩＣ（ＤＲＴ）の機能が、液晶ドライバＩＣ（ＤＲＶ）の内部に設けられる。
図５は、液晶表示装置における、複数のブロックに分割した対向電極の一例を示す平面図である。図５において、ＳＵＢ１は第１基板、ＤＲＶは液晶ドライバＩＣ、ＣＴ１〜ＣＴ２０は帯状のパターンに分割された各ブロックの対向電極、ＧＥＳは液晶表示パネルに内蔵された走査線駆動回路、ＣＴＬは対向電極配線、ＴＡＭはメインフレキシブル配線基板（ＭＦＰＣ）と接続される端子部、ＡＲはマトリクス状に配置された複数の画素で構成される表示部である。

静電容量方式のタッチパネルでは、指等による静電容量の変化を検出するため、交流駆動を行うタッチパネル用の走査電極（ＴＸ）の幅は約４〜５ｍｍ程度の幅があることが望ましい。そのため、液晶表示パネルの大型化により走査電極（ＴＸ）の本数は増加する。
図５に示す例では、１２８０表示ラインの対向電極（ＣＴ）を、ＣＴ１〜ＣＴ２０の２０ブロック（１ブロックは６４表示ラインの対向電極で構成される）に分割しており、対向電極配線（ＣＴＬ）は左右に各２０本必要となる。各ブロックの対向電極（ＣＴ１〜ＣＴ２０）は、表示動作において寄生容量により電圧変動した場合は画質悪化を引き起こす。そのため、各々のブロックの対向電極（ＣＴ１〜ＣＴ２０）と、液晶ドライバＩＣ（ＤＲＶ）とを接続する対向電極配線（ＣＴＬ）の抵抗値を下げる必要があるため、液晶表示パネルの大型化に伴い、対向電極（ＣＴ）の分割数が増加すると、対向電極配線（ＣＴＬ）の配線領域が増加し、結果として、液晶表示パネルに左右の額縁の幅が増加することになる。

［実施例１］
図６Ａは、本発明の実施例１の液晶表示装置における、分割した対向電極の駆動方法を説明するための平面図である。
本実施例の液晶表示装置は、２０ブロックに分割した各々の対向電極（ＣＴ１〜ＣＴ２０）を、アドレスデコード方式により選択する対向電極選択回路（ＣＴＳＣ）を、液晶表示パネルの内部に内蔵した点で、図５に示す液晶表示装置と相違する。
２０ブロックに分割した対向電極（ＣＴ１〜ＣＴ２０）の選択方法をアドレスデコード方式とすることにより、低抵抗が必要となる配線は、対向電極（ＣＴ１〜ＣＴ２０）に供給する対向電圧（Ｖｃｏｍ）と、タッチパネル走査電圧（Ｖｓｔｃ）の２本となる。
本実施例では、タッチパネル走査電圧（Ｖｓｔｃ）は、対向電圧（Ｖｃｏｍ）に対して、５〜１０Ｖ高い電圧を直流で供給し、アドレス信号線（Ｓａｄｄｒｅｓ）を介して供給されるアドレス信号（ａｄｄｒｅｓ）により走査箇所の選択を行い、タッチパネル走査信号（ＳＴＣ）に従い、走査電極（ＴＸ）を兼ねる、選択されたブロックの対向電極（ＣＴ）に対して、対向電圧（Ｖｃｏｍ）、あるいは、タッチパネル走査電圧（Ｖｓｔｃ）を切り替えて出力する。
対向電極（ＣＴ）の分割数が増加した場合でも、増加する配線は、アドレス信号線（Ｓａｄｄｒｅｓ）のみであり、液晶表示パネルの左右の額縁の増加を抑制したまま、タッチパネル走査電極として使用する対向電極の分割数を増加させることが可能となる。

図６Ｂは、本発明の実施例の液晶表示パネルの１サブピクセルの構成を示す平面図である。
図６Ｃは、図６Ｂに示すＡ−Ａ'切断線に沿った断面構造を示す断面図である。以下、 図６Ｂ、図６Ｃを用いて、本実施例の液晶表示パネルの構造について説明する。
本実施例の液晶表示パネルは、面状の対向電極を使用するＩＰＳ方式の液晶表示パネルであり、第２基板（ＳＵＢ２）の主表面側が観察側となっている。
ガラス基板やプラスチック基板などの透明基板から成る第２基板（ＳＵＢ２）の液晶層（ＬＣ）側には、第２基板（ＳＵＢ２）から液晶層（ＬＣ）に向かって順に、遮光膜（ＢＭ）およびカラーフィルタ層（ＣＦ）、オーバーコート層（ＯＣ）、配向膜（ＡＬ２）が形成される。さらに、第２基板（ＳＵＢ２）の外側には、裏面側透明導電膜（ＣＤ）と偏光板（ＰＯＬ２）が形成される。
また、ガラス基板やプラスチック基板などの透明基板から成る第１基板（ＳＵＢ１）の液晶層（ＬＣ）側には、第１基板（ＳＵＢ１）から液晶層（ＬＣ）に向かって順に、走査線（走査線ともいう）（ＧＬ；図示せず）、ゲート絶縁膜（ＰＡＳ３）、映像線（ドレイン線、ソース線ともいう）（ＤＬ；図示せず）、層間絶縁膜（ＰＡＳ２）、面状の対向電極（ＣＴ）、層間絶縁膜（ＰＡＳ１）、櫛歯電極から成る画素電極（ＰＸ）、配向膜（ＡＬ１）が形成される。さらに、第１基板（ＳＵＢ１）の外側には偏光板（ＰＯＬ１）が形成される。
なお、本実施例の液晶表示パネルでは、対向電極（ＣＴ）は、１表示ライン毎に形成される。したがって、図６Ａに示す各ブロックの対向電極（ＣＴ１〜ＣＴ２０）は、例えば連続する６４の表示ラインの各々の対向電極（ＣＴ）を液晶表示パネルの内部で電気的に接続して構成される。また、図６Ｂにおいて、２はゲート電極、３は薄膜トランジスタ（ＴＦＴ）の半導体層、４はソース電極（映像線（ＤＬ）をソース線と呼ぶ場合はドレイン電極ともいう）である。

図７は、図６Ａに示す対向電極選択回路（ＣＴＳＣ）の構成例を示すブロック図である。図７に示すように、対向電極選択回路（ＣＴＳＣ）は、ＤＥＣ１〜ＤＥＣ２０のアドレスデコーダ回路と、ＳＣＨ１〜ＳＣＨ２０の選択回路で構成されている。
本実施例では、タッチパネルの走査電極（ＴＸ）が５ｍｍピッチとなるように、６４表示ライン分の対向電極（ＣＴ）を、液晶表示パネルの内部で電気的に接続して１つのブロックとし、１２８０の表示ラインを２０分割する。そして、当該２０分割された対向電極（ＣＴ１〜ＣＴ２０）と、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）とを、１対１で割りつけている。分割数が、２０ブロックであるため、アドレス信号線（Ｓａｄｄ）は５ｂｉｔの５本が必要となる。
アドレス信号（ａｄｄｒｅｓ）により選択された、１ブロックの対向電極、即ち、６４表示ライン分の対向電極（ＣＴ）が、タッチパネル走査信号（ＳＴＣ）により交流駆動を行い、その他の対向電極（ＣＴ）は対向電圧を出力する。

図８は、図７に示す選択回路（ＳＣＨ１〜ＳＣＨ２０）の一例の回路構成を示す回路図である。
図８に示す選択回路は、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＯＤＥＣ）と、インバータ（ＩＮＶ１）で反転されたタッチパネル走査信号（ＳＴＣ）の反転信号とを、ノア回路（ＮＯＲ１）に入力し、当該ノア回路（ＮＯＲ１）の出力をインバータ（ＩＮＶ２）で反転して、スイッチ回路（ＳＷ）に入力することにより、タッチパネル走査電圧（Ｖｓｔｃ）、あるいは、対向電圧（Ｖｃｏｍ）を選択して各ブロックの対向電極（ＣＴ１〜ＣＴ２０）に出力する。
これにより、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の一つが選択された場合、タッチパネル走査信号（ＳＴＣ）に従い、各ブロックの対向電極に、タッチパネル走査電圧（Ｖｓｔｃ）と、対向電圧（Ｖｃｏｍ）とを切り替えて出力する。
即ち、図８に示す選択回路では、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＯＤＥＣ）が、Ｌｏｗレベル（以下、Ｌレベル）、および、タッチパネル走査信号（ＳＴＣ）がＨｉｇｈレベル（以下、Ｈレベル）のときに、ノア回路（ＮＯＲ１）の出力がＨレベルとなるので、スイッチ回路（ＳＷ）は、タッチパネル走査電圧（Ｖｓｔｃ）を選択し、タッチパネル走査信号（ＳＴＣ）がＬレベル、あるいは、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＯＤＥＣ）が、Ｈレベルのときに、ノア回路（ＮＯＲ１）の出力がＬレベルとなるので、スイッチ回路（ＳＷ）は、対向電圧（Ｖｃｏｍ）を選択する。

図９は、図７に示すアドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の一例の回路構成を示す回路図である。
図７に示すように、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）には、５個のアドレス信号（ａｄｄｒｅｓ）の各々について、アドレス信号、あるいは、アドレス信号をインバータ（ＩＮＶ）で反転した反転信号が入力され、５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の組み合わせに基づきデコードする。
図９に示すアドレスデコーダ回路では、アドレスデコーダ回路に入力された５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の中の所定の組み合わせのアドレス信号（ａｄｄ）をナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）に入力し、当該ナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）の出力を、ノア回路（ＮＯＲ２）に入力し、当該ノア回路（ＮＯＲ２）の出力をインバータ（ＩＮＶ４）で反転して、アドレスデコーダ回路の出力（ＯＤＥＣ）としている。したがって、図９に示すアドレスデコーダ回路では、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致するときに、Ｌレベルの電圧が、アドレスデコーダ回路の出力（ＯＤＥＣ）として出力され、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致しないときに、Ｈレベルの電圧が、アドレスデコーダ回路の出力（ＯＤＥＣ）として出力される。

図１０は、本発明の実施例の液晶表示装置において、タッチパネル検出時と、画素書込み時の駆動波形を説明するための図である。
図１０のＡは、２０ブロックに分割された対向電極のうち、１１番目のブロックとなる６４１〜７０４表示ラインの対向電極（ＣＴ１１）に供給されるタッチパネル走査電圧（Ｖｓｔｃ）の電圧波形を示している。また、図１０のＢは、奇数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１０Ｃは、偶数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１０のＤは、６４１番目の走査線（ＧＬ）を介して、６４１表示ラインの薄膜トランジスタのゲート電極に供給されるゲート信号を示している。さらに、Ｔ１は、タッチ位置検出期間、Ｔ２は画素書込み期間を示している。
タッチ位置検出期間（Ｔ１）は、表示への影響を防止するため、画素書込み期間（Ｔ２）以外の期間に設定される。また、タッチ位置検出期間（Ｔ１）において、検出感度を増加させるために、同一箇所の走査電極（ＴＸ）で複数回のスキャン、即ち、図１０では、１１番目のブロックの対向電極（ＣＴ１１）に、複数回タッチパネル走査電圧（Ｖｓｔｃ）が供給される。また、画素書き込み期間（Ｔ２）内には、１１番目のブロックの対向電極（ＣＴ１１）には、タッチパネル走査電圧（Ｖｓｔｃ）が供給されず、対向電圧（Ｖｃｏｍ）が供給される。
図１１は、本発明の実施例の液晶表示装置において、タッチパネル検出時と、画素書込み時のタイミングを説明するための図である。
図１１のＡは、１フレームの画素書込み期間（Ｔ４）に、１番目の表示ラインから１２８０表示ラインまでの画素書込みタイミングを示し、図１１のＢが、２０ブロックに分割された各ブロックの対向電極（ＣＴ１〜ＣＴ２０）におけるタッチパネル検出タイミングを示す。
図１１に示すように、任意の表示ラインの対向電極を走査電極（ＴＸ）として機能させ、タッチパネル検出時のスキャン動作は、画素書き込みを行うゲートスキャンとは異なる箇所で行う。なお、図１１において、Ｔ３は帰線期間、ＶＳＹＮＣは垂直同期信号、ＨＳＹＮＣは水平同期信号を示す。

［実施例２］
図１２は、本発明の実施例２の液晶表示装置における、分割した対向電極の駆動方法を説明するための平面図である。
タッチ位置検出において、検出位置の分解能を上げるためには、走査を行う走査電極（ＴＸ）の電極幅を細かくする必要がある。しかし、前述したように、走査電極（ＴＸ）の電極幅は４ｍｍ〜５ｍｍ程度が望ましい。
そこで、本実施例では、隣接する２つのブロックの対向電極を、複数のアドレスでオーバーラップして駆動することにより、分解能を上げつつ、走査電極（ＴＸ）の電極幅を確保するようにしたものである。
図１２では、各ブロックの対向電極は、１２８０表示ラインの対向電極を、２．５ｍｍピッチとなる３２表示ライン分の対向電極を１つのブロックとし、ＣＴ１〜ＣＴ４０の４０ブロックに分割している。
タッチ位置検出時には、
ＣＴ１のブロックと、ＣＴ２のブロックの対向電極、
ＣＴ２のブロックと、ＣＴ３のブロックの対向電極、
ＣＴ３のブロックと、ＣＴ４のブロックの対向電極、
・
・
ＣＴ３９のブロックと、ＣＴ４０ブロックの対向電極と、
２つのブロックずつスキャンすることで、走査電極（ＴＸ）の電極幅を５ｍｍ程度確保し、かつ、スキャン幅を２．５ｍｍとすることが可能となり、検出感度を保持しつつ、垂直方向の分解能を向上させることが可能となる。

図１３は、図１２に示す対向電極選択回路（ＣＴＳＣ）の構成例を示すブロック図である。図１３に示すように、対向電極選択回路（ＣＴＳＣ）は、ＤＥＣ１〜ＤＥＣ３９のアドレスデコーダ回路と、ＳＣＨ１〜ＳＣＨ４０の選択回路で構成されている。
本実施例では、２．５ｍｍピッチとなる３２表示ライン分の対向電極を１つのブロックとし、４０ブロックに分割している。
そのため、アドレスデコーダ回路は、ＤＥＣ１〜ＤＥＣ３９の３９個あり、各ブロックの対向電極は、隣接する２つのアドレスデコーダ回路に接続されており、２つのアドレスデコーダ回路の中でどちらかのデコーダがアドレス信号（ａｄｄｒｅｓ）により選択されたときに、選択された３２表示ライン分の対向電極（ＣＴ）が、タッチパネル走査信号（ＳＴＣ）により交流駆動を行い、その他の対向電極（ＣＴ）は対向電圧を出力する。
図１４は、図１３に示す選択回路（ＳＣＨ１〜ＳＣＨ４０）の一例の回路構成を示す回路図である。
図１４に示す選択回路は、隣接する２つのアドレスデコーダ回路の出力（ＯＤＥＣ１，ＯＤＥＣ２）の論理積を取るアンド回路（ＡＮＤ）が追加されている点で、図８に示す選択回路と相違する。
図１４に示す選択回路では、隣接する２つのアドレスデコーダ回路のどちらか一方のアドレスデコーダ回路の出力がＬレベルとなると、アンド回路（ＡＮＤ）の出力がＬレベルとなる。それ以外の動作は、図８に示す選択回路と同じであるので、詳細な説明は省略する。

図１５は、図１３に示すアドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ３９）の一例の回路構成を示す回路図である。
図１３に示すように、本実施例では、アドレスデコーダ回路は、ＤＥＣ１〜ＤＥＣ３９の３９個あるので、アドレス信号（ａｄｄｒｅｓ）は６個必要となる。
図１５に示すアドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ３９）には、６個のアドレス信号（ａｄｄｒｅｓ）の各々について、アドレス信号、あるいは、アドレス信号をインバータ（ＩＮＶ）で反転した反転信号が入力され、６個のアドレス信号（ａｄｄｒｅｓ）と６個のアドレス信号（ａｄｄｒｅｓ）の反転信号の組み合わせに基づきデコードする。
図１５にアドレスデコーダ回路の回路構成は、アドレス信号（ａｄｄ）が６個になった以外は、図９に示すアドレスデコーダ回路と同じであるので、詳細な説明は省略する。
以上説明したように、前述の各実施例では、複数のブロックに分割した対向電極の選択方法をアドレスデコード方式としているので、対向電極の分割数が増加した場合でも、増加する配線はアドレス信号線（Ｓａｄｄｒｅｓ）のみであり、液晶表示パネルの左右の額縁の増加を抑制することができる。
対向電極が、前述の１４分割から２０分割となった場合では、アドレス信号線（Ｓａｄｄｒｅｓ）が４本から５本に増加する。アドレス信号線（Ｓａｄｄｒｅｓ）は比較的高抵抗で正常動作するため、細い配線の左右１本の追加でよく、液晶表示パネルの左右の額縁の増加を抑制したままタッチパネル走査電極分割数の増加が可能となる。
また、前述の各実施例では、アドレスデコーダ回路によりタッチパネル走査箇所を指定するため、タッチパネル走査の回数や、位置の変更は、液晶ドライバＩＣ（ＤＲＶ）の設定変更のみで可能となるため、表示動作によるノイズ等による誤動作の場合に柔軟に対応できる。

以下、液晶表示パネル点灯検査（以下、ＬＣＤ点灯検査という）時の対向電極選択回路（ＣＴＳＣ）の検査方法（ＱＤ点灯検査）について説明する。
図１６は、走査線駆動回路を内蔵した液晶表示パネルにおける、ＬＣＤ点灯検査の概要を説明するための図である。
ＬＣＤ点灯検査は、液晶ドライバＩＣ（ＤＲＶ）の搭載前で、第１基板（ＳＵＢ１）と第２基板（ＳＵＢ２）とを張り合わせ、液晶封入後の液晶表示パネルを用いる。
図１６に示すように、第１基板（ＳＵＢ１）の、第２基板（ＳＵＢ２）と対向しない領域に、走査線駆動回路用のＱＤ試験接続端子（ＴＡＧＱ）と、対向電極用のＱＤ試験接続端子（ＴＡＣＱ）と、映像線用のＱＤ試験接続端子（ＴＡＤＱ）を形成する。なお、図１６において、ＴＡＤＲは、液晶ドライバＩＣ（ＤＲＶ）の各端子と接続されるドライバＩＣ接続端子、ＳＴＦＴは点灯検査用の薄膜トランジスタである。
ＴＡＧＱ、ＴＡＣＱ、ＴＡＤＱの各端子に、走査線駆動回路の制御信号、映像線用の信号、対向電極用の信号等の駆動信号を入力することにより、液晶ドライバＩＣ（ＤＲＶ）の搭載前に、液晶表示パネルを点灯させることができ、表示画像により配線の断線や走査線駆動回路の動作不良、薄膜トランジスタ（ＴＦＴ）の特性不良を判定することができる。

走査線駆動回路の制御信号と、対向電極用の信号は、画素または液晶表示パネルに内蔵された走査線駆動回路（ＧＥＳ）と、液晶ドライバＩＣ（ＤＲＶ）の接続端子（あるいは、フレキシブル配線基板の端子）と間に形成した端子に入力し、液晶ドライバＩＣ（ＤＲＶ）が出力する駆動信号を模擬した信号を印加する。
映像線用の信号の入力については、端子数が膨大となるため、点灯検査用薄膜トランジスタ（ＳＴＦＴ）を用いる。図１７にその一例を示す。
図１７に示すように、点灯検査用薄膜トランジスタ（ＳＴＦＴ）のドレイン電極（または、ソース電極）は、各ドライバＩＣ接続端子（ＴＡＤＲ）に接続し、それぞれを複数本の共通線にまとめる。図１７では、共通線を２系統とした場合であり、点灯検査用薄膜トランジスタ（ＳＴＦＴ）のドレイン（又は、ソース）用の２つのＱＤ試験接続端子（ＴＡＤＳＱ）から、奇数および偶数の映像線（ＤＬ）に異なる信号を印加できる。これにより、多色表示や隣接ソース線ショート検査等が可能であり、不良の早期発見・対応、および後工程の品質保証を行う。
なお、ＬＣＤ点灯検査時には、点灯検査用薄膜トランジスタ（ＳＴＦＴ）のゲート電極には、点灯検査用薄膜トランジスタ（ＳＴＦＴ）のゲート用のＱＤ試験接続端子（ＴＡＤＧＱ）から、点灯検査用薄膜トランジスタ（ＳＴＦＴ）をオンとする電圧が供給される。
また、液晶ドライバＩＣ（ＤＲＶ）の搭載時には、点灯検査用薄膜トランジスタ（ＳＴＦＴ）のゲート用のＱＤ試験接続端子（ＴＡＤＧＱ）を、点灯検査用薄膜トランジスタ（ＳＴＦＴ）をオフとする電圧を出力するドライバＩＣ接続端子（ＴＤＲ）に接続することで、共通線を機械的に切断する必要はない。

［本発明の各実施例のＱＤ点灯検査］
図１８に、本発明の実施例１の液晶表示装置におけるＬＣＤ点灯検査の概要を説明するための図である。この図１８は、対向電極選択回路（ＣＴＳＣ）がある場合のＬＣＤ点灯検査を説明するための概要図である。
図１６と異なる点は、対向電極用のＱＤ試験接続端子（ＴＡＣＱ）に代えて、対向電極選択回路駆動用のＱＤ試験接続端子（ＴＡＣＴＱ）が配置されている点である。
図１９は、本発明の各実施例における、画素の等価回路を示す回路図である。
図１９において、ＤＬｘは、ｘ列の映像線、ＧＬｙは、ｙ行目の走査線、ＰＸｘｙは、ｘ列ｙ行の画素電極、ＣＴは対向電極、Ｃｓｔは保持容量、Ｃｌｃは液晶容量である。
通常の液晶駆動は、薄膜トランジスタ（ＴＦＴ）のゲート電極に入力する走査信号により、各画素の薄膜トランジスタ（ＴＦＴ）を１表示ライン毎に順次動作させ、画素電極（ＰＸ）と対向電極間（ＣＴ）との間に接続される保持容量（Ｃｓｔ）と液晶容量（Ｃｌｓ）に、映像電圧を充電、保持することで、液晶に電圧を印加し点灯表示させている。
タッチパネル用の対向電極選択回路（ＣＴＳＣ）についても、点灯検査により不良検出を行うことが望ましい。しかしながら、タッチパネルの位置検出時の走査において、液晶表示パネルの表示に影響を与えない駆動をするため、対向電極選択回路（ＣＴＳＣ）をＬＣＤ点灯検査工程で対応するには、検査専用の特殊な駆動方法を使用する必要がある。

図２０は、一般的な液晶表示装置における、通常の液晶駆動信号の電圧波形を示す図である。
なお、図２０では、例として対向電極（ＣＴ）に供給する対向電圧が、直流駆動の場合のみを図示している。また、図２０において、Ｖｃｏｍは対向電極（ＣＴ）に供給する対向電圧、ＶＤＬは映像線（ＤＬ）に供給される映像電圧、ＶＰＸは画素電極（ＰＸ）の電圧、ＶＧＬは走査線（ＧＬ）に供給される走査電圧、Ｖｈｏｌｄは、各画素に保持される保持電圧である。
通常の液晶駆動では、対向電極（ＣＴ）に固定電位の対向電圧（Ｖｃｏｍ）を入力した状態で、薄膜トランジスタ（ＴＦＴ）のゲート電極に走査電圧（ＶＧＬ）を入力し、各画素の画素電極に、所望の電圧（ＶＰＸ）を印加するための映像電圧（ＶＤＬ）を入力する。なお、液晶劣化防止のため、映像電圧（ＶＤＬ）は、対向電圧（Ｖｃｏｍ）に対して、フレーム単位で電位の正負極性を入れ替え、交流駆動を行う。

図２１は、本発明の各実施例の液晶表示装置において、対向電極選択回路検査用の駆動波形を示す図である。
図２１に示すように、映像電圧（ＶＤＬ）と対向電圧（Ｖｃｏｍ）は、同一電圧で固定し、タッチパネル走査電圧（Ｖｓｔｃ）を交流信号とする。
これにより、書き込み動作のタイミングにおいて、対向電極選択回路（ＣＴＳＣ）が選択され、タッチパネル走査電圧（Ｖｓｔｃ）が出力された箇所では、対向電圧（Ｖｃｏｍ）に対して交流動作となることから、画素電極（ＰＸ）と対向電極（ＣＴ）との間に電圧差が発生し、各画素に、保持電圧（Ｖｈｏｌｄ）が保持される。
一方、書き込み動作のタイミングにおいて対向電極選択回路（ＣＴＳＣ）が正常に動作しない場合、画素電極（ＰＸ）と対向電極（ＣＴ）との間に電圧差が発生しない状態となる。すなわち、対向電極選択回路（ＣＴＳＣ）が正常動作した箇所は点灯し、異常個所については点灯しない状態となることから、対向電極選択回路（ＣＴＳＣ）の動作を検査することが可能となる。

図２２は、本発明の各実施例のアドレスデコーダ回路の検査を目的とした対向電極選択回路（ＣＴＳＣ）の信号波形の一例を示す図である。
図２２は、解像度がＨＤ（７２０ＲＧＢ×１２８０ピクセル）で、１ブロックが６４表示ラインの対向電極の場合を図示している。
タッチパネル走査信号（ＳＴＣ）は、Ｈレベルの電圧に固定し、例えば、ＧＬ１〜ＧＬ６４の走査線（ＧＬ）に順次選択走査電圧（ＳＤＬ）を供給するタイミングに同期して、各ブロックの対向電極（ＣＴ）を、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）で順次選択するように、ＡＤＲ_０〜ＡＤＲ_４のアドレス信号（ａｄｄｒｅｓ）を入力する。これにより、例えば、１〜６４の各表示ラインで、タッチパネル走査電圧（Ｖｓｔｃ）が各画素に印加される。
全アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）が正しく動作した場合、全ての画素において、タッチパネル走査電圧（Ｖｓｔｃ）に基づく電圧（図２２のＶＰＸ）が液晶に印加されるため全画面が点灯表示となり、特定の回路に動作不良があった場合、該当する対向線からタッチパネル走査電圧（Ｖｓｔｃ）が出力されないため、非点灯（黒表示）の横帯が発生するため不具合を検知できる。

図２３は、本発明の各実施例の選択回路の検査を目的とした対向電極選択回路（ＣＴＳＣ）の信号波形の一例を示す図である。
図２２の場合に対して異なる点は、タッチパネル走査信号（ＳＴＣ）を６４表示ライン毎に、ＨレベルとＬレベルに切替える。これにより、タッチパネル走査信号（ＳＴＣ）による、選択回路（ＳＣＨ１〜ＳＣＨ２０）の電圧切り替えを行う。
図２３では、奇数行のブロックの対向電極で、タッチパネル走査電圧（Ｖｓｔｃ）を出力するため、ゲートスキャン方向に従い、白／黒の横ストライプ状の表示となる。タッチパネル走査信号（ＳＴＣ）の反転により、各ブロックの対向電極の偶数列／奇数列毎の点灯検査から、点灯特定の出力回路に動作不良があった場合、横方向の黒線として不良検知が可能である。
また、本検査方法は、断線・ショート等による回路動作不良を検知できるほか、液晶表示パネルの駆動周波数や駆動方法（フレーム／ライン反転等）を変更することで、対向信号出力遅延による画質劣化を調べることができるため、対向電極選択回路（ＣＴＳＣ）の動作マージンを検査することが可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

２ ゲート電極
３ 半導体層
４ ソース電極
４１ タッチパネル基板
４２，ＰＡＳ１，ＰＡＳ２ 層間絶縁膜
４３ 保護膜
４４ フロントウィンドウ（又は、保護フィルム）
４５ シールド用の透明電極
５２ 接続部材
５３ 接続用フレキシブル配線基板
ＴＸ タッチパネルの走査電極
ＲＸ タッチパネルの検出電極
ＡＲ 表示領域
ＳＵＢ１ 第１基板
ＳＵＢ２ 第２基板
ＤＲＶ 液晶ドライバＩＣ
ＤＲＴ タッチパネル制御ＩＣ
ＭＦＰＣ メインフレキシブル配線基板
ＴＦＰＣ タッチパネル用フレキシブル配線基板
ＧＥＳ 走査線駆動回路
ＣＴＳＣ 対向電極選択回路
ＰＸ 画素電極
ＧＬ 走査線
ＤＬ 映像線
ＣＴ，ＣＴ１〜ＣＴ４０ 対向電極
ＣＴＬ 対向電極配線
ＣＤ 裏面側透明導電膜
ＢＭ 遮光膜
ＣＦ カラーフィルタ層
ＯＣ オーバーコート層
ＡＬ１，ＡＬ２ 配向膜
ＬＣ 液晶層
Ｃｌｃ 液晶容量
Ｃｓｔ 保持容量
ＰＡＳ３ ゲート絶縁膜
ＰＯＬ１，ＰＯＬ２ 偏光板
ＤＥＣ１〜ＤＥＣ２０ アドレスデコーダ回路
ＳＣＨ１〜ＳＣＨ４０ 選択回路
ＩＮＶ１〜ＩＮＶ３ インバータ
ＮＯＲ１，ＮＯＲ２ ノア回路
ＮＡＮＤ１，ＮＡＮＤ２ ナンド回路
ＡＮＤ アンド回路
ＳＷ スイッチ回路
ＴＦＴ 薄膜トランジスタ
ＳＴＦＴ 点灯検査用薄膜トランジスタ
ＴＡＭ 端子部
ＴＡＧＱ 走査線駆動回路用のＱＤ試験接続端子
ＴＡＣＱ 対向電極用のＱＤ試験接続端子
ＴＡＣＴＱ 対向電極選択回路用のＱＤ試験接続端子
ＴＡＤＱ 映像線用のＱＤ試験接続端子
ＴＡＤＲ ドライバＩＣ接続端子
ＴＡＤＧＱ 点灯検査用薄膜トランジスタのゲート用のＱＤ試験接続端子
ＴＡＤＳＱ 点灯検査用薄膜トランジスタのドレイン（又は、ソース）用のＱＤ試験接続端子

Claims (10)

1. 第１基板と、
   第２基板と、
   前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置されて表示領域を構成する複数の画素を有する液晶表示装置であって、
   前記第２基板は、タッチパネルの検出電極を有し、
   前記各画素は、前記第１基板にそれぞれ設けられた画素電極と対向電極とを有し、
   前記対向電極は、Ｎ個のブロックに分割されており、
   前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、
   前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、
   前記分割された各ブロックの対向電極を選択する対向電極選択回路を有し、
   前記対向電極選択回路は、前記各ブロックの対向電極を画素書き込み期間以外の期間のうちタッチ位置検出期間選択するアドレスデコーダ回路と、
   前記アドレスデコーダ回路で選択されたブロックの対向電極にタッチパネル走査電圧を供給し、前記アドレスデコーダ回路で選択されないブロックの対向電極に対向電圧を供給する選択回路とを有し、
   前記表示領域に沿って、前記アドレスデコーダ回路に接続されるｎ本のアドレス信号線と、前記選択回路に接続され、前記対向電圧を供給する対向電圧線と、前記対向電圧線と独立に前記選択回路に接続され、前記タッチパネル走査電圧を供給するタッチパネル走査電圧線と、が配置され、
   前記アドレス信号線の本数ｎは、前記対向電極のブロックの個数Ｎとの間で、Ｎ≦２^ｎを満たす整数であり、
   前記タッチパネル走査電圧は、前記タッチ位置検出期間に複数回振動する、
   ことを特徴とする液晶表示装置。
2. 前記対向電極選択回路は、隣接する２個のブロックの前記対向電極を同時に選択することを特徴とする請求項１に記載の液晶表示装置。
3. 前記対向電極は、前記第１基板上で１表示ラインの各画素に対して共通に設けられており、
   連続する複数の表示ラインの前記各対向電極は、前記第１基板上で電気的に接続されて前記ブロック単位に分割された対向電極を構成することを特徴とする請求項１に記載の液晶表示装置。
4. 前記タッチパネル走査電圧は交流電圧であり、前記対向電圧は直流電圧であることを特徴とする請求項１に記載の液晶表示装置。
5. 前記対向電極選択回路は、前記第１基板上に形成され、前記液晶表示パネルの内部に内蔵される回路であることを特徴とする請求項４に記載の液晶表示装置。
6. 前記第１基板は、前記各画素に走査電圧を入力する複数の走査線と、
   前記複数の走査線に前記走査電圧を供給する走査線駆動回路とを有し、
   前記マトリクス状に配置された複数の画素は、表示領域を構成し、
   前記対向電極選択回路の前記選択回路は、前記走査線駆動回路と前記表示領域との間に配置されることを特徴とする請求項５に記載の液晶表示装置。
7. 前記第１基板は、前記各画素に走査電圧を入力する複数の走査線と、
   前記複数の走査線に前記走査電圧を供給する走査線駆動回路とを有し、
   前記マトリクス状に配置された複数の画素は、表示領域を構成し、
   前記対向電極選択回路は、前記走査線駆動回路と前記表示領域との間に配置されることを特徴とする請求項５に記載の液晶表示装置。
8. 前記走査線駆動回路は、前記第１基板上に形成され、前記液晶表示パネルの内部に内蔵される回路であることを特徴とする請求項６または請求項７に記載の液晶表示装置。
9. 前記第１基板は、前記各画素に映像電圧を入力する複数の映像線と、
   前記複数の映像線に前記映像電圧を供給する映像線駆動回路とを有し、
   前記対向電極選択回路は、前記映像線駆動回路により駆動・制御されることを特徴とする請求項４に記載の液晶表示装置。
10. 前記画素電極と前記対向電極とは、層間絶縁膜を介して絶縁されていることを特徴とする請求項１ないし請求項９のいずれか１項に記載の液晶表示装置。

Images