JP6250342B2 - 表示装置 - Google Patents

Description

本開示は、表示装置に係わり、例えば、タッチパネルを内部に有する表示装置に適用可能な技術に関する。

液晶表示装置は液晶表示パネルを有し、液晶表示パネルは２枚の基板の間に液晶組成物を封止した構成となっている。また、液晶表示パネルの前面に入力装置としてタッチパネルを配置したものが量産されている。このタッチパネルの入力（以下タッチと称する）の検出に静電容量や抵抗値の変化を用いるものが提案されている。

静電容量の変化を検出するタッチパネルとは、絶縁膜を介して配置された２枚の電極間の静電容量の変化を検出するもので、以下、静電容量方式のタッチパネルという。静電容量方式のタッチパネルでは、表示パネルにもともと備えられている表示用の共通電極（対向電極）を、一対のタッチセンサ用電極のうちの一方として兼用し、他方の電極（タッチ検出電極）をこの共通電極と交差するように配置した、いわゆるインセルタイプの表示パネルが提案されている。

なお、本発明がなされた後、先行技術調査を行ったところ、関連する技術として特開２０１２−２３０６５７号公報（特許文献１）および特開２０１２−２２１４８５号公報（特許文献２）が抽出された。特許文献１は優先権主張出願であり、特許文献２は分割出願であり、それぞれの原出願は同じである。特許文献１には、タッチ検出機能付き表示デバイスの駆動電極に２つの直流駆動信号を供給する駆動信号駆動電極ドライバがＴＦＴ基板上にＴＦＴ素子を用いて形成されていることが開示されている。特許文献２には、タッチ検出機能付き表示デバイスの駆動電極に交流駆動信号および直流駆動信号を供給する駆動信号駆動電極ドライバが開示されている。

特開２０１２−２３０６５７号公報 特開２０１２−２２１４８５号公報

本願発明者らはインセルタイプの表示パネルの対向電極を駆動する駆動回路を検討した結果、以下の問題があることを見出した。
すなわち、駆動回路をＣＯＧ実装されたドライバＩＣに内蔵すると、ドライバＩＣから対向電極までの配線が長くなりＳ／Ｎ比が小さくなる。駆動回路を対向電極の近傍のＴＦＴ基板上にＣＭＯＳ（相補型）薄膜トランジスタを用いて形成すると製造プロセスが複雑になる。駆動回路を対向電極の近傍のＴＦＴ基板上に単チャネル薄膜トランジスタで形成すると駆動能力が小さくなる。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。

本開示のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
すなわち、インセルタイプタッチパネルの駆動回路は、タッチ時に対向電極を駆動する信号を通すか否かを制御する薄膜トランジスタと表示時に対向電極電圧を通すか否かを制御する薄膜トランジスタとを有する。駆動回路は、駆動信号スルー時に薄膜トランジスタに印加されるゲート電圧を、対向電極電圧スルーに薄膜トランジスタに印加されるゲート電圧よりも高くする。

上記駆動回路によれば、単チャネル薄膜トランジスタで形成する駆動回路の駆動能力を大きくすることができる。

本開示に先立って検討した液晶表示装置の基本構成を示す概略図である。 対向電極と検出電極との関係を説明する図である。 表示部の断面の一部を拡大した概略断面図である。 実施の形態に係る表示装置を示す図である。 実施例に係る表示装置の実装例を模式的に表した図である。 実施例に係る表示装置のＴＦＴ基板上に形成される部分の構成図である。 実施例に係る表示装置のタッチ検出部分の構成図である。 実施例に係るコモンスキャン回路のブロック図である。 実施例に係るコモンスキャン回路の動作タイミング図である。 実施例に係るスイッチ回路の詳細回路図である。 変形例１に係るスイッチ回路の詳細回路図である。 変形例２に係るスイッチ回路の詳細回路図である。 変形例３に係るスイッチ回路の詳細回路図である。 変形例４に係るスイッチ回路の詳細回路図である。 変形例５に係るスイッチ回路の詳細回路図である。

以下、図面を参照して実施の形態、実施例および変形例を説明する。なお、実施の形態、実施例および変形例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

１．本開示に先立って検討した技術
図１は本開示に先立って検討した液晶表示装置の基本構成を示す概略図である。同図に示すように、液晶表示装置１００は、液晶表示パネル１と、駆動回路５と、フレキシブル基板７０と、フロントパネル４０と、収納ケース（図示せず）、バックライト（図示せず）とから構成される。

液晶表示パネル１は、ＴＦＴ基板２とカラーフィルタ基板３とを所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（図示せず）により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。

ＴＦＴ基板２には、対向電極２１と、駆動回路５から対向電極２１に接続された対向電極信号線２２が設けられている。駆動回路５から対向電極信号が対向電極信号線２２を介して対向電極２１に伝えられる。カラーフィルタ基板３には検出電極３１が設けられ、検出電極３１は接続部７７でフレキシブル基板７５と接続している。フレキシブル基板７５はフレキシブル基板７０とコネクタ８０で接続している。検出電極３１から検出信号がフレキシブル基板７５、コネクタ８０、フレキシブル基板７０を介して駆動回路５に伝えられる。

なお、液晶表示パネル１は多数の画素をマトリクス状に備えた表示部（詳細については後述する）を有している。対向電極２１は画素において画素電極と対向してＴＦＴ基板２に配置されている。すなわち、液晶表示パネル１はＦＦＳ（Fringe Field Switching）やＩＰＳ（In Plane Switching）等の横電界方式である。両電極間に電圧を印加することで液晶分子の配向が変化する。この液晶分子の配向の変化に伴い、光の透過率が変化することで画像が表示される。

次に図２を用いて対向電極２１と検出電極３１について説明する。前述したように、対向電極２１はＴＦＴ基板２上に設けられているが、複数本（例えば２０本程度）の対向電極２１（対向電極ブロック）が両端で共通に接続され、対向電極信号線２２と接続されている。駆動回路５からは束状の対向電極２１に対向電極信号が供給される。この対向電極信号には画像表示に用いられる対向電圧と、タッチの検出に用いられる駆動信号とが含まれる。

駆動信号が対向電極２１に印加されると、対向電極２１と一定の間隔を持って配置され容量を構成する検出電極３１に検出信号が生じる。この検出信号は検出電極用端子３６を介して外部に取り出される。

なお、検出電極３１の両側にはダミー電極３３が形成されている。ダミー電極３３はいずれの電極や配線にも電気的に接続されていない。検出電極３１は一方の端部でダミー電極３３側に向かい広がりＴ字状の検出電極用端子３６を形成している。また、ＴＦＴ基板２には対向電極信号線２２以外にも駆動回路用入力端子２５のような様々な配線、端子等が形成される。

図３に表示部の断面の一部を拡大した概略断面図を示す。図３に示すようにＴＦＴ基板２には画素部２００が設けられており対向電極２１は画素の一部として画像表示に用いられる。また、ＴＦＴ基板２とカラーフィルタ基板３との間には液晶組成物４が狭持されている。カラーフィルタ基板３に設けられた検出電極３１とＴＦＴ基板２に設けられた対向電極２１とは容量を形成しており、対向電極２１に駆動信号が印加されると検出電極３１の電圧が変化する。この時図３に示すようにフロントパネル４０を介して指等の導電体が近接または接触すると、容量に変化が生じ検出電極３１に生じる電圧に、近接・接触が無い場合に比較して変化が生じる。

このように、液晶表示パネル１に形成した対向電極２１と検出電極３１との間に生じる容量の変化を検出することで、液晶表示パネル１にタッチパネルの機能を備えることが可能となる。

表示パネル１では、ＣＯＧとして実装された駆動回路５が、直接、長い対向電極信号線２２を介して各対向電極２１を駆動する。長い対向電極信号線２２はＳ／Ｎ比を小さくしてしまう。

液晶表示装置の各画素領域に設けられる画素トランジスタを低温ポリシリコン（Low-temperature poly silicon：ＬＴＰＳ）で構成すると解像度や透過率の向上を図ることができ、また、対向電極駆動回路に用いる半導体として低温ポリシリコンを採用すると、安価なガラス基板（ＴＦＴ基板）の額縁領域に同回路を形成することが可能となることから、現在、低温ポリシリコンが利用されている。低温ポリシリコンでは、その製造過程において結晶構造を多結晶質に変化させるためにレーザアニールにより６００℃以下で行われるが、低温ポリシリコンは結晶粒界によって電流が妨げられる割合が高いために高温ポリシリコンより電子移動度が低くなり、トランジスタの駆動能力が低下し、表示品質やタッチ検出に悪影響を与えるおそれがある。

対向電極の駆動回路としてトランジスタの駆動能力が高いＣＭＯＳトランジスタを用いることも考えられるが、ＣＭＯＳトランジスタは複雑な製造プロセスを要求する（コストが高い）という難がある。

そこで、単チャネルトランジスタを用いながらトランジスタの駆動能力低下を軽減した対向電極の駆動回路をＴＦＴ基板の額縁領域に形成することを検討した。

２．実施の形態
図４は実施の形態に係る表示装置を示す図である。表示装置１００Ｚは、表示用電極とタッチセンス用電極とが共用するようにされる電極ＣＴと、電極ＣＴを駆動する駆動回路２１０Ｚとを有する。駆動回路２１０Ｚは、電極ＣＴに接続される第１の薄膜トランジスタＴＲ１と、電極ＣＴに接続される第２の薄膜トランジスタＴＲ２とを有する。第１および第２の薄膜トランジスタＴＲ１，ＴＲ２は単チャネルの薄膜トランジスタである。第１の薄膜トランジスタＴＲ１は電極ＣＴをタッチセンス用として使用するときに導通して、第１の信号ＶＣ１を電極ＣＴに伝送する。第２の薄膜トランジスタＴＲ２は電極ＣＴを表示用として使用するときに道通して、第２の信号ＶＣ２を電極ＣＴに伝送する。第１の薄膜トランジスタＴＲ１を第１の信号ＶＣ１が伝送するときにそのゲート電極Ｇ１に印加される電圧ＶＧ１は、第２の薄膜トランジスタＴＲ２を第２の信号ＶＣ２が伝送するときにそのゲート電極Ｇ２に印加される電圧ＶＧ２より大きい。

言い換えると、インセルタイプタッチパネルの駆動回路２１０Ｚは、タッチ時に対向電極ＣＴを駆動する信号ＶＣ１を通すか否かを制御する薄膜トランジスタＴＲ１と表示時に対向電極電圧ＶＣ２を通すか否かを制御する薄膜トランジスタＴＲ２とを有する。駆動回路２１０Ｚは、駆動信号ＶＣ１スルー時に薄膜トランジスタＴＲ１に印加されるゲート電圧ＶＧ１を、対向電極電圧ＶＣ２スルーに薄膜トランジスタＴＲ２に印加されるゲート電圧ＶＧ２よりも高くする。

第１の薄膜トランジスタＴＲ１を信号ＶＣ１が伝送するときにそのゲート電極Ｇ１に印加される電圧ＶＧ１を高くするので、単チャネルの薄膜トランジスタを用いたときでも駆動能力を高くすることができる。第１の薄膜トランジスタＴＲ１側のみ、ゲート電極Ｇ１に印加される電圧ＶＧ１を高くするので、回路規模を小さくすることができる。駆動回路をＣＭＯＳの薄膜トランジスタを用いないで構成することができるので、製造プロセスが簡略化することができる。電極ＣＴの駆動回路２１０ＺをＴＦＴ基板の額縁領域に形成しているので、駆動回路２１０Ｚと電極ＣＴとの間の配線長が短くなり、Ｓ／Ｎ比を向上することができる。

なお、電極線ＣＬは電極ＣＴに接続される。ゲート線ＧＬとドレイン線ＤＬで囲まれる部分に薄膜トランジスタＴＲと画素電極ＰＴとを有する。検出電極ＴＤＴは検出電極信号線ＴＤＬに接続される。

本実施例においては、液晶表示装置を例にとって説明するが、本実施例は有機ＥＬ表示装置などの他の形式の表示装置についても適用することができる。本実施例の対向電極を駆動する回路は、例えば、有機ＥＬ表示装置のカソード電極を駆動する回路に適用することができる。

＜全体構成＞
図５は実施例に係る表示装置の実装例を模式的に表した図である。ドライバＩＣ２５０はＴＦＴ基板２上にＣＯＧ（Chip On Glass）として実装され、配線を介して映像信号を表示領域Ａｄにマトリックス状に配置された図示しない画素に送る。ゲートスキャン回路（ゲート駆動回路）２２０（２２０Ｒ，２２０Ｌ）は、ＴＦＴ基板２上の画素部（表示領域）Ａｄの近傍に、ＴＦＴ素子を用いて形成されている。この例では、ゲートスキャン回路２２０は、図５において、ＴＦＴ基板２の右側（２２０Ｒ）と左側（２２０Ｌ）に配置され、ドライバＩＣ２５０から配線を介して制御信号等の供給を受ける。そして、画素部Ａｄにマトリックス状に配置された図示しない画素を、両側から駆動することができるようになっている。

コモンスキャン回路（対向電極駆動回路）２１０（２１０Ｒ，２１０Ｌ）は、ＴＦＴ基板２上にＴＦＴ素子を用いて形成されている。この例では、コモンスキャン回路２１０は、図５において、ＴＦＴ基板２の右側（２１０Ｒ）と左側（２１０Ｌ）に配置され、ドライバＩＣ２５０から配線を介して駆動信号ＶＣＯＭＡＣ，ＶＣＯＭＤＣ等の供給を受ける。そして、対向電極駆動回路２１０Ｒ，２１０Ｌは、並設された複数の対向電極ブロックＣＯＭ１、ＣＯＭ２，・・・ＣＯＭｎ−１，ＣＯＭｎのそれぞれを、両側から駆動することができるようになっている。

なお、表示装置１００Ａは、次の点を除いて、表示装置１００（図１、図２、図３）の構成と同じである。表示装置１００では、駆動回路５によって対向電極２１を駆動している。一方、表示装置１００Ａでは、ＴＦＴ基板２上に形成されたコモンスキャン回路２１０によって対向電極ブロックを駆動している。表示装置１００では、駆動回路５によってゲート線を駆動している。一方、表示装置１００Ａでは、ＴＦＴ基板２上に形成されたゲートスキャン回路２２０によってゲート線を駆動している。したがって、駆動回路５とドライバＩＣ２５０との一部の機能は異なっているが、ドレイン線を駆動する回路やタッチ検出信号を受ける回路等は同じである。

図６は実施例に係る表示装置のブロック図である。図６ＡはＴＦＴ基板上に形成される部分の構成図である。図６Ｂはタッチ検出部分の構成図である。図６Ａに示すように、ＴＦＴ基板２に、Ｘ方向（図中左右方向）に延びる（ｎ×ｋ）本のゲート線ＧＬ１〜ＧＬｎｋ、ｎ本の対向電極信号線（コモン線）ＣＬ１〜ＣＬｎが設けられ、Ｘ方向とは垂直なＹ方向（図中上下方向）に延びるｍ本のドレイン線ＤＬ１〜ＤＬｍが設けられる。ここで、１例としてｎは２０である。対向電極ブロックＣＯＭ１〜ＣＯＭｎのそれぞれは、Ｘ方向に延びるｋ本の対向電極線（図１、図２、図３の対向電極２１に対応する）で構成されている。

ゲート線ＧＬｋとドレイン線ＤＬｍを含む隣接するゲート線やドレイン線で囲まれた領域が画素領域Ｐｍｋであり、画素領域Ｐｍｋには、薄膜トランジスタ（ＴＦＴ）ＴＲｍｋ、画素電極ＰＴｍｋ、対向電極ＣＴｍｋが設けられる。薄膜トランジスタＴＲｍｋのドレインはドレイン線ＤＬｍに接続され、ゲートはゲート線ＧＬｋに接続され、ソースは画素電極ＰＴｍｋに接続されている。また、画素電極ＰＴｍｋと離間して対向電極ＣＴｍｋが設けられており、この対向電極ＣＴｍｋは対向電極信号線ＣＬ１に接続されている。画素領域Ｐｍｋに限らず隣接するゲート線やドレイン線にて囲まれた領域に画素領域が存在する。よって画素電極はｍ×ｎ×ｋ個存在する。

表示装置１００Ａは、左右額縁部にコモンスキャン回路２１０Ｌ，２１０Ｒが設けられており、コモンスキャン回路２１０Ｌ，２１０Ｒにより、互いに平行に左右方向に延伸する対向電極信号線ＣＬ１〜ＣＬｎが左右両端から駆動される。左右額縁部にはゲート駆動回路２２０Ｌ，２２０Ｒも設けられており、これらのゲート駆動回路２２０Ｌ，２２０Ｒにより、互いに平行に左右方向に延伸するゲート線ＧＬ１〜ＧＬｎｋが左右両端から駆動される。さらに、表示装置１００Ａの下額縁部にはドライバＩＣ２５０が設けられており、ドライバＩＣ２５０により、互いに平行に上下方向に延伸するドレイン線ＤＬ１〜ＤＬｍが下端から駆動される。

図６Ｂに示すように、カラーフィルタ基板３上に、Ｙ方向（図中上下方向）に延びるｍ本の検出電極信号線ＴＤＬ１〜ＴＤＬｍ（図１、図２、図３の検出電極３１に対応する）が設けられる。また、上記したように、画素領域Ｐｍｋには、対向電極ＣＴｍｋが設けられている。画素領域Ｐｍｋに対向するカラーフィルタ基板３上には、検出電極ＴＤＴｍｋが設けられる。同じく画素領域Ｐｍｋに限らず画素領域には、対向電極が設けられている。画素領域に対向するカラーフィルタ基板３上には、検出電極が設けられる。

なお、表示装置１００Ａに用いられるトランジスタは、いずれも低温ポリシリコンにより構成されるｎチャネル型薄膜トランジスタ（単チャネル薄膜トランジスタ）であり、コモンスキャン回路２１０Ｌ，２１０Ｒおよびゲート駆動回路２２０Ｌ，２２０Ｒは、ＴＦＴ基板２の額縁領域に形成される。

＜コモンスキャン回路＞
図７は実施例に係るコモンスキャン回路のブロック図である。コモンスキャン回路２１０は、シフトレジスタ部２１１とスイッチ部２１２とを備えている。シフトレジスタ部２１１は、ｎ個のシフトレジスタＳＲｉ（ｉ＝１〜ｎ）を有している。シフトレジスタ部２１１は、シフトレジスタＳＲｉが出力信号線ＳＲＯＵＴｉを経由して縦列に接続されている。

スイッチ部２１２は、ｎ個のスイッチ回路ＣＳＷｉ（ｉ＝１〜ｎ）を有している。スイッチ回路ＣＳＷｉは、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を有している。スイッチＳＷ１の一端は、スイッチＳＷ２の一端と接続されて、対向電極信号線ＣＬｉ（ｉ＝１〜ｎ）に接続されている。スイッチＳＷ１の他端には交流駆動信号線ＶＣＯＭＡＣが接続されている。スイッチＳＷ２の他端には直流駆動信号線ＶＣＯＭＤＣが接続されている。スイッチＳＷ３の一端はスイッチＳＷ１を制御するようになっている。スイッチＳＷ３の他端は第１の選択信号線ＶＣＯＭＳＥＬ１が接続されている。スイッチＳＷ４の一端はスイッチＳＷ２を制御するようになっている。スイッチＳＷ４の他端は第２の選択信号ＶＣＯＭＳＥＬ２が入力されるようになっている。この構成によって、第１の選択信号線ＶＣＯＭＳＥＬ１および第２の選択信号ＶＣＯＭＳＥＬ２の信号に基づいて、交流駆動信号線ＶＣＯＭＡＣまたは直流駆動信号線ＶＣＯＭＤＣの信号が対向電極信号線ＣＬｉを介して対向電極ブロックＣＯＭｉに印加される。

図８は実施例に係るコモンスキャン回路の動作タイミング図である。コモンスキャン回路２１０は、次のように動作する。
（ａ）タイミングａ
タイミングａにおいて、リセット信号線ＣＭ＿ＲＳＴがハイ電圧にされると、すべてのシフトレジスタＳＲｉ（ｉ＝１〜ｎ）はリセットされて、すべてのシフトレジスタＳＲｉの出力信号線ＳＲＯＵＴｉがロー電圧になる。スイッチ回路ＣＳＷｉ（ｉ＝１〜ｎ）のそれぞれのスイッチＳＷ３，ＳＷ４はオフする。なお、図示していない初期化回路によって、スイッチＳＷ１がオフし、スイッチＳＷ２がオンする。

（ｂ）タイミングｂ
タイミングｂにおいて、スタート信号線ＣＭＳＴがハイ電圧にされると、シフトレジスタＳＲｉ（ｉ＝１）にハイ電圧が入力される。

（ｃ）タイミングｃ
タイミングｃにおいて、クロック信号線ＣＭＣＫ１がハイ電圧にされると、スタート信号線ＣＭＳＴのハイ電圧が伝達され、シフトレジスタＳＲｉ（ｉ＝１）の出力信号線ＳＲＯＵＴｉ（ｉ＝１）がハイ電圧になる。これによって、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ３がオンする。第１の選択信号線ＶＣＯＭＳＥＬ１がロー電圧であるので、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ１はオフのままである。また、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ４がオンする。第２の選択信号線ＶＣＯＭＳＥＬ２がハイ電圧であるので、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ２はオンのままである。また、出力信号線ＳＲＯＵＴｉ（ｉ＝１）のハイ電圧がシフトレジスタＳＲｉ（ｉ＝２）に入力される。

（ｄ）タイミングｄ
タイミングｄにおいて、第２の選択信号線ＶＣＯＭＳＥＬ２がロー電圧にされると、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ４がオンしているので、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ２はオフする。

（ｅ）タイミングｅ
タイミングｅにおいて、第１の選択信号線ＶＣＯＭＳＥＬ１がハイ電圧にされると、出力信号線ＳＲＯＵＴｉ（ｉ＝１）がハイ電圧であり、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ３がオンしているので、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ１はオンする。これによって、対向電極信号Ｃｉ（ｉ＝１）として、交流駆動信号線ＶＣＯＭＡＣの信号が対向電極信号線ＣＬｉ（ｉ＝１）に出力可能とされる。

（ｆ）タイミングｆ
タイミングｆにおいて、交流駆動信号線ＶＣＯＭＡＣがハイ電圧にされ、その後ハイ電圧とロー電圧を繰り返して、対向電極信号線ＣＬｉ（ｉ＝１）に出力される。

（ｇ）タイミングｇ
タイミングｇにおいて、第１の選択信号線ＶＣＯＭＳＥＬ１がロー電圧にされると、出力信号線ＳＲＯＵＴｉ（ｉ＝１）がハイ電圧であり、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ３がオンしているので、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ１はオフする。これによって、対向電極信号Ｃｉ（ｉ＝１）として、交流駆動信号線ＶＣＯＭＡＣの信号が対向電極信号線ＣＬｉ（ｉ＝１）に出力されなくなる。

（ｈ）タイミングｈ
タイミングｈにおいて、第２の選択信号線ＶＣＯＭＳＥＬ２がハイ電圧にされると、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ４がオンしているので、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ２はオンする。これによって、対向電極信号Ｃｉ（ｉ＝１）として、直流駆動信号線ＶＣＯＭＤＣの信号が対向電極信号線ＣＬｉ（ｉ＝１）に出力される。

（ｉ）タイミングｉ
タイミングｉにおいて、クロック信号線ＣＭＣＫ１がロー電圧にされると、シフトレジスタＳＲｉ（ｉ＝１）の出力信号線ＳＲＯＵＴｉ（ｉ＝１）がロー電圧になる。これによって、スイッチ回路ＣＳＷｉ（ｉ＝１）のスイッチＳＷ３，ＳＷ４はオフする。

（ｊ）タイミングｊ
タイミングｊにおいて、クロック信号線ＣＭＣＫ２がハイ電圧にされると、出力信号線ＳＲＯＵＴｉ（ｉ＝１）のハイ電圧が伝達され、シフトレジスタＳＲｉ（ｉ＝２）の出力信号ＳＲＯＵＴｉ（ｉ＝２）がハイ電圧になる。これによって、スイッチ回路ＣＳＷｉ（ｉ＝２）のスイッチＳＷ３がオンする。第１の選択信号線ＶＣＯＭＳＥＬ１がロー電圧であるので、スイッチ回路ＣＳＷｉ（ｉ＝２）のスイッチＳＷ１はオフする。また、出力信号線ＳＲＯＵＴｉ（ｉ＝２）のハイ電圧がシフトレジスタＳＲｉ（ｉ＝３）に入力される。

（ｋ）タイミングｊからタイミングｋ
タイミングｊからタイミングｋまでの間、タイミングｄ〜タイミングｊの動作を繰り返して、対向電極信号線ＣＬｉ（ｉ＝ｎ）まで走査する。タイミングｋ以降はタイミングａ以降と同じ動作である。
また、画素書込みは、タイミングｈとタイミングiとの間に行われる。

＜スイッチ回路＞
（構成）
図９は実施例に係るスイッチ回路の詳細回路図である。スイッチ回路ＣＳＷｉ（ｉ＝１〜ｎ）は、薄膜トランジスタＴ３，Ｔ４，Ｔ９，Ｔ１０，Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４，Ｔ１５，Ｔ１６，Ｔ１７，Ｔ１８，Ｔ１９、保持容量Ｃ１，Ｃ２，Ｃ３，Ｃ４を有する。破線で囲まれた薄膜トランジスタＴ３，Ｔ４，Ｔ９，Ｔ１０，Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４，Ｔ１５，Ｔ１６，Ｔ１７は、それぞれ薄膜トランジスタが直列に２つ接続されて構成されている。しかし、複雑な説明を回避するため、以降１つの薄膜トランジスタとして扱って説明している。これは、ソース・ドレイン間の電圧を緩和するためのものである。薄膜トランジスタのソース・ドレイン間の耐圧は１５Ｖ程度である。なお、交流駆動信号線ＶＣＯＭＡＣの信号を除いて、各信号のハイ電圧は１２Ｖ、ロー電圧は−８Ｖである。直流駆動信号線ＶＣＯＭＤＣの信号は０Ｖ〜６Ｖの間の電圧である。交流駆動信号線ＶＣＯＭＡＣはおおよそ０Ｖと５Ｖの間を動くような振幅にて駆動されてもよく、おおよそ０Ｖと１０Ｖの間を動くような振幅にて駆動されてもよい。

図９に示すように、対向電極信号ＣＬi（ｉ＝１〜ｎ）を出力する出力段には交互に駆動される薄膜トランジスタ（第１の薄膜トランジスタ）Ｔ１８および薄膜トランジスタ（第２の薄膜トランジスタ）Ｔ１９が並列に設けられており、薄膜トランジスタＴ１８および薄膜トランジスタＴ１９の第２の電極に対向電極信号線ＣＬｉの出力端子が接続されている。薄膜トランジスタＴ１８，Ｔ１９がそれぞれ図７のスイッチＳＷ１，ＳＷ２に対応する。薄膜トランジスタＴ１８の第１の電極は、対向電極信号線ＣＬｉ（ｉ＝１〜ｎ）に交流電圧を供給する交流駆動信号線ＶＣＯＭＡＣに接続されている。薄膜トランジスタＴ１９の第１の電極は、対向電極信号線ＣＬｉ（ｉ＝１〜ｎ）に直流電圧を供給する直流駆動信号線ＶＣＯＭＤＣに接続されている。薄膜トランジスタＴ１８の第２の電極は保持容量Ｃ１の第１の電極に接続されている。

保持容量Ｃ１の第２の電極は、薄膜トランジスタＴ１８のゲート電極、ダイオード接続された薄膜トランジスタ（第３の薄膜トランジスタ）Ｔ１６の第２の電極（カソード電極）、および薄膜トランジスタＴ１７の第１の電極に接続されている。この接続点を第１のノードＮａとする。薄膜トランジスタＴ１６および保持容量Ｃ１は第１のノードＮａを昇圧する昇圧回路（第１の回路）を構成している。薄膜トランジスタＴ１７の第２の電極は薄膜トランジスタＴ１５の第１の電極に接続されており、薄膜トランジスタＴ１７のゲート電極は高電圧電源線ＶＧＨに接続されている。薄膜トランジスタＴ１５の第２の電極は低電圧電源線ＶＧＬに接続されており、薄膜トランジスタＴ１５のゲート電極は第２のノードＮｂに接続されている。薄膜トランジスタＴ１５、Ｔ１７は第１のノードＮａを放電する放電回路（リセット回路、第２の回路）を構成している。薄膜トランジスタＴ１７が第１のノードＮａと薄膜トランジスタＴ１５の間にあることによって、薄膜トランジスタＴ１５のソース・ドレイン間電圧を緩和することができる。

薄膜トランジスタＴ１６の第１の電極（アノード電極）は、薄膜トランジスタ（第４の薄膜トランジスタ）Ｔ９の第２の電極、保持容量Ｃ３の第１の電極、および薄膜トランジスタＴ１４の第１の電極に接続されている。薄膜トランジスタＴ９の第１の電極は第１の選択信号線ＶＣＯＭＳＥＬ１に、ゲート電極は保持容量Ｃ３の第２の電極に接続されている。薄膜トランジスタＴ９は図７のスイッチＳＷ３に対応している。保持容量Ｃ３の第２の電極は薄膜トランジスタ（第６の薄膜トランジスタ）Ｔ３の第２の電極に接続されている。薄膜トランジスタＴ３の第１の電極は出力信号線ＳＲＯＵＴ＿ｉに、ゲート電極は高電圧電源線ＶＧＨに、第２の電極は薄膜トランジスタＴ９のゲート電極に接続されている。薄膜トランジスタＴ３は入力回路を構成している。薄膜トランジスタＴ１４の第２の電極は低電圧電源線ＶＧＬに、ゲート電極はノードＮｂに接続されている。薄膜トランジスタＴ１４は第３のノードＮｃを放電する放電回路（リセット回路、第４の回路）を構成している。

薄膜トランジスタＴ１９のゲート電極は保持容量Ｃ２の第１の電極、保持容量Ｃ４の第１の電極、薄膜トランジスタ（第５の薄膜トランジスタ）Ｔ１０の第２の電極、薄膜トランジスタＴ１１の第２の電極、ダイオード接続された薄膜トランジスタＴ１２の第２の電極（カソード電極）、および薄膜トランジスタＴ１３の第１の電極に接続されている。保持容量Ｃ２の第２の電極は低電圧電源線ＶＧＬに接続されている。薄膜トランジスタＴ１０の第１の電極は第２の選択信号線ＶＣＯＭＳＥＬ２に、ゲート電極は保持容量Ｃ４の第２の電極に接続されている。薄膜トランジスタＴ１０は図７のスイッチＳＷ４に対応している。保持容量Ｃ４の第２の電極は薄膜トランジスタ（第７の薄膜トランジスタ）Ｔ４の第２の電極に接続されている。薄膜トランジスタＴ４の第１の電極は出力信号線ＳＲＯＵＴ＿ｉに、ゲート電極は高電圧電源線ＶＧＨに、第２の電極は薄膜トランジスタＴ１０のゲート電極に接続されている。薄膜トランジスタＴ４は入力回路を構成している。薄膜トランジスタＴ１３は第２のノードＮｂを放電する放電回路（リセット回路、第３の回路）を構成している。

薄膜トランジスタＴ１１の第１の電極は高電圧電源線ＶＧＨに、ゲート電極はクロック信号線ＣＭＣＫに接続されている。クロック信号線ＣＭＣＫはクロック信号線ＣＭＣＫ１またはクロック信号線ＣＭＣＫ２のいずれかの信号の逆相信号が伝達され、ｉが奇数のときはクロック信号線ＣＭＣＫ１の信号の逆相信号が、ｉが偶数のときはクロック信号線ＣＭＣＫ２の信号の逆相信号が伝達される。薄膜トランジスタＴ１２の第１の電極（アノード電極）はリセット信号線ＣＭ＿ＲＳＴに接続されている。薄膜トランジスタＴ１３の第２の電極は低電圧電源線ＶＧＬに、ゲート電極は第３のノードＮｃに接続されている。薄膜トランジスタＴ１１および薄膜トランジスタＴ１２は保持容量Ｃ２（第２のノードＮｂ）を充電する充電回路（初期設定回路、第５の回路）を構成している。薄膜トランジスタＴ１３は第２のノードＮｂを放電する放電回路（リセット回路、第６の回路）を構成している。

(動作)
図８のタイミング図を参照しながらスイッチ回路ＣＳＷｉ（ｉ＝１〜ｎ）の動作を以下に説明する。
（ａ）タイミングａ
タイミングａにおいて、リセット信号線ＣＭ＿ＲＳＴがハイ電圧にされると、すべての出力信号線ＳＲＯＵＴｉがロー電圧になる。薄膜トランジスタＴ３，Ｔ４はそれぞれオン状態にされて、出力信号線ＳＲＯＵＴｉのロー電圧によって第４および第５のノードＮｄ，Ｎｅがロー電圧にされる。薄膜トランジスタＴ９，Ｔ１０はそれぞれオフ状態にされる。リセット信号線ＣＭ＿ＲＳＴのハイ電圧が薄膜トランジスタＴ１２を介して第２のノードＮｂに伝達され、保持容量Ｃ２が充電される。第１のノードＮａが薄膜トランジスタＴ１５，Ｔ１７によってロー電圧にされる。また、第３のノードＮｃが薄膜トランジスタＴ１４によってロー電圧にされる。薄膜トランジスタＴ１８はオフ状態に、薄膜トランジスタＴ１９はオン状態にされる。したがって、直流駆動信号線ＶＣＯＭＤＣの信号が対向電極信号線ＣＬｉ（ｉ＝１〜ｎ）に出力される。

（ｂ）タイミングｃ
タイミングｃにおいて、クロック信号線ＣＭＣＫ（ＣＭＣＫ１）がハイ電圧にされると、出力信号線ＳＲＯＵＴｉ（ｉ＝１）がハイ電圧にされる。これによって、薄膜トランジスタＴ３を経由して保持容量Ｃ３が充電され、薄膜トランジスタＴ９がオン状態にされる。第１の選択信号線ＶＣＯＭＳＥＬ１がロー電圧であるので、薄膜トランジスタＴ１８はオフ状態のままにされる。また、薄膜トランジスタＴ４を経由して保持容量Ｃ４が充電され、薄膜トランジスタＴ１０がオン状態にされる。第２の選択信号線ＶＣＯＭＳＥＬ２がハイ電圧であるので、薄膜トランジスタＴ１９はオン状態のままにされる。したがって、直流駆動信号線ＶＣＯＭＤＣの信号が対向電極信号線ＣＬｉ（ｉ＝１〜ｎ）に出力される。

（ｃ）タイミングｄ
タイミングｄにおいて、第２の選択信号線ＶＣＯＭＳＥＬ２がロー電圧にされると、スイッチ回路ＣＳＷｉ（ｉ＝１）の薄膜トランジスタＴ１０がオン状態になっているので、第４のノードＮｂが放電されて薄膜トランジスタＴ１９はオフ状態にされる。

（ｄ）タイミングｅ
タイミングｅにおいて、第２の選択信号線ＶＣＯＭＳＥＬ１がハイ電圧にされると、スイッチ回路ＣＳＷｉ（ｉ＝１）の薄膜トランジスタＴ９のゲート電圧が保持容量Ｃ３によって昇圧されて、電圧降下がないハイ電圧が第３のノードＮｃに印加される。第３のノードＮｃのハイ電圧が薄膜トランジスタＴ１６によって、薄膜トランジスタＴ１８のゲートおよび保持容量Ｃ１に印加され、保持容量Ｃ１が充電される。これによって、薄膜トランジスタＴ１８はオン状態にされ、交流駆動信号線ＶＣＯＭＡＣの信号が対向電極信号線ＣＬｉ（ｉ＝１）に出力可能とされる。

（ｅ）タイミングｆ
タイミングｆにおいて、交流駆動信号線ＶＣＯＭＡＣがハイ電圧にされることにより、スイッチ回路ＣＳＷｉ（ｉ＝１）の薄膜トランジスタＴ１８のゲート電圧が保持容量Ｃ１によって昇圧されて、電圧降下がないハイ電圧が対向電極信号線ＣＬｉ（ｉ＝１）に出力される。第１のノードＮａは保持容量Ｃ１によってハイ電圧が維持されているので、交流駆動信号線ＶＣＯＭＡＣがハイ電圧になるたびに、薄膜トランジスタＴ１８のゲート電圧が保持容量Ｃ１によって昇圧されて、電圧降下がないハイ電圧が対向電極信号線ＣＬｉ（ｉ＝１）に出力される。

（ｆ）タイミングｇ
タイミングｇにおいて、第１の選択信号線ＶＣＯＭＳＥＬ１がロー電圧にされると、出力信号線ＳＲＯＵＴｉ（ｉ＝１）がハイ電圧であり、スイッチ回路ＣＳＷｉ（ｉ＝１）の薄膜トランジスタＴ９がオン状態になっているので、第３のノードＮｃはロー電圧にされる。しかし、ダイオード接続された薄膜トランジスタＴ１６があるので、第１のノードＮａはロー電圧にはされない。したがって、薄膜トランジスタＴ１８はオン状態のままにされる。

（ｇ）タイミングｈ
タイミングｈにおいて、第２の選択信号線ＶＣＯＭＳＥＬ２がハイ電圧にされると、スイッチ回路ＣＳＷｉ（ｉ＝１）の薄膜トランジスタＴ１０のゲート電圧が保持容量Ｃ４によって昇圧されて、電圧降下がないハイ電圧が第２のノードＮｂに印加されて、薄膜トランジスタＴ１９はオン状態にされる。また、第２のノードＮｂがハイ電圧にされると、薄膜トランジスタＴ１５，Ｔ１７によって、第１のノードＮａがロー電圧にされ、薄膜トランジスタＴ１８はオフ状態にされる。また、薄膜トランジスタＴ１４によっても第３のノードＮｃがロー電圧にされる。これによって、直流駆動信号線ＶＣＯＭＤＣの信号が対向電極信号線ＣＬｉ（ｉ＝１）に出力される。

（ｈ）タイミングｉ
タイミングｉにおいて、クロック信号線ＣＭＣＫ１がロー電圧にされると、出力信号線ＳＲＯＵＴｉ（ｉ＝１）がロー電圧になる。これによって、スイッチ回路ＣＳＷｉ（ｉ＝１）の薄膜トランジスタＴ９，Ｔ１０はオフ状態にされる。クロック信号線ＣＭＣＫ１がロー電圧にされると、逆相クロック信号ＣＭＣＫはハイ電圧にされ、薄膜トランジスタＴ１１によって、保持容量Ｃ２が充電されて第２のノードＮｂがハイ電圧にされて薄膜トランジスタＴ１９はオン状態のままにされる。これによって、直流駆動信号線ＶＣＯＭＤＣの信号が対向電極信号線ＣＬｉ（ｉ＝１）に出力されたままになる。

薄膜トランジスタＴ１６と保持容量Ｃ１とにより構成される昇圧回路によって、薄膜トランジスタＴ１８を駆動信号ＶＣＯＭＡＣのハイ電圧が伝送するときに第１のノードＮａの電圧を高くすることができるので、単チャネルの薄膜トランジスタを用いても駆動能力を高くすることができる。薄膜トランジスタＴ１８側に昇圧回路を有し、薄膜トランジスタＴ１９側に昇圧回路を有しないので、回路規模を小さくすることができる。タッチセンスに必要な駆動信号ＶＣＯＭＡＣを電圧低下無しに出力することができるので、タッチ検出の精度が上がる。各信号のハイ電圧は１２Ｖ、ロー電圧は−８Ｖである一方、直流駆動信号線ＶＣＯＭＤＣの信号は０Ｖ〜６Ｖの間の電圧であるために、薄膜トランジスタT19のゲートを駆動する際は昇圧しないでも直流駆動信号線ＶＣＯＭＤＣが電圧の減衰なしで出力される。

＜変形例１＞
図１０は変形例１に係るスイッチ回路の詳細回路図である。変形例１に係るスイッチ回路ＣＳＷＡｉは図９の実施例に係るスイッチ回路ＣＳＷｉに対して、ソース・ドレイン間の電圧緩和のための薄膜トランジスタＴ２１を追加したものである。薄膜トランジスタＴ２１を第２のノードＮｂと、薄膜トランジスタＴ１１の第２の電極および薄膜トランジスタＴ１２の第２の電極との間に配置している。薄膜トランジスタＴ２１のゲート電極は高電圧電源線ＶＤＨに接続されている。高電圧電源線ＶＤＨに印加される電圧は、高電圧電源線ＶＧＨに印加される電圧よりも低い。これによって、薄膜トランジスタＴ１１のソース・ドレイン間の電圧および薄膜トランジスタＴ１２のソース・ドレイン間の電圧を緩和することができる。上記以外は図９のスイッチ回路ＣＳＷｉと同じであるので、重複する説明は省略する。

＜変形例２＞
図１１は変形例２に係るスイッチ回路の詳細回路図である。変形例２に係るスイッチ回路ＣＳＷＢｉは図９の実施例に係るスイッチ回路ＣＳＷｉに対して、薄膜トランジスタＴ１６のゲート電極の接続を変更したものである。薄膜トランジスタＴ１６のゲート電極は高電圧信号線ＶＧＨに接続されている。第３のノードＮｃの電圧がハイ電圧になると、薄膜トランジスタＴ１６を介してノードＮａを充電する。交流駆動信号線ＶＣＯＭＡＣがハイ電圧にされることにより、薄膜トランジスタＴ１８のゲート電圧が保持容量Ｃ１によって昇圧されて、電圧降下がないハイ電圧が対向電極信号線ＣＬｉ（ｉ＝１）に出力される。薄膜トランジスタＴ１６は双方に電流が流れることができるので、第１のノードＮａと第３のノードＮｃが導通することができる。したがって、スイッチ回路ＣＳＷｉで放電回路を構成していた薄膜トランジスタＴ１５，Ｔ１７が不要となる。これによって、スイッチ回路を縮小することができる。上記以外は図９のスイッチ回路ＣＳＷｉと同じであるので、重複する説明は省略する。

＜変形例３＞
図１２は変形例３に係るスイッチ回路の詳細回路図である。変形例３に係るスイッチ回路ＣＳＷＣｉは図９の実施例に係るスイッチ回路ＣＳＷｉに対して、出力信号線ＳＲＯＵＴ＿ｉからの入力回路を変更したものである。すなわち、薄膜トランジスタＴ３，Ｔ４の替りにダイオード接続された薄膜トランジスタＴ２２，Ｔ２３が用いられている。薄膜トランジスタＴ２２，Ｔ２３は入力回路を構成している。したがって、第４および第５のノードＮｄ，Ｎｅを放電する放電回路（リセット回路）が必要となり、薄膜トランジスタＴ２４，Ｔ２５が追加になっている。

ダイオード接続された薄膜トランジスタ（第６の薄膜トランジスタ）Ｔ２２の第１の電極（アノード）とダイオード接続された薄膜トランジスタ（第７の薄膜トランジスタ）Ｔ２３の第１の電極（アノード）とが出力信号線ＳＲＯＵＴ＿ｉに接続されている。また、薄膜トランジスタＴ２２の第２の電極（カソード電極）が薄膜トランジスタＴ９のゲート電極と薄膜トランジスタＴ２４の第１の電極に接続されている。さらに、薄膜トランジスタＴ２４の第２の電極は低電圧信号線ＶＧＬに、ゲート電極はクロック信号線ＣＭＣＫに接続されている。また、薄膜トランジスタＴ２３の第２の電極（カソード電極）が薄膜トランジスタＴ１０のゲート電極と薄膜トランジスタＴ２５の第１の電極に接続されている。さらに、薄膜トランジスタＴ２５の第２の電極は低電圧信号線ＶＧＬに、ゲート電極はクロック信号線ＣＭＣＫに接続されている。

入力回路以外の変更箇所としては、スイッチ回路ＣＳＷＣｉは、高電圧電源線ＶＧＨに接続されていない。すなわち、薄膜トランジスタＴ１７も削除され、薄膜トランジスタ１５の第１の電極が第１のノードＮａに接続されている。また、薄膜トランジスタＴ１１はダイオード接続になっており、第１の電極（アノード電極）はクロック信号線ＣＭＣＫに接続されている。

上記以外の構成は、スイッチ回路ＣＳＷｉと同じであるので、重複説明は省略する。なお、保持容量Ｃ１、Ｃ２，Ｃ３，Ｃ４は図示されていないが、スイッチ回路ＣＳＷＣｉには、スイッチ回路ＣＳＷｉと同じ位置に保持容量Ｃ１、Ｃ２，Ｃ３，Ｃ４が配置されている。すなわち、保持容量Ｃ１の第１の電極は薄膜トランジスタＴ１８の第２の電極に、第２の電極は第１のノードＮａに接続されている。保持容量Ｃ２の第１の電極は第２のノードＮｂに、第２の電極は低電圧電源線ＶＧＬに接続されている。保持容量Ｃ３の第１の電極は第３のノードＮｃに、第２の電極は第４のノードＮｄに接続されている。保持容量Ｃ４の第１の電極は第２のノードＮｂに、第２の電極は第５のノードＮｅに接続されている。また、以下にスイッチ回路ＣＳＷｉと動作の異なる点について説明する。

タイミングｃにおいて、出力信号線ＳＲＯＵＴｉ（ｉ＝１）がハイ電圧にされると、ハイ電圧が薄膜トランジスタＴ２２によって、薄膜トランジスタＴ９のゲートおよび保持容量Ｃ３に印加され、保持容量Ｃ３が充電され、薄膜トランジスタＴ９がオン状態にされる。第１の選択信号線ＶＣＯＭＳＥＬ１がロー電圧であるので、薄膜トランジスタＴ１８はオフ状態のままにされる。また、薄膜トランジスタＴ２３によって、薄膜トランジスタＴ１０のゲートおよび保持容量Ｃ４に印加され、保持容量Ｃ４が充電され、薄膜トランジスタＴ１０がオン状態にされる。第２の選択信号線ＶＣＯＭＳＥＬ２がハイ電圧であるので、薄膜トランジスタＴ１９はオン状態のままにされる。したがって、直流駆動信号線ＶＣＯＭＤＣの信号が対向電極信号線ＣＬｉ（ｉ＝１〜ｎ）に出力される。

タイミングｉにおいて、クロック信号線ＣＭＣＫ１がロー電圧にされると、出力信号線ＳＲＯＵＴｉ（ｉ＝１）がロー電圧になるが、第４および第５のノードＮｄ，Ｎｅはロー電圧にはならない。タイミングｊにおいて逆相のクロック信号線ＣＭＣＫ１がロー電圧にされると、クロック信号ＣＭＣＫはハイ電圧にされ、薄膜トランジスタＴ２４、Ｔ２５によって、第４および第５のノードＮｄ、Ｎｅがロー電圧にされる。これによって、薄膜トランジスタＴ９，Ｔ１０はオフ状態にされる。

スイッチ回路ＣＳＷｉでは、出力信号線ＳＲＯＵＴｉがハイ電圧のときは、第４のノードＮｄと第５のノードＮｅが導通しており、先に第２の選択信号線ＶＣＯＭＳＥＬ２をロー電圧にしてから、第１の選択信号線ＶＣＯＭＳＥＬ１をハイ電圧にして、薄膜トランジスタＴ９のゲート電極を昇圧する必要がある。一方、スイッチ回路ＣＳＷＣｉでは、ダイオード接続された薄膜トランジスタＴ２２，Ｔ２３によって、第４のノードＮｄと第５のノードＮｅは分離されているので、第１の選択信号線ＶＣＯＭＳＥＬ１と第２の選択信号線ＶＣＯＭＳＥＬ２の位相差を考慮する必要がなく、回路設計が容易になる。

＜変形例４＞
図１３は変形例４に係るスイッチ回路の詳細回路図である。変形例４に係るスイッチ回路ＣＳＷＤｉは図１２の変形例３に係るスイッチ回路ＣＳＷＣｉに対して、初期化回路を追加したものである。すなわち、薄膜トランジスタＴ２６，Ｔ２７が追加になっている。薄膜トランジスタＴ２６の第１の電極は第４のノードＮｄに、ゲート電極はリセット信号線ＣＭ＿ＲＳＴに、第２の電極は低電圧信号線ＶＧＬに接続されている。また、薄膜トランジスタＴ２７の第１の電極は第５のノードＮｅに、ゲート電極はリセット信号線ＣＭ＿ＲＳＴに、第２の電極は低電圧電源線ＶＧＬに接続されている。初期状態で、リセット信号線ＣＭ＿ＲＳＴの信号がハイ電圧にされると、薄膜トランジスタＴ９，Ｔ１０のゲート電極の電圧を低電圧にして初期化することにより、回路の安定性を向上することができる。上記以外の構成は、スイッチ回路ＣＳＷＣｉと同じであるので、重複説明は省略する。なお、保持容量Ｃ１、Ｃ２，Ｃ３，Ｃ４は図示されていないが、スイッチ回路ＣＳＷＤｉには、スイッチ回路ＣＳＷｉと同じ位置に保持容量Ｃ１、Ｃ２，Ｃ３，Ｃ４が配置されていることも、スイッチ回路ＣＳＷＣｉと同じである。

＜変形例５＞
図１４は変形例５に係るスイッチ回路の詳細回路図である。変形例５に係るスイッチ回路ＣＳＷＥｉは図１２の変形例３に係るスイッチ回路ＣＳＷＣｉに対して、出力信号線ＳＲＯＵＴ＿ｉからの入力部を簡略化したものである。すなわち、２つの薄膜トランジスタＴ２２，Ｔ２３を１つの薄膜トランジスタＴ２８に、２つの薄膜トランジスタＴ２４，Ｔ２５を１つの薄膜トランジスタＴ２９に、２つの低電圧電源線ＶＧＬを１つの低電圧電源線ＶＧＬに替えている。

ダイオード接続された薄膜トランジスタＴ２８の第１の電極（アノード電極）が出力信号線ＳＲＯＵＴ＿ｉに接続されている。また、薄膜トランジスタＴ２８の第２の電極（カソード電極）が薄膜トランジスタＴ９のゲート電極と薄膜トランジスタＴ１０のゲート電極と薄膜トランジスタＴ２９の第１の電極に接続されている。さらに、薄膜トランジスタＴ２９の第２の電極は低電圧信号線ＶＧＬに、ゲートはクロック信号線ＣＭＣＫに接続されている。スイッチ回路ＣＳＷＣｉに比べて回路を簡略化しており、回路規模を縮小することができる。上記以外の構成は、スイッチ回路ＣＳＷＣｉと同じであるので、重複説明は省略する。なお、保持容量Ｃ１、Ｃ２，Ｃ３，Ｃ４は図示されていないが、スイッチ回路ＣＳＷＥｉには、スイッチ回路ＣＳＷｉと同じ位置に保持容量Ｃ１、Ｃ２，Ｃ３，Ｃ４が配置されていることも、スイッチ回路ＣＳＷＣｉと同じである。

以上、本発明者によってなされた発明を実施の形態、実施例および変形例に基づき具体的に説明したが、本発明は、上記実施の形態、実施例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。

１００Ｚ…表示回路
２１０Ｚ…駆動回路
ＣＬ…電極信号線
ＣＴ…電極
ＤＬ…ドレイン線
Ｇ１、Ｇ２…ゲート電極
ＧＬ…ゲート線
ＰＴ…画素電極
ＴＲ、ＴＲ１、ＴＲ２…薄膜トランジスタ
ＴＤＬ…検出電極信号線
ＴＤＴ…検出電極
ＶＣ１…第１の信号
ＶＣ２…第２の信号
ＶＧ１、ＶＧ２…ゲート電圧

Claims (17)

1. 表示装置は、
   表示用電極とタッチセンス用電極とが共用するようにされる電極と、
   前記電極を駆動する駆動回路と、
   を有し、
   前記駆動回路は、
   単チャネル薄膜トランジスタで構成され、
   前記電極に接続される第１の薄膜トランジスタと、
   前記電極に接続される第２の薄膜トランジスタと、
   前記第１の薄膜トランジスタのゲート電極の電圧を昇圧する第１の回路と、
   を有し、
   前記第１の回路は、ダイオード接続された第３の薄膜トランジスタを含み、
   前記第３の薄膜トランジスタのカソード電極は前記第１の薄膜トランジスタのゲート電極に接続され、
   前記第１の薄膜トランジスタは前記電極をタッチセンス用として使用するときに導通して、第１の信号を前記電極に伝送し、
   前記第２の薄膜トランジスタは前記電極を表示用として使用するときに導通して、第２の信号を前記電極に伝送し、
   前記第１の回路は、前記第１の薄膜トランジスタを前記第１の信号が伝送するときにそのゲート電極に印加される電圧は、前記第２の薄膜トランジスタを前記第２の信号が伝送するときにそのゲート電極に印加される電圧より大きくすることを特徴とする表示装置。
2. 請求項１の表示装置は、さらに
   前記第１の薄膜トランジスタのゲート電極と前記第３の薄膜トランジスタのカソード電極とが接続された第１のノードを放電する第２の回路を有することを特徴とする表示装置。
3. 請求項２の表示装置は、さらに
   第４の薄膜トランジスタと、
   第５の薄膜トランジスタと、
   を有し、
   前記第４および第５の薄膜トランジスタのゲート電極にはシフトレジスタの出力信号が印加され、
   前記第４の薄膜トランジスタの第１の電極はタッチ用駆動信号を選択する第１の選択信号線に接続され、
   前記第４の薄膜トランジスタの第２の電極は前記第３の薄膜トランジスタのアノード電極に接続され、
   前記第５の薄膜トランジスタの第１の電極は表示用対向電圧を選択する第２の選択信号線に接続され、
   前記第５の薄膜トランジスタの第２の電極は前記第２の薄膜トランジスタのゲート電極に接続されることを特徴とする表示装置。
4. 請求項３の表示装置は、さらに
   前記第２の薄膜トランジスタのゲート電極と前記第５の薄膜トランジスタの一方電極とが接続される第２のノードを放電する第３の回路と、
   前記第３の薄膜トランジスタのアノード電極と前記第４の薄膜トランジスタの第２の電極とが接続される第３のノードを放電する第４の回路と、
   を有することを特徴とする表示装置。
5. 請求項４の表示装置は、さらに
   前記第２のノードを初期化する第５の回路と、
   前記第２のノードを安定化する第６の回路と、
   を有することを特徴とする表示装置。
6. 請求項５の表示装置は、さらに
   前記シフトレジスタの出力信号を受ける入力回路を有し、
   前記入力回路は前記第４および第５の薄膜トランジスタのそれぞれのゲート電極に接続されることを特徴とする表示装置。
7. 請求項６の表示装置において、
   前記入力回路は第６および第７の薄膜トランジスタを有し、
   前記第６の薄膜トランジスタの第１の電極は前記シフトレジスタの出力信号線に接続され、
   前記第６の薄膜トランジスタの第２の電極は前記第４の薄膜トランジスタのゲート電極に接続され、
   前記第７の薄膜トランジスタの第１の電極は前記シフトレジスタの出力信号線に接続され、
   前記第７の薄膜トランジスタの第２の電極は前記第５の薄膜トランジスタのゲート電極に接続されることを特徴とする表示装置。
8. 請求項７の表示装置において、
   前記第６の薄膜トランジスタの前記第１の電極とゲート電極とが接続され、
   前記第７の薄膜トランジスタの前記第１の電極とゲート電極とが接続されることを特徴とする表示装置。
9. 請求項１から請求項８のいずれか１項の表示装置において、
   前記駆動回路は前記電極の両側に配置され、前記電極は両側の前記駆動回路によって駆動されることを特徴とする表示装置。
10. 表示装置は、
    画素用薄膜トランジスタと、
    表示用電極とタッチセンス用電極とが共用するようにされる対向電極と、
    前記対向電極を駆動する駆動回路と、
    を有し、
    前記駆動回路は、
    前記画素用薄膜トランジスタと同じチャネル型の薄膜トランジスタで構成され、
    前記対向電極に接続される第１の薄膜トランジスタと、
    前記対向電極に接続される第２の薄膜トランジスタと、
    前記第１の薄膜トランジスタのゲート電極の電圧を昇圧する第１の回路と、
    を有し、
    前記第１の回路は、ダイオード接続された第３の薄膜トランジスタを含み、
    前記第３の薄膜トランジスタのカソード電極は前記第１の薄膜トランジスタのゲート電極に接続され、
    前記第１の薄膜トランジスタは前記対向電極をタッチセンス用として使用するときに導通して、駆動信号を前記対向電極に伝送し、
    前記第２の薄膜トランジスタは前記対向電極を表示用として使用するときに導通して、対向電圧を前記対向電極に伝送し、
    前記第１の回路は、前記第１の薄膜トランジスタを前記駆動信号が伝送するときにそのゲート電極に印加される電圧を、前記第２の薄膜トランジスタを前記対向電圧が伝送するときにそのゲート電極に印加される電圧より大きくすることを特徴とする表示装置。
11. 請求項１０の表示装置は、さらに
    第４の薄膜トランジスタと、
    第５の薄膜トランジスタと、
    を有し、
    前記第４および第５の薄膜トランジスタのゲート電極にはシフトレジスタの出力信号が印加される入力回路が接続され、
    前記第４の薄膜トランジスタの第１の電極はタッチ用駆動信号を選択する第１の選択信号線に接続され、
    前記第４の薄膜トランジスタの第２の電極は前記第３の薄膜トランジスタのアノード電極に接続され、
    前記第５の薄膜トランジスタの第１の電極は表示用対向電圧を選択する第２の選択信号線に接続され、
    前記第５の薄膜トランジスタの第２の電極は前記第２の薄膜トランジスタのゲート電極に接続されることを特徴とする表示装置。
12. 請求項１１の表示装置は、さらに
    前記第１の薄膜トランジスタのゲート電極と前記第３の薄膜トランジスタのカソード電極とが接続された第１のノードを放電する第２の回路を有することを特徴とする表示装置。
13. 請求項１２の表示装置は、さらに
    前記第２の薄膜トランジスタのゲート電極と前記第５の薄膜トランジスタの一方電極とが接続される第２のノードを放電する第３の回路と、
    前記第３の薄膜トランジスタのアノード電極と前記第４の薄膜トランジスタの第２の電極とが接続される第３のノードを放電する第４の回路と、
    を有することを特徴とする表示装置。
14. 請求項１３の表示装置は、さらに
    前記第２のノードを初期化する第５の回路と、
    前記第２のノードを安定化する第６の回路と、
    を有することを特徴とする表示装置。
15. 請求項１１の表示装置において、
    前記入力回路は第６および第７の薄膜トランジスタを有し、
    前記第６の薄膜トランジスタの第１の電極は前記シフトレジスタの出力信号線に接続され、
    前記第６の薄膜トランジスタの第２の電極は前記第４の薄膜トランジスタのゲート電極に接続され、
    前記第７の薄膜トランジスタの第１の電極は前記シフトレジスタの出力信号線に接続され、
    前記第７の薄膜トランジスタの第２の電極は前記第５の薄膜トランジスタのゲート電極に接続されることを特徴とする表示装置。
16. 請求項１５の表示装置において、
    前記第６の薄膜トランジスタの前記第１の電極とゲート電極とが接続され、
    前記第７の薄膜トランジスタの前記第１の電極とゲート電極とが接続されることを特徴とする表示装置。
17. 請求項１０から請求項１６のいずれか１項の表示装置において、
    前記駆動回路は前記対向電極の両側に配置され、前記対向電極は両側の前記駆動回路によって駆動されることを特徴とする表示装置。

Images