JP2008171000A - 表示パネル、その検査方法、及びその製造方法 - Google Patents

Abstract

【課題】タッチパネル機能を併せ持つ表示パネルにおいて、アレイ基板と対向基板との間隔を検査するために必要な構造を単純化することにより、表示パネルの全体を小型に維持したまま、アレイ基板に実装されるべき駆動回路の実装面積や表示領域の面積を十分に大きく確保する。
【解決手段】本発明による表示パネルではアレイ基板がセンサパッドを含む。センサパッドはセンサ配線に接続され、外部から印加されたテスト電圧をセンサ配線に伝達する。センサパッドは、画素及びセンサ電極を含む対向基板に面した領域とは別の領域に配置されている。アレイ基板と対向基板との間の短絡不良の有無を検査する工程では、表示パネルの外部からセンサパッドを通じてセンサ配線に対してテスト電圧を印加する。その検査工程の終了後、センサ配線とセンサパッドとの間を接続する配線をレーザーで切断することにより、センサ配線とセンサパッドとの間を絶縁する。
【選択図】図１

Description

本発明は表示パネルに関し、特にその検査方法に関する。

一般に液晶表示装置は薄くて軽く、消費電力が低いという長所を持つので、主に、モニター、ノート型パソコン、携帯電話などの表示装置として用いられる。液晶表示装置は一般に表示パネルとバックライトアセンブリとを含む。表示パネルは液晶を含み、その電気光学効果を利用して各画素の光透過率を個別に調節する。バックライトアセンブリは表示パネルの背後に配置され、表示パネルの背面に光を提供する。バックライトアセンブリからの光が表示パネルの画素ごとに異なる強度で透過することにより、表示パネルに画像が表示される。

表示パネルは一般に、アレイ基板、対向基板、及び液晶層を含む。アレイ基板の表示領域の表面には薄膜トランジスタ及び画素電極の対がマトリクス状に配置され、それらの間をゲート配線とデータ配線とが縦横に走っている。各画素電極は透明であり、１つの画素のほぼ全体を覆っている。各薄膜トランジスタはいずれかのゲート配線から伝達されるゲート信号に応じてオンオフすることにより、所定のタイミングでいずれかのデータ配線から同じ画素の画素電極にデータ信号を伝達する。データ信号の電圧レベルは、映像信号の示す各画素に対する輝度の目標値に応じて決められている。対向基板の表面はその全体が共通電極で覆われ、アレイ基板の表面と所定の距離を隔てて対向している。共通電極は透明であり、所定の電圧に維持されている。液晶層はアレイ基板と対向基板との間に挟まれている。データ信号によって画素電極と共通電極との間の電圧が画素ごとに調節される。そのとき、液晶の電気光学効果により、各画素の光透過率は画素電極と共通電極との間の電圧に応じて変化する。

近年の表示パネルには、外部から表示領域の表面に加えられる圧力を検出し、その圧力の検出された位置を特定する機能、すなわちタッチパネル機能を有するものがある。その表示パネルは例えば、携帯電話等の携帯用電子機器や現金自動預払機（ＡＴＭ）に搭載される。それらの機器の利用者がタッチペンや指を使ってその表示パネルの表示領域内のある位置に圧力を加えると、その表示パネルはその位置を特定し、その位置に関するデータをメインシステムの中央処理装置に送る。中央処理装置はそのデータから、利用者によって選択されたアイコン、又は入力された文字等の情報を識別できる。

タッチパネル機能を併せ持つ表示パネルは一般に、画素電極に加えて別の電極、すなわちセンサ電極を更に含み、ゲート配線やデータ配線に加えて別の信号線、すなわちセンサ配線を更に含む。センサ電極は一般にアレイ基板の表面に複数形成され、表示領域内に所定の間隔でマトリクス状に配置されている。センサ配線は一般にアレイ基板の表面に複数形成され、表示領域内に所定の間隔で配置され、各センサ電極に接続されている。表示領域内のある位置に外部から圧力が加えられると、その位置ではその圧力によってアレイ基板と対向基板との間隔が狭まり、更には接触するので、センサ電極と共通電極との間の電気的な状態（例えば、電圧、抵抗、又は静電容量）が変化する。表示パネルはセンサ配線を通してその電気的な状態の変化を検出してその変化の発生した位置を特定し、その位置に関するデータを外部の中央処理装置に伝送する。

タッチパネル機能を併せ持つ表示パネルではアレイ基板と対向基板との間隔が、外部から圧力を受けていない場合には所定値に維持されていなければならない。しかし、製造時の不具合によってアレイ基板と対向基板との間隔が一部で大きく変動し、ひどい場合には両基板が互いに接触したまま残される場合がある。このようにアレイ基板と対向基板との間隔が場所によって大きく変動する場合、良好なタッチパネル機能の実現が危ぶまれるだけでなく、画像の表示品質も低下するおそれがある。従って、タッチパネル機能を併せ持つ表示パネルの製造では特に、アレイ基板と対向基板との間隔が適正値に維持されているか否かを検査するための手段が必要である。

そのような手段として、従来は、アレイ基板と対向基板との間の短絡の有無を検査するための回路がアレイ基板に実装されている。この検査回路は一般に複数のトランジスタを含む複雑なものであるので、その実装に必要な面積の更なる縮小が困難である。従って、表示パネルの全体を小型に維持したまま、ゲート駆動回路など、アレイ基板に実装されるべき他の回路の実装面積や表示領域の面積を十分に大きく確保することが困難である。

本発明の目的は、タッチパネル機能を併せ持つ表示パネルにおいて、アレイ基板と対向基板との間隔を検査するために必要な構造を単純化することにより、全体を小型に維持したまま、アレイ基板に実装されるべき駆動回路の実装面積や表示領域の面積を十分に大きく確保できる表示パネルを提供することにある。

本発明による表示パネルは、アレイ基板、そのアレイ基板に対向している対向基板、及び、アレイ基板と対向基板との間に挟まれている液晶層、を含む。対向基板は好ましくは、外部から共通電圧が印加される共通電極を含む。アレイ基板は好ましくは、所定の方向に延びているゲート配線、そのゲート配線と交差しているデータ配線、ゲート配線とデータ配線とに接続されている画素、ゲート配線とデータ配線とのいずれからも離れているセンサ配線、そのセンサ配線に接続されているセンサ電極、及び、センサパッドを含む。センサパッドはセンサ配線に接続され、外部から印加されたテスト電圧をセンサ配線に伝達する。好ましくは、アレイ基板は第１領域と第２領域とに区分され、対向基板は第１領域に対向して配置され、画素及びセンサ電極は第１領域の上に形成され、センサパッドは第２領域の上に配置されている。

アレイ基板はスイッチング部とスイッチング制御パッドとを更に含んでいても良い。スイッチング部は好ましくはセンサ配線とセンサパッドとの間に配置され、オンオフによってセンサ配線とセンサパッドとの間を接続し、又は分離する。スイッチング制御パッドはスイッチング部に接続され、外部から印加された制御電圧をスイッチング部に伝達する。スイッチング部はその制御電圧に応じてオンオフする。

センサ配線は好ましくは、データ配線に対して平行に延びている第１センサ配線と、ゲート配線に対して平行に延びている第２センサ配線とを含む。その場合、センサ電極は好ましくは、第１センサ配線に接続された第１電極と、第２センサ配線に接続された第２センサ電極とを含む。センサパッドは好ましくは、第１センサ配線に接続された第１センサパッドと、第２センサ配線に接続された第２センサパッドとを含む。

本発明による表示パネルの検査方法は本発明による上記の表示パネルを対象とする。その方法は好ましくは、表示パネルのセンサ配線に対してテスト電圧を印加する段階、表示パネルに表示された画像から表示パネルの短絡不良の有無を判断する段階、及び、表示パネルの表示不良の有無を判断する段階を含む。その表示不良の有無を判断する段階では好ましくは、表示パネルのゲート配線とデータ配線とに接続された表示パネルの表示検査パッドに対してテスト画像信号を印加し、表示パネルに表示された画像から表示パネルの表示不良の有無を判断する。更に好ましくは、センサ配線に接続されたセンサパッドを表示パネルに予め形成し、そのセンサパッドを通じてテスト電圧をセンサ配線に対して印加する。

センサ配線とセンサパッドとの間の接続を制御するスイッチング部を表示パネルに予め形成し、センサ配線に対してテスト電圧を印加する段階の前にスイッチング部をターンオンしてセンサ配線とセンサパッドとの間を接続しても良い。更に、表示パネルの短絡不良の有無を判断した後にスイッチング部をターンオフしてセンサ配線とセンサパッドとの間を分離しても良い。

本発明による上記の表示パネルの製造方法は、表示パネルのセンサ配線に接続された表示パネルのセンサパッドに対してテスト電圧を印加する段階、表示パネルに表示された画像から表示パネルの短絡不良の有無を判断する段階、及び、センサ配線とセンサパッドとの間を絶縁する段階を含む。

本発明による表示パネルでは従来のものとは異なり、検査回路そのものではなくセンサパッドがアレイ基板に実装されている。アレイ基板のセンサ電極と対向基板の共通電極との間の短絡の有無を検査する工程の直前ではセンサパッドがセンサ配線と電気的に接続されている。従って、その検査工程ではテスト電圧を、アレイ基板の外部に設置された検査機器からセンサパッドを通じてセンサ配線に対して印加できる。それにより、アレイ基板に検査回路を予め実装していなくても、アレイ基板のセンサ電極と対向基板の共通電極との間の短絡不良を容易に検出できる。その結果、従来の表示パネルとは異なり、複雑な検査回路をアレイ基板に実装しなくても良いので、表示パネルの全体を小型に維持したまま、他の駆動回路の実装領域や表示領域を更に拡張できる。

本発明による表示パネルの検査工程では更に、センサパッドに対してテスト電圧を印加するのと同時に、表示検査パッドに対してテスト画像信号を印加しても良い。それにより、アレイ基板と対向基板との間の短絡不良を画像の表示不良と同時に検査できるので、表示パネルの検査工程に必要な時間を更に短縮できる。

以下、添付の図面を参照しながら、本発明の望ましい一実施例を詳細に説明する。
図１に本発明のその実施例による表示パネルの平面図を示す。その表示パネル300は好ましくは、アレイ基板100、対向基板200、及び液晶層を含む。

アレイ基板100は好ましくは図１に示されているように矩形状であり、第１領域AR1及び第２領域AR2に区分されている。特に第２領域AR2はアレイ基板100の一辺に沿って設けられている。第１領域AR1は更に、画像を表示するための、好ましくは矩形状の表示領域DA、及び表示領域DAの外側を囲む非表示領域NDAに区分されている。ここで、アレイ基板100は好ましくは透明な基板を含む。表示領域DAではその透明な基板の上に複数の画素がマトリクス状に配置され、それらの間を複数の信号線が縦横に延びている。信号線は特に、ゲート配線、データ配線、及びストレージ配線を含む。各画素にはそれらの配線が１本ずつ接続されている。各配線の少なくとも一端は非表示領域NDAまで延びている。

対向基板200は所定の距離を隔ててアレイ基板100と向い合わされている。好ましくは図１に示されているように、対向基板200はアレイ基板100の第１領域AR1の全体を覆っている。対向基板200は好ましくは透明な基板を含む。アレイ基板100に面したその透明な基板の表面上には好ましくは遮光膜と複数のカラーフィルタとが形成されている。各カラーフィルタはアレイ基板100の各画素を覆っている。各カラーフィルタの色は好ましくは、赤、緑、青のいずれかであり、それが各画素を透過する光の色を決める。遮光膜はカラーフィルタの間に配置され、画素の間から漏れる光を遮断する。遮光膜とカラーフィルタとは好ましくはオーバーコーティング層で覆われ、その表面全体が平坦化されている。オーバーコーティング層の表面全体は共通電極で覆われている。

液晶層はアレイ基板100と対向基板200との間に挟まれている。アレイ基板100の各画素と対向基板200の共通電極との間に電圧が印加されるとき、それらの間に挟まれた液晶層の部分には電場が形成される。その電場によって液晶分子の配向方向が変化するので、液晶層のその部分では透過光の偏光方向が変化する。この偏光方向の変化は、アレイ基板100と対向基板200とのそれぞれに１つずつ設置された偏光子の対によってその画素の光透過率の変化として現れる。

図２に、１つの画素130、及びそれに接続された１本のゲート配線110と１本のデータ配線120との等価回路図を示す。ここで、図１に示されているように、矩形状の表示領域DAの横方向を第１方向とし、縦方向を第２方向とする。そのとき、ゲート配線110は好ましくは図２に示されているように、画素130の間を第１方向に延びている。第２方向では複数のゲート配線110が好ましくは一定の間隔で配置されている。図２には示されていないが、ストレージ配線は好ましくはゲート配線110と同様に表示領域DAを第１方向に延びている。第２方向では複数のストレージ配線が好ましくはゲート配線110と同様に、一定の間隔で配置されている。データ配線120は好ましくは図２に示されているように、画素130の間を第２方向に延びている。第１方向では複数のデータ配線120が好ましくは一定の間隔で配置されている。好ましくは、同じ行の画素130は同じゲート配線110と同じストレージ配線とに接続され、同じ列の画素130は同じデータ配線120に接続されている。

各画素130は好ましくは図２に示されているように、薄膜トランジスタQSと画素電極PEとを含む。薄膜トランジスタQSは好ましくはＭＯＳＦＥＴであり、そのゲート電極が１本のゲート配線110に接続され、ソース電極が１本のデータ配線120に接続され、ドレイン電極が同じ画素130の画素電極PEに接続されている。薄膜トランジスタQSはゲート配線110から伝達されるゲート信号に応じてオンオフする。それにより、薄膜トランジスタQSは所定のタイミングで同じ画素130の画素電極PEをデータ配線120に接続し、又はそのデータ配線120から分離する。画素電極PEは好ましくは透明電極であり、各画素130のほぼ全体を覆っている。画素電極PEは対向基板200の共通電極CEと液晶層を隔てて対向し、図２に示されている液晶キャパシタClcを形成している。画素電極PEは更に１本のストレージ配線と所定の距離を隔てて対向し、図２に示されているストレージキャパシタCstを形成している。薄膜トランジスタQSがオン状態に維持されている間、画素電極PEに対してはその薄膜トランジスタQSを通してデータ配線120からデータ信号が印加される。一方、共通電極CEに対しては外部から共通電圧Vcomが印加され、ストレージ配線に対しては外部からストレージ基準電圧Vstが印加される。共通電圧Vcomとストレージ基準電圧Vstとは好ましくは値が同一であり、更に好ましくは−2Vである。それらの電圧の印加によって液晶キャパシタClcとストレージキャパシタCstとが充電され、各キャパシタClc、Cstの両端電圧が、データ信号のレベルに応じた値に維持される。ここで、ストレージキャパシタCstは液晶キャパシタClcの容量を補い、画素電極PEの電圧を安定化させる。

各データ配線120ではデータ信号の電圧レベルが１行の画素130に対する映像信号ごとに、それの示す各画素130の輝度の階調に応じて切り換えられる。一方、各ゲート配線110ではゲート信号が順番に一定時間ずつ、薄膜トランジスタQSをターンオンさせ得る電圧レベル、すなわちゲートオン電圧に維持される。それにより、データ信号が各データ線120から同じ行の画素130の画素電極PEに対して同時に印加される。それらの画素130では各画素電極PEに対して印加されたデータ信号の電圧レベルと共通電圧Vcomとの間の差によって液晶キャパシタClcが充電され、その両端電圧がデータ信号の電圧レベルに応じた値に調節される。その液晶キャパシタClcに含まれる液晶層の部分では液晶分子の配向がその液晶キャパシタClcの両端電圧に応じて変化する。それにより、その液晶層の部分では透過光の偏光方向が変化する。この偏光方向の変化は偏光子の対によってその画素130の光透過率の変化として現れる。こうして、その画素130の輝度は映像信号の示す階調に調節される。以上の過程が全ての画素行に対して繰り返される結果、１つのフレームの画像が表示領域DAに表示される。

アレイ基板100の表示領域DAには更にセンサ電極170とセンサ配線140とが複数形成されている。図２には、センサ電極170とセンサ配線140との等価回路も示されている。

センサ電極170は好ましくは表示領域DAにマトリクス状に配置されている。センサ電極170は更に好ましくは第１方向と第２方向とのそれぞれで所定数の画素130ごとに、更に好ましくは６つの画素130ごとに１つずつ配置されている。センサ電極170はその他に、各画素130に１つずつ配置されていても良い。各センサ電極170は好ましくは図２に示されているように、第１センサ電極SE1及び第２センサ電極SE2の２つに分かれている。第１センサ電極SE1と第２センサ電極SE2とはいずれも液晶層を隔てて共通電極CEと対向している。

センサ配線140は図２に示されているように、ゲート配線110及びデータ配線120のいずれからも離して形成されている。好ましくは、センサ配線140は第１センサ配線142及び第２センサ配線144を含む。第１センサ配線142は好ましくはデータ配線120と平行に、すなわち第２方向に延びている。一方、第１方向では、第１センサ配線142は好ましくは所定数のデータ配線120ごとに１本ずつ、更に好ましくは６本のデータ配線120ごとに１本ずつ配置されている。各第１センサ配線142は、同じ列に並ぶ第１センサ電極SE1に接続されている。第２センサ配線144は好ましくはゲート配線110と平行に、すなわち第１方向に延びている。一方、第２方向では、第２センサ配線144は好ましくは所定数のゲート配線110ごとに１本ずつ、更に好ましくは６本のゲート配線110ごとに１本ずつ配置されている。各第２センサ配線144は、同じ行に並ぶ第２センサ電極SE2に接続されている。

センサ配線140は、好ましくは表示パネル300の外部に設置されたセンサ駆動部（図示せず）に接続されている。センサ駆動部は各センサ配線140の電圧を所定値Voffに維持する。ここで、その値Voffは好ましくは共通電圧Vcomより十分に低い。更に好ましくは、センサ配線140の電圧は各画素130の薄膜トランジスタQSをターンオフさせ得る値、すなわちゲートオフ電圧Voffに等しい。好ましくは、共通電圧Vcomが−2Vに設定され、センサ配線140の電圧Voffは−15Vに設定される。その設定の下で表示領域DA内のいずれかの場所に外部から圧力が加えられ、その場所に位置するセンサ電極170が対向基板200の共通電極CEに接触した場合、そのセンサ電極170の電圧が元の値Voffから共通電圧Vcomまで上昇する。その電圧の上昇が、そのセンサ電極170に接続されたセンサ配線140を通じてセンサ駆動部に伝達される。センサ駆動部は、その電圧の上昇を伝達したセンサ配線140を特定することにより、外部から圧力を受けた表示領域DA内の場所の位置を割り出し、その位置に関するデータを外部に出力する。

図１に示されているように、アレイ基板100の非表示領域NDAには接続配線144a、144b、142aが複数形成され、第２領域AR2には１つのセンサパッド150と複数の表示検査パッド160とが形成されている。

センサパッド150は好ましくは図１に示されているように、アレイ基板100の第２領域AR2の中央部に配置されている。センサパッド150は外部から所定の電圧を受けることができる。特に表示パネル300の検査工程では、センサ配線部140に対して印加するためのテスト電圧を外部の検査装置から受ける。

第１接続配線144aと第２接続配線144bとは好ましくは図１に示されているように、第２領域AR2から見て表示領域DAの両側に配置されている。第１接続配線144aは、表示領域DAの片側から非表示領域NDAに延びている第２センサ配線144の一端をセンサパッド150に接続し、第２接続配線144bは、表示領域DAの反対側から非表示領域NDAに延びている第２センサ配線144の他端をセンサパッド150に接続している。それにより、各第２センサ配線144は少なくともいずれかの端がセンサパッド150に接続されている。尚、各第２センサ配線144の両端がセンサパッド150に接続されていても良い。第３接続配線142aは好ましくは図１に示されているように、第２領域AR2と表示領域DAとの間に配置されている。第３接続配線142aは、表示領域DAから第２領域AR2側の非表示領域NDAに延びている各第１センサ配線142の一端をセンサパッド150に接続している。好ましくは、表示パネル300の検査工程が終了するまで、各接続配線144a、144b、142aは図１に示されているようにセンサパッド150と各センサ配線142、144との間を接続している。その検査工程では特に各接続配線144a、144b、142aが、センサパッド150に対して外部から印加されたテスト電圧を各センサ配線142、144に伝送する。その検査工程の終了後には全ての接続配線144a、144b、142aはセンサパッド150と各センサ配線142、144との間で切断される。好ましくは、図１に一点鎖線で示されている切断線CLに沿ってレーザーがアレイ基板100の第２領域AR2の上に照射されることによって全ての接続配線144a、144b、142aが切断され、センサパッド150と各センサ配線142、144との間が絶縁される。

表示検査パッド160は好ましくは図１に示されているように、アレイ基板100の第２領域AR2の上でセンサパッド150の両側に配置されている。各表示検査パッド160は、アレイ基板100の非表示領域NDAに形成された配線（図示せず）を通して表示領域DA内のゲート配線110及びデータ配線120に接続されている。表示パネル300の検査工程時、各表示検査パッド160は外部の検査装置からテスト画像信号を受け、各ゲート配線110及び各データ配線120に伝送する。

センサパッド150と接続配線144a、144b、142aとのレイアウトは図１に示されているものの他にも様々なものが可能である。

図３に、図１とは異なるレイアウトの一例を示す。図３に示されているセンサパッド150は図１に示されているものとは異なり、複数設置されている。センサパッド150は好ましくは、アレイ基板100の第２領域AR2の中央部に形成された第１センサパッド152と、第２領域AR2の長手方向での両端部に形成された第２センサパッド154とを含む。第１センサパッド152は図３に示されているように好ましくは複数であり、それぞれが第３接続配線142aによって各第１センサ配線142の一端に接続されている。第２センサパッド154は図３に示されているように好ましくは２つであり、第２領域AR2の各端部に１つずつ配置されている。第２センサパッド154の一方154aは第１接続配線144aによって各第２センサ配線144の一端に接続され、第２センサパッド154の他方154bは第２接続配線144bによって各第２センサ配線144の他端に接続されている。ここで、各第２センサ配線144は少なくともいずれかの端が第２センサパッド154のいずれか154a、154bに接続されている。各第２センサ配線144が第２センサパッド154の両方154a、154bに接続されていても良い。

図３に示されているレイアウトでは図１に示されているものとは異なり、第１センサ配線142と第２センサ配線144とが異なるセンサパッド152、154に接続されている。それにより、表示パネル300の検査工程では、第１センサパッド152と第２センサパッド154とを通して第１センサ配線142と第２センサ配線144とに対して異なるテスト電圧を印加できる。尚、図３に示されているレイアウトでも図１に示されているものと同様に、表示パネル300の検査工程の終了後、全ての接続配線144a、144b、142aが第２領域AR2上の切断線CLに沿って好ましくはレーザーで切断されることにより、各センサパッド152、154a、154bと各センサ配線142、144との間が絶縁される。

図４に、図３とは更に異なるレイアウトを示す。図４に示されているセンサパッド150は図１に示されているものとは異なり、第２領域AR2の長手方向での一端に配置されている。図４に示されているアレイ基板100は図１に示されているものとは異なり、好ましくは第２領域AR2上にスイッチング部180及びスイッチング制御パッド190を更に含む。尚、スイッチング部180はアレイ基板100の第１領域AR1に形成されていても良い。

スイッチング制御パッド190は好ましくは、センサパッド150とは反対側に位置する第２領域AR2の他端に配置されている。スイッチング制御パッド190は外部から制御電圧を受ける。

スイッチング部180は好ましくは図４に示されているように、複数の制御トランジスタCTを含む。制御トランジスタCTの数は好ましくは第１センサ配線142と第２センサ配線144との総数に等しい。好ましくは、各制御トランジスタCTのソース端子はセンサパッド150に接続され、ドレイン端子は第１センサ配線142と第２センサ配線144とに少なくとも１つずつ接続されている。尚、各第２センサ配線144の両端に制御トランジスタCTのドレイン端子が１つずつ接続されていても良い。各制御トランジスタCTのゲート端子はスイッチング制御パッド190に接続されている。各制御トランジスタCTは、スイッチング制御パッド190が外部から受けた制御電圧に応じて一斉にオンオフし、センサパッド150を各センサ配線142、144に同時に接続し、又は各センサ配線142、144から同時に分離する。

図４に示されているレイアウトでは、表示パネル300の検査工程時、スイッチング制御パッド190に対して所定値の制御電圧を印加することにより、センサパッド150が各センサ配線142、144に接続される。それにより、テスト電圧がセンサパッド150から各センサ配線142、144に対して印加される。検査工程の終了後、スイッチング制御パッド190に対して印加される制御電圧のレベルを切り換える。それにより、センサパッド150が各センサ配線142、144から分離される。このように、図４に示されている表示パネル300では図１に示されているものとは異なり、接続配線144a、144b、142aをレーザーで切断しなくても良いので、表示パネル300の製造工程を更に簡単化し、その工程時間を更に短縮できる。

表示パネル300の検査工程では特に、センサパッド150を通して各センサ配線142、144に対してテスト電圧を印加することによって生じる共通電極CEの電圧の変化、及びそれに伴うテスト画像の変化が観察される。図５に、その検査工程で観察される共通電極の電圧の変化の一例を示す。ここで、各センサ電極170に対してはセンサパッド150及びセンサ配線140を通じてテスト電圧が印加され、共通電極CEに対しては共通電圧Vcomが印加される。テスト電圧は好ましくはゲートオフ電圧Voffと同一であり、更に好ましくは−15Vである。一方、共通電圧Vcomは好ましくは−2Vである。更に、各画素130に対し、表示検査パッド160とゲート配線とを通じてゲート信号が印加され、表示検査パッド160とデータ配線とを通じてテスト画像のデータ信号が印加される。

アレイ基板100と対向基板200との間隔が適正値に維持され、特に両基板が短絡していない場合、表示領域DAには外部からの圧力が加えられていないので、いずれのセンサ電極170も共通電極CEとは接触していない。従って、センサ電極170に対するテスト電圧−15Vの印加の前後で、共通電極CEの電圧はいずれの場所でも共通電圧Vcom−2Vに維持される。その結果、共通電極CEと各画素電極PEとの間の電圧差が適正値に安定に維持されるので、表示パネル300の表示領域DAには適正なテスト画像が安定に再現される。

一方、アレイ基板100と対向基板200との間隔が一部分で大きく変動し、特に両基板が短絡している場合、表示領域DAに対する外部からの圧力の有無に関わらず、その短絡部分ではセンサ電極170と共通電極CEとが互いに接触している。従って、その短絡部分では共通電極CEの電圧が、センサ電極170に対して印加されるテスト電圧によって影響を受ける。具体的には図５に示されているように、共通電極CEの電圧は、センサ電極170に対してテスト電圧を印加する前の期間T1では共通電圧Vcom−2Vに維持されている。しかし、センサ電極170に対してテスト電圧、すなわちゲートオフ電圧Voff−15Vを印加している期間T2では、共通電極CEの電圧は特に上記の短絡部分で共通電圧Vcom−2Vとゲートオフ電圧Voff−15Vとの間の値、例えば−7V〜−8Vまで降下する。このように、共通電極CEの電圧が場所によって変動する場合、仮に全ての画素電極PEに対して同一の電圧レベルのデータ信号を印加しても、表示パネル300の表示領域DAには場所によって輝度の異なる画像が表示される。例えば、元のテスト画像では全ての画素の階調がブラックに統一されていても、実際に表示されたテスト画像ではアレイ基板100と対向基板200との間の短絡部分にホワイトが現れる。

このように、センサ電極170に対するテスト電圧の印加に伴う共通電極の電圧の変化、更にテスト画像の変化から、アレイ基板100と対向基板200との間の短絡不良を容易に検出できる。その結果、従来の表示パネルとは異なり、アレイ基板100に予め複雑な検査回路を形成しなくても良いので、アレイ基板100の全体を小型に維持したまま、他の駆動回路の実装領域や表示領域DAを更に拡張できる。

図６に、本発明の実施例による表示パネルの製造方法のうち、図１又は図３に示されている表示パネル300を検査する工程とその後の処理とのフローチャートを示す。

ステップS12では、図１又は図３に示されているセンサパッド150を外部の検査装置に接続し、その検査装置からセンサパッド150に対してテスト電圧を印加する。センサパッド150に対して印加されたテスト電圧は、図１又は図３に示されている接続配線144a、144b、142a、及びそれらの先に接続されたセンサ配線140を通じて各センサ電極170に伝送される。特に図３に示されている表示パネル300では第１センサパッド152と第２センサパッド154とのそれぞれに対して異なるセンサ電圧が印加されても良い。それにより、図２に示されている第１センサ電極SE1に対しては第１センサパッド152からセンサ電圧が印加され、第２センサ電極SE2に対しては第２センサパッド154から別のセンサ電圧が印加される。

ステップS14では、各画素130に対してテスト画像の信号を印加し、それによって表示領域DAに表示されるテスト画像からアレイ基板100と対向基板との間の短絡不良の有無を判断する。ここで、各画素130に対し、表示検査パッド160とゲート配線とを通じてゲート信号が印加され、表示検査パッド160とデータ配線とを通じてテスト画像のデータ信号が印加される。例えば表示パネル300がノーマリホワイトである場合、好ましくは、全ての画素電極PEに対してデータ信号の電圧レベルは最高値に設定され、すなわち表示領域DAの全体で画素130の階調がブラックに設定される。ステップS12でのセンサパッド150に対するテスト電圧の印加に関わらず、表示領域DAの全体が正常にブラックを表示している場合、アレイ基板100と対向基板200との間に短絡不良はないと判断できる。一方、ステップS12でのセンサパッド150に対するテスト電圧の印加に伴い、表示領域DAの一部がブラックとは異なる階調に変化し、特にホワイトを表示する場合、その一部ではアレイ基板100と対向基板200との間に短絡不良が発生していると判断できる。尚、表示パネル300がノーマリブラックである場合は、上記の説明でホワイトとブラックとを反対にすれば良い。

特に図３に示されている表示パネル300では、第１センサパッド152と第２センサパッド154との間で異なるセンサ電圧を印加することにより、図２に示されている第１センサ電極SE1と第２センサ電極SE2とのいずれが共通電極CEに接触しているかを判断できる。なぜなら、第１センサ電極SE1と第２センサ電極SE2とでは印加されるセンサ電圧が異なるので、第１センサ電極SE1が共通電極CEに接触している場合と第２センサ電極SE2が共通電極CEに接触している場合とで接触部分における共通電極CEの電圧の変化が異なるからである。共通電極CEの電圧が異なる部分間では、表示領域DAに表示される画像も異なる。こうして、画像の変化を通じ、第１センサ電極SE1と第２センサ電極SE2とのいずれが共通電極CEに接触しているかをも容易に判断できる。

ステップS16では、接続配線144a、144b、142aを切断してセンサ配線140とセンサパッド150との間を絶縁する。具体的には、レーザービームをアレイ基板100の第２領域AR2、特に図１又は図３に一点鎖線で示されている切断線CLに沿って照射して接続配線144a、144b、142aを焼き切る。ここで、切断線CLは好ましくは図１及び図３に示されているように、アレイ基板100の第２領域AR2に一直線に形成される。このように、センサ配線140とセンサパッド150との間を絶縁することによって表示パネル100が完成する。

尚、表示パネル300の検査工程では、上記のステップS12、S14の他に、表示検査パッド160を通して各画素130に対してテスト画像信号を印加して画像の表示不良の有無を判断するステップを追加しても良い。更に好ましくは、上記のステップS12、S14で、表示検査パッド160に対するテスト画像信号の印加をセンサパッド150に対するテスト電圧の印加と同時に行う。それにより、画像の表示不良の有無を、アレイ基板100と対向基板200との間の短絡不良の有無と同時に判断できる。その結果、表示パネル300の検査工程に要する時間を従来の検査工程での時間より短縮できる。

図７に、図４に示されている表示パネル300を検査する工程のフローチャートを示す。
ステップS22では、スイッチング部180をターンオンしてセンサ配線140とセンサパッド150との間を接続する。具体的には好ましくは、図４に示されているセンサパッド150とスイッチング制御パッド190とを外部の検査装置に接続し、その検査装置からスイッチング制御パッド190に対してハイレベルの制御電圧を印加する。それにより、スイッチング部180では全ての制御トランジスタCTが一斉にターンオンし、センサ配線140とセンサパッド150との間を接続する。

ステップS24では、外部の検査装置からセンサパッド150に対してテスト電圧を印加する。センサパッド150に対して印加されたテスト電圧は、図４に示されているスイッチング部180、接続配線144a、144b、142a、及びそれらの先に接続されたセンサ配線140を通じて各センサ電極170に伝送される。

ステップS26ではステップS14と同様に、各画素130に対してテスト画像の信号を印加し、それによって表示領域DAに実際に表示されるテスト画像からアレイ基板100と対向基板との間の短絡不良の有無を判断する。尚、その詳細についてはステップS14の説明を援用する。

ステップS28では、スイッチング部180をターンオフしてセンサ配線140とセンサパッド150との間を分離する。具体的には好ましくは、外部の検査装置からスイッチング制御パッド190に対してローレベルの制御電圧を印加し、又はハイレベルの制御電圧の印加を停止する。それにより、スイッチング部180では全ての制御トランジスタCTが一斉にターンオフし、センサ配線140とセンサパッド150との間を分離する。

このように、図４に示されている表示パネル300では図１及び図３に示されているものとは異なり、スイッチング部180のオンオフによってセンサ配線140とセンサパッド150との間の接続を制御できる。従って、図６に示されている工程とは異なり、アレイ基板100にレーザービームを照射して接続配線144a、144b、142aを切断するステップS16を省略できる。

図１、３に示されている表示パネル300を検査する工程と同様に、図４に示されている表示パネル300を検査する工程においても、センサパッド150に対するテスト電圧の印加と同時に、表示検査パッド160に対してテスト画像信号を印加することにより、アレイ基板100と対向基板200との間の短絡不良の有無と画像の表示不良の有無とを同時に判断しても良い。

以上、本発明の望ましい実施例について詳細に説明した。しかし、本発明の実施形態は上記の実施例には限定されない。本発明の属する技術分野において通常の知識を有する者であれば、本発明の思想と精神とのいずれからも離脱することなく、上記の実施例を修正し、または変更できるであろう。それらの修正や変更もまた、本発明の技術的範囲に属すると解されるべきである。

本発明の一実施例による表示パネルの平面図 図１に示されている表示パネルの画素の等価回路図 本発明の別の実施例による表示パネルの平面図 本発明の他の実施例による表示パネルの平面図 本発明の実施例による表示パネルの検査工程における共通電極の電圧の変化を示すグラフ 図１及び図３に示されている表示パネルの製造方法のうち、その検査工程とその後の処理とのフローチャート 図４に示されている表示パネルの検査方法のフローチャート

符号の説明

100 アレイ基板
110 ゲート配線
120 データ配線
130 画素
140 センサ配線
150 センサパッド
160 表示検査パッド
170 センサ電極
180 スイッチング部
190 スイッチング制御パッド
200 対向基板

Claims (23)

1. アレイ基板、
   外部から共通電圧が印加される共通電極を含み、前記アレイ基板に対向している対向基板、及び、
   前記アレイ基板と前記対向基板との間に挟まれている液晶層、
   を有する表示パネルであり、
   前記アレイ基板は、
   所定の方向に延びているゲート配線、
   前記ゲート配線と交差して延びているデータ配線、
   前記ゲート配線と前記データ配線とに接続されている画素、
   前記ゲート配線と前記データ配線とのいずれからも離されているセンサ配線、
   前記センサ配線に接続されているセンサ電極、及び、
   前記センサ配線に接続され、外部から印加されたテスト電圧を前記センサ配線に伝達するセンサパッド、
   を含む表示パネル。
2. 前記テスト電圧は前記センサパッド及び前記センサ配線を通じて前記センサ電極に対して印加される、請求項１に記載の表示パネル。
3. 前記アレイ基板は第１領域及び第２領域に区分され、
   前記対向基板は前記第１領域に対向して配置され、
   前記画素及び前記センサ電極は前記第１領域の上に形成され、
   前記センサパッドは前記第２領域の上に配置されている、
   請求項１に記載の表示パネル。
4. 前記画素は、
   前記ゲート配線及び前記データ配線に接続された薄膜トランジスタ、及び、
   前記薄膜トランジスタに接続された画素電極、
   を含む、請求項１に記載の表示パネル。
5. 前記テスト電圧は前記薄膜トランジスタに対するゲートオフ電圧に等しい、請求項４に記載の表示パネル。
6. 前記共通電極が前記センサ電極に接触している場合、前記共通電極の電圧が共通電圧と前記テスト電圧との間に変化する、請求項１に記載の表示パネル。
7. 前記アレイ基板は、
   前記センサ配線と前記センサパッドとの間に配置され、オンオフによって前記センサ配線と前記センサパッドとの間を接続し、又は分離するスイッチング部、
   を更に含む、請求項１に記載の表示パネル。
8. 前記アレイ基板は、
   前記スイッチング部に接続され、外部から印加された、前記スイッチング部をオンオフ制御するための制御電圧を前記スイッチング部に伝達するスイッチング制御パッド、
   を更に含む、請求項７に記載の表示パネル。
9. 前記スイッチング部は前記センサ配線と同数の制御トランジスタを含む、請求項８に記載の表示パネル。
10. 前記制御トランジスタのソース端子は前記センサパッドに接続され、
    前記制御トランジスタのドレイン端子はそれぞれ、前記センサ配線に１つずつ接続され、
    前記制御トランジスタのゲート端子は前記スイッチング制御パッドに接続されている、
    請求項９に記載のアレイ基板。
11. 前記センサ配線は、
    前記データ配線に対して平行に延びている第１センサ配線と、
    前記ゲート配線に対して平行に延びている第２センサ配線と、
    を含む、請求項１に記載の表示パネル。
12. 前記センサ電極は、
    前記第１センサ配線に接続された第１センサ電極と、
    前記第２センサ配線に接続された第２センサ電極と、
    を含む、請求項１１に記載の表示パネル。
13. 前記センサパッドは、前記第１センサ配線の一端に接続され、かつ前記第２センサ配線の両端に接続されている、請求項１１に記載の表示パネル。
14. 前記センサパッドは、
    前記第１センサ配線に接続された第１センサパッドと、
    前記第２センサ配線に接続された第２センサパッドと、
    を含む、請求項１１に記載の表示パネル。
15. 外部から前記第１センサパッドに対して印加されるテスト電圧は、外部から前記第２センサパッドに対して印加されるテスト電圧とは異なる、請求項１４に記載の表示パネル。
16. 前記アレイ基板は、前記ゲート配線及び前記データ配線に接続された表示検査パッドを更に含む、請求項１に記載の表示パネル。
17. 表示パネルのセンサ配線に対してテスト電圧を印加する段階、
    前記表示パネルに表示された画像から前記表示パネルの短絡不良の有無を判断する段階、及び、
    前記表示パネルのゲート配線とデータ配線とに接続された前記表示パネルの表示検査パッドに対してテスト画像信号を印加し、前記表示パネルに表示された画像から前記表示パネルの表示不良の有無を判断する段階、
    を有する表示パネルの検査方法。
18. 前記センサ配線に接続されたセンサパッドを前記表示パネルに形成し、前記センサパッドを通じて前記テスト電圧を前記センサ配線に対して印加する、請求項１７に記載の表示パネルの検査方法。
19. 前記センサ配線に対してテスト電圧を印加する段階の前に、
    前記センサ配線と前記センサパッドとの間の接続を制御するスイッチング部を前記表示パネルに形成する段階、及び、
    前記スイッチング部をターンオンして前記センサ配線と前記センサパッドとの間を接続する段階、
    を更に有する、請求項１８に記載の表示パネルの検査方法。
20. 前記表示パネルの短絡不良の有無を判断する段階の後に、
    前記スイッチング部をターンオフして前記センサ配線と前記センサパッドとの間を分離する段階、
    を更に有する、請求項１９に記載の表示パネルの検査方法。
21. 前記表示検査パッドに対するテスト画像信号の印加は前記センサ配線に対するテスト電圧の印加と同時に行われる、請求項１７に記載の表示パネルの検査方法。
22. 前記センサ配線のうち、前記データ配線に対して平行な第１センサ配線と、前記ゲート配線に対して平行な第２センサ配線との間でセンサ電圧を変化させる、請求項１７に記載の表示パネルの検査方法。
23. 表示パネルのセンサ配線に接続された前記表示パネルのセンサパッドに対してテスト電圧を印加する段階、
    前記表示パネルに表示された画像から前記表示パネルの短絡不良の有無を判断する段階、及び、
    前記センサ配線と前記センサパッドとの間を絶縁する段階、
    を有する表示パネルの製造方法。
    

Images