JP2020073958A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2020073958A JP2020073958A JP2019167601A JP2019167601A JP2020073958A JP 2020073958 A JP2020073958 A JP 2020073958A JP 2019167601 A JP2019167601 A JP 2019167601A JP 2019167601 A JP2019167601 A JP 2019167601A JP 2020073958 A JP2020073958 A JP 2020073958A
- Authority
- JP
- Japan
- Prior art keywords
- touch panel
- terminal group
- terminals
- signal
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】タッチパネル機能を内蔵した液晶表示装置において、液晶ドライバＩＣの開発コストを低減し、開発期間を短縮する装置を提供する。【解決手段】表示装置は表示パネルに信号を供給する半導体チップを有する。表示パネルは、表示部に形成された複数の映像信号線ＤＬと、複数のタッチパネル電極ＣＴＬとを有する。半導体チップＤＲＶはその一対の長辺のうち表示部側の一方の長辺に第１端子群を有し、第１端子群は、タッチパネル電極に接続するタッチパネル端子群Ａ１，Ａ２と、映像信号線に接続する映像信号端子群ＴＡＤとを含む。第１端子群の中で、半導体チップの表示部側の長辺の両端部に配置される複数の端子はタッチパネル端子群であり、映像信号端子群は当該両端部に配置される複数のタッチパネル端子群に挟まれて配置される。半導体チップの長辺方向及び短辺方向それぞれにて、映像信号端子群の幅はタッチパネル端子群の幅よりも広い。【選択図】図７
Description
本発明は、液晶表示装置に係わり、特に、タッチパネルを内蔵したインセル方式の液晶表示装置に適用して有効な技術に関する。
表示画面に使用者の指またはペンなどを用いてタッチ操作（接触押圧操作、以下、単にタッチと称する）して情報を入力する装置（以下、タッチセンサ又はタッチパネルとも称する）を備えた表示装置は、ＰＤＡや携帯端末などのモバイル用電子機器、各種の家電製品、現金自動預け払い機（Automated Teller Machine）等に用いられている。
このようなタッチパネルとして、タッチされた部分の容量変化を検出する静電容量方式が知られている。
この静電容量方式タッチパネルとして、下記特許文献１に示すように、タッチパネル機能を液晶表示パネルに内蔵した、所謂、インセル方式のタッチパネルを有する液晶表示装置が知られている。
インセル方式のタッチパネルでは、タッチパネルの走査電極を、液晶表示パネルを構成第１基板（ＴＦＴ基板ともいう）上に形成される対向電極（コモン電極（ＣＴ）ともいう）を分割して使用している。
このようなタッチパネルとして、タッチされた部分の容量変化を検出する静電容量方式が知られている。
この静電容量方式タッチパネルとして、下記特許文献１に示すように、タッチパネル機能を液晶表示パネルに内蔵した、所謂、インセル方式のタッチパネルを有する液晶表示装置が知られている。
インセル方式のタッチパネルでは、タッチパネルの走査電極を、液晶表示パネルを構成第１基板（ＴＦＴ基板ともいう）上に形成される対向電極（コモン電極（ＣＴ）ともいう）を分割して使用している。
一般的に、インセル方式のタッチパネルでは、液晶表示パネルの内部に、走査線（ゲート線）を駆動する走査線駆動回路が内蔵されるのが普通である。
また、液晶表示パネルとして、半導体層にアモルファスシリコン層を使用するｎ型のアモルファスシリコン薄膜トランジスタで構成される駆動回路（以下、ａ−Ｓｉ単チャンネル回路構成の駆動回路という）が内蔵されたもの、半導体層にｐ型あるいはｎ型のポリシリコン層を使用するポリシリコン薄膜トランジスタで構成される単チャンネル回路構成の駆動回路（以下、ｐ−Ｓｉ単チャンネル回路構成の駆動回路という）が内蔵されたもの、あるいは、半導体層にｐ型とｎ型のポリシリコン層を使用するｐ型ポリシリコン薄膜トランジスタとｎ型ポリシリコン薄膜トランジスタで構成されるＣＭＯＳ回路構成の駆動回路（以下、ＣＭＯＳ回路構成の駆動回路という）が内蔵されたものがある。
そして、インセル方式のタッチパネルに対応したタッチセンス機能内蔵液晶ドライバＩＣを開発するにあたり、ａ−Ｓｉ単チャンネル回路構成の駆動回路を有する液晶表示パネル、ｐ−Ｓｉ単チャンネル回路構成の駆動回路を有する液晶表示パネル、および、ＣＭＯＳ回路構成の駆動回路を有する液晶表示パネル毎に、個別に液晶ドライバＩＣを開発すると、開発コストと開発期間が増大してしまうという問題がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、タッチパネル機能を内蔵した液晶表示装置において、液晶ドライバＩＣの開発コストを低減し、開発期間を短縮することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
また、液晶表示パネルとして、半導体層にアモルファスシリコン層を使用するｎ型のアモルファスシリコン薄膜トランジスタで構成される駆動回路（以下、ａ−Ｓｉ単チャンネル回路構成の駆動回路という）が内蔵されたもの、半導体層にｐ型あるいはｎ型のポリシリコン層を使用するポリシリコン薄膜トランジスタで構成される単チャンネル回路構成の駆動回路（以下、ｐ−Ｓｉ単チャンネル回路構成の駆動回路という）が内蔵されたもの、あるいは、半導体層にｐ型とｎ型のポリシリコン層を使用するｐ型ポリシリコン薄膜トランジスタとｎ型ポリシリコン薄膜トランジスタで構成されるＣＭＯＳ回路構成の駆動回路（以下、ＣＭＯＳ回路構成の駆動回路という）が内蔵されたものがある。
そして、インセル方式のタッチパネルに対応したタッチセンス機能内蔵液晶ドライバＩＣを開発するにあたり、ａ−Ｓｉ単チャンネル回路構成の駆動回路を有する液晶表示パネル、ｐ−Ｓｉ単チャンネル回路構成の駆動回路を有する液晶表示パネル、および、ＣＭＯＳ回路構成の駆動回路を有する液晶表示パネル毎に、個別に液晶ドライバＩＣを開発すると、開発コストと開発期間が増大してしまうという問題がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、タッチパネル機能を内蔵した液晶表示装置において、液晶ドライバＩＣの開発コストを低減し、開発期間を短縮することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）表示パネルを備え、前記表示パネルに配置された複数の画素と、前記複数の画素で構成される表示部と、前記表示パネルに信号を供給する半導体チップとを有する表示装置であって、前記表示パネルは、前記表示部に形成された複数の映像信号線と、複数のタッチパネル電極とを有し、前記タッチパネル電極は、複数のブロックに分割されており、前記分割された各ブロックのタッチパネル電極は、連続する複数の各画素に対して共通に設けられており、前記半導体チップは、第１方向に伸びる一対の長辺と、前記第１方向と交差する第２方向に伸びる一対の短辺を有し、前記一対の長辺のうち前記表示部側の一方の長辺に、複数の端子からなる第１端子群を有し、前記第１端子群は、前記分割された各ブロックのタッチパネル電極に接続するタッチパネル端子と、前記映像信号線に接続する映像信号端子とを含み、前記第１端子群の中で、前記半導体チップの前記一方の長辺の両端部に配置される複数の端子からなる端子群は、前記タッチパネル端子からなる端子群であり、前記第１端子群の中で、前記映像信号端子からなる端子群は、前記一方の長辺の両端部に配置される複数の前記タッチパネル端子からなる端子群に挟まれて配置され、前記映像信号端子からなる端子群の前記第１方向の幅は、前記タッチパネル端子からなる端子群の前記第１方向の幅よりも広く、前記映像信号端子からなる端子群の前記第２方向の幅は、前記タッチパネル端子からなる端子群の前記第２方向の幅よりも広い。
（２）上記（１）において、前記表示部には、複数の画素毎に画素トランジスタと、前記画素トランジスタのゲート電極にゲート信号を供給する複数のゲート線と、前記複数のゲート線に前記ゲート信号を供給するゲート線駆動回路とを有し、前記半導体チップは、前記一対の長辺のうち他方の長辺に、複数の端子からなる第２端子群を有し、前記第２端子群の中で、前記半導体チップの前記他方の長辺の端部に配置される複数の端子は、前記ゲート線駆動回路に制御信号を供給する制御信号端子である。
（３）上記（２）において、前記第２端子群の中で、外部からの入力信号が入力される端子が、複数の前記制御信号端子に挟まれて配置される。
（４）上記（１）において、前記半導体チップは前記表示パネルに搭載される。
（５）上記（２）において、前記タッチパネル電極には、前記ゲート信号よりもハイ電圧である期間が短いパルス波形の信号が供給される。
（６）上記（５）において、前記複数の画素には前記映像信号線により映像信号が供給され、前記画素に前記映像信号が供給される画素書き込み期間に、前記タッチパネル電極には、前記パルス波形の信号とは異なる対向電圧が供給される。
（３）上記（２）において、前記第２端子群の中で、外部からの入力信号が入力される端子が、複数の前記制御信号端子に挟まれて配置される。
（４）上記（１）において、前記半導体チップは前記表示パネルに搭載される。
（５）上記（２）において、前記タッチパネル電極には、前記ゲート信号よりもハイ電圧である期間が短いパルス波形の信号が供給される。
（６）上記（５）において、前記複数の画素には前記映像信号線により映像信号が供給され、前記画素に前記映像信号が供給される画素書き込み期間に、前記タッチパネル電極には、前記パルス波形の信号とは異なる対向電圧が供給される。
（７）表示パネルを備え、前記表示パネルに配置された複数の画素と、前記複数の画素で構成される表示部と、前記表示パネルに信号を供給する半導体チップとを有する表示装置であって、前記表示パネルは、タッチパネルとしても機能し、前記表示部に形成された複数の映像信号線と、複数のタッチパネル電極と、複数のゲート線と、前記表示部の周辺に形成され前記ゲート線にゲート信号を供給するゲート線駆動回路とを有し、前記複数の画素の各々は画素トランジスタを有し、前記画素トランジスタのゲート電極には前記ゲート信号が供給され、前記タッチパネル電極は、複数のブロックに分割されており、前記分割された各ブロックのタッチパネル電極は、連続する複数の各画素に対して共通に設けられており、前記半導体チップは、第１方向に伸びる一対の長辺と、前記第１方向と交差する第２方向に伸びる一対の短辺を有し、前記一対の長辺のうち前記表示部側の一方の長辺に、複数の端子からなる第１端子群を有し、前記第１端子群は、前記分割された各ブロックのタッチパネル電極に接続するタッチパネル端子と、前記映像信号線に接続する映像信号端子とを含み、前記第１端子群の中で、前記半導体チップの前記一方の長辺の両端部に配置される複数の端子からなる端子群は、前記タッチパネル端子からなる端子群であり、前記第１端子群の中で、前記映像信号端子からなる端子群は、前記一方の長辺の両端部に配置される複数の前記タッチパネル端子からなる端子群に挟まれて配置され、前記一対の長辺の他方の長辺には、前記ゲート線駆動回路を制御する制御信号が供給される制御信号端子が形成され、前記映像信号端子からなる端子群の前記第１方向の幅は、前記タッチパネル端子からなる端子群の前記第１方向の幅よりも広く、前記映像信号端子からなる端子群の前記第２方向の幅は、前記タッチパネル端子からなる端子群の前記第２方向の幅よりも広い。
（８）上記（７）において、前記半導体チップは、前記一対の長辺のうち他方の長辺に、複数の端子からなる第２端子群を有し、前記第２端子群の中で、前記半導体チップの前記他方の長辺の端部に配置される複数の端子は、前記制御信号端子で、前記第２端子群の中で、外部からの入力信号が入力される端子が、複数の前記制御信号端子に挟まれて配置される。
（９）上記（７）において、前記半導体チップは前記表示パネルに搭載される。
（１０）上記（７）において、前記タッチパネル電極には、前記ゲート信号よりもハイ電圧である期間が短いパルス波形の信号が供給される。
（１１）上記（１０）において、前記複数の画素には前記映像信号線により映像信号が供給され、前記画素に前記映像信号が供給される画素書き込み期間に、前記タッチパネル電極には、前記パルス波形の信号とは異なる対向電圧が供給される。
（９）上記（７）において、前記半導体チップは前記表示パネルに搭載される。
（１０）上記（７）において、前記タッチパネル電極には、前記ゲート信号よりもハイ電圧である期間が短いパルス波形の信号が供給される。
（１１）上記（１０）において、前記複数の画素には前記映像信号線により映像信号が供給され、前記画素に前記映像信号が供給される画素書き込み期間に、前記タッチパネル電極には、前記パルス波形の信号とは異なる対向電圧が供給される。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明のタッチパネル機能を内蔵した液晶表示装置によれば、液晶ドライバＩＣの開発コストを低減し、開発期間を短縮することが可能となる。
本発明のタッチパネル機能を内蔵した液晶表示装置によれば、液晶ドライバＩＣの開発コストを低減し、開発期間を短縮することが可能となる。
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
図１は、従来例のタッチパネル付き液晶表示装置の概略構成を示す分解斜視図である。
図２は、図１に示すタッチパネルの電極構成を示す平面図である。
図３は、図１に示すタッチパネルの断面構造を示す断面図である。
一般的に、タッチパネルは、図２に示すように、容量検出用の走査電極（ＴＸ）と、検出電極（ＲＸ）を有する。ここでは、例えば、走査電極（ＴＸ）を３本（ＴＸ１〜ＴＸ３）、検出電極（ＲＸ）を２本（ＲＸ１，ＲＸ２）で図示しているが、電極数はこれに限らない。
また、タッチパネルは、図１、図３に示すように、タッチパネル基板４１と、タッチパネル基板４１上に形成される走査電極（ＴＸ）および検出電極（ＲＸ）と、走査電極（ＴＸ）および検出電極（ＲＸ）上に形成される層間絶縁膜４２と、層間絶縁膜４２上に形成され、走査電極（ＴＸ）同士を電気的に接続する接続部（ＳＴＸ）と、前記接続部（ＳＴＸ）上に形成される保護膜４３と、前記保護膜４３上に配置されるフロントウィンドウ（又は、保護フィルム）４４と、前記タッチパネル基板４１の液晶表示パネル側に形成されるシールド用の透明電極（例えば、ＩＴＯ（Indium Tin Oxide）膜で形成される電極）４５とで構成される。
従来のタッチパネルでは、タッチパネル制御ＩＣ（ＤＲＴ）により、各走査電極（ＴＸ）を５Ｖ〜１０Ｖ程度の電圧でパルス駆動を行い、タッチパネル制御ＩＣ（ＤＲＴ）において、検出電極（ＲＸ）での電圧変化を検出し、タッチ位置の検出を行う。即ち、指等により走査電極（ＴＸ）と検出電極（ＲＸ）との間の容量値が変化し、走査電極（ＴＸ）をパルス駆動した際に、検出電極（ＲＸ）で検出される電圧変動が変化することから、検出電極（ＲＸ）の電圧を測定することによりタッチ位置を検出することができる。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
図１は、従来例のタッチパネル付き液晶表示装置の概略構成を示す分解斜視図である。
図２は、図１に示すタッチパネルの電極構成を示す平面図である。
図３は、図１に示すタッチパネルの断面構造を示す断面図である。
一般的に、タッチパネルは、図２に示すように、容量検出用の走査電極（ＴＸ）と、検出電極（ＲＸ）を有する。ここでは、例えば、走査電極（ＴＸ）を３本（ＴＸ１〜ＴＸ３）、検出電極（ＲＸ）を２本（ＲＸ１，ＲＸ２）で図示しているが、電極数はこれに限らない。
また、タッチパネルは、図１、図３に示すように、タッチパネル基板４１と、タッチパネル基板４１上に形成される走査電極（ＴＸ）および検出電極（ＲＸ）と、走査電極（ＴＸ）および検出電極（ＲＸ）上に形成される層間絶縁膜４２と、層間絶縁膜４２上に形成され、走査電極（ＴＸ）同士を電気的に接続する接続部（ＳＴＸ）と、前記接続部（ＳＴＸ）上に形成される保護膜４３と、前記保護膜４３上に配置されるフロントウィンドウ（又は、保護フィルム）４４と、前記タッチパネル基板４１の液晶表示パネル側に形成されるシールド用の透明電極（例えば、ＩＴＯ（Indium Tin Oxide）膜で形成される電極）４５とで構成される。
従来のタッチパネルでは、タッチパネル制御ＩＣ（ＤＲＴ）により、各走査電極（ＴＸ）を５Ｖ〜１０Ｖ程度の電圧でパルス駆動を行い、タッチパネル制御ＩＣ（ＤＲＴ）において、検出電極（ＲＸ）での電圧変化を検出し、タッチ位置の検出を行う。即ち、指等により走査電極（ＴＸ）と検出電極（ＲＸ）との間の容量値が変化し、走査電極（ＴＸ）をパルス駆動した際に、検出電極（ＲＸ）で検出される電圧変動が変化することから、検出電極（ＲＸ）の電圧を測定することによりタッチ位置を検出することができる。
タッチパネルは、液晶表示パネルの前面に設置される。従って、液晶表示パネルに表示された画像を使用者が見る場合には、表示画像がタッチパネルを透過する必要があるため、タッチパネルは光透過率が高いことが望ましい。
液晶表示パネルは、図１に示すように、第１基板（ＳＵＢ１；以下、ＴＦＴ基板という）、第２基板（ＳＵＢ２；以下、ＣＦ基板という）と、ＴＦＴ基板（ＳＵＢ１）とＣＦ基板（ＳＵＢ２）との間に挟持される液晶（図示せず）とを有する。
また、ＴＦＴ基板（ＳＵＢ１）は、ＣＦ基板（ＳＵＢ２）よりも大きな面積を有し、ＴＦＴ基板（ＳＵＢ１）の、ＣＦ基板（ＳＵＢ２）と対向しない領域には、液晶ドライバＩＣ（ＤＲＶ）が実装され、さらに、当該領域の一辺の周辺部には、メインフレキシブル配線基板（ＭＦＰＣ）が実装される。
なお、図１において、ＣＴは対向電極（共通電極ともいう）、ＴＦＰＣはタッチパネル用フレキシブル配線基板、ＣＤは裏面側透明導電膜、５２は接続部材、５３は接続用フレキシブル配線基板である。
ＩＰＳ方式の液晶表示パネルは、ＴＮ方式の液晶表示パネルやＶＡ方式の液晶表示パネルのように、カラーフィルタが設けられる基板上に対向電極（ＣＴ）が存在しない。そのため、表示ノイズを低減する等の理由により、カラーフィルタが設けられる基板上に、例えばＩＴＯなどの透明導電膜で構成される裏面側透明導電膜（ＣＤ）が形成されている。
液晶表示パネルは、図１に示すように、第１基板（ＳＵＢ１；以下、ＴＦＴ基板という）、第２基板（ＳＵＢ２；以下、ＣＦ基板という）と、ＴＦＴ基板（ＳＵＢ１）とＣＦ基板（ＳＵＢ２）との間に挟持される液晶（図示せず）とを有する。
また、ＴＦＴ基板（ＳＵＢ１）は、ＣＦ基板（ＳＵＢ２）よりも大きな面積を有し、ＴＦＴ基板（ＳＵＢ１）の、ＣＦ基板（ＳＵＢ２）と対向しない領域には、液晶ドライバＩＣ（ＤＲＶ）が実装され、さらに、当該領域の一辺の周辺部には、メインフレキシブル配線基板（ＭＦＰＣ）が実装される。
なお、図１において、ＣＴは対向電極（共通電極ともいう）、ＴＦＰＣはタッチパネル用フレキシブル配線基板、ＣＤは裏面側透明導電膜、５２は接続部材、５３は接続用フレキシブル配線基板である。
ＩＰＳ方式の液晶表示パネルは、ＴＮ方式の液晶表示パネルやＶＡ方式の液晶表示パネルのように、カラーフィルタが設けられる基板上に対向電極（ＣＴ）が存在しない。そのため、表示ノイズを低減する等の理由により、カラーフィルタが設けられる基板上に、例えばＩＴＯなどの透明導電膜で構成される裏面側透明導電膜（ＣＤ）が形成されている。
図４は、液晶表示パネルの内部にタッチパネルを内蔵したタッチパネル内蔵液晶表示装置の概略構成を示す分解斜視図である。
図４において、２はＴＦＴ基板、３はＣＦ基板と、２１は対向電極（共通電極ともいう）、５は液晶ドライバＩＣ、ＭＦＰＣはメインフレキシブル配線基板、４０はフロントウィンドウ、５３は接続用フレキシブル配線基板である。
図４に示す液晶表示装置では、ＣＦ基板３上の裏面側透明導電膜（ＣＤ）を、帯状のパターンに分割して、タッチパネルの検出電極（ＲＸ）３１となし、ＴＦＴ基板２の内部に形成される対向電極２１を帯状のパターンに分割、即ち、複数のブロックに分割して、タッチパネルの走査電極（ＴＸ）として兼用することにより、タッチパネル基板（図１の４１）を削減している。そのため、図４に示す液晶表示装置では、図１に示すタッチパネル制御ＩＣ（ＤＲＴ）の機能が、液晶ドライバＩＣ５の内部に設けられる。
図４において、２はＴＦＴ基板、３はＣＦ基板と、２１は対向電極（共通電極ともいう）、５は液晶ドライバＩＣ、ＭＦＰＣはメインフレキシブル配線基板、４０はフロントウィンドウ、５３は接続用フレキシブル配線基板である。
図４に示す液晶表示装置では、ＣＦ基板３上の裏面側透明導電膜（ＣＤ）を、帯状のパターンに分割して、タッチパネルの検出電極（ＲＸ）３１となし、ＴＦＴ基板２の内部に形成される対向電極２１を帯状のパターンに分割、即ち、複数のブロックに分割して、タッチパネルの走査電極（ＴＸ）として兼用することにより、タッチパネル基板（図１の４１）を削減している。そのため、図４に示す液晶表示装置では、図１に示すタッチパネル制御ＩＣ（ＤＲＴ）の機能が、液晶ドライバＩＣ５の内部に設けられる。
次に、図５を用いて、図４に示す液晶表示装置の対向電極２１と検出電極３１について説明する。
前述したように、対向電極２１はＴＦＴ基板２上に設けられているが、複数本の（例えば２０本程度）対向電極２１が両端で共通に接続され、対向電極信号線２２と接続されている。
図５に示す液晶表示装置では、束状の対向電極２１が走査電極（ＴＸ）を兼用し、また、検出電極３１が検出電極（ＲＸ）を構成する。
したがって、対向電極信号には、画像表示に用いられる対向電圧と、タッチ位置の検出に用いられるタッチパネル走査電圧とが含まれる。タッチパネル走査電圧が対向電極２１に印加されると、対向電極２１と一定の間隔を持って配置され容量を構成する検出電極３１に検出信号が生じる。この検出信号は検出電極用端子３６を介して外部に取り出される。
なお、検出電極３１の両側にはダミー電極３３が形成されている。検出電極３１は一方の端部でダミー電極３３側に向かい広がりＴ字状の検出電極用端子３６を形成している。また、ＴＦＴ基板２には対向電極信号線２２以外にも駆動回路用入力端子２５のような様々な配線、端子等が形成される。
前述したように、対向電極２１はＴＦＴ基板２上に設けられているが、複数本の（例えば２０本程度）対向電極２１が両端で共通に接続され、対向電極信号線２２と接続されている。
図５に示す液晶表示装置では、束状の対向電極２１が走査電極（ＴＸ）を兼用し、また、検出電極３１が検出電極（ＲＸ）を構成する。
したがって、対向電極信号には、画像表示に用いられる対向電圧と、タッチ位置の検出に用いられるタッチパネル走査電圧とが含まれる。タッチパネル走査電圧が対向電極２１に印加されると、対向電極２１と一定の間隔を持って配置され容量を構成する検出電極３１に検出信号が生じる。この検出信号は検出電極用端子３６を介して外部に取り出される。
なお、検出電極３１の両側にはダミー電極３３が形成されている。検出電極３１は一方の端部でダミー電極３３側に向かい広がりＴ字状の検出電極用端子３６を形成している。また、ＴＦＴ基板２には対向電極信号線２２以外にも駆動回路用入力端子２５のような様々な配線、端子等が形成される。
図４に示す液晶表示装置における、表示部の断面の一部を拡大した概略断面図を図６に示す。
図６に示すようにＴＦＴ基板２には画素部２００が設けられており、対向電極２１は画素の一部として画像表示に用いられる。また、ＴＦＴ基板２とＣＦ基板３との間には液晶組成物４が狭持されている。ＣＦ基板３に設けられた検出電極３１とＴＦＴ基板に設けられた対向電極２１とは容量を形成しており、対向電極２１に駆動信号が印加されると検出電極３１の電圧が変化する。
この時、図６に示すように、フロントウィンドウ４０を介して指５０２等の導電体が近接または接触すると、容量に変化が生じ検出電極３１に生じる電圧に、近接・接触が無い場合に比較して変化が生じる。
このように、液晶表示パネルに形成した対向電極２１と検出電極３１との間に生じる容量の変化を検出することで、液晶表示パネルにタッチパネルの機能を備えることが可能となる。
図６に示すようにＴＦＴ基板２には画素部２００が設けられており、対向電極２１は画素の一部として画像表示に用いられる。また、ＴＦＴ基板２とＣＦ基板３との間には液晶組成物４が狭持されている。ＣＦ基板３に設けられた検出電極３１とＴＦＴ基板に設けられた対向電極２１とは容量を形成しており、対向電極２１に駆動信号が印加されると検出電極３１の電圧が変化する。
この時、図６に示すように、フロントウィンドウ４０を介して指５０２等の導電体が近接または接触すると、容量に変化が生じ検出電極３１に生じる電圧に、近接・接触が無い場合に比較して変化が生じる。
このように、液晶表示パネルに形成した対向電極２１と検出電極３１との間に生じる容量の変化を検出することで、液晶表示パネルにタッチパネルの機能を備えることが可能となる。
図７は、本発明が適用される液晶表示装置の一例の、複数のブロックに分割した対向電極の一例を示す平面図である。図７において、ＳＵＢ１はＴＦＴ基板、ＤＲＶは液晶ドライバＩＣ、ＣＴ１〜ＣＴ２０は帯状のパターンに分割された各ブロックの対向電極、ＤＬは映像線、ＣＴＬは対向電極配線、ＧＥＳは液晶表示パネルに内蔵された走査線駆動回路、ＧＴＬは走査線駆動回路信号配線、ＴＡＭはメインフレキシブル配線基板（ＭＦＰＣ）と接続される端子部、ＡＲはマトリクス状に配置された複数の画素で構成される表示領域である。
図７に示す例では、走査線駆動回路（ＧＥＳ）として、ａ−Ｓｉ単チャンネル回路構成の駆動回路、あるいは、半導体層にｎ型のポリシリコン層を使用する、ｐ−Ｓｉ単チャンネル回路構成の駆動回路が使用される。
静電容量方式のタッチパネルでは、指等による静電容量の変化を検出するため、交流駆動を行うタッチパネル用の走査電極（ＴＸ）の幅は約４〜５ｍｍ程度の幅があることが望ましい。そのため、液晶表示パネルの大型化により走査電極（ＴＸ）の本数は増加する。
図７に示す例では、１２８０表示ラインの対向電極（ＣＴ）を、ＣＴ１〜ＣＴ２０の２０ブロック（１ブロックは６４表示ラインの対向電極で構成される）に分割しており、対向電極配線（ＣＴＬ）は左右に各２０本必要となる。
各ブロックの対向電極（ＣＴ１〜ＣＴ２０）は、表示動作において寄生容量により電圧変動した場合は画質悪化を引き起こす。そのため、各々のブロックの対向電極（ＣＴ１〜ＣＴ２０）と、液晶ドライバＩＣ（ＤＲＶ）とを接続する対向電極配線（ＣＴＬ）の抵抗値を下げる必要がある。また、走査線駆動回路（ＧＥＳ）上にも配線があるため、対向電極配線（ＣＴＬ）を走査線駆動回路（ＧＥＳ）上に配線することはできない。
そのため、対向電極配線（ＣＴＬ）は、走査線駆動回路（ＧＥＳ）より対向電極（ＣＴ）側に配置する。
これに対応し、液晶ドライバＩＣ（ＤＲＶ）は、半導体チップの表示領域（ＡＲ）の中央に映像線（図示せず）に接続される映像線駆動端子（ＴＡＤ）を配置し、その左右両端に、対向電極配線（ＣＴＬ）に接続される端子（Ａ１，Ａ２）を配置している。
図７に示す例では、走査線駆動回路（ＧＥＳ）として、ａ−Ｓｉ単チャンネル回路構成の駆動回路、あるいは、半導体層にｎ型のポリシリコン層を使用する、ｐ−Ｓｉ単チャンネル回路構成の駆動回路が使用される。
静電容量方式のタッチパネルでは、指等による静電容量の変化を検出するため、交流駆動を行うタッチパネル用の走査電極（ＴＸ）の幅は約４〜５ｍｍ程度の幅があることが望ましい。そのため、液晶表示パネルの大型化により走査電極（ＴＸ）の本数は増加する。
図７に示す例では、１２８０表示ラインの対向電極（ＣＴ）を、ＣＴ１〜ＣＴ２０の２０ブロック（１ブロックは６４表示ラインの対向電極で構成される）に分割しており、対向電極配線（ＣＴＬ）は左右に各２０本必要となる。
各ブロックの対向電極（ＣＴ１〜ＣＴ２０）は、表示動作において寄生容量により電圧変動した場合は画質悪化を引き起こす。そのため、各々のブロックの対向電極（ＣＴ１〜ＣＴ２０）と、液晶ドライバＩＣ（ＤＲＶ）とを接続する対向電極配線（ＣＴＬ）の抵抗値を下げる必要がある。また、走査線駆動回路（ＧＥＳ）上にも配線があるため、対向電極配線（ＣＴＬ）を走査線駆動回路（ＧＥＳ）上に配線することはできない。
そのため、対向電極配線（ＣＴＬ）は、走査線駆動回路（ＧＥＳ）より対向電極（ＣＴ）側に配置する。
これに対応し、液晶ドライバＩＣ（ＤＲＶ）は、半導体チップの表示領域（ＡＲ）の中央に映像線（図示せず）に接続される映像線駆動端子（ＴＡＤ）を配置し、その左右両端に、対向電極配線（ＣＴＬ）に接続される端子（Ａ１，Ａ２）を配置している。
図８は、本発明が適用される液晶表示装置の他の例の、複数のブロックに分割した対向電極の駆動方法を説明するための平面図である。
図８に示す液晶表示装置は、２０ブロックに分割した各々の対向電極（ＣＴ１〜ＣＴ２０）を、アドレスデコード方式により選択する対向電極選択回路（ＣＴＳＣ）を、液晶表示パネルの内部に内蔵した点で、図７に示す液晶表示装置と相違する。
図８では、対向電極選択回路（ＣＴＳＣ）として、ＣＭＯＳ回路構成の駆動回路が使用される。
２０ブロックに分割した対向電極（ＣＴ１〜ＣＴ２０）の選択方法をアドレスデコード方式とすることにより、低抵抗が必要となる配線は、対向電極（ＣＴ１〜ＣＴ２０）に供給する対向電圧（Ｖｃｏｍ）の配線（ＬＶｃｏｍ）と、タッチパネル走査電圧（Ｖｓｔｃ）の配線（ＬＶｓｔｃ）の２本となる。
本実施例では、タッチパネル走査電圧（Ｖｓｔｃ）は、対向電圧（Ｖｃｏｍ）に対して、５〜１０Ｖ高い電圧を直流で供給し、アドレス信号線（Ｓａｄｄｒｅｓ）を介して供給されるアドレス信号（ａｄｄｒｅｓ）により走査箇所の選択を行い、タッチパネル走査信号（ＳＴＣ）に従い、走査電極（ＴＸ）を兼ねる、選択されたブロックの対向電極（ＣＴ）に対して、対向電圧（Ｖｃｏｍ）、あるいは、タッチパネル走査電圧（Ｖｓｔｃ）を切り替えて出力する。
対向電極（ＣＴ）の分割数が増加した場合でも、増加する配線は、アドレス信号線（Ｓａｄｄｒｅｓ）のみであり、液晶表示パネルの左右の額縁の増加を抑制したまま、タッチパネル走査電極として使用する対向電極の分割数を増加させることが可能となる。
図８に示す液晶表示装置は、２０ブロックに分割した各々の対向電極（ＣＴ１〜ＣＴ２０）を、アドレスデコード方式により選択する対向電極選択回路（ＣＴＳＣ）を、液晶表示パネルの内部に内蔵した点で、図７に示す液晶表示装置と相違する。
図８では、対向電極選択回路（ＣＴＳＣ）として、ＣＭＯＳ回路構成の駆動回路が使用される。
２０ブロックに分割した対向電極（ＣＴ１〜ＣＴ２０）の選択方法をアドレスデコード方式とすることにより、低抵抗が必要となる配線は、対向電極（ＣＴ１〜ＣＴ２０）に供給する対向電圧（Ｖｃｏｍ）の配線（ＬＶｃｏｍ）と、タッチパネル走査電圧（Ｖｓｔｃ）の配線（ＬＶｓｔｃ）の２本となる。
本実施例では、タッチパネル走査電圧（Ｖｓｔｃ）は、対向電圧（Ｖｃｏｍ）に対して、５〜１０Ｖ高い電圧を直流で供給し、アドレス信号線（Ｓａｄｄｒｅｓ）を介して供給されるアドレス信号（ａｄｄｒｅｓ）により走査箇所の選択を行い、タッチパネル走査信号（ＳＴＣ）に従い、走査電極（ＴＸ）を兼ねる、選択されたブロックの対向電極（ＣＴ）に対して、対向電圧（Ｖｃｏｍ）、あるいは、タッチパネル走査電圧（Ｖｓｔｃ）を切り替えて出力する。
対向電極（ＣＴ）の分割数が増加した場合でも、増加する配線は、アドレス信号線（Ｓａｄｄｒｅｓ）のみであり、液晶表示パネルの左右の額縁の増加を抑制したまま、タッチパネル走査電極として使用する対向電極の分割数を増加させることが可能となる。
図９は、図８に示す対向電極選択回路（ＣＴＳＣ）の構成例を示すブロック図である。図９に示すように、対向電極選択回路（ＣＴＳＣ）は、ＤＥＣ１〜ＤＥＣ２０のアドレスデコーダ回路と、ＳＣＨ１〜ＳＣＨ２０の選択回路で構成されている。
図８に示す液晶表示装置では、タッチパネルの走査電極（ＴＸ）が５ｍｍピッチとなるように、６４表示ライン分の対向電極（ＣＴ）を、液晶表示パネルの内部で電気的に接続して１つのブロックとし、１２８０の表示ラインを２０分割する。そして、当該２０分割された対向電極（ＣＴ１〜ＣＴ２０）と、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）とを、１対１で割りつけている。分割数が、２０ブロックであるため、アドレス信号線（Ｓａｄｄ）は５ｂｉｔの５本が必要となる。
アドレス信号（ａｄｄｒｅｓ）により選択された、１ブロックの対向電極、即ち、６４表示ライン分の対向電極（ＣＴ）が、タッチパネル走査信号（ＳＴＣ）により交流駆動を行い、その他の対向電極（ＣＴ）は対向電圧を出力する。
図８に示す液晶表示装置では、タッチパネルの走査電極（ＴＸ）が５ｍｍピッチとなるように、６４表示ライン分の対向電極（ＣＴ）を、液晶表示パネルの内部で電気的に接続して１つのブロックとし、１２８０の表示ラインを２０分割する。そして、当該２０分割された対向電極（ＣＴ１〜ＣＴ２０）と、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）とを、１対１で割りつけている。分割数が、２０ブロックであるため、アドレス信号線（Ｓａｄｄ）は５ｂｉｔの５本が必要となる。
アドレス信号（ａｄｄｒｅｓ）により選択された、１ブロックの対向電極、即ち、６４表示ライン分の対向電極（ＣＴ）が、タッチパネル走査信号（ＳＴＣ）により交流駆動を行い、その他の対向電極（ＣＴ）は対向電圧を出力する。
図１０は、図９に示す選択回路（ＳＣＨ１〜ＳＣＨ２０）の一例の回路構成を示す回路図である。
図１０に示す選択回路は、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＤＥＣＯ）と、インバータ（ＩＮＶ１）で反転されたタッチパネル走査信号（ＳＴＣ）の反転信号とを、ノア回路（ＮＯＲ１）に入力し、当該ノア回路（ＮＯＲ１）の出力をインバータ（ＩＮＶ２）で反転して、スイッチ回路（ＳＷ）に入力することにより、タッチパネル走査電圧（Ｖｓｔｃ）、あるいは、対向電圧（Ｖｃｏｍ）を選択して各ブロックの対向電極（ＣＴ１〜ＣＴ２０）に出力する。
これにより、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の一つが選択された場合、タッチパネル走査信号（ＳＴＣ）に従い、各ブロックの対向電極に、タッチパネル走査電圧（Ｖｓｔｃ）と、対向電圧（Ｖｃｏｍ）とを切り替えて出力する。
即ち、図８に示す選択回路では、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＤＥＣＯ）が、Ｌｏｗレベル（以下、Ｌレベル）、および、タッチパネル走査信号（ＳＴＣ）がＨｉｇｈレベル（以下、Ｈレベル）のときに、ノア回路（ＮＯＲ１）の出力がＨレベルとなるので、スイッチ回路（ＳＷ）は、タッチパネル走査電圧（Ｖｓｔｃ）を選択し、タッチパネル走査信号（ＳＴＣ）がＬレベル、あるいは、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＤＥＣＯ）が、Ｈレベルのときに、ノア回路（ＮＯＲ１）の出力がＬレベルとなるので、スイッチ回路（ＳＷ）は、対向電圧（Ｖｃｏｍ）を選択する。
図１０に示す選択回路は、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＤＥＣＯ）と、インバータ（ＩＮＶ１）で反転されたタッチパネル走査信号（ＳＴＣ）の反転信号とを、ノア回路（ＮＯＲ１）に入力し、当該ノア回路（ＮＯＲ１）の出力をインバータ（ＩＮＶ２）で反転して、スイッチ回路（ＳＷ）に入力することにより、タッチパネル走査電圧（Ｖｓｔｃ）、あるいは、対向電圧（Ｖｃｏｍ）を選択して各ブロックの対向電極（ＣＴ１〜ＣＴ２０）に出力する。
これにより、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の一つが選択された場合、タッチパネル走査信号（ＳＴＣ）に従い、各ブロックの対向電極に、タッチパネル走査電圧（Ｖｓｔｃ）と、対向電圧（Ｖｃｏｍ）とを切り替えて出力する。
即ち、図８に示す選択回路では、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＤＥＣＯ）が、Ｌｏｗレベル（以下、Ｌレベル）、および、タッチパネル走査信号（ＳＴＣ）がＨｉｇｈレベル（以下、Ｈレベル）のときに、ノア回路（ＮＯＲ１）の出力がＨレベルとなるので、スイッチ回路（ＳＷ）は、タッチパネル走査電圧（Ｖｓｔｃ）を選択し、タッチパネル走査信号（ＳＴＣ）がＬレベル、あるいは、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＤＥＣＯ）が、Ｈレベルのときに、ノア回路（ＮＯＲ１）の出力がＬレベルとなるので、スイッチ回路（ＳＷ）は、対向電圧（Ｖｃｏｍ）を選択する。
図１１は、図７に示すアドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の一例の回路構成を示す回路図である。
図１１に示すように、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）には、５個のアドレス信号（ａｄｄｒｅｓ）の各々について、アドレス信号、あるいは、アドレス信号をインバータ（ＩＮＶ）で反転した反転信号が入力され、５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の組み合わせに基づきデコードする。
図１１に示すアドレスデコーダ回路では、アドレスデコーダ回路に入力された５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の中の所定の組み合わせのアドレス信号（ａｄｄ）をナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）に入力し、当該ナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）の出力を、ノア回路（ＮＯＲ２）に入力し、当該ノア回路（ＮＯＲ２）の出力をインバータ（ＩＮＶ３）で反転して、アドレスデコーダ回路の出力（ＤＥＣＯ）としている。したがって、図１１に示すアドレスデコーダ回路では、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致するときに、Ｌレベルの電圧が、アドレスデコーダ回路の出力（ＤＥＣＯ）として出力され、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致しないときに、Ｈレベルの電圧が、アドレスデコーダ回路の出力（ＤＥＣＯ）として出力される。
図１１に示すように、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）には、５個のアドレス信号（ａｄｄｒｅｓ）の各々について、アドレス信号、あるいは、アドレス信号をインバータ（ＩＮＶ）で反転した反転信号が入力され、５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の組み合わせに基づきデコードする。
図１１に示すアドレスデコーダ回路では、アドレスデコーダ回路に入力された５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の中の所定の組み合わせのアドレス信号（ａｄｄ）をナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）に入力し、当該ナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）の出力を、ノア回路（ＮＯＲ２）に入力し、当該ノア回路（ＮＯＲ２）の出力をインバータ（ＩＮＶ３）で反転して、アドレスデコーダ回路の出力（ＤＥＣＯ）としている。したがって、図１１に示すアドレスデコーダ回路では、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致するときに、Ｌレベルの電圧が、アドレスデコーダ回路の出力（ＤＥＣＯ）として出力され、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致しないときに、Ｈレベルの電圧が、アドレスデコーダ回路の出力（ＤＥＣＯ）として出力される。
図１２は、タッチパネル内蔵液晶表示装置における、タッチパネル検出時と、画素書込み時の駆動波形を説明するための図である。
図１２のＡは、２０ブロックに分割された対向電極のうち、１１番目のブロックとなる６４１〜７０４表示ラインの対向電極（ＣＴ１１）に供給されるタッチパネル走査電圧（Ｖｓｔｃ）の電圧波形を示している。また、図１２のＢは、奇数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１２のＣは、偶数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１２のＤは、６４１番目の走査線（ＧＬ）を介して、６４１表示ラインの薄膜トランジスタのゲート電極に供給されるゲート信号を示している。さらに、Ｔ１は、タッチ位置検出期間、Ｔ２は画素書込み期間を示している。
タッチ位置検出期間（Ｔ１）は、表示への影響を防止するため、画素書込み期間（Ｔ２）以外の期間に設定される。また、タッチ位置検出期間（Ｔ１）において、検出感度を増加させるために、同一箇所の走査電極（ＴＸ）で複数回のスキャン、即ち、図１２では、１１番目のブロックの対向電極（ＣＴ１１）に、複数回タッチパネル走査電圧（Ｖｓｔｃ）が供給される。また、画素書込み期間（Ｔ２）内には、１１番目のブロックの対向電極（ＣＴ１１）には、タッチパネル走査電圧（Ｖｓｔｃ）が供給されず、対向電圧（Ｖｃｏｍ）が供給される。
図１２のＡは、２０ブロックに分割された対向電極のうち、１１番目のブロックとなる６４１〜７０４表示ラインの対向電極（ＣＴ１１）に供給されるタッチパネル走査電圧（Ｖｓｔｃ）の電圧波形を示している。また、図１２のＢは、奇数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１２のＣは、偶数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１２のＤは、６４１番目の走査線（ＧＬ）を介して、６４１表示ラインの薄膜トランジスタのゲート電極に供給されるゲート信号を示している。さらに、Ｔ１は、タッチ位置検出期間、Ｔ２は画素書込み期間を示している。
タッチ位置検出期間（Ｔ１）は、表示への影響を防止するため、画素書込み期間（Ｔ２）以外の期間に設定される。また、タッチ位置検出期間（Ｔ１）において、検出感度を増加させるために、同一箇所の走査電極（ＴＸ）で複数回のスキャン、即ち、図１２では、１１番目のブロックの対向電極（ＣＴ１１）に、複数回タッチパネル走査電圧（Ｖｓｔｃ）が供給される。また、画素書込み期間（Ｔ２）内には、１１番目のブロックの対向電極（ＣＴ１１）には、タッチパネル走査電圧（Ｖｓｔｃ）が供給されず、対向電圧（Ｖｃｏｍ）が供給される。
図１３は、タッチパネル内蔵液晶表示装置における、タッチパネル検出時と、画素書込み時のタイミングを説明するための図である。
図１３のＡは、１フレームの画素書込み期間（Ｔ４）に、１番目の表示ラインから１２８０表示ラインまでの画素書込みタイミングを示し、図１３のＢが、２０ブロックに分割された各ブロックの対向電極（ＣＴ１〜ＣＴ２０）におけるタッチパネル検出タイミングを示す。
図１３に示すように、任意の表示ラインの対向電極を走査電極（ＴＸ）として機能させ、タッチパネル検出時のスキャン動作は、画素書き込みを行うゲートスキャンとは異なる箇所で行う。なお、図１３において、Ｔ３は帰線期間、ＶＳＹＮＣは垂直同期信号、ＨＳＹＮＣは水平同期信号を示す。
図１３のＡは、１フレームの画素書込み期間（Ｔ４）に、１番目の表示ラインから１２８０表示ラインまでの画素書込みタイミングを示し、図１３のＢが、２０ブロックに分割された各ブロックの対向電極（ＣＴ１〜ＣＴ２０）におけるタッチパネル検出タイミングを示す。
図１３に示すように、任意の表示ラインの対向電極を走査電極（ＴＸ）として機能させ、タッチパネル検出時のスキャン動作は、画素書き込みを行うゲートスキャンとは異なる箇所で行う。なお、図１３において、Ｔ３は帰線期間、ＶＳＹＮＣは垂直同期信号、ＨＳＹＮＣは水平同期信号を示す。
本実施例の液晶ドライバＩＣ（ＤＲＶ）では、半導体チップの表示領域（ＡＲ）の一辺に配置される端子群の中で、中央に映像線（ＤＬ）に接続される映像線端子（ＴＡＤ）を配置し、その左右端に、対向電極配線（ＣＴＬ）に接続される端子（Ａ１，Ａ２）を配置する。
静電容量方式タッチパネルでは、指等による静電容量の変化を検出するため、交流駆動を行う走査電極の幅は約４〜５ｍｍ程度の幅があることが望ましいため、液晶表示パネルの大型化により走査電極の本数は増加する。
現在携帯モバイル向けの液晶表示パネルでは、５．５インチの表示領域の要求もあり縦方向の寸法は１２０ｍｍになるため、５ｍｍ幅で対向電極（ＣＴ）を分割すると２４本になる。一方、現行のスマートフォン向けには、４インチクラスのＷＶＧＡ（４８０ＲＧＢ×８００）が一般的で縦方向の寸法は９０ｍｍになるので、５ｍｍ幅で対向電極（ＣＴ）を分割すると１８本になる。
そこで、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、５．５インチの液晶表示パネルまで対応できるように、対向電極配線（ＣＴＬ）に接続される端子（Ａ１，Ａ２）を２４端子としている。
また、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、様々な対向電極本数の液晶表示パネルに対応できるように、対向電極配線（ＣＴＬ）に接続するために使用する使用端子数を、１本から２４本まで切り替えられるようになっている。
また、前述したように画質劣化防止のため、対向電極配線（ＣＴＬ）は低抵抗にする必要がある。そのため、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、半導体チップの出力端子の左右両端に同じ機能を持つ、Ａ１，Ａ２の端子を設けて、対向電極（ＣＴ）に対して両側から給電できるようにしている。
静電容量方式タッチパネルでは、指等による静電容量の変化を検出するため、交流駆動を行う走査電極の幅は約４〜５ｍｍ程度の幅があることが望ましいため、液晶表示パネルの大型化により走査電極の本数は増加する。
現在携帯モバイル向けの液晶表示パネルでは、５．５インチの表示領域の要求もあり縦方向の寸法は１２０ｍｍになるため、５ｍｍ幅で対向電極（ＣＴ）を分割すると２４本になる。一方、現行のスマートフォン向けには、４インチクラスのＷＶＧＡ（４８０ＲＧＢ×８００）が一般的で縦方向の寸法は９０ｍｍになるので、５ｍｍ幅で対向電極（ＣＴ）を分割すると１８本になる。
そこで、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、５．５インチの液晶表示パネルまで対応できるように、対向電極配線（ＣＴＬ）に接続される端子（Ａ１，Ａ２）を２４端子としている。
また、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、様々な対向電極本数の液晶表示パネルに対応できるように、対向電極配線（ＣＴＬ）に接続するために使用する使用端子数を、１本から２４本まで切り替えられるようになっている。
また、前述したように画質劣化防止のため、対向電極配線（ＣＴＬ）は低抵抗にする必要がある。そのため、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、半導体チップの出力端子の左右両端に同じ機能を持つ、Ａ１，Ａ２の端子を設けて、対向電極（ＣＴ）に対して両側から給電できるようにしている。
図１４に、分割した対向電極（ＣＴ）を直接駆動する場合の、本実施例の液晶ドライバＩＣ（ＤＲＶ）の端子（Ａ１）の接続例を示す。
なお、図１４は、本実施例の液晶ドライバＩＣ（ＤＲＶ）を構成する半導体チップの表示領域（ＡＲ）側の辺に形成されている端子群の中の左側の複数の端子（Ａ１の端子）を図示している。
前述したように、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、対向電極配線（ＣＴＬ）に接続するために使用する使用端子数を、ＴＸ１〜ＴＸ２４の１本から２４本まで切り替えられるようになっているが、図１４では、ＴＸ１〜ＴＸ２０の２０本の端を使用している。なお、本実施例の液晶ドライバＩＣ（ＤＲＶ）を構成する半導体チップの表示領域（ＡＲ）側の辺に形成されている端子群の中の右側も同様な構成となっている。
図１４では、ＴＸ１〜ＴＸ２０の端子の各々に、ＣＴ１〜ＣＴ２０の対向電極に接続される対向電極配線（ＣＴＬ）が接続される。
タッチ位置検出を行う端子は、例えば、図１２、図１３に示すタイミングで、タッチパネル走査電圧（Ｖｓｔｃ）を出力し、その他の端子は、対向電圧（Ｖｃｏｍ）を出力する。
図１５に、図８に示す対向電極選択回路（ＣＴＳＣ）を使用する場合の、本実施例の液晶ドライバＩＣ（ＤＲＶ）の端子（Ａ１）の接続例を示す。
本実施例の液晶ドライバＩＣ（ＤＲＶ）では、内部のレジスタのデータ値を切り替えることにより、ＴＸ１〜ＴＸ１２の端子を、タッチパネル走査電圧（Ｖｓｔｃ）を出力する端子に、ＴＸ１３からＴＸ２４の端子を、対向電圧（Ｖｃｏｍ）を出力する端子に固定して、図８に示す対向電極選択回路（ＣＴＳＣ）に出力する。
図１５の場合、本実施例の液晶ドライバＩＣ（ＤＲＶ）の各出力端子の出力インピーダンスは１００Ωのため１２本ずつ並列に接続することにより、タッチパネル走査電圧（Ｖｓｔｃ）および対向電圧（Ｖｃｏｍ）を出力する端子の出力インピーダンスを１００Ω÷１２＝８．３Ωに低減することができる。
なお、図１４は、本実施例の液晶ドライバＩＣ（ＤＲＶ）を構成する半導体チップの表示領域（ＡＲ）側の辺に形成されている端子群の中の左側の複数の端子（Ａ１の端子）を図示している。
前述したように、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、対向電極配線（ＣＴＬ）に接続するために使用する使用端子数を、ＴＸ１〜ＴＸ２４の１本から２４本まで切り替えられるようになっているが、図１４では、ＴＸ１〜ＴＸ２０の２０本の端を使用している。なお、本実施例の液晶ドライバＩＣ（ＤＲＶ）を構成する半導体チップの表示領域（ＡＲ）側の辺に形成されている端子群の中の右側も同様な構成となっている。
図１４では、ＴＸ１〜ＴＸ２０の端子の各々に、ＣＴ１〜ＣＴ２０の対向電極に接続される対向電極配線（ＣＴＬ）が接続される。
タッチ位置検出を行う端子は、例えば、図１２、図１３に示すタイミングで、タッチパネル走査電圧（Ｖｓｔｃ）を出力し、その他の端子は、対向電圧（Ｖｃｏｍ）を出力する。
図１５に、図８に示す対向電極選択回路（ＣＴＳＣ）を使用する場合の、本実施例の液晶ドライバＩＣ（ＤＲＶ）の端子（Ａ１）の接続例を示す。
本実施例の液晶ドライバＩＣ（ＤＲＶ）では、内部のレジスタのデータ値を切り替えることにより、ＴＸ１〜ＴＸ１２の端子を、タッチパネル走査電圧（Ｖｓｔｃ）を出力する端子に、ＴＸ１３からＴＸ２４の端子を、対向電圧（Ｖｃｏｍ）を出力する端子に固定して、図８に示す対向電極選択回路（ＣＴＳＣ）に出力する。
図１５の場合、本実施例の液晶ドライバＩＣ（ＤＲＶ）の各出力端子の出力インピーダンスは１００Ωのため１２本ずつ並列に接続することにより、タッチパネル走査電圧（Ｖｓｔｃ）および対向電圧（Ｖｃｏｍ）を出力する端子の出力インピーダンスを１００Ω÷１２＝８．３Ωに低減することができる。
従来の液晶ドライバＩＣ（ＤＲＶ）では、走査線駆動回路（ＧＥＳ）を駆動するための制御信号を出力する端子を、液晶ドライバＩＣ（ＤＲＶ）を構成する半導体チップの表示領域（ＡＲ）側（以下、出力側という）の辺に形成されている端子群の中に配置している。
しかし、対向電極配線（ＣＴＬ）は、低抵抗にする必要があるため、対向電極配線（ＣＴＬ）に接続される端子（Ａ１，Ａ２）は、液晶ドライバＩＣ（ＤＲＶ）を構成する半導体チップの出力側の辺に配置する必要がある。
これに加えて、走査線駆動回路（ＧＥＳ）を駆動するための制御信号を出力する端子を、液晶ドライバＩＣ（ＤＲＶ）を構成する半導体チップの出力側の辺に配置するとチップサイズが増大し、チップコストの増加につながる。
そこで、本実施例では、走査線駆動回路（ＧＥＳ）を駆動するための制御信号を出力する端子（Ｂ１，Ｂ２）を、液晶ドライバＩＣ（ＤＲＶ）を構成する半導体チップの表示領域（ＡＲ）と反対側（以下、入力側という）に配置している。
図１６に、本実施例の液晶ドライバＩＣ（ＤＲＶ）の、入力側の端子の接続例を示す。
図１６において、ＴＡＤは映像線端子、Ａ１，Ａ２は対向電極配線（ＣＴＬ）に接続される端子、Ｂ１，Ｂ２は走査線駆動回路（ＧＥＳ）を駆動するための制御信号を出力する端子、Ｃ１，Ｃ２はタッチパネルの検出電極（ＲＸ）で検出された検出信号が入力される端子、Ｄは外部からの入力信号、電源電圧が入力される端子である。
しかし、対向電極配線（ＣＴＬ）は、低抵抗にする必要があるため、対向電極配線（ＣＴＬ）に接続される端子（Ａ１，Ａ２）は、液晶ドライバＩＣ（ＤＲＶ）を構成する半導体チップの出力側の辺に配置する必要がある。
これに加えて、走査線駆動回路（ＧＥＳ）を駆動するための制御信号を出力する端子を、液晶ドライバＩＣ（ＤＲＶ）を構成する半導体チップの出力側の辺に配置するとチップサイズが増大し、チップコストの増加につながる。
そこで、本実施例では、走査線駆動回路（ＧＥＳ）を駆動するための制御信号を出力する端子（Ｂ１，Ｂ２）を、液晶ドライバＩＣ（ＤＲＶ）を構成する半導体チップの表示領域（ＡＲ）と反対側（以下、入力側という）に配置している。
図１６に、本実施例の液晶ドライバＩＣ（ＤＲＶ）の、入力側の端子の接続例を示す。
図１６において、ＴＡＤは映像線端子、Ａ１，Ａ２は対向電極配線（ＣＴＬ）に接続される端子、Ｂ１，Ｂ２は走査線駆動回路（ＧＥＳ）を駆動するための制御信号を出力する端子、Ｃ１，Ｃ２はタッチパネルの検出電極（ＲＸ）で検出された検出信号が入力される端子、Ｄは外部からの入力信号、電源電圧が入力される端子である。
図１７に、本実施例の液晶ドライバＩＣ（ＤＲＶ）の、入力側に配置している端子（Ｂ１，Ｂ２）の接続例を示す。
各画素の薄膜トランジスタ（ＴＦＴ）の、ゲート選択電圧をＶＧＨ、ゲート非選択電圧をＶＧＬとすると、ａ−Ｓｉ単チャンネル回路構成の駆動回路、あるいは、ｐ−Ｓｉ単チャンネル回路構成の駆動回路からなる走査線駆動回路（ＧＥＳ）では、（ＶＧＨ−ＶＧＬ）振幅の駆動信号を入力しゲートスキャン動作を行っている。
同じく、ＣＭＯＳ回路構成の駆動回路からなる対向電極選択回路（ＣＴＳＣ）のアドレス信号（ａｄｄｒｅｓ）も（ＶＧＨ−ＶＧＬ）振幅の信号である。
しかし、半導体層にアモルファスシリコンを使用するアモルファスシリコン薄膜トランジスタ（a-Si TFT）に必要な電圧レベルは、例えばＶＧＨ＝１６Ｖ，ＶＧＬ＝−１３Ｖであり、半導体層にｎ型ポリシリコンを使用するポリシリコン薄膜トランジスタ（p-Si TFT）に必要な電圧レベルは、例えばＶＧＨ＝１１Ｖ，ＶＧＬ＝−８Ｖであり、両者は異なっている。
また、ａ−Ｓｉ単チャンネル回路構成の駆動回路、ｐ−Ｓｉ単チャンネル回路構成の駆動回路、および、ＣＭＯＳ回路構成の駆動回路は、その回路構成からそれぞれ異なる駆動波形が必要であり、それぞれの駆動波形を個別の出力端子で出力すると端子数の増加によりチップサイズが大きくなってしまう。
各画素の薄膜トランジスタ（ＴＦＴ）の、ゲート選択電圧をＶＧＨ、ゲート非選択電圧をＶＧＬとすると、ａ−Ｓｉ単チャンネル回路構成の駆動回路、あるいは、ｐ−Ｓｉ単チャンネル回路構成の駆動回路からなる走査線駆動回路（ＧＥＳ）では、（ＶＧＨ−ＶＧＬ）振幅の駆動信号を入力しゲートスキャン動作を行っている。
同じく、ＣＭＯＳ回路構成の駆動回路からなる対向電極選択回路（ＣＴＳＣ）のアドレス信号（ａｄｄｒｅｓ）も（ＶＧＨ−ＶＧＬ）振幅の信号である。
しかし、半導体層にアモルファスシリコンを使用するアモルファスシリコン薄膜トランジスタ（a-Si TFT）に必要な電圧レベルは、例えばＶＧＨ＝１６Ｖ，ＶＧＬ＝−１３Ｖであり、半導体層にｎ型ポリシリコンを使用するポリシリコン薄膜トランジスタ（p-Si TFT）に必要な電圧レベルは、例えばＶＧＨ＝１１Ｖ，ＶＧＬ＝−８Ｖであり、両者は異なっている。
また、ａ−Ｓｉ単チャンネル回路構成の駆動回路、ｐ−Ｓｉ単チャンネル回路構成の駆動回路、および、ＣＭＯＳ回路構成の駆動回路は、その回路構成からそれぞれ異なる駆動波形が必要であり、それぞれの駆動波形を個別の出力端子で出力すると端子数の増加によりチップサイズが大きくなってしまう。
そこで、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、液晶表示パネルに内蔵される、ａ−Ｓｉ単チャンネル回路構成の駆動回路、ｐ−Ｓｉ単チャンネル回路構成の駆動回路、および、ＣＭＯＳ回路構成の駆動回路の各々の駆動信号を、同じ共通端子を使用して、レジスタに書き込むデータ値により、各端子から出力される信号、あるいは、波形を切り替えられるようにしている。
また、ＶＧＨ，ＶＧＬの電圧レベルも、レジスタに書き込むデータ値により切替られるようにして、１つの共通端子で、ａ−Ｓｉ単チャンネル回路構成の駆動回路、ｐ−Ｓｉ単チャンネル回路構成の駆動回路、および、ＣＭＯＳ回路構成の駆動回路に対応できるようにしている。
例えば、図１７では、液晶ドライバＩＣ（ＤＲＶ）の右側の端子（Ｂ２）のＧＯＵＴ７の端子では、内蔵回路がａ−Ｓｉ単チャンネル回路構成の駆動回路（図１７のａ−Ｓｉ）の場合、「ゲートクロック信号（ＶＧ１０）」であり、内蔵回路がｐ−Ｓｉ単チャンネル回路構成の駆動回路（図１７のｐ−Ｓｉ）の場合、「未使用」であり、内蔵回路がＣＭＯＳ回路構成の駆動回路（図１７のＣＭＯＳ）の場合、「アドレスデコード信号（Ｔｘ_ＡＤＲ１_Ｒ）」となっている。
また、ＶＧＨ，ＶＧＬの電圧レベルも、レジスタに書き込むデータ値により切替られるようにして、１つの共通端子で、ａ−Ｓｉ単チャンネル回路構成の駆動回路、ｐ−Ｓｉ単チャンネル回路構成の駆動回路、および、ＣＭＯＳ回路構成の駆動回路に対応できるようにしている。
例えば、図１７では、液晶ドライバＩＣ（ＤＲＶ）の右側の端子（Ｂ２）のＧＯＵＴ７の端子では、内蔵回路がａ−Ｓｉ単チャンネル回路構成の駆動回路（図１７のａ−Ｓｉ）の場合、「ゲートクロック信号（ＶＧ１０）」であり、内蔵回路がｐ−Ｓｉ単チャンネル回路構成の駆動回路（図１７のｐ−Ｓｉ）の場合、「未使用」であり、内蔵回路がＣＭＯＳ回路構成の駆動回路（図１７のＣＭＯＳ）の場合、「アドレスデコード信号（Ｔｘ_ＡＤＲ１_Ｒ）」となっている。
本実施例のインセル方式のタッチパネルでは、各走査電極（ＴＸ）を４Ｖ〜６Ｖ程度の電圧でパルス駆動を行い、検出電極（ＲＸ）での電圧変化を検出している。
指等により、走査電極（ＴＸ）と検出電極（ＲＸ）との間の寄生容量が変化し、走査電極（ＴＸ）を４Ｖ〜６Ｖ程度の電圧でパルス駆を行った際の、検出電極（ＲＸ）の電圧変動が変化することから、検出電極（ＲＸ）の電圧を測定することによりタッチ位置を検出することができる。
そのため、メインフレキシブル配線基板（ＭＦＰＣ）上の検出電極（ＲＸ）用の配線は、外来ノイズの影響を受けないように配線の上下配線層や両隣りの配線を、接地電圧（ＧＮＤ）でシールドしている。
本実施例の液晶ドライバＩＣ（ＤＲＶ）では、タッチセンス機能を内蔵するにあたり、検出電極（ＲＸ）で検出された検出信号の入力端子位置が課題となる。
本実施例の液晶ドライバＩＣ（ＤＲＶ）では、入力端子（Ｄ）に入力される信号・電圧は、入力信号１、入力信号２、電源、ＧＮＤがある。入力信号１と入力信号２は、それぞれ異なるインターフェースの信号であり、２つの信号が同時に使用されることはなく、本体側の構成により、いずれか一方の系統が使用される。
さらに、インセル方式のタッチパネルでは、検出電極（ＲＸ）用の配線は、ＣＦ基板（３，ＳＵＢ２）側の基板（例えば、ガラス基板）にＦＯＧ（Film On Glass）で接続された接続用フレキシブル配線基板５３からＴＦＴ基板（２，ＳＵＢ１）のメインフレキシブル配線基板（ＭＦＰＣ）に接続するため、メインフレキシブル配線基板（ＭＦＰＣ）を含めた製品の外形要求に対して自由にレイアウトできなければならない。
そこで、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、検出電極（ＲＸ）で検出された検出信号の入力端子（Ｃ１，Ｃ２）を、入力端子（Ｄ）の両隣りに１セットずつ設けている。
検出電極（ＲＸ）で検出された検出信号の入力端子（Ｃ１，Ｃ２）を、図１６に示すように、配置することにより、液晶表示パネル側へ配線する走査線駆動回路信号配線（ＧＴＬ）とも交差せずノイズの影響を受けない。
さらに、同じ機能を持つ端子を左右に配置することによって、製品の外形要求に合わせて使用端子を選択することができる。なお、検出電極（ＲＸ）で検出された検出信号の入力端子（Ｃ１，Ｃ２）は、製品によりどちらかの端子のみを使用する。
図１８に、検出電極（ＲＸ）で検出された検出信号の入力端子として、左側の端子（Ｃ１）を使用する場合の構成を、図１９に、検出電極（ＲＸ）で検出された検出信号の入力端子として、右側の端子（Ｃ２）を使用する場合の構成を示す。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
指等により、走査電極（ＴＸ）と検出電極（ＲＸ）との間の寄生容量が変化し、走査電極（ＴＸ）を４Ｖ〜６Ｖ程度の電圧でパルス駆を行った際の、検出電極（ＲＸ）の電圧変動が変化することから、検出電極（ＲＸ）の電圧を測定することによりタッチ位置を検出することができる。
そのため、メインフレキシブル配線基板（ＭＦＰＣ）上の検出電極（ＲＸ）用の配線は、外来ノイズの影響を受けないように配線の上下配線層や両隣りの配線を、接地電圧（ＧＮＤ）でシールドしている。
本実施例の液晶ドライバＩＣ（ＤＲＶ）では、タッチセンス機能を内蔵するにあたり、検出電極（ＲＸ）で検出された検出信号の入力端子位置が課題となる。
本実施例の液晶ドライバＩＣ（ＤＲＶ）では、入力端子（Ｄ）に入力される信号・電圧は、入力信号１、入力信号２、電源、ＧＮＤがある。入力信号１と入力信号２は、それぞれ異なるインターフェースの信号であり、２つの信号が同時に使用されることはなく、本体側の構成により、いずれか一方の系統が使用される。
さらに、インセル方式のタッチパネルでは、検出電極（ＲＸ）用の配線は、ＣＦ基板（３，ＳＵＢ２）側の基板（例えば、ガラス基板）にＦＯＧ（Film On Glass）で接続された接続用フレキシブル配線基板５３からＴＦＴ基板（２，ＳＵＢ１）のメインフレキシブル配線基板（ＭＦＰＣ）に接続するため、メインフレキシブル配線基板（ＭＦＰＣ）を含めた製品の外形要求に対して自由にレイアウトできなければならない。
そこで、本実施例の液晶ドライバＩＣ（ＤＲＶ）では、検出電極（ＲＸ）で検出された検出信号の入力端子（Ｃ１，Ｃ２）を、入力端子（Ｄ）の両隣りに１セットずつ設けている。
検出電極（ＲＸ）で検出された検出信号の入力端子（Ｃ１，Ｃ２）を、図１６に示すように、配置することにより、液晶表示パネル側へ配線する走査線駆動回路信号配線（ＧＴＬ）とも交差せずノイズの影響を受けない。
さらに、同じ機能を持つ端子を左右に配置することによって、製品の外形要求に合わせて使用端子を選択することができる。なお、検出電極（ＲＸ）で検出された検出信号の入力端子（Ｃ１，Ｃ２）は、製品によりどちらかの端子のみを使用する。
図１８に、検出電極（ＲＸ）で検出された検出信号の入力端子として、左側の端子（Ｃ１）を使用する場合の構成を、図１９に、検出電極（ＲＸ）で検出された検出信号の入力端子として、右側の端子（Ｃ２）を使用する場合の構成を示す。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
２，ＳＵＢ１ 第１基板
３，ＳＵＢ２ 第２基板
４ 液晶組成物
５，ＤＲＶ 液晶ドライバＩＣ
２１，ＣＴ，ＣＴ１〜ＣＴ２０ 対向電極
２２ 対向電極信号線
２５ 駆動回路用入力端子
３１ 検出電極
３３ ダミー電極
３６ 検出電極用端子
４０，４４ フロントウィンドウ（又は、保護フィルム）
４１ タッチパネル基板
４２，ＰＡＳ１，ＰＡＳ２ 層間絶縁膜
４３ 保護膜
４５ シールド用の透明電極
５２ 接続部材
５３ 接続用フレキシブル配線基板
２００ 画素部
５０２ 指
ＴＡＤ，Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ 端子
ＴＸ タッチパネルの走査電極
ＲＸ タッチパネルの検出電極
ＡＲ 表示領域
ＤＲＴ タッチパネル制御ＩＣ
ＭＦＰＣ メインフレキシブル配線基板
ＴＦＰＣ タッチパネル用フレキシブル配線基板
ＧＥＳ 走査線駆動回路
ＣＴＳＣ 対向電極選択回路
ＣＴＬ 対向電極配線
ＬＶｃｏｍ，ＬＶｓｔｃ 配線
ＣＤ 裏面側透明導電膜
ＤＥＣ１〜ＤＥＣ２０ アドレスデコーダ回路
ＳＣＨ１〜ＳＣＨ２０ 選択回路
ＩＮＶ１〜ＩＮＶ３ インバータ
ＮＯＲ１，ＮＯＲ２ ノア回路
ＮＡＮＤ１，ＮＡＮＤ２ ナンド回路
ＳＷ スイッチ回路
ＳＴＸ 接続部
ＴＡＭ メインフレキシブル配線基板（ＭＦＰＣ）と接続される端子部
ＧＴＬ 走査線駆動回路信号配線
３，ＳＵＢ２ 第２基板
４ 液晶組成物
５，ＤＲＶ 液晶ドライバＩＣ
２１，ＣＴ，ＣＴ１〜ＣＴ２０ 対向電極
２２ 対向電極信号線
２５ 駆動回路用入力端子
３１ 検出電極
３３ ダミー電極
３６ 検出電極用端子
４０，４４ フロントウィンドウ（又は、保護フィルム）
４１ タッチパネル基板
４２，ＰＡＳ１，ＰＡＳ２ 層間絶縁膜
４３ 保護膜
４５ シールド用の透明電極
５２ 接続部材
５３ 接続用フレキシブル配線基板
２００ 画素部
５０２ 指
ＴＡＤ，Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ 端子
ＴＸ タッチパネルの走査電極
ＲＸ タッチパネルの検出電極
ＡＲ 表示領域
ＤＲＴ タッチパネル制御ＩＣ
ＭＦＰＣ メインフレキシブル配線基板
ＴＦＰＣ タッチパネル用フレキシブル配線基板
ＧＥＳ 走査線駆動回路
ＣＴＳＣ 対向電極選択回路
ＣＴＬ 対向電極配線
ＬＶｃｏｍ，ＬＶｓｔｃ 配線
ＣＤ 裏面側透明導電膜
ＤＥＣ１〜ＤＥＣ２０ アドレスデコーダ回路
ＳＣＨ１〜ＳＣＨ２０ 選択回路
ＩＮＶ１〜ＩＮＶ３ インバータ
ＮＯＲ１，ＮＯＲ２ ノア回路
ＮＡＮＤ１，ＮＡＮＤ２ ナンド回路
ＳＷ スイッチ回路
ＳＴＸ 接続部
ＴＡＭ メインフレキシブル配線基板（ＭＦＰＣ）と接続される端子部
ＧＴＬ 走査線駆動回路信号配線
Claims (11)
- 表示パネルを備え、前記表示パネルに配置された複数の画素と、前記複数の画素で構成される表示部と、前記表示パネルに信号を供給する半導体チップとを有する表示装置であって、
前記表示パネルは、前記表示部に形成された複数の映像信号線と、複数のタッチパネル電極とを有し、
前記タッチパネル電極は、複数のブロックに分割されており、
前記分割された各ブロックのタッチパネル電極は、連続する複数の各画素に対して共通に設けられており、
前記半導体チップは、第１方向に伸びる一対の長辺と、前記第１方向と交差する第２方向に伸びる一対の短辺を有し、前記一対の長辺のうち前記表示部側の一方の長辺に、複数の端子からなる第１端子群を有し、
前記第１端子群は、前記分割された各ブロックのタッチパネル電極に接続するタッチパネル端子と、前記映像信号線に接続する映像信号端子とを含み、
前記第１端子群の中で、前記半導体チップの前記一方の長辺の両端部に配置される複数の端子からなる端子群は、前記タッチパネル端子からなる端子群であり、
前記第１端子群の中で、前記映像信号端子からなる端子群は、前記一方の長辺の両端部に配置される複数の前記タッチパネル端子からなる端子群に挟まれて配置され、
前記映像信号端子からなる端子群の前記第１方向の幅は、前記タッチパネル端子からなる端子群の前記第１方向の幅よりも広く、
前記映像信号端子からなる端子群の前記第２方向の幅は、前記タッチパネル端子からなる端子群の前記第２方向の幅よりも広いことを特徴とする表示装置。 - 前記表示部には、複数の画素毎に画素トランジスタと、前記画素トランジスタのゲート電極にゲート信号を供給する複数のゲート線と、前記複数のゲート線に前記ゲート信号を供給するゲート線駆動回路とを有し、
前記半導体チップは、前記一対の長辺のうち他方の長辺に、複数の端子からなる第２端子群を有し、
前記第２端子群の中で、前記半導体チップの前記他方の長辺の端部に配置される複数の端子は、前記ゲート線駆動回路に制御信号を供給する制御信号端子であることを特徴とする請求項１に記載の表示装置。 - 前記第２端子群の中で、外部からの入力信号が入力される端子が、複数の前記制御信号端子に挟まれて配置されることを特徴とする請求項２に記載の表示装置。
- 前記半導体チップは前記表示パネルに搭載されることを特徴とする請求項１に記載の表示装置。
- 前記タッチパネル電極には、前記ゲート信号よりもハイ電圧である期間が短いパルス波形の信号が供給されることを特徴とする請求項２に記載の表示装置。
- 前記複数の画素には前記映像信号線により映像信号が供給され、
前記画素に前記映像信号が供給される画素書き込み期間に、前記タッチパネル電極には、前記パルス波形の信号とは異なる対向電圧が供給されることを特徴とする請求項５に記載の表示装置。 - 表示パネルを備え、前記表示パネルに配置された複数の画素と、前記複数の画素で構成される表示部と、前記表示パネルに信号を供給する半導体チップとを有する表示装置であって、
前記表示パネルは、タッチパネルとしても機能し、前記表示部に形成された複数の映像信号線と、複数のタッチパネル電極と、複数のゲート線と、前記表示部の周辺に形成され前記ゲート線にゲート信号を供給するゲート線駆動回路とを有し、
前記複数の画素の各々は画素トランジスタを有し、前記画素トランジスタのゲート電極には前記ゲート信号が供給され、
前記タッチパネル電極は、複数のブロックに分割されており、
前記分割された各ブロックのタッチパネル電極は、連続する複数の各画素に対して共通に設けられており、
前記半導体チップは、第１方向に伸びる一対の長辺と、前記第１方向と交差する第２方向に伸びる一対の短辺を有し、前記一対の長辺のうち前記表示部側の一方の長辺に、複数の端子からなる第１端子群を有し、
前記第１端子群は、前記分割された各ブロックのタッチパネル電極に接続するタッチパネル端子と、前記映像信号線に接続する映像信号端子とを含み、
前記第１端子群の中で、前記半導体チップの前記一方の長辺の両端部に配置される複数の端子からなる端子群は、前記タッチパネル端子からなる端子群であり、
前記第１端子群の中で、前記映像信号端子からなる端子群は、前記一方の長辺の両端部に配置される複数の前記タッチパネル端子からなる端子群に挟まれて配置され、
前記一対の長辺の他方の長辺には、前記ゲート線駆動回路を制御する制御信号が供給される制御信号端子が形成され、
前記映像信号端子からなる端子群の前記第１方向の幅は、前記タッチパネル端子からなる端子群の前記第１方向の幅よりも広く、
前記映像信号端子からなる端子群の前記第２方向の幅は、前記タッチパネル端子からなる端子群の前記第２方向の幅よりも広いことを特徴とする表示装置。 - 前記半導体チップは、前記一対の長辺のうち他方の長辺に、複数の端子からなる第２端子群を有し、
前記第２端子群の中で、前記半導体チップの前記他方の長辺の端部に配置される複数の端子は、前記制御信号端子で、
前記第２端子群の中で、外部からの入力信号が入力される端子が、複数の前記制御信号端子に挟まれて配置されることを特徴とする請求項７に記載の表示装置。 - 前記半導体チップは前記表示パネルに搭載されることを特徴とする請求項７に記載の表示装置。
- 前記タッチパネル電極には、前記ゲート信号よりもハイ電圧である期間が短いパルス波形の信号が供給されることを特徴とする請求項７に記載の表示装置。
- 前記複数の画素には前記映像信号線により映像信号が供給され、
前記画素に前記映像信号が供給される画素書き込み期間に、前記タッチパネル電極には、前記パルス波形の信号とは異なる対向電圧が供給されることを特徴とする請求項１０に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019167601A JP6781316B2 (ja) | 2019-09-13 | 2019-09-13 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019167601A JP6781316B2 (ja) | 2019-09-13 | 2019-09-13 | 表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017206464A Division JP6618972B2 (ja) | 2017-10-25 | 2017-10-25 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020073958A true JP2020073958A (ja) | 2020-05-14 |
| JP6781316B2 JP6781316B2 (ja) | 2020-11-04 |
Family
ID=70610048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019167601A Active JP6781316B2 (ja) | 2019-09-13 | 2019-09-13 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6781316B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003263117A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 表示装置 |
| JP2004334216A (ja) * | 2003-05-06 | 2004-11-25 | Samsung Electronics Co Ltd | 表示装置 |
| JP2008197337A (ja) * | 2007-02-13 | 2008-08-28 | Funai Electric Co Ltd | 液晶表示装置 |
| JP2009258182A (ja) * | 2008-04-11 | 2009-11-05 | Sony Corp | 表示装置とその駆動方法 |
| JP2011233018A (ja) * | 2010-04-28 | 2011-11-17 | Sony Corp | タッチ検出機能付き表示装置、駆動方法、および電子機器 |
| US20120062481A1 (en) * | 2010-09-14 | 2012-03-15 | Samsung Mobile Display Co., Ltd. | Flat panel display with integrated touch screen panel |
-
2019
- 2019-09-13 JP JP2019167601A patent/JP6781316B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003263117A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 表示装置 |
| JP2004334216A (ja) * | 2003-05-06 | 2004-11-25 | Samsung Electronics Co Ltd | 表示装置 |
| JP2008197337A (ja) * | 2007-02-13 | 2008-08-28 | Funai Electric Co Ltd | 液晶表示装置 |
| JP2009258182A (ja) * | 2008-04-11 | 2009-11-05 | Sony Corp | 表示装置とその駆動方法 |
| JP2011233018A (ja) * | 2010-04-28 | 2011-11-17 | Sony Corp | タッチ検出機能付き表示装置、駆動方法、および電子機器 |
| US20120062481A1 (en) * | 2010-09-14 | 2012-03-15 | Samsung Mobile Display Co., Ltd. | Flat panel display with integrated touch screen panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6781316B2 (ja) | 2020-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11899870B2 (en) | Display device | |
| US10782547B2 (en) | Display device including test connection terminals | |
| JP6055206B2 (ja) | 液晶表示装置 | |
| JP5979988B2 (ja) | 液晶表示装置 | |
| US10175791B2 (en) | Display device with integrated touch screen | |
| JP6781316B2 (ja) | 表示装置 | |
| JP6618972B2 (ja) | 表示装置 | |
| JP6235678B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201015 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6781316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |