JP2008096379A - 画素アレイ基板の検査装置及び方法 - Google Patents
画素アレイ基板の検査装置及び方法 Download PDFInfo
- Publication number
- JP2008096379A JP2008096379A JP2006281261A JP2006281261A JP2008096379A JP 2008096379 A JP2008096379 A JP 2008096379A JP 2006281261 A JP2006281261 A JP 2006281261A JP 2006281261 A JP2006281261 A JP 2006281261A JP 2008096379 A JP2008096379 A JP 2008096379A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- pixel
- data
- gate line
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】 検査回路の構成が簡易であって検査手順も簡便にできる画素アレイ基板の検査装置を提供する。
【解決手段】 本発明は、画素とスイッチング素子とでなる、複数の画素部がマトリクス状に配列された画素アレイ基板を検査するものである。そして、データラインの電極に対し、入力端子がスイッチング素子を介することなく接続される積分回路を入力段に有する検査回路と、データラインの電極の反対側から、データラインに対して検出時用のデータを適宜供給する検査用データ導入部と、この検査用データ導入部からの検査用データの導入、及び、ゲートラインの指定を制御して、複数の画素を充電させると共に、充電された画素の電荷を、ゲートラインの行毎に放電させ、積分回路に入力させる検査手順制御手段とを有することを特徴とする。
【選択図】 図1
【解決手段】 本発明は、画素とスイッチング素子とでなる、複数の画素部がマトリクス状に配列された画素アレイ基板を検査するものである。そして、データラインの電極に対し、入力端子がスイッチング素子を介することなく接続される積分回路を入力段に有する検査回路と、データラインの電極の反対側から、データラインに対して検出時用のデータを適宜供給する検査用データ導入部と、この検査用データ導入部からの検査用データの導入、及び、ゲートラインの指定を制御して、複数の画素を充電させると共に、充電された画素の電荷を、ゲートラインの行毎に放電させ、積分回路に入力させる検査手順制御手段とを有することを特徴とする。
【選択図】 図1
Description
本発明は画素アレイ基板の検査装置及び方法に関し、例えば、液晶アレイ基板の検査に適用し得るものである。
表示用ディスプレイとして用いられる液晶パネルの製造工程においては、まず、大型ガラスが、複数枚のガラス基板(マザーガラス)に切り分けられる。その後、ガラス基板はアレイ側とカラーフィルタ側とで別々の加工が行われる。アレイ側に対しては、成膜工程とフォトリソグラフィ工程とエッチング工程とを繰り返し(TFTアレイ工程)、薄膜トランジスタ(TFT)や透明電極や、それらを繋ぐ配線等を形成した後、最後に配向膜処理を行う。ここまでの状態を液晶アレイと呼ぶ。なお、カラーフィルタ側の加工についての説明は省略する。セル工程に入ると、アレイ側とカラーフィルタ側のガラス基板の間にスペーサを散布し精密に位置合せをし、液晶物質を注入する。さらにそれぞれのパネルサイズに切り分けた後、偏光板等のフィルムを接着する。ここまでの状態を液晶セルと呼ぶ。
液晶パネルの検査には、その製造工程において大別して2つの機能検査がある。 1つはアレイ工程の最終に行う検査であり、この検査は、ガラス基板上に作られたTFT回路の機能及び配線の断線、短絡を検査するものである。もう1つは、セル工程の最終に行う検査であり、この検査は、液晶を封入したパネル(液晶アレイ基板)を点灯させて、テストパターンを表示させ、パネルの動作状態を確認するものである。この検査は、点灯検査とも呼ばれ、色度、色むら、コントラスト等が検査される。
液晶アレイ基板の検査方法として、特許文献1に記載されているものがある。特許文献1に記載された従来技術では、画素(セルコンデンサ)に蓄えられた電荷を検査回路に通電し、この検査回路の出力電圧をもって欠陥の有無を判断している。
液晶アレイ基板の検査方法として、特許文献1に記載されているものがある。特許文献1に記載された従来技術では、画素(セルコンデンサ)に蓄えられた電荷を検査回路に通電し、この検査回路の出力電圧をもって欠陥の有無を判断している。
また、液晶アレイ基板への簡易な通電回路が特許文献2に記載されている。
特開平3−200121号公報
しかしながら、特許文献1に記載の従来技術では、検査回路内に、検査用の電源と、この検査用の電源から液晶セルに充電電流を供給制御する第1のスイッチと、液晶セルの電荷を検査用電流として取り出す第2のスイッチとを備えているため、検査回路の構成が複雑になっている。また、検査回路内に2個のスイッチを有するため、例えば、検査用の電源から液晶セルに充電電流を供給する際には予め第2のスイッチを開放し、検査用の電源から検査用電流を取り出す際には検査用の電源からの電流が検査回路に流入するのを防ぐように予め第1のスイッチを開放するなど、スイッチ制御に係るステップが必要となり、検査手順が煩雑になっている。
そのため、検査回路の構成が簡易であって、検査手順も簡便にできる画素アレイ基板の検査装置及び方法が望まれている。
第1の本発明は、画素とこの画素へのデータの供給、停止を行うスイッチング素子とでなる、複数の画素部がマトリクス状に配列され、同一行の画素部におけるスイッチング素子のオンオフ制御用のゲートラインと、同一列の1又は複数の画素へ上記スイッチング素子を介してデータを与えるデータラインとが配線されている画素アレイ基板を検査する画素アレイ基板の検査装置において、(1)上記データラインの電極に対し、入力端子がスイッチング素子を介することなく接続される積分回路を入力段に有する検査回路と、(2)上記データラインを挟んで、上記データラインの電極の反対側に設けられ、上記データラインに対し、検出時用のデータを供給制御する検査用データ導入部と、(3)上記検査用データ導入部からの上記検査用データの導入、及び、上記ゲートラインの指定を制御して、上記画素アレイ基板の検査に係る複数の画素を充電させると共に、充電された画素の電荷を、上記ゲートラインを制御して行毎に放電させ、上記積分回路に入力させる検査手順制御手段と、(4)上記積分回路が取り込んだ電荷の情報から欠陥を判定する判定手段とを有することを特徴とする。
ここで、上記ゲートラインを挟んで、上記ゲートラインの電極の反対側に設けられ、検出時において有意となる上記ゲートラインを指定する検査用ゲートライン指定部を備え、上記検査用データ導入部及び上記検査用ゲートライン指定部が、上記画素アレイ基板に作り込まれていることが好ましい。
第2の本発明は、画素とこの画素へのデータの供給、停止を行うスイッチング素子とでなる、複数の画素部がマトリクス状に配列され、同一行の画素部におけるスイッチング素子のオンオフ制御用のゲートラインと、同一列の1又は複数の上記画素へ上記スイッチング素子を介してデータを与えるデータラインとが配線されている画素アレイ基板を検査する画素アレイ基板の検査方法において、(A1)上記データラインの電極に対し、入力端子がスイッチング素子を介することなく接続される積分回路を入力段に有する検査回路と、(A2)上記データラインを挟んで、上記データラインの電極の反対側に設けられ、上記データラインに対し、検出時用のデータを供給制御する検査用データ導入部と、(A3)上記検査用データ導入部からの上記検査用データの導入、及び、上記ゲートラインの指定を制御して、上記画素アレイ基板の検査に係る複数の画素を充電させると共に、充電された画素の電荷を、上記ゲートラインを制御して行毎に放電させ、上記積分回路に入力させる検査手順制御手段と、(A4)上記積分回路が取り込んだ電荷の情報から欠陥を判定する判定手段とを有し、(B1)上記画素アレイ基板の検査に係る複数の画素を充電するステップと、(B2)上記検査回路を上記データラインの電極に、上記充電ステップの前又は上記充電ステップの直後に接続するステップと、(B3)上記ゲートラインの任意の1行に接続されている上記スイッチング素子をオンさせ、そのスイッチング素子に対応する画素に充電された電荷を上記積分回路に供給させるステップと、(B4)上記積分回路に供給された電荷の情報に基づき、欠陥を判定するステップとを含むことを特徴とする。
ここで、上記充電ステップで充電される複数の画素の配置は、市松模様状の配置となっていることが好ましい。この際、上記ゲートラインを挟んで、上記ゲートラインの電極の反対側に設けられ、検出時において有意となる上記ゲートラインを指定する検査用ゲートライン指定部を備え、上記検査用データ導入部及び上記検査用ゲートライン指定部に対する制御により、上記市松模様状の配置の画素に充電させることが好ましい。
本発明によれば、検査回路の構成が簡易であって、検査手順も簡便にできる画素アレイ基板の検査装置及び方法を実現できる。
(A)実施形態
以下、本発明による画素アレイ基板の検査装置及び方法を、液晶アレイ基板の検査に適用した一実施形態を、図面を参照しながら説明する。
以下、本発明による画素アレイ基板の検査装置及び方法を、液晶アレイ基板の検査に適用した一実施形態を、図面を参照しながら説明する。
(A−1)実施形態の構成
図2は、実施形態における検査装置の全体構成の概略と、検査対象である液晶アレイ基板の電気的構成の概略とを示すものである。なお、検査対象である液晶アレイ基板は、カラー用及びモノクロ用のいずれであっても良いが、図2では、説明の簡便化のために、モノクロ用の液晶アレイ基板のように表記している。
図2は、実施形態における検査装置の全体構成の概略と、検査対象である液晶アレイ基板の電気的構成の概略とを示すものである。なお、検査対象である液晶アレイ基板は、カラー用及びモノクロ用のいずれであっても良いが、図2では、説明の簡便化のために、モノクロ用の液晶アレイ基板のように表記している。
(A−1−1)液晶アレイ基板
まず、検査対象である液晶アレイ基板1について説明する。液晶アレイ基板1は、それぞれが液晶表示パネルに分割される複数の表示用基板領域を一方の面に備える複数個取りのガラス基板である。各表示用基板領域は、それぞれが矩形をした画素2とこの画素2に接続された薄膜トランジスタ(以下、画素TFTと呼ぶ)3とでなる、多数の画素部4をマトリクス状に備えている。
まず、検査対象である液晶アレイ基板1について説明する。液晶アレイ基板1は、それぞれが液晶表示パネルに分割される複数の表示用基板領域を一方の面に備える複数個取りのガラス基板である。各表示用基板領域は、それぞれが矩形をした画素2とこの画素2に接続された薄膜トランジスタ(以下、画素TFTと呼ぶ)3とでなる、多数の画素部4をマトリクス状に備えている。
図2の場合、液晶アレイ基板1上の複数の縦線がデータライン5であり、データライン5は、その端部(図2の場合、下側に位置している)の電極(パッド)5aから導入された映像データを受け、当該ライン5に接続している全ての画素部4へ供給しようとするものである。液晶アレイ基板1上の複数の横線がゲートラインであり、ゲートライン6は、その端部(図2の場合、左側に位置している)の電極(パッド)6aから番地の選択指定を受け、当該ライン6に接続されている全ての画素TFT3のゲートをオン制御するものである。
画素TFT3は、当該画素TFT3を有する画素部4の画素に対する映像データの書き込み用のスイッチング素子である。ゲートライン6によって、画素TFT3のゲートに電圧がかかると、その画素TFT3が導通し、データライン5から供給された映像データが、当該画素TFT3を通過して画素2に供給され、画素2に書き込まれる。書き込まれた映像データは、画素2の蓄積キャパシターに一時記憶され、液晶の透過率を変化させ、映像データに応じた画素単位の映像を映出させる。
(A−1−2)検査装置
次に、実施形態の検査装置の構成について説明する。
次に、実施形態の検査装置の構成について説明する。
実施形態の検査装置は、検査用データ導入部10、検査用ゲートライン指定部20、検査回路30及び図示しないゲートライン電極断続部を有する。
(A−1−2−1)検査用データ導入部10
検査用データ導入部10は、液晶アレイ基板1の検査時に、データライン5に検査用の映像データを導入するものである。検査用データ導入部10は、液晶アレイ基板1上に形成されたものであり、通常動作で、データライン5に映像データを導入する端部電極(パッド)5aに対し、データライン5を挟んだ反対側に設けられている。
検査用データ導入部10は、液晶アレイ基板1の検査時に、データライン5に検査用の映像データを導入するものである。検査用データ導入部10は、液晶アレイ基板1上に形成されたものであり、通常動作で、データライン5に映像データを導入する端部電極(パッド)5aに対し、データライン5を挟んだ反対側に設けられている。
検査用データ導入部10は、奇数番目(1番目、3番目、…)のデータライン5に与える検査用の映像データを導入するための電極11、この電極11から延長している奇数用供給ライン12、偶数番目(2番目、4番目、…)のデータライン5に与える検査用の映像データを導入するための電極13、この電極13から延長している偶数用供給ライン14、検査用映像データの供給のオンオフ制御信号が与えられる電極15、この電極15の印加電圧に応じてオンオフして奇数用供給ライン12又は偶数用供給ライン14からデータライン5への検査用の映像データの供給を制御する薄膜トランジスタ(以下、検査データ供給TFTと呼ぶ)16とを有する。
検査時には、後述するパーソナルコンピュータ37の制御下で、上述した電極11、13及び15に図示しないプローブが接触され、後述する検査手順で説明するような所定の信号が与えられるようになされている。
(A−1−2−2)検査用ゲートライン指定部20
検査用ゲートライン指定部20は、液晶アレイ基板1の検査時に、有意となるゲートライン6を指定するものである。検査用ゲートライン指定部20は、液晶アレイ基板1上に形成されたものであり、通常動作で、有意なゲートライン6を指定する電圧が印加される端部電極(パッド)6aに対し、ゲートライン6を挟んだ反対側に設けられている。
検査用ゲートライン指定部20は、液晶アレイ基板1の検査時に、有意となるゲートライン6を指定するものである。検査用ゲートライン指定部20は、液晶アレイ基板1上に形成されたものであり、通常動作で、有意なゲートライン6を指定する電圧が印加される端部電極(パッド)6aに対し、ゲートライン6を挟んだ反対側に設けられている。
検査用ゲートライン指定部20は、奇数番目(1番目、3番目、…)のゲートライン6を指定するための電極21、この電極21から延長している奇数用指定ライン22、偶数番目(2番目、4番目、…)のゲートライン6を指定するための電極23、この電極23から延長している偶数用指定ライン24、ゲートライン6の指定のオンオフ制御信号が与えられる電極25、この電極25の印加電圧に応じてオンオフして奇数用指定ライン22又は偶数用指定ライン24の指定を制御する薄膜トランジスタ(以下、ゲートライン指定TFTと呼ぶ)26とを有する。
検査時には、後述するパーソナルコンピュータ37の制御下で、上述した電極21、23及び25に図示しないプローブが接触され、後述する検査手順で説明するような所定の信号が与えられるようになされている。
(A−1−2−3)検査回路30
検査回路30は、データライン5の端部の電極(パッド)5aに対し、後述するように、プローバを介して接続されているものであり、データライン5の数と同数だけ設けられている。検査回路30は、液晶アレイ基板1の画素部4の充電電荷を取り出し、画素部4の正常、異常の検査(TFT欠陥、断線、短絡など)を実行するものである。各検査回路30による検査結果は、後述するように、上位装置であるパーソナルコンピュータ37に与えられるようになされている。
検査回路30は、データライン5の端部の電極(パッド)5aに対し、後述するように、プローバを介して接続されているものであり、データライン5の数と同数だけ設けられている。検査回路30は、液晶アレイ基板1の画素部4の充電電荷を取り出し、画素部4の正常、異常の検査(TFT欠陥、断線、短絡など)を実行するものである。各検査回路30による検査結果は、後述するように、上位装置であるパーソナルコンピュータ37に与えられるようになされている。
図3は、検査回路30を実装する方法の説明図である。
M個の検査回路30は検査回路ICチップ31に搭載され、検査回路ICチップ31はプローブユニット32に搭載される。プローブユニット32はN(Nが1であっても良い)個存在し、M×N個がデータライン5の数となっている。
プローブユニット32は、ベースプレート33とプローブブロック34とを備えて構成されている。ベースプレート33は、四角形板状に形成されている。ベースプレート33の中央には、液晶アレイ基板1に臨ませて四角形状に形成されている図示しない開口が設けられている。プローブブロック34は、複数のプローブ35を液晶アレイ基板1の電極5a側へ臨ませた状態で支持している。また、プローブブロック34は、検査回路ICチップ31が一体的に組み込まれている。検査回路ICチップ31は、プローブブロック34の下側面のうちプローブ35の基端部に隣接する位置に取り付けられている。
FPC(フレキシブルプリントケーブル)36は、その一端がパーソナルコンピュータ37に接続され、他端が検査回路ICチップ31に接続されている。このFPC36には、後述するように検査回路30でAD変換された後のデジタル信号が送信される。
図1は、実施形態の検査回路30の内部構成を、検査時における外部要素との接続関係と共に示すブロック図である。
検査回路30は、入力信号波形を時間について積分する積分回路40と、ノイズを除去するLPF(ローパスフィルタ)41と、ノイズエラーを除去するCDSアンプ42と、AD変換中の信号をホールドするT/H回路43と、アナログ信号をデジタル信号に変換するADC回路44とを有する。なお、複数のプローブ29からの検出信号を効率的に処理するために、例えば、マルチプレクサ(図示せず)と複数のADC回路44とが設けられる場合がある。この場合には、マルチプレクサを介して各ADC回路44に、複数のプローブ35からの信号を順次処理した信号を与えて、時分割でAD変換処理を実行させる。
積分回路40は、演算増幅器40aと、演算増幅器40aの反転入力端子及び出力端子間に接続されたコンデンサ40bと、コンデンサ40bに並列に接続されたリセットスイッチ40cとを有する。なお、演算増幅器40aの非反転入力端子はアースされている。演算増幅器40aの反転入力端子に、図2の電極5aや図3のプローブ35を介した入力信号が入力される。
図1に記載されている画素(セルコンデンサ)2及び画素TFT3でなる画素部4は、そのとき、検査回路30の検査対象となっている画素部を表しており、有意なデータライン5及びゲートライン6によって特定される。
ゲートライン指定TFT26のオンにより、電極21又は電極23の電圧VGが画素TFT3のゲートに印加され、画素TFT3をオンさせるようになされている。また、検査データ供給TFT16のオンにより、電極11又は電極13の電圧VDが、オン状態の画素TFT3を介して画素2に印加されるようになされている。
図1において、抵抗50及びコンデンサ(キャパシタンス)51はそれぞれ、データライン5の分布抵抗及び分布容量を表している。図2に示したように、検査回路30は、データライン5を挟んで検査データ供給TFT16の反対側にあるので、データライン5の分布抵抗50及び分布容量51を、等価的に、図1に示すような位置に記載することができる。
各検査回路30は、検査中において常に検査対象である液晶アレイ基板1の対応するデータライン5に、図2の電極5aや図3のプローブ35を介して常に物理的に接続されており、切り離されることはない。
(A−1−2−4)ゲートライン電極断続部
ゲートライン電極断続部は、図示は省略するが、ゲートライン6の端部の電極6aに対し、プローブを接触させたり離したりして、ゲートライン6の電位を、上述した検査用ゲートライン指定部20とは独立して制御するものである。
ゲートライン電極断続部は、図示は省略するが、ゲートライン6の端部の電極6aに対し、プローブを接触させたり離したりして、ゲートライン6の電位を、上述した検査用ゲートライン指定部20とは独立して制御するものである。
(A−2)実施形態の動作
次に、以上のような構成を有する実施形態に係る液晶アレイ基板の検査装置の動作(検査方法)を説明する。
次に、以上のような構成を有する実施形態に係る液晶アレイ基板の検査装置の動作(検査方法)を説明する。
(A−2−1)検査時の手順
まず、検査時の手順を説明する。以下に説明する手順は、主として、パーソナルコンピュータ37が制御して実行される。ステップ1の開始前においては、例えば、検査用データ導入部10の各電極11、13、15や検査用ゲートライン指定部20の各電極21、23、25には図示しないプローブが接触され、所定の信号が与えられ得る状態になっている。
まず、検査時の手順を説明する。以下に説明する手順は、主として、パーソナルコンピュータ37が制御して実行される。ステップ1の開始前においては、例えば、検査用データ導入部10の各電極11、13、15や検査用ゲートライン指定部20の各電極21、23、25には図示しないプローブが接触され、所定の信号が与えられ得る状態になっている。
[ステップ1]
まず、検査を開始する前に、液晶アレイ基板1の全ての画素2が充電されていないことを補償すべく、ステップ1では、全画素2の充電電圧をリセットする。このリセット方法は、次の通りである。
まず、検査を開始する前に、液晶アレイ基板1の全ての画素2が充電されていないことを補償すべく、ステップ1では、全画素2の充電電圧をリセットする。このリセット方法は、次の通りである。
このステップ1では、電極5aに検査回路30が接触されていないことを想定しているが(後述するステップ5参照)、このステップ1の開始前に、電極5aと検査回路30とが接触していても良い。
検査用ゲートライン指定部20の電極25に、ゲートライン指定TFT26をターンオンさせる電圧を印加させ、全てのゲートライン指定TFT26をターンオンさせる。また、電極21及び電極23に、画素TFT3をターンオンさせる電圧を印加させる。これにより、全てのゲートライン6がその電圧になり、全ての画素TFT3がターンオンする。
また、検査用データ導入部10の電極15に、検査データ供給TFT16をターンオンさせる電圧を印加させ、全ての検査データ供給TFT16をターンオンさせる。また、電極11及び電極13に、画素2をリセット状態にする電圧(0V)を印加させる。これにより、全てのデータライン5がその電圧になり、オン状態の画素TFT3を介して、その電圧が画素2に印加され、全ての画素2の電圧が0V(画素に蓄積された電荷なし)になる。すなわち、検査前のリセットが完了する。
[ステップ2]
ステップ2は、奇数番目のデータライン(以下の説明では符号5Oを付加する)及び奇数番目のゲートライン(以下の説明では符号6Oを付加する)に接続している画素部4の画素2に充電するステップであり、後述するステップ3は、偶数番目のデータライン(以下の説明では符号5Eを付加する)及び偶数番目のゲートライン(以下の説明では符号6Eを付加する)に接続している画素部4の画素2に充電するステップである。
ステップ2は、奇数番目のデータライン(以下の説明では符号5Oを付加する)及び奇数番目のゲートライン(以下の説明では符号6Oを付加する)に接続している画素部4の画素2に充電するステップであり、後述するステップ3は、偶数番目のデータライン(以下の説明では符号5Eを付加する)及び偶数番目のゲートライン(以下の説明では符号6Eを付加する)に接続している画素部4の画素2に充電するステップである。
なお、ステップ2の後にステップ3を実行する場合を説明するが、ステップ3を先に実行し、後に、ステップ2を実行するようにしても良い。
ステップ2ではまず、検査用データ導入部10の電極15に、検査データ供給TFT16をターンオンさせる電圧を印加させ、全ての検査データ供給TFT16をターンオンさせる。この状態で、奇数番目のデータライン5Oに係る電極11に、画素2が点灯するのに十分なレベルの電圧を印加する。図4のタイミングチャートの時点t1がこの印加開始時点を表している。
次いで、検査用ゲートライン指定部20の電極25に、ゲートライン指定TFT26をターンオンさせる電圧を印加させ、全てのゲートライン指定TFT26をターンオンさせる。また、この状態で、奇数番目のゲートライン6Oに係る電極21に、画素TFT3をターンオンさせる電圧を印加する。図4のタイミングチャートの時点t2がこの印加開始時点を表している。
これにより、奇数番目の全てのゲートライン6Oに接続されている全ての画素TFT3がターンオンする。このときには、奇数番目のデータライン5Oにだけ、画素2が点灯するのに十分なレベルの電圧を印加されているので、奇数番目のゲートライン6O及び奇数番目のデータライン5Oに接続されている画素部4の画素2だけが点灯する。
その後、奇数番目のゲートライン6Oに係る電極21への電圧印加を終了させると共に、電極25への印加電圧を0に切り替えてゲートライン指定TFT26をターンオフさせ(図4の時点t3)、その後、奇数番目のデータライン5Oに係る電極11への電圧印加を終了させると共に、電極15への印加電圧を0に切り替えて検査データ供給TFT16をターンオフさせ(図4の時点t4)、点灯された画素2の点灯状態を保持させる。
図5は、このときに点灯状態にある画素2を示している。画素のマトリクス配置を、左上の画素位置を(1,1)とし、1ライン異なる毎に1ずつ大きくなるように表現すると、点灯状態にある画素2の位置は、(1,1)、(1,3)、…、(3,1)、(3,3)、…となっている。
[ステップ3]
ステップ3は、上述したように、偶数番目のデータライン5E及び偶数番目のゲートライン6Eに接続している画素部4の画素2に充電するステップである。
ステップ3は、上述したように、偶数番目のデータライン5E及び偶数番目のゲートライン6Eに接続している画素部4の画素2に充電するステップである。
ステップ3ではまず、検査用データ導入部10の電極15に、検査データ供給TFT16をターンオンさせる電圧を印加させ、全ての検査データ供給TFT16をターンオンさせる。この状態で、偶数番目のデータライン5Eに係る電極13に、画素2が点灯するのに十分なレベルの電圧を印加する。図4のタイミングチャートの時点t5がこの印加開始時点を表している。
次いで、検査用ゲートライン指定部20の電極25に、ゲートライン指定TFT26をターンオンさせる電圧を印加させ、全てのゲートライン指定TFT26をターンオンさせる。また、この状態で、偶数番目のゲートライン6Eに係る電極23に、画素TFT3をターンオンさせる電圧を印加する。図4のタイミングチャートの時点t6がこの印加開始時点を表している。
これにより、偶数番目の全てのゲートライン6Eに接続されている全ての画素TFT3がターンオンする。このときには、偶数番目のデータライン5Eにだけ、画素2が点灯するのに十分なレベルの電圧を印加されているので、偶数番目のゲートライン6E及び偶数番目のデータライン5Eに接続されている画素部4の画素2だけが点灯する。
その後、偶数番目のゲートライン6Eに係る電極23への電圧印加を終了させると共に、電極25への印加電圧を0に切り替えてゲートライン指定TFT26をターンオフさせ(図4の時点t7)、その後、偶数番目のデータライン5Eに係る電極13への電圧印加を終了させると共に、電極15への印加電圧を0に切り替えて検査データ供給TFT16をターンオフさせ(図4の時点t8)、点灯された画素2の点灯状態を保持させる。
このステップ3によっては、位置が(2,2)、(2,4)、…、(4,2)、(4,4)、…の画素2が点灯し、点灯状態を保持する。
従って、ステップ3の処理が終了したときには、ステップ2で点灯状態になった画素2と、ステップ3で点灯状態になった画素2とが共に点灯しており、点灯画素の配置は、図6に示すように市松配置(図6に示す市松配置を第1の市松配置と呼ぶ)となる。
[ステップ4]
ステップ4では、ステップ3の終了後、所定時間だけ待機する。液晶アレイ基板1において、短絡箇所がある場合には、短絡箇所から非点灯状態の画素2に充電がなされたり、逆に、短絡箇所から点灯状態の画素2の放電がなされたりする。このような変化を顕著とさせるべく、所定時間の待機時間を設けている。
ステップ4では、ステップ3の終了後、所定時間だけ待機する。液晶アレイ基板1において、短絡箇所がある場合には、短絡箇所から非点灯状態の画素2に充電がなされたり、逆に、短絡箇所から点灯状態の画素2の放電がなされたりする。このような変化を顕著とさせるべく、所定時間の待機時間を設けている。
[ステップ5]
ステップ5は、前回の検査時の影響を受けないように、検査回路30を初期化し、画素2から放電された電荷を取り込める状態にするステップである。
ステップ5は、前回の検査時の影響を受けないように、検査回路30を初期化し、画素2から放電された電荷を取り込める状態にするステップである。
このステップ5ではまず、検査回路30の積分回路40のリセットスイッチ40cをオンにし(図4の時点t9参照)、コンデンサ40bに充電されている電荷を放電させる。これにより、積分回路40はリセットさせる。このリセット後は、検出する画素2の電荷をコンデンサ40bに蓄積できるようにリセットスイッチ40cをオフにしておく(図4の時点t10参照)。
次いで、点灯状態にある画素2に蓄積されている電荷を検出すべく、データライン5の電極(パッド)5aに検査回路30(検査回路ICチップ31)をプローブ35を介して接触させる。このとき、全てのデータライン5の電極(パッド)5aにプローブ35を当接させる。
[ステップ6]
ステップ6は、電荷が蓄積されている画素2の電荷を、1行ずつ取り出すステップである。
ステップ6は、電荷が蓄積されている画素2の電荷を、1行ずつ取り出すステップである。
全てのゲートライン6の電極6aに図示しないプローブを当接させる。この当接時にはプローブに通電させない。
このようなプローブ当接後、1行目(1番目)のゲートライン6の電極(パッド)6aに、当接したプローブを介して、1行目のゲートライン6に接続している画素TFT3がターンオンするのに十分な電圧を印加し、1行目のゲートライン6に接続した各画素TFT3を所定時間(図4のt11〜t12)だけターンオンさせ、画素2と検査回路30とを導通状態とさせる。検査回路30の非反転入力がアース電位に接続されていて、検査回路30の反転入力電位の方が画素2の電位よりも低くなっているため、画素TFT3がターンオンしている期間では、充電されている画素2の電荷が検査回路30の方に移動する。なお、充電されている画素2は、奇数番目の画素であり、偶数番目の画素2からの電荷の移動はない。検査回路30においては、画素2からの電荷を受け、この電荷をコンデンサ40bに蓄積していく。所定時間が経過した後、積分回路40cの出力電圧をパーソナルコンピュータ37が測定し、後述するような判定を行う。
以上の判定によって、1行目のゲートライン6に係る検査は終了する。その後、1行目(1番目)のゲートライン6の電極(パッド)6aに当接したプローブを介して、1行目のゲートライン6に接続している画素TFT3がターンオフするのに十分な電圧を印加し、1行目のゲートライン6に接続している画素TFT3をターンオフさせる。
これ以降、2行目のゲートラインから最終行目のゲートラインまで、1行目のゲートラインと同様の検査を繰り返し、第1の市松配置に蓄電させた液晶アレイ基板1の検査が終了する。
なお、2行目以降の各行のゲートラインに係る検査においても、ステップ6の処理だけでなく、ステップ5の積分回路40のリセット動作を行うようにしても良い。
図7は、第1の市松配置(図6参照)で充電されなかった画素の方を充電させ、第1の市松配置で充電された画素を充電させなかった第2の市松配置を示す説明図である。第2の市松配置は、奇数番目のゲートライン6Oに関しては、偶数番目の画素(1,2)、(1,4)、…、(3,2)、(3,4)、…が充電画素となっており、偶数番目のゲートライン6Eに関しては、奇数番目の画素(2,1)、(2,3)、…、(4,1)、(4,3)、…が充電画素となっている。
上述したステップ1〜ステップ3とほぼ同様な処理により、第2の市松配置に従う画素2を充電させ、上述したステップ4〜ステップ6とほぼ同様な処理により、第2の市松配置に従う画素2を充電させた液晶アレイ基板1の各行のゲートラインに係る検査を実行する。
(A−2−2)欠陥の判定方法
以下では、欠陥の判定方法について説明する。液晶アレイ基板1の欠陥(TFT欠陥、断線、短絡など)は、各検査回路30の出力電圧により検査される。検査は、例えば、パーソナルコンピュータ37が実行する。検査回路30の出力電位が、基準値より小さければ、検査に対応するアドレスの配線(ゲートラインやデータライン)や画素TFT3は正常であると判断できる。一方、検査回路30の出力電位が、基準値より大きければ検査に対応するアドレスの配線や画素TFTには欠陥があると判断できる。
以下では、欠陥の判定方法について説明する。液晶アレイ基板1の欠陥(TFT欠陥、断線、短絡など)は、各検査回路30の出力電圧により検査される。検査は、例えば、パーソナルコンピュータ37が実行する。検査回路30の出力電位が、基準値より小さければ、検査に対応するアドレスの配線(ゲートラインやデータライン)や画素TFT3は正常であると判断できる。一方、検査回路30の出力電位が、基準値より大きければ検査に対応するアドレスの配線や画素TFTには欠陥があると判断できる。
以下、短絡箇所の検出方法、断線箇所の検出方法、画素TFT欠陥箇所の検出方法を、順に説明する。なお、以下の説明は、第1の市松配置状に配置されている充電画素から電荷を検査回路に出力させた場合を例にしている。
[短絡箇所の検出]
x行目(x番目)のゲートライン6に接続されている左からy番目の画素部4のアドレスを(x,y)で表す。
x行目(x番目)のゲートライン6に接続されている左からy番目の画素部4のアドレスを(x,y)で表す。
第1の市松配置では、アドレス(1,2m)における画素2は充電されておらず、検査回路30にてこれら画素2からの電荷を検出できない。しかし、短絡により、通電している1番目のゲートライン6からアドレス(1,2m)の画素2に電圧が印加された場合、この画素2は点灯状態(充電状態)となり、この画素2に蓄積された電荷を検査回路30にて検出できる。すなわち、本来ならば電荷を検出できないアドレス(1,2m)の画素2について、電荷(充電)を検出できた場合、当該アドレスの画素2に対する短絡があると判定できる。
[断線箇所の検出]
第1の市松配置では、アドレス(2m−1,2m−1)若しくはアドレス(2m、2m)の画素2は充電されており、検査回路30にてこれら画素2からの電荷を検出できる。
第1の市松配置では、アドレス(2m−1,2m−1)若しくはアドレス(2m、2m)の画素2は充電されており、検査回路30にてこれら画素2からの電荷を検出できる。
しかし、ゲートライン6が断線している場合には、検査用ゲートライン指定部20の電極6a及び断線箇所間のゲートライン部分に接続されている画素部4の画素2の充電は実行されるが、検査用ゲートライン指定部20から見て断線箇所より遠いゲートライン部分に接続されている画素部4の画素2は充電されない。例えば、3行目のゲートライン6の断線により、アドレス(3,1)〜(3,2k−1)における画素2に、画素2を点灯するための電圧が印加できなかった場合(アドレス(3,1)〜(3,2k−1)の画素TFT3をターンオンできなかった場合)、3行目の検査時に、これらアドレス(3,1)〜(3,2k−1)における画素2からは全て(連続して)電荷を検査回路30にて検出できない。
ここで、アドレス(3,2k−1)及び(3,2k)間のゲートライン部分に断線があった場合であっても、アドレス(3,2k)及び(3,2k+1)間のゲートライン部分に断線があった場合であっても、アドレス(3,1)〜(3,2k−1)の画素2は点灯せず、これらのアドレスにおける画素からは電荷を連続して検出できない。すなわち、第1の市松配置状に画素を点灯させた場合、アドレス(3,2k−1)及び(3,2k)間のゲートライン部分に断線箇所があるのか、アドレス(3,2k)及び(3,2k+1)間のゲートライン部分に断線箇所があるのか、正確な断線箇所を特定できない。
しかし、その後実行する第2の市松配置に対する検査によって、断線箇所を特定することができる。例えば、第2の市松配置に対する検査において、アドレス(3,2k)の画素からの電荷を検査回路30が検出できた場合、断線箇所はアドレス(3,2k−1)及び(3,2k)間のゲートライン部分であると判断でき、一方、アドレス(3,2k)の画素からの電荷を検査回路30で検出できなかった場合、断線箇所はアドレス(3,2k)及び(3,2k+1)間のゲートライン部分であると判断できる。
なお、データライン5の断線は、そのデータライン5を利用した充電対象の全ての画素2からの電荷を、検査回路30が検出できないことで判断できる。
[画素TFTの欠陥箇所の検出]
例えば、正常であれば点灯しているアドレス(1,3)の画素2からの電荷を検査回路30で検出できず、アドレス(1,5)の画素2に蓄積された電荷を検査回路30で検出できた場合、アドレス(1,3)の画素TFT3に欠陥があり、当該アドレスの画素2に充電できなかったと判断することができる。
例えば、正常であれば点灯しているアドレス(1,3)の画素2からの電荷を検査回路30で検出できず、アドレス(1,5)の画素2に蓄積された電荷を検査回路30で検出できた場合、アドレス(1,3)の画素TFT3に欠陥があり、当該アドレスの画素2に充電できなかったと判断することができる。
(A−3)実施形態の効果
上記実施形態によれば、以下の効果を奏することができる。図8は、特許文献1に記載の従来技術について図1と同様に記述したものであり(特許文献1の図2参照)、上記実施形態の効果を、適宜、特許文献1に記載の従来技術との比較で説明する。
上記実施形態によれば、以下の効果を奏することができる。図8は、特許文献1に記載の従来技術について図1と同様に記述したものであり(特許文献1の図2参照)、上記実施形態の効果を、適宜、特許文献1に記載の従来技術との比較で説明する。
上記実施形態によれば、液晶アレイ基板の配線と検査回路との接続、切断を切り替えるスイッチ(図8の符号60参照)が不要であり、また、検査時において画素を充電させるための電源構成(図2の電極11、13等)を液晶アレイ基板が備え、検査回路に備える必要がないため、検査回路30の構成を簡単にすることができる。
検査回路30の構成が簡単であるため、ICチップ化が容易であり、図3に示すような検査回路ICチップ31をプローブブロック34に実装するということを容易に実現することができる。なお、パーソナルコンピュータ37へアナログ信号で伝送する場合に比べ、デジタル信号で伝送する方が、ケーブルが外部ノイズを捕捉したとしてもその影響が小さくなる。
なお、液晶アレイ基板の配線と検査回路との接続、切断を切り替えるスイッチを設けなくても、検査時において画素を充電させる電圧を、データラインを挟んで検査回路30の反対側に設けられた検査用データ導入部10から印加するようにしたので、データラインの分布抵抗及び分布容量が、印加電圧による電流の検査回路側への通電を制限し、検査回路への悪影響を防止することができる。
また、上記実施形態によれば、液晶アレイ基板の配線と検査回路との接続、切断を切り替えるスイッチ(図8の符号60参照)が不要であるため、検査時において画素を充電させる電圧を印加させる前にスイッチを開くという検査ステップが不要となり、簡便な検査を実現することができる。
さらに、上記実施形態によれば、液晶アレイ基板の画素を市松模様状に点灯(充電)させて検査するようにしたので、ある種の欠陥の検出は容易になる。例えば、画素を全面点灯させた場合、断線や画素TFTの欠陥は検出できるが、短絡は検出できない。しかし、画素を市松模様状に点灯させれば点灯状態の画素と非点灯状態の画素が交互に並ぶため、短絡箇所において正常であれば非点灯状態にある画素が点灯状態になり容易に短絡も検出することができる。
なお、市松模様状に点灯(充電)させた1回の検査では、ゲートラインの断線箇所の特定精度が悪くなるが、上述したように、第1及び第2の市松配置での検査を実行することにより、ゲートラインの断線箇所を高精度に特定できる。
(B)他の実施形態
上記実施形態においては、モノクロの液晶アレイ基板を検査するものを示したが、カラー用の液晶アレイ基板の検査にも本発明を適用することができる。さらには、アレイ工程の最終段の検査だけでなるセル工程の最終段の検査にも、本発明を適用することができる。なお、カラー用の場合、例えば、R、G、Bのそれぞれについて、奇数番目及び偶数番目用のデータライン及びゲートラインを設けるようにすれば良い。
上記実施形態においては、モノクロの液晶アレイ基板を検査するものを示したが、カラー用の液晶アレイ基板の検査にも本発明を適用することができる。さらには、アレイ工程の最終段の検査だけでなるセル工程の最終段の検査にも、本発明を適用することができる。なお、カラー用の場合、例えば、R、G、Bのそれぞれについて、奇数番目及び偶数番目用のデータライン及びゲートラインを設けるようにすれば良い。
上記実施形態においては、検査対象が液晶ディスプレイ用の画素アレイ基板を示したが、有機ELやLTPSを利用した他のディスプレイ用の画素アレイ基板に対しても本発明を適用することができる。要は、画素要素がコンデンサとして機能して輝度を変化させるディスプレイに対して本発明を適用することができる。
1…液晶アレイ基板、2…画素、3…画素の通電制御用の薄膜トランジスタ、4…画素部、5…データライン、6…ゲートライン、10…検査用データ導入部、20…検査用ゲートライン指定部、30…検査回路、37…パーソナルコンピュータ、40…積分回路。
Claims (5)
- 画素とこの画素へのデータの供給、停止を行うスイッチング素子とでなる、複数の画素部がマトリクス状に配列され、同一行の画素部におけるスイッチング素子のオンオフ制御用のゲートラインと、同一列の1又は複数の画素へ上記スイッチング素子を介してデータを与えるデータラインとが配線されている画素アレイ基板を検査する画素アレイ基板の検査装置において、
上記データラインの電極に対し、入力端子がスイッチング素子を介することなく接続される積分回路を入力段に有する検査回路と、
上記データラインを挟んで、上記データラインの電極の反対側に設けられ、上記データラインに対し、検出時用のデータを供給制御する検査用データ導入部と、
上記検査用データ導入部からの上記検査用データの導入、及び、上記ゲートラインの指定を制御して、上記画素アレイ基板の検査に係る複数の画素を充電させると共に、充電された画素の電荷を、上記ゲートラインを制御して行毎に放電させ、上記積分回路に入力させる検査手順制御手段と、
上記積分回路が取り込んだ電荷の情報から欠陥を判定する判定手段と
を有することを特徴とする画素アレイ基板の検査装置。 - 上記ゲートラインを挟んで、上記ゲートラインの電極の反対側に設けられ、検出時において有意となる上記ゲートラインを指定する検査用ゲートライン指定部を備え、上記検査用データ導入部及び上記検査用ゲートライン指定部が、上記画素アレイ基板に作り込まれていることを特徴とする請求項1に記載の検査装置。
- 画素とこの画素へのデータの供給、停止を行うスイッチング素子とでなる、複数の画素部がマトリクス状に配列され、同一行の画素部におけるスイッチング素子のオンオフ制御用のゲートラインと、同一列の1又は複数の上記画素へ上記スイッチング素子を介してデータを与えるデータラインとが配線されている画素アレイ基板を検査する画素アレイ基板の検査方法において、
上記データラインの電極に対し、入力端子がスイッチング素子を介することなく接続される積分回路を入力段に有する検査回路と、上記データラインを挟んで、上記データラインの電極の反対側に設けられ、上記データラインに対し、検出時用のデータを供給制御する検査用データ導入部と、
上記検査用データ導入部からの上記検査用データの導入、及び、上記ゲートラインの指定を制御して、上記画素アレイ基板の検査に係る複数の画素を充電させると共に、充電された画素の電荷を、上記ゲートラインを制御して行毎に放電させ、上記積分回路に入力させる検査手順制御手段と、
上記積分回路が取り込んだ電荷の情報から欠陥を判定する判定手段とを有し、
上記画素アレイ基板の検査に係る複数の画素を充電するステップと、
上記検査回路を上記データラインの電極に、上記充電ステップの前又は上記充電ステップの直後に接続するステップと、
上記ゲートラインの任意の1行に接続されている上記スイッチング素子をオンさせ、そのスイッチング素子に対応する画素に充電された電荷を上記積分回路に供給させるステップと、
上記積分回路に供給された電荷の情報に基づき、欠陥を判定するステップと
を含むことを特徴とする画素アレイ基板の検査方法。 - 上記充電ステップで充電される複数の画素の配置は、市松模様状の配置となっていることを特徴とする請求項3に記載の液晶アレイ基板の検査方法。
- 上記ゲートラインを挟んで、上記ゲートラインの電極の反対側に設けられ、検出時において有意となる上記ゲートラインを指定する検査用ゲートライン指定部を備え、上記検査用データ導入部及び上記検査用ゲートライン指定部に対する制御により、上記市松模様状の配置の画素に充電させることを特徴とする請求項4に記載の液晶アレイ基板の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281261A JP2008096379A (ja) | 2006-10-16 | 2006-10-16 | 画素アレイ基板の検査装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281261A JP2008096379A (ja) | 2006-10-16 | 2006-10-16 | 画素アレイ基板の検査装置及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008096379A true JP2008096379A (ja) | 2008-04-24 |
Family
ID=39379362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006281261A Pending JP2008096379A (ja) | 2006-10-16 | 2006-10-16 | 画素アレイ基板の検査装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008096379A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022058186A (ja) * | 2020-09-30 | 2022-04-11 | 富佳生技股▲ふん▼有限公司 | 誘電湿潤装置及びその回路検出方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02154292A (ja) * | 1988-12-07 | 1990-06-13 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイとその検査方法 |
JPH03200121A (ja) * | 1989-12-13 | 1991-09-02 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタアレイのアナログ試験方法及び装置 |
JPH09138422A (ja) * | 1995-11-10 | 1997-05-27 | Nec Corp | 液晶表示装置及びその検査方法 |
JP2003043980A (ja) * | 2001-07-12 | 2003-02-14 | Internatl Business Mach Corp <Ibm> | 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 |
-
2006
- 2006-10-16 JP JP2006281261A patent/JP2008096379A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02154292A (ja) * | 1988-12-07 | 1990-06-13 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイとその検査方法 |
JPH03200121A (ja) * | 1989-12-13 | 1991-09-02 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタアレイのアナログ試験方法及び装置 |
JPH09138422A (ja) * | 1995-11-10 | 1997-05-27 | Nec Corp | 液晶表示装置及びその検査方法 |
JP2003043980A (ja) * | 2001-07-12 | 2003-02-14 | Internatl Business Mach Corp <Ibm> | 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022058186A (ja) * | 2020-09-30 | 2022-04-11 | 富佳生技股▲ふん▼有限公司 | 誘電湿潤装置及びその回路検出方法 |
CN114336511A (zh) * | 2020-09-30 | 2022-04-12 | 富佳生技股份有限公司 | 介电润湿装置及其电路检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10416812B2 (en) | Display substrate and method for testing the same, display apparatus | |
JP3964337B2 (ja) | 画像表示装置 | |
KR100360157B1 (ko) | 어레이기판 및 어레이기판의 검사방법 | |
KR100436197B1 (ko) | 어레이 기판의 검사 방법 | |
US10643514B2 (en) | Display device with inspection transistor and method for inspecting display device | |
JP6257192B2 (ja) | アレイ基板およびその検査方法ならびに液晶表示装置 | |
JP2002296620A (ja) | 液晶表示装置 | |
JPH06324348A (ja) | 光弁装置 | |
KR101304415B1 (ko) | 표시 장치 | |
CN108877610B (zh) | 阵列基板及其检测方法和显示装置 | |
JP3790684B2 (ja) | 検査用回路、検査方法および液晶セルの製造方法 | |
JP4610886B2 (ja) | 画像表示装置、電子機器 | |
US11467687B2 (en) | Touch display apparatus, driving circuit and method for automatic defect detection | |
JP3724692B2 (ja) | 液晶表示装置及びその検査方法 | |
JP2005266342A (ja) | Tftアレイ試験方法 | |
CN109243348B (zh) | 量测讯号电路及其量测方法 | |
JP2007171993A (ja) | 画像表示装置 | |
JP2002116423A (ja) | 液晶表示装置とその検査方法 | |
JP7375439B2 (ja) | 電気光学装置、および電子機器 | |
JP2008096379A (ja) | 画素アレイ基板の検査装置及び方法 | |
KR20080022354A (ko) | 액정표시장치 | |
US9761162B2 (en) | Array substrate for display panel and method for inspecting array substrate for display panel | |
JP2014059567A (ja) | 画像表示パネルの検査方法 | |
WO2004109628A1 (ja) | アレイ基板の検査方法 | |
JP2001195033A (ja) | 表示装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |