JPH06324348A - 光弁装置 - Google Patents

光弁装置

Info

Publication number
JPH06324348A
JPH06324348A JP11067193A JP11067193A JPH06324348A JP H06324348 A JPH06324348 A JP H06324348A JP 11067193 A JP11067193 A JP 11067193A JP 11067193 A JP11067193 A JP 11067193A JP H06324348 A JPH06324348 A JP H06324348A
Authority
JP
Japan
Prior art keywords
output
signal line
signal
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11067193A
Other languages
English (en)
Other versions
JP3086936B2 (ja
Inventor
Tsuneo Yamazaki
恒夫 山崎
Kunihiro Takahashi
邦博 高橋
Hiroaki Takasu
博昭 鷹巣
Atsushi Sakurai
敦司 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP11067193A priority Critical patent/JP3086936B2/ja
Priority to US08/239,730 priority patent/US6204836B1/en
Priority to EP94303393A priority patent/EP0627722B1/en
Priority to DE69423132T priority patent/DE69423132T2/de
Publication of JPH06324348A publication Critical patent/JPH06324348A/ja
Application granted granted Critical
Publication of JP3086936B2 publication Critical patent/JP3086936B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【構成】 薄膜トランジスタとそのドレインと接続され
た液晶駆動電極により駆動される液晶セルからなる画素
がマトリクス状に配置されており、１つの画像信号線は
１列上の各トランジスタのソースに接続されており、１
つの制御信号線は１行上の各トランジスタのゲート電極
に接続されている。制御信号線駆動回路は１信号線当た
り１ビットを有するシフトレジスタからなり、走査開始
時に入力されたデータ信号はクロック信号に同期して、
１クロックサイクルで１ビットずつ移動した位置のシフ
トレジスタから対応する制御信号線へ薄膜トランジスタ
のゲートをオン状態にする信号を出力する。画像信号線
駆動回路の検出回路は３つの端子からなり、第一の端子
は画像信号線と第二の端子は出力線に接続されており第
三の端子はシフトレジスタの出力と接続されている。 【効果】 駆動回路を同一基板の上に形成した小型の表
示装置で駆動回路の不良、画素の不良が検出でき、その
不良位置の検出もできる。また測定時間も非常に短時間
で済む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、直視型表示装置や投
影型表示装置に用いられる平板型光弁装置の検査回路に
関する。より詳しくは、半導体薄膜に駆動回路が形成さ
れた集積回路を液晶パネルとして一体的に組み込んだ光
弁装置例えばアクティブマトリクス液晶表示装置の検査
回路に関する。
【０００２】
【従来の技術】アクティブマトリクス液晶表示装置の原
理は至って簡単であり、各画素にスイッチ素子を設け、
特定の画素を選択する場合には対応するスイッチ素子を
導通させ、非選択時においてはスイッチ素子を非導通状
態にしておくものである。このスイッチ素子は液晶パネ
ルを構成するガラス基板上に形成されている。従ってス
イッチ素子の薄膜化技術が重要である。この素子として
通常薄膜トランジスタが用いられている。
【０００３】従来アクティブマトリクス装置において
は、図６の模式的回路図に示すごとく、各画素は薄膜ト
ランジスタ１と液晶などの電気光学素子３からなり、薄
膜トランジスタ１のゲート電極には制御信号線５が、ソ
ース電極には画像信号線４が接続されており、各画素は
縦横方向にマトリクス状に配置されており、画像信号線
４には画像信号線駆動回路８が、制御信号線５には制御
信号線駆動回路６が接続されている。制御信号線駆動回
路６は主にシフトレジスタからなり、各単位ビットの出
力が信号線５に接続される。画像信号線駆動回路８はシ
フトレジスタと、各ビットごとのサンプルホールド回路
などからなり、画像信号はシフトレジスタの出力による
サンプリング信号に基づき、画像信号をサンプルホール
ド回路に書き込む。
【０００４】この従来の光弁装置では、縦横それぞれ数
百以上のの画素からなり、全体の画素数は１００万個程
度となる。面積は通常少なくとも１ｃｍ2 以上ある。こ
のような素子を欠陥無く歩留まり良く製造するのははな
はだ困難であり、通常は作成した素子を光弁装置として
完成する前に、駆動基板の状態での検査が必要である。
検査方法として最も一般的な方法は、金属探針（以下プ
ローバ）で素子の電極に触れ、プローバを通して電圧を
印加しその電流を測定したり、出力電圧・電流などを測
定することで良否の判定を行う。
【０００５】この方法によると光弁装置などの多数の画
素からなる素子の動作を確認するには数百本以上のプロ
ーバを画素間のピッチに相当する間隔をおいて、素子の
電極に接触する必要があり、信頼性のある結果を得るの
は現在の技術では困難である。一方少数のプローバを移
動させながら測定することもできるが、この場合は測定
時間が長くなり実用的でない。
【０００６】他の検査方法としては、素子の内部に検査
用の回路を内蔵する方法が考えられている。この検査方
法を用いた素子の等価回路図を図６で示す。各駆動回路
から画素への信号出力部に、信号線４にゲート電極を接
続したトランジスタ２３を設ける。各ビットの検査用ト
ランジスタ２３は一方の端子２４を接地し、他方の端子
は共通の端子２５に接続した後、負荷抵抗２６を介して
電源２７に接続し、負荷からの出力を検出する。信号線
５に駆動回路からの信号が伝わると検査用トランジスタ
２３はオン状態となり、負荷２６に電流が流れこれを検
出することで信号線５に信号の伝わったことが確認でき
る。電流の流れたタイミングをシフトレジスタのクロッ
クと同期して観察すれば、どのビットで動作したのかも
判定できるので不良の発生した線も検出できることにな
る。
【０００７】
【発明が解決しようとする課題】しかし、光弁装置での
検査回路は数百ビットの検出用ＦＥＴのどれか１つでも
オン状態となるとバッファ増幅器の出力には信号が検出
されるので、複数のビットで同時に信号が出されるよう
な駆動方法の場合、どのビットで欠陥が発生したのかを
判定できない。通例、画像信号駆動回路は全ライン同時
出力となっている。本発明は各ビットごとに検出動作を
制御する機能を設け、特定のビットでのみ確実に検出動
作を行うようにして、欠陥が発生した原因を正確につき
とめることを可能にする。不良が確実に判定できること
で不良品を駆動基板の状態で除去できると同時に、不良
原因をフィードバックすることで不良の発生を低減でき
る。また、本発明の方法は電気的方法によっているので
迅速な測定が可能である。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の光弁装置の検査回路は、マトリクス状に配
置された駆動電極とスイッチ素子と該スイッチ素子で駆
動される電気光学物質からなる画素と、各スイッチ素子
のオン／オフを制御する制御信号線と画像表示信号を伝
える画像信号線とが該スイッチ素子に接続されており、
所定の信号に応じて該制御信号線、画像信号線を駆動励
起するための駆動回路とが形成された駆動基板と、該駆
動基板に対向配置された対向基板と、該駆動基板と対向
基板の間に配置された電気光学物質層とからなる光弁装
置において、該信号線には３端子からなるスイッチ装置
が接続されており、該３端子素子の第一の端子は信号線
に接続され、第二の端子は検査信号出力線に接続されて
おり、第三の端子は該スイッチ素子のオン／オフ即ち第
一と第二の端子の接続／切断を制御する端子である駆動
回路動作確認回路からなる
【０００９】
【作用】信号線から検出器へのへの入力を必要に応じて
接続／遮断を行えるスイッチ素子を設け、入力中、ある
いは入力終了後の信号線の信号レベルを検出できる。ま
た信号線の信号電位検出のタイミングを制御すること
で、全ての信号線の動作を独立して検出可能とする。
【００１０】
【実施例】図１は本発明の実施例を示す回路図であり、
薄膜トランジスタからなるスイッチ素子１と薄膜トラン
ジスタのドレイン電極と接続された液晶駆動電極２によ
り駆動される電気光学物質である液晶セル３からなる画
素が行と列のマトリクス状に配置されており、１つの画
像信号線４は１列上の各画素トランジスタのソースに接
続されており、１つの制御信号線５は１行上の各画素ト
ランジスタのゲート電極に接続されている。制御信号線
駆動回路６は１信号線当たり１ビットを有するシフトレ
ジスタからなり、走査開始時にデータ入力線６２に入力
されたデータ信号は制御信号クロック入力線６１のクロ
ック信号に同期して、１クロックサイクルで１ビットず
つ移動した位置のシフトレジスタ７から対応する制御信
号線５へ薄膜トランジスタ３のゲートをオン状態にする
信号を出力する。
【００１１】画像信号線駆動回路８は画素の列の数に相
当するビット数を有するシフトレジスタ８１と、各ビッ
トのシフトレジスタに接続されたサンプルホールド回路
８２となる。制御信号線駆動回路の場合と同様シフトレ
ジスタからの出力はクロック信号入力線８４のクロック
信号により１クロックで１ビットずつ移動しながらサン
プルホールド回路８２に画像信号サンプリング信号を送
り、画像信号入力線８３からの画像信号はサンプルホー
ルド回路に保持される。サンプルホールド回路の出力は
増幅器を通すなどして画像信号線４に出力される。検出
回路９は３つの端子からなり、第一の端子は画像信号線
４と第二の端子は出力線１０に接続されており、第三の
端子はシフトレジスタの出力１１と接続されている。
【００１２】画像信号はシフトレジスタの出力がハイ
“Ｈ”になるとそれに同期してオン状態になり画像信号
線４に加えられている信号を出力線１０に伝える。即
ち、検査信号出力線１０からの出力は特定のビットのシ
フトレジスタが“Ｈ”のときにのみそのビットの画像出
力を検出し出力する。シフトレジスタは一度には単一の
ビットのみが“Ｈ”を出力するので出力バッファに複数
のビットからの入力が並列してある場合でも、特定のタ
イミングでは特定のビットの画像出力のみを検出でき、
複数のビットの画像出力を独立して検出できる。
【００１３】図２は本発明による検出回路の他の実施例
である。図１と異なるのは検出回路１２の検出制御信号
端子１３への入力で、入力端子１１と１３の信号は論理
積回路を通した後、その論理積の値で端子１０への出力
を行うか否かを決定する。検出制御信号が“Ｌ”のとき
は検出を行わないようにでき、シフトレジスタの隣接す
るビットの出力信号が時間的に重なりを持つ場合でも検
出のタイミングを検出制御信号で指定して特定ビットの
みからの出力を検出できる。あるいは、隣接ビットのシ
フトレジスタの反転信号を検出制御信号に加えることで
隣接ビットとのタイミングの重なりを避けられる。
【００１４】図３は本発明の他の実施例を示す光弁装置
の検出回路である。図３では、画像信号線４の画像領域
の両端に信号検出回路１２、１５を設けている。第二の
検出回路１５を走査する駆動回路１６も第一の駆動回路
８と独立して設けられる。第一と第二の駆動回路はシフ
トクロックを同期させる、あるいは独立したシフトクロ
ックを用いる、のいずれもの方法も可能である。信号線
の両端に検出回路１２、１５を設けることで信号線の断
線等信号線の欠陥を検出可能となる。即ち第一の検出素
子で信号が検出でき、第二の検出素子で検出できない場
合信号線の中間に断線があると判断できる。この検出回
路は図４に示すごとく、トランスミッションゲート１７
及び増幅器１８等で容易に構成できる。トランスミッシ
ョンゲートへの入力はシフトレジスタの出力１３、検出
制御信号１４が論理積回路１９を介して入力される。
【００１５】図５は本発明の他の実施例で制御信号線に
も両端に検査回路を設けた。制御信号線５は検出回路２
０、２０’の検出信号入力端子に接続されており、検査
出力端子２１、２１’信号検出制御端子２２、２２’が
接続されているのも１２、１５の検出回路と同様であ
る。
【００１６】本発明によれば、検査信号の出力を観測す
れば、所定のタイミングで画素への出力信号が検出出来
れば正常、検出できなければ不良の判断が全ての信号線
に関して独立して行える。また、検査回路を素子内に内
蔵しているのでプローバ等の装置を使わず検査ができ
る。信号線の両端に検出回路を設ければ、不良が駆動回
路、画素領域のいずれで発生したのかも分かるので生産
工程の不良原因を把握して歩留まりを向上するにも役立
つ。検査時間は１画面を表示する時間程度で実施可能で
あり、数十ミリ秒以内も可能である。
【００１７】更に、画像信号出力線に接続した検出回路
はアナログ入出力にすれば、信号の有無のみならず、適
正な映像信号の値がアナログ値として得られているかど
うかも判定できる。加えて制御信号線と、映像信号線を
連動することで画素毎の良、不良も判定できる。即ち画
素に画像信号を書き込んだ後、ＤＲＡＭと同様に画素内
の信号を映像信号線に出力しこれを検出回路で検出増幅
する事で画素に映像信号が書き込まれ、保持されたかど
うかも判定できる。
【００１８】
【発明の効果】この発明は、以上説明したよう動作不良
を検出する回路を一体化して素子の内部に設けたので、
駆動回路を同一基板の上に形成した小型の表示装置で駆
動回路の不良、画素の不良が検出でき、その不良位置の
検出もできる。また測定時間も非常に短時間で済むなど
の著しい効果がある。
【図面の簡単な説明】
【図１】本発明の検査回路の１実施例である。
【図２】本発明の検査回路の他の実施例である。
【図３】本発明の検査回路の他の実施例である。
【図４】本発明の検査回路の検出部の回路の１実施例で
ある。
【図５】本発明の検査回路の他の実施例である。
【図６】従来ののアクティブマトリクス液晶表示パネル
の回路例である。
【符号の説明】
４ 画像信号入力線 ５ 制御信号入力線 １０、１０’、２２、２２’ 検出制御信号入力線 １２、１５、１９、２０ 検出装置 １３、１３’ 検出制御信号入力端子 １４、１４’、２１、２１’ 検出信号出力線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桜井 敦司 東京都江東区亀戸６丁目31番１号 セイコ ー電子工業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 マトリクス状に配置された駆動電極とス
    イッチ素子と該スイッチ素子で駆動される電気光学物質
    からなる画素と、各スイッチ素子のオン／オフを制御す
    る制御信号線と画像表示信号を伝える画像信号線とが該
    スイッチ素子に接続されており、所定の信号に応じて制
    御該信号線、画像信号線を駆動励起するための駆動回路
    とが形成された駆動基板と、該駆動基板に対向配置され
    た対向基板と、該駆動基板と対向基板の間に配置された
    電気光学物質層とからなる光弁装置において、該信号線
    には３端子からなるスイッチ装置が接続されており、該
    ３端子素子の第一の端子は信号線に接続され、第二の端
    子は検査信号出力線に接続されており、第三の端子は第
    一と第二の端子の接続／切断を制御する端子である駆動
    回路動作確認回路を含む光弁装置。
  2. 【請求項２】該スイッチ装置の第三の端子は、該駆動回
    路のシフトレジスタの出力と接続されていることを特徴
    とする請求項１に記載の光弁装置。
  3. 【請求項３】該スイッチ素子の第三の端子には、駆動回
    路のシフトレジスタの出力とその他の外部入力信号の論
    理積の出力が接続されたことを特徴とする請求項１に記
    載の光弁装置。
  4. 【請求項４】該駆動回路動作確認回路は光弁装置の信号
    線の画素領域の上端と下端あるいは左端と右端の２カ所
    に設けられていることを特徴とする請求項１〜３に記載
    の光弁装置。
JP11067193A 1993-05-12 1993-05-12 光弁装置 Expired - Lifetime JP3086936B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11067193A JP3086936B2 (ja) 1993-05-12 1993-05-12 光弁装置
US08/239,730 US6204836B1 (en) 1993-05-12 1994-05-09 Display device having defect inspection circuit
EP94303393A EP0627722B1 (en) 1993-05-12 1994-05-11 Light valve device with failure detection circuit
DE69423132T DE69423132T2 (de) 1993-05-12 1994-05-11 Lichtventilvorrichtung mit Fehlererkennungsschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11067193A JP3086936B2 (ja) 1993-05-12 1993-05-12 光弁装置

Publications (2)

Publication Number Publication Date
JPH06324348A true JPH06324348A (ja) 1994-11-25
JP3086936B2 JP3086936B2 (ja) 2000-09-11

Family

ID=14541516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11067193A Expired - Lifetime JP3086936B2 (ja) 1993-05-12 1993-05-12 光弁装置

Country Status (4)

Country Link
US (1) US6204836B1 (ja)
EP (1) EP0627722B1 (ja)
JP (1) JP3086936B2 (ja)
DE (1) DE69423132T2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006047849A (ja) * 2004-08-06 2006-02-16 Toshiba Matsushita Display Technology Co Ltd 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP2006178029A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 電気光学装置、その検査方法、駆動装置および電子機器
JP2006178030A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 電気光学装置、その駆動方法、駆動装置および電子機器
JP2007256958A (ja) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルの駆動方法
US7777698B2 (en) 2002-04-26 2010-08-17 Toshiba Matsushita Display Technology, Co., Ltd. Drive method of EL display panel
US7924248B2 (en) 2002-04-26 2011-04-12 Toshiba Matsushita Display Technology Co., Ltd. Drive method of EL display apparatus

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4147594B2 (ja) * 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
GB9705436D0 (en) * 1997-03-15 1997-04-30 Sharp Kk Fault tolerant circuit arrangements
US6115305A (en) * 1999-06-15 2000-09-05 Atmel Corporation Method and apparatus for testing a video display chip
JP3437152B2 (ja) * 2000-07-28 2003-08-18 ウインテスト株式会社 有機ｅｌディスプレイの評価装置および評価方法
US7505019B2 (en) * 2003-06-10 2009-03-17 Oki Semiconductor Co., Ltd. Drive circuit
KR100951357B1 (ko) * 2003-08-19 2010-04-08 삼성전자주식회사 액정 표시 장치
JP2008164289A (ja) * 2005-05-18 2008-07-17 Koninkl Philips Electronics Nv 液晶表示装置試験回路およびこれを組み込んだ液晶表示装置、並びに液晶表示装置の試験方法
KR101157940B1 (ko) * 2005-12-08 2012-06-25 엘지디스플레이 주식회사 게이트 구동회로 및 이의 리페어방법
US7432737B2 (en) * 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR101535825B1 (ko) * 2012-09-25 2015-07-10 엘지디스플레이 주식회사 표시장치 및 이의 라인결함 검출방법
JP6257192B2 (ja) * 2013-07-12 2018-01-10 三菱電機株式会社 アレイ基板およびその検査方法ならびに液晶表示装置
US9600084B2 (en) 2014-01-09 2017-03-21 Synaptics Incorporated Methods and apparatus for capacitively detecting key motion and finger presence on keyboard keys
KR102458531B1 (ko) * 2015-12-04 2022-10-25 엘지디스플레이 주식회사 Lv 패널 및 그 표시 장치
CN105355163B (zh) * 2015-12-22 2019-01-04 昆山国显光电有限公司 Gip信号检测电路、gip信号检测方法和平板显示装置
DE102017201101A1 (de) 2017-01-24 2018-07-26 Zf Friedrichshafen Ag Verfahren und Vorrichtung zum Betreiben eines Displays
JP7012548B2 (ja) * 2018-02-07 2022-01-28 シャープ株式会社 表示装置及び表示システム
CN108831360A (zh) 2018-06-22 2018-11-16 京东方科技集团股份有限公司 栅极驱动信号检测电路、方法和显示装置
CN109616036B (zh) * 2019-01-07 2022-01-18 重庆京东方显示技术有限公司 显示屏单体、显示屏单体不良位置定位系统及其定位方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2554622B1 (fr) 1983-11-03 1988-01-15 Commissariat Energie Atomique Procede de fabrication d'une matrice de composants electroniques
FR2667718B1 (fr) 1990-10-09 1992-11-27 France Etat Circuit de commande des colonnes d'un ecran d'affichage, comprenant des moyens de test a sortie unique.
FR2670937A1 (fr) 1990-12-20 1992-06-26 Thomson Lcd Ecran electrooptique matriciel a commande active a systeme de test integre.

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007256958A (ja) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルの駆動方法
US7777698B2 (en) 2002-04-26 2010-08-17 Toshiba Matsushita Display Technology, Co., Ltd. Drive method of EL display panel
US7924248B2 (en) 2002-04-26 2011-04-12 Toshiba Matsushita Display Technology Co., Ltd. Drive method of EL display apparatus
US7932880B2 (en) 2002-04-26 2011-04-26 Toshiba Matsushita Display Technology Co., Ltd. EL display panel driving method
US8063855B2 (en) 2002-04-26 2011-11-22 Toshiba Matsushita Display Technology Co., Ltd. Drive method of EL display panel
JP2006047849A (ja) * 2004-08-06 2006-02-16 Toshiba Matsushita Display Technology Co Ltd 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP4744824B2 (ja) * 2004-08-06 2011-08-10 東芝モバイルディスプレイ株式会社 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP2006178029A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 電気光学装置、その検査方法、駆動装置および電子機器
JP2006178030A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 電気光学装置、その駆動方法、駆動装置および電子機器

Also Published As

Publication number Publication date
EP0627722A2 (en) 1994-12-07
EP0627722A3 (en) 1995-07-19
JP3086936B2 (ja) 2000-09-11
EP0627722B1 (en) 2000-03-01
DE69423132T2 (de) 2000-12-21
DE69423132D1 (de) 2000-04-06
US6204836B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
JP3086936B2 (ja) 光弁装置
US5113134A (en) Integrated test circuit for display devices such as LCD's
TW535134B (en) Active matrix display device and inspection method for the same
KR100436197B1 (ko) 어레이 기판의 검사 방법
JPH05289102A (ja) アクティブマトリクス基板及びその製造方法
JPH01161316A (ja) 液晶表示装置の検査方法
US5473261A (en) Inspection apparatus and method for display device
JPH01130131A (ja) ドライバー内蔵アクティブマトリクスパネル
JP2003043980A (ja) 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法
US7053649B1 (en) Image display device and method of testing the same
JP3724692B2 (ja) 液晶表示装置及びその検査方法
JP2002055141A (ja) アレイ基板の検査方法及び該検査装置
JP3203971B2 (ja) 表示素子
JP2003157053A (ja) 液晶表示装置およびその検査方法およびその検査装置
JP2506840B2 (ja) アクティブマトリックスアレイの検査方法
JP2002116423A (ja) 液晶表示装置とその検査方法
JPH0320721A (ja) 画像表示装置
JP2558755B2 (ja) 液晶表示パネル用セグメントドライブｉｃ
JPH07120694B2 (ja) 液晶表示装置の検査装置及びその検査方法
JP3290602B2 (ja) 液晶表示装置の検査方法および液晶表示装置
JPH0769676B2 (ja) アクティブマトリックスアレイおよびその検査方法
JP2629213B2 (ja) アクティブマトリックスアレイの検査方法および検査装置
JP3062552B2 (ja) 液晶表示装置及びその検査方法
JP2558845B2 (ja) 液晶パネル駆動用集積回路
JPH11316388A (ja) 液晶表示装置の検査方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080714

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 10

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130714

Year of fee payment: 13

EXPY Cancellation because of completion of term