KR102458531B1

KR102458531B1 - Lv 패널 및 그 표시 장치

Info

Publication number: KR102458531B1
Application number: KR1020150172112A
Authority: KR
Inventors: 김경록
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-12-04
Filing date: 2015-12-04
Publication date: 2022-10-25
Also published as: KR20170066728A

Abstract

제1 LV 블록, 상기 제1 LV 블록과 이격되어 배치된 제2 LV 블록, 및 제1 LV 블록과 상기 제2 LV 블록의 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 경계 보상 전극을 포함하는 LV 패널이 제공된다. 또한 이 LV 패널과 복수개의 스위치를 포함하여 스위치의 온오프 스위칭 조합에 의해 복수개의 경계 보상 전극에 인가되는 구동 전압을 선택하여 출력하는 LV 패널 구동부를 포함하는 표시 장치가 제공된다.

Description

LV 패널 및 그 표시 장치{LIGHT VALVE PANEL AND DISPLAY APPARATUS OF THEREOF}

본 발명은 LV 패널(Light Valve Panel) 및 그 표시 장치에 관한 것으로, 상세하게는 LV 패널을 구성하는 각 LV 블록의 경계 사이에 픽셀별로 이격되어 배치된 복수의 전극 구조와 PM(Passive Matrix) 구동 또는 다이렉트 어드레싱(Direct Addressing)의 구동방식을 통해 블록 경계 사이에서의 휘도 변화를 보상하는 LV 패널 및 그 표시 장치에 관한 것이다.

액정 표시 장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시 패널 및 액정 표시 패널의 하부에 배치되어 액정 표시 패널로 광을 제공하는 백라이트 어셈블리를 포함한다.

백라이트 어셈블리는 액정 표시 패널에 영상을 표시하는데 필요한 광을 발생시키는 광원을 포함한다.

광원으로는 냉음극 형광램프(Cold Cathode Fluorescent Lamp, CCFL), 평판 형광램프(Flat Fluorescent Lamp, FFL) 및 발광 다이오드(Light Emitting Diode, LED) 등이 대표적이다.

발광 다이오드는 칩(chip) 형태로 제작이 가능하므로, 수명이 길고 점등 속도가 빠르며 소비 전력이 낮은 특성을 갖는다. 이로 인해 백라이트 어셈블리의 광원으로 발광 다이오드들을 많이 채용하고 있다.

백라이트 어셈블리는 광원이 배치되는 위치에 따라 에지형과 직하형으로 구분된다. 직하형 백라이트 어셈블리는 액정 표시 패널의 하부에 복수의 광원을 두어 액정 표시 패널에 전면적으로 직접 광을 조사하는 방식이다. 한편, 에지형 백라이트 어셈블리는 광원이 도광판의 측면에 배치되어 도광판을 통해 액정 표시 패널로 광이 조사되는 방식이다.

또한, 최근에는 영상의 명암비(contrast ratio; CR)는 향상시키고 소비전력을 최소화하기 위해, 영상에 따라서 백라이트 어셈블리의 광량을 줄이고 대신 액정 표시 패널의 픽셀에 투과되는 광량을 증가시키는 디밍(Dimming) 기술이 개발되었다. 이를 위해 광원을 복수의 발광 블록들로 나누고, 발광 블록들에 대응하는 영상 블록들을 분석한다. 분석된 영상 블록들의 휘도 레벨에 따라 픽셀 데이터의 계조 레벨은 증가시켜 구동하고, 발광 블록들은 계조 레벨의 증가분만큼 휘도를 감소시켜 구동한다.

한편, 광원을 액정 표시 패널의 측면에 배치하여 디밍하는 방법을 에지-릿 디밍(Edge-lit Dimming) 이라고 한다. 광원이 액정 표시 패널의 측면에 배치되는 방식의 경우 광원의 휘도 분포 특성이 광원으로부터 출사된 광이 입사되는 위치에 따라 다르다. 이는 광원으로부터 출사되는 광이 광원으로부터 멀어질수록 좌우로 퍼지는 특성을 갖기 때문이다. 이러한 휘도 분포 특성으로 인해 액정 표시 패널의 픽셀들은 특정 광원뿐만 아니라 인접한 광원들로부터 출사되는 광을 제공받는다. 따라서 에지-릿 디밍 구동시 광원의 휘도 분포 특성을 고려하여야 픽셀 데이터의 보상을 보다 정확히 할 수 있다. 픽셀 데이터의 보상이 제대로 이루어지지 않을 경우 표시 품질이 저하될 수 있다.

도 1은 종래의 표시 장치에서 RGB 패널과 LV 패널의 미스 매칭을 설명하기 위한 도면이다. 여기에서 RGB 패널은 액정 표시 장치에 적용하는 경우를 설명함에 따라 액정 패널을 의미한다.

도 1을 참조하면, 종래의 표시 장치는 RGB 패널(1), LV 패널(Light Valve Panel)(2), 백라이트 어셈블리(3)의 구조를 포함한다.

LV 패널(Light Valve Panel)은 백라이트 어셈블리(3)에서 제공되는 광을 RGB 패널(1)에 효과적으로 전달하여 높은 CR(contrast ratio)을 구현하기 위해서 RGB 패널(1)에 합착하여 구현된다. 이러한 구조 때문에 RGB 패널(1)과 LV 패널(2) 간에 간극(gap)이 존재하게 되고 시야각 변화에 따라 휘도차가 발생한다.

정면에서 RGB 패널(1)과 LV 패널(2)이 정확히 매칭이 되지만 측면 시야각으로 봤을 상황에서는 RGB 패널(1)과 LV 패널(2)이 정합되지 않는다. 이와 같은 원리로 공정 편차에 의해 양 패널간 부정합한 합착이 있는 경우에도 동일한 문제가 발생할 수 있다.

LV 패널(2)은 복수의 LV 블록들을 구비하여 이루어진다. LV 블록은 투명 전극층 예를 들어 ITO 전극층이 사용될 수 있다. 각 LV 블록별로 미리 설정된 구동 방식에 의해 제어전압이 제공된다. LV 패널(2)의 구동방식에 있어서 PM(Passive Matrix), AM(Active Matrix), 다이렉트 어드레싱(Direct Addressing) 구동방식에서 시야각에 따른 LV 블록 경계 사이에서의 휘도 변화에 대응하기 위한 방법은 PM에서는 알고리즘이나 다이렉트 어드레싱에서는 저항 형성 같은 방법으로 블록 경계 사이에서의 시야각 휘선을 해결하려는 노력이 있었다.

현재는 확실한 해결책은 없으며, 이 또한 LV 패널과 RGB 패널의 완벽한 합착이 있은 후에야 결정할 수 있는 문제이다. 또한 패널 간 합착을 해야 하므로 공정 마진에 의존하여 수율이 낮아지게 된다.

본 발명이 해결하고자 하는 과제는 LV 패널을 구성하는 각 블록의 경계 사이에 픽셀별로 이격되어 배치된 복수의 전극 구조와 PM 구동 또는 다이렉트 어드레싱(Direct Addressing)의 구동방식을 통해 블록 경계 사이에서의 휘도 변화를 보상하는 LV 패널 및 그 표시 장치를 제공하는데 있다.

본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일측면에 의하면, 제1 LV 블록, 상기 제1 LV 블록과 이격되어 배치된 제2 LV 블록, 및 상기 제1 LV 블록과 상기 제2 LV 블록의 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 경계 보상 전극을 포함하는 LV 패널이 제공된다.

상기 제1 LV 블록, 상기 제2 LV 블록, 및 상기 복수개의 경계 보상 전극은 투명 전극층을 포함할 수 있다.

상기 복수개의 경계 보상 전극은 픽셀의 위치에 상응하여 배치될 수 있다.

상기 복수개의 경계 보상 전극은 RGB 패널과 상기 LV 패널의 합착 마진과 시야각 보상을 위해 미리 설정된 이격 거리, 폭, 개수로 배치될 수 있다.

본 발명의 다른 측면에 의하면, 서로 이격되어 수평 방향으로 배열된 제1 Row 전극 및 제2 Row 전극, 서로 이격되어 수직 방향으로 배열된 제1 Column 전극 및 제2 Column 전극, 상기 제1 Row 전극 및 상기 제2 Row 전극의 상/하 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 Row 경계 보상 전극, 및 상기 제1 Column 전극 및 상기 제2 Column 전극의 좌/우 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 Column 경계 보상 전극을 포함하는 LV 패널이 제공된다.

상기 제1 Row 전극, 상기 제2 Row 전극, 상기 복수개의 Row 경계 보상 전극은 하나의 층에 배치되고, 상기 제1 Column 전극, 상기 제2 Column 전극, 및 상기 복수개의 Column 경계 보상 전극은 절연층을 개재하여 다른 층에 배치될 수 있다.

상기 제1 Row 전극, 상기 제2 Row 전극, 상기 복수개의 Row 경계 보상 전극에는 제1 구동 전압이 인가되고, 상기 제1 Column 전극, 상기 제2 Column 전극, 및 상기 복수개의 Column 경계 보상 전극에는 제2 구동 전압이 인가되며, 상기 제1 구동 전압 및 상기 제2 구동 전압은 PM(Passive Matrix) 구동방식에 의해 인가될 수 있다.

본 발명의 또 다른 측면에 의하면, 제1 라인에 서로 이격되어 배치된 제1 LV 블록, 제2 LV 블록, 제2 라인에 서로 이격되어 배치된 3 LV 블록, 및 제4 LV 블록, 상기 제1 LV 블록과 상기 제2 LV 블록의 경계 사이에 서로 이격되며, 수직 방향으로 배열된 복수개의 제1 경계 보상 전극, 상기 제2 LV 블록과 상기 제4 LV 블록의 경계 사이에 서로 이격되며, 수평 방향으로 배열된 복수개의 제2 경계 보상 전극, 상기 제3 LV 블록과 상기 제4 LV 블록의 경계 사이에 서로 이격되며, 수직 방향으로 배열된 복수개의 제3 경계 보상 전극, 및 상기 제1 LV 블록과 상기 제3 LV 블록의 경계 사이에 서로 이격되며, 수평 방향으로 배열된 복수개의 제4 경계 보상 전극을 포함하는 LV 패널이 제공된다.

상기 복수개의 제1 경계 보상 전극, 상기 복수개의 제2 경계 보상 전극, 상기 복수개의 제3 경계 보상 전극, 및 상기 복수개의 제4 경계 보상 전극은 중심부에 있을수록 길이가 길게 배열될 수 있다.

상기 제1 LV 블록, 상기 제2 LV 블록, 상기 제3 LV 블록, 상기 제4 LV 블록, 상기 복수개의 제1 경계 보상 전극, 상기 복수개의 제2 경계 보상 전극, 상기 복수개의 제3 경계 보상 전극, 및 상기 복수개의 제4 경계 보상 전극은 다이렉트 어드레싱 구동 방식에 의해 구동 전압이 인가될 수 있다.

본 발명의 또 다른 측면에 의하면, 제1 LV 블록, 상기 제1 LV 블록과 이격되어 배치된 제2 LV 블록, 및 상기 제1 LV 블록과 상기 제2 LV 블록의 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 경계 보상 전극을 포함하는 LV 패널, 및 복수개의 스위치를 포함하여 상기 스위치의 온오프 스위칭 조합에 의해 상기 복수개의 경계 보상 전극에 인가되는 구동 전압을 선택하여 출력하는 LV 패널 구동부를 포함하는 표시 장치가 제공된다.

상기 LV 패널 구동부는 RGB 패널을 기준으로 상기 LV 패널이 특정 픽셀만큼 이동하여 합착된 것에 대응하여, 스위치(SW) 온오프 스위칭 조합으로 각 LV 블록 경계 사이의 구동 전압을 왼쪽 또는 오른쪽으로 전체 이동시켜 출력하게 상기 스위치의 온오프 스위칭 조합이 가능하도록 구성될 수 있다.

상기 표시 장치는 상기 LV 패널 구동부를 제어하는 컨트롤러를 더 포함할 수 있다.

본 발명의 또 다른 측면에 의하면, 서로 이격되어 수평 방향으로 배열된 제1 Row 전극 및 제2 Row 전극, 서로 이격되어 수직 방향으로 배열된 제1 Column 전극 및 제2 Column 전극, 상기 제1 Row 전극 및 상기 제2 Row 전극의 상/하 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 Row 경계 보상 전극, 및 상기 제1 Column 전극 및 상기 제2 Column 전극의 좌/우 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 Column 경계 보상 전극을 포함하는 LV 패널, 복수개의 스위치를 포함하여 상기 스위치의 온오프 스위칭 조합에 의해 상기 제1 Column 전극, 상기 제2 Column 전극, 상기 Column 경계 보상 전극에 인가되는 제1 구동 전압을 선택하여 출력하는 제1 LV 패널 구동부, 및 복수개의 스위치를 포함하여 상기 스위치의 온오프 스위칭 조합에 의해 상기 제1 Row 전극, 상기 제2 Row 전극, 상기 Row 경계 보상 전극에 인가되는 제2 구동 전압을 선택하여 출력하는 제2 LV 패널 구동부를 포함하는 표시 장치가 제공된다.

상기 제1 구동 전압 및 상기 제2 구동 전압은 PM(Passive Matrix) 구동방식에 의해 인가될 수 있다.

상기 표시 장치는 상기 제1 LV 패널 구동부 및 상기 제2 LV 패널 구동부를 제어하는 컨트롤러를 더 포함할 수 있다.

본 발명의 또 다른 측면에 의하면, 제1 라인에 서로 이격되어 배치된 제1 LV 블록, 제2 LV 블록, 제2 라인에 서로 이격되어 배치된 3 LV 블록, 및 제4 LV 블록, 상기 제1 LV 블록과 상기 제2 LV 블록의 경계 사이에 서로 이격되며, 수직 방향으로 배열된 복수개의 제1 경계 보상 전극, 상기 제2 LV 블록과 상기 제4 LV 블록의 경계 사이에 서로 이격되며, 수평 방향으로 배열된 복수개의 제2 경계 보상 전극, 상기 제3 LV 블록과 상기 제4 LV 블록의 경계 사이에 서로 이격되며, 수직 방향으로 배열된 복수개의 제3 경계 보상 전극, 및 상기 제1 LV 블록과 상기 제3 LV 블록의 경계 사이에 서로 이격되며, 수평 방향으로 배열된 복수개의 제4 경계 보상 전극을 포함하는 LV 패널, 및 복수개의 스위치를 포함하여 상기 스위치의 온오프 스위칭 조합에 의해 상기 제1 LV 블록, 상기 제2 LV 블록, 상기 제3 LV 블록, 상기 제4 LV 블록, 상기 복수개의 제1 경계 보상 전극, 상기 복수개의 제2 경계 보상 전극, 상기 복수개의 제3 경계 보상 전극, 및 상기 복수개의 제4 경계 보상 전극에 인가되는 구동 전압을 선택하여 출력하는 LV 패널 구동부를 포함하는 표시 장치가 제공된다.

상기 LV 패널 구동부는 다이렉트 어드레싱 구동 방식에 의해 상기 구동 전압을 출력할 수 있다.

상기 LV 패널 구동부는 RGB 패널을 기준으로 상기 LV 패널이 특정 픽셀만큼 이동하여 합착된 것에 대응하여, 스위치(SW) 온오프 스위칭 조합으로 각 LV 블록 경계 사이의 구동 전압을 상하좌우 방향에서 선택된 방향으로 전체 이동시켜 출력하게 상기 스위치의 온오프 스위칭 조합이 가능하도록 구성될 수 있다.

본 발명에 의하면, LV 패널을 구성하는 각 블록의 경계 사이에 픽셀별로 이격된 복수의 전극을 배치하고 PM 구동 또는 다이렉트 어드레싱(Direct Addressing)의 구동방식에 의해 제어하여 블록 경계 사이에서의 휘도 변화를 보상할 수 있다.

본 발명에 의하면, LV 패널을 RGB 패널에 합착할 때 패널 간의 갭과 시야각 변화에 의해 발생할 수 있는 휘도 변화가 보상되어 LCD에서 높은 CR(Contrast Ratio)를 구현하는 것이 가능해진다.

본 발명에 의하면, LV 블록의 경계 사이에 픽셀 단위로 이격되어 배치된 전극 구조와, 인접된 LV 블록과의 계조비를 고려하여 전류가 제어될 수 있다.

각 블록의 경계 사이에 픽셀 단위로 이격된 전극이 형성되어 각 전극을 제어함에 따라 경계 사이에서의 휘도 변화 보상이 이루어진다.

또한 본 발명에 의하면 LV 패널을 사용했을 때 나타나는 불량을 개선하여 수율을 향상시킬 수 있다.

도 1은 종래의 표시 장치에서 RGB 패널과 LV 패널의 미스 매칭을 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 따른 표시 장치에서 RGB 패널과 LV 패널의 위치 관계를 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 표시 장치에서 LV 패널의 구조를 설명하기 위한 도면이다.
도 5는 본 발명의 일실시예에 따른 표시 장치에서 LV 패널 구동부를 설명하기 위한 도면이다.
도 6은 본 발명의 일실시예에 따른 표시 장치에서 LV 패널 구동 방법에 따른 출력 변화를 설명하기 위한 도면이다.
도 7은 본 발명의 일실시예에 따른 PM 모드의 LV 패널 구동 방법을 수행하는 표시 장치를 설명하기 위한 도면이다.
도 8은 본 발명의 일실시예에 따른 표시 장치에서 PM 모드의 LV 패널 구조를 설명하기 위한 도면이다.
도 9는 본 발명의 일실시예에 따른 표시 장치에서 PM 모드의 LV 패널 구동 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 다른 일실시예에 따른 다이렉트 어드레싱 모드의 LV 패널 구동 방법을 수행하는 표시 장치를 설명하기 위한 도면이다.
도 11은 본 발명의 다른 일실시예에 따른 표시 장치에서 다이렉트 어드레싱 모드의 LV 패널 구조를 설명하기 위한 도면이다.
도 12는 본 발명의 다른 일실시예에 따른 표시 장치에서 다이렉트 어드레싱 모드의 LV 패널에서의 전압 파형을 설명하기 위한 도면이다.
도 13은 본 발명의 다른 일실시예에 따른 표시 장치에서 다이렉트 어드레싱 모드에서 전압 구동을 설명하기 위한 도면이다
도 14는 본 발명의 다른 일실시예에 따른 표시 장치를 설명하기 위한 도면이다.

본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.

도 2는 본 발명의 일실시예에 따른 표시 장치를 설명하기 위한 도면이다.

도 2를 참조하면, 본 발명의 일실시예에 따른 표시 장치(100)는 컨트롤러(110), RGB 패널 구동부(120), RGB 패널(130), LV 패널 구동부(140), 경계 보상 전극(153)을 구비하는 LV 패널(150)을 포함하여 구성된다.

컨트롤러(110)는 RGB 패널 구동부(120)와 LV 패널 구동부(140)를 제어한다. 이를 위해 컨트롤러(110)는 RGB 패널 구동부(120)와 LV 패널 구동부(140)를 제어하기 위한 제어 신호를 출력한다.

예를 들어, 컨트롤러(110)는 RGB 패널 구동부(120)의 구동 타이밍을 제어하기 위한 제어 신호와, 디지털 데이터 신호를 출력할 수 있다. 컨트롤러(110)는 단일 칩(Chip)으로 집적될 수 있다.

RGB 패널 구동부(120)는 RGB 패널(130)을 구동한다. 이를 위해 RGB 패널 구동부(120)는 디지털 데이터 신호(RGB)를 아날로그 데이터 신호 변환하여 출력하고 RGB 패널(130)에 데이터 전압을 공급한다. RGB 패널 구동부(120)는 게이트 신호를 생성하여 RGB 패널(130)에 공급한다.

LV 패널 구동부(140)는 LV 패널(150)을 구동한다. 이를 위해 LV 패널 구동부(140)는 컨트롤러(110)로부터 미리 설정된 전압을 선택적으로 스위칭하여 LV 패널(150)에 구동 전압으로 출력한다.

이 구동 전압은 LV 패널(150)을 구성하고 있는 각 LV 블록과, LV 블록 경계 사이에 이격되어 배치된 복수의 경계 보상 전극에 대하여 각각 출력된다. 이를 위해 LV 패널 구동부(140)는 복수의 스위치를 구비할 수 있다. 스위치의 온오프 스위칭 조합에 따라 LV 패널 구동부(140)로부터 다양한 구동 전압이 결정되어 LV 패널(150)에 출력된다. LV 패널 구동부(140)에서 출력되는 구동 전압은 LV 패널(150)의 각 LV 블록의 경계 사이에서 발생될 수 있는 휘도 변화를 보상하기 위한 값으로 설정된다. LV 패널 구동부(140)는 PM(Passive Matrix) 구동 또는 다이렉트 어드레싱(Direct Addressing)의 구동방식에 의해 구동 전압을 인가하여 LV 패널(150)을 구동한다.

LV 패널(150)은 LV 패널(150)을 구성하는 복수의 LV 블록과, 각 LV 블록의 경계 사이에 픽셀별로 이격되어 배치된 복수의 전극을 포함하여 이루어진다. 복수의 LV 블록 및 복수의 전극은 PM 구동 또는 다이렉트 어드레싱(Direct Addressing)의 구동방식을 통해 블록 경계 사이에서 발생될 수 있는 휘도 변화에 대한 보상을 수행할 수 있다. 여기에서 각 LV 블록의 경계 사이에 픽셀별로 이격되어 배치된 복수의 전극을 경계 보상 전극이라고 한다.

도 3을 참조하면, RGB 패널(130)과 LV 패널(150)은 높은 CR(contrast ratio)을 구현하기 위해서 인접하여 합착된다.

도 4는 본 발명의 일실시예에 따른 표시 장치에서 LV 패널의 구조를 설명하기 위한 도면이다.

도 4를 참조하면, LV 패널(150)은 서로 이격되어 배치된 복수개의 LV 블록으로 이루어지며, 각 LV 블록은 투명 전극층을 포함할 수 있다. 투명 전극층은 예를 들어 ITO층일 수 있다. 투명 전극층임에 따라 백라이트 어셈블리에서 제공되는 광을 RGB 패널(130)에 효과적으로 전달하여 높은 CR(Contrast ratio)를 구현할 수 있다.

LV 패널(150)은 제1 LV 블록(Block1)(151), 제1 LV 블록(Block1)(151)과 이격된 제2 LV 블록(Block2)(152), 제1 LV 블록(151)과 제2 LV 블록(152)의 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 경계 보상 전극(153)을 포함하여 구성될 수 있다.

경계 보상 전극(153)은 RGB 패널(130)과 LV 패널(150)의 합착 마진과 시야각 보상을 위해 미리 설정된 이격 거리와 폭, 개수로 배치되어 있다.

여기에서는 제1 LV 블록(Block1)(151)과 제2 LV 블록(Block2)(152)의 사이에 4개의 경계 보상 전극(153)이 배치되어 있다. 그러나, 본 발명은 이에 제한되지 않는다. 경계 보상 전극(153)간의 이격 거리, 폭 및 개수는 픽셀의 위치에 상응하여 배치되는 것이 바람직하다.

도 5는 본 발명의 일실시예에 따른 표시 장치에서 LV 패널 구동부를 설명하기 위한 도면이다.

도 5를 참조하면, LV 패널 구동부(140)는 LV 패널(150)에 구동 전압을 출력한다. LV 패널 구동부(140)는 LV 패널(150)의 각 LV 블록에 상응하는 구동 전압 출력을 가지고 있다. 또한 RGB 패널(130)과 LV 패널(150)의 합착 마진과 시야각 보상을 위한 경계 보상 전극(153)에 상응하는 개수를 가진다.

LV 패널 구동부(140)는 온 상태 또는 오프 상태로 스위칭되어 컨트롤러(110)로부터 입력된 LV 제어 전압을 LV 패널(150)에 선택적으로 공급 또는 차단하도록 설치되는 복수의 스위치(SW1 - SW9)를 구비할 수 있다.

LV 패널 구동부(140)는 6개의 전압 공급 라인을 구비한다. 6개의 전압 공급 라인의 입력단에는 컨트롤러(110)가 연결되어 LV 제어 전압이 인가된다. LV 제어 전압은 제1 LV 블록(151)에 인가되는 제1 LV 블록 제어 전압(Block1)과 제2 LV 블록(152)에 인가되는 제2 LV 블록 제어 전압(Block2)과, 복수의 경계 보상 전극(153)에 인가되는 제1 LV 제어 전압(SV1)과, 제2 LV 제어 전압(SV2)를 포함하여 이루어진다. 제1 LV 제어 전압(SV1)과 제2 LV 제어 전압(SV2)은 시야각 휘도 보상을 위한 제어 전압이다.

제1 LV 제어 전압(SV1)은 제2 전압 공급 라인(Ch2)과 제3 전압 공급 라인(Ch3)에 인가된다. 제2 LV 제어 전압(SV2)은 제4 전압 공급 라인(Ch4)과 제5 전압 공급 라인(Ch5)에 인가된다.

6개의 전압 공급 라인의 출력단에는 LV 패널(150)이 연결된다. 제1 전압 공급 라인(Ch1)은 제1 LV 블록(Block1)(151)에 연결되고, 제6 전압 공급 라인(Ch6)은 제2 LV 블록(Block2)(152)에 연결되며, 제2 전압 공급 라인(Ch2), 제3 전압 공급 라인(Ch3), 제4 전압 공급 라인(Ch4), 제5 전압 공급 라인(Ch5)은 4개의 경계 보상 전극(153)에 각각 연결된다.

따라서, 제1 LV 블록(Block1)(151)에는 제1 전압 공급 라인(Ch1)을 통해 제1 LV 블록 제어 전압(Block1)이 출력된다.

제2 LV 블록(152)에는 제6 전압 공급 라인(Ch6)을 통해 제2 LV 블록 제어 전압(Block2)이 출력된다.

4개의 경계 보상 전극(153)에는 제2 전압 공급 라인(Ch2), 제3 전압 공급 라인(Ch3), 제4 전압 공급 라인(Ch4), 제5 전압 공급 라인(Ch5)을 통해 제1 LV 블록 제어 전압(Block1), 제1 LV 제어 전압(SV1), 제2 LV 제어 전압(SV2), 제2 LV 블록 제어 전압(Block2)중에서 시야각 휘도 보상을 위해 선택된 LV 제어 전압이 출력될 수 있다.

따라서, 4개의 경계 보상 전극(153)은 RGB 패널(130)과 LV 패널(150)의 합착시의 간극에 따라 시야각 휘도 보상을 위해 최소 1픽셀(pixel)부터 다수의 픽셀(Pixel)에 대하여 LV 제어 전압의 제어가능하게 된다. 이와 같이 제1 LV 제어 전압(SV1), 제2 LV 제어 전압(SV2)으로 제1 LV 블록(Block1)(151)과 제2 LV 블록(Block2)을 따로 제어하게 되면 시야각에 따른 휘도 불량을 개별적으로 제어하는 것이 가능해진다.

여기에서는 LV 패널 구동부(140)이 LV 패널(150)을 구동할 때 다이렉트 어드레싱(Direct Addressing)으로 구동하는 것에 대하여 설명하였다. 마찬가지로 PM(Passive Matrix) 또한 적용이 가능하다.

도 6은 본 발명의 일실시예에 따른 표시 장치에서 LV 패널 구동 방법에 따른 LV 패널에 대한 구동 전압의 출력 변화를 설명하기 위한 도면이다.

도 6을 참조하면 스위치(SW)의 온오프 스위칭 조합에 따라 크게 3가지의 구동 전압 출력 형태가 가능하다.

여기에서 스위치(SW)가 0이면 스위치 오픈상태이고, 스위치(SW)가 1이면 스위치 온상태이다.

제1 동작 상태는 정상상태를 나타내며 SW1, SW4, SW6, SW7, SW8은 스위치 오픈이고, SW2, SW3, SW5, SW9는 스위치 온이다.

제1 동작 상태에서의 SW 온오프 조합의 경우에는 LV 패널(150)에 Ch1~2 는 제1 LV 블록 제어 전압(Block1)이 공급되고 LV 블록의 경계에 해당하는 Ch3에는 SV1, Ch4에는 SV2 전압이 공급된다. 그리고 Ch5~6은 제2 LV 블록 제어 전압(Block2)이 공급되게 한다.

제2 동작 상태는 픽셀을 기준으로 왼쪽으로 전체 이동한 상태를 나타내며 SW2, SW4, SW5, SW6, SW8은 스위치 오픈이고, SW1, SW3, SW7, SW9는 스위치 온이다.

제2 동작 상태에서는 RGB 패널(130)을 기준으로 LV 패널(150)이 왼쪽으로 1픽셀(Pixel) 이동하여 합착되었을 때를 가정하면 스위치(SW) 온오프 스위칭 조합으로 각 LV 블록 경계 사이의 구동 전압을 왼쪽으로 전체 이동시켜서 제어가 가능하다.

제3 동작 상태는 픽셀을 기분으로 오른쪽으로 전체 이동한 상태를 나타내며 SW1, SW3, SW6, SW8, SW9는 스위치 오픈이고, SW2, SW4, SW5, SW7, SW9는 스위치 온이다.

제3 동작 상태에서는 RGB 패널(130)을 기준으로 LV 패널(150)이 오른쪽으로 1픽셀(Pixel) 이동하여 합착되었을 때를 가정하면 스위치(SW) 온오프 스위칭 조합으로 각 LV 블록 경계 사이의 구동 전압을 오른쪽으로 전체 이동시켜서 제어가 가능하다.

따라서 RGB 패널(130)과 LV 패널(150)간 배열 오류(Miss-align) 합착 불량도 적절한 스위치(SW) 온오프 스위칭 조합 제어를 통해 구동 전압 출력의 수평 이동이 가능하므로 공정 불량에 따른 수율 저하를 완화할 수 있다. 같은 방식으로 수평 뿐만 아니라 수직에 대한 제어도 가능하여 상/하에 대한 제어도 가능하다.

도 7은 본 발명의 일실시예에 따른 PM 모드에 의한 LV 패널 구동 방법을 수행하는 표시 장치를 설명하기 위한 도면이다.

도 7을 참조하면, 본 발명의 일실시예에 따른 PM 모드에 의한 LV 패널 구동 방법을 수행하는 표시 장치는 인터페이스부(111), 컨트롤러(112), 기준전압 생성부(113), 데이터 구동부(121), 게이트 구동부(122), RGB 패널(130), 제1 LV 패널 구동부(141), 제2 LV 패널 구동부(142), 및 LV 패널(150)를 포함할 수 있다.

인터페이스부(111)는 컴퓨터나 서버와 같은 외부 단말 또는 시스템으로부터 입력되는, 표시하고자 하는 영상에 대한 디지털 데이터 신호(RGB) 및 제어 신호를 컨트롤러(112)에 전달한다. 여기서 제어 신호는 입력 클럭(CLK), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블 신호(DE)를 포함할 수 있다.

인터페이스부(111)는 외부 단말과의 신호 전송을 위해서 LVDS(Low Voltage Differential Signal) 인터페이스 또는 TTL(Transistor-Transistor Logic) 인터페이스 등을 사용할 수 있다. 실시예에 따라서 인터페이스부(111)는 컨트롤러(112)와 함께 단일 칩(Chip)으로 집적될 수도 있다.

컨트롤러(112)는 인터페이스부(111)를 통해 전달되는 제어 신호를 이용하여 데이터 구동부(121)의 구동 타이밍을 제어하는 데이터 제어 신호(DDC)와, 게이트 구동부(122)의 구동 타이밍을 제어하는 게이트 제어신호(GDC)를 생성한다. 또한, 컨트롤러(112)는 인터페이스부(111)로부터 전달되는 디지털 데이터 신호(RGB)를 데이터 구동부(121)로 전송한다. 또한 컨트롤러(112)는 제1 LV 패널 구동부(141) 및 제2 LV 패널 구동부(142)를 제어한다.

게이트 구동부(122)는 게이트 제어신호(GDC)에 응답하여 게이트 신호를 생성하며, 생성된 게이트 신호를 RGB 패널(130)에 포함된 다수의 게이트 라인들(GL1~GLn)에 순차적으로 공급한다.

기준전압 생성부(113)는 RGB 패널(130)의 투과율-전압 특성을 기준으로 설정된 다양한 감마 기준전압들(GMA)을 생성하여 데이터 구동부(121)로 공급한다.

데이터 구동부(121)는 데이터 제어신호(DDC)에 응답하여 감마 기준전압들(GMA)을 기반으로 디지털 데이터 신호(RGB)를 아날로그 데이터 신호(이하, "데이터 전압"이라 함)로 변환한다. 또한 데이터 구동부(121)는 게이트 구동부(122)에 의해 각 게이트 라인에 게이트 신호가 공급될 때마다 RGB 패널(130)에 포함된 다수의 데이터 라인들(DL1~DLn)에 데이터 전압을 공급한다.

RGB 패널(130)에는 다수의 게이트 라인들(GL1~GLn)과 다수의 데이터 라인들(DL1~DLn)이 포함된다. 다수의 게이트 라인들(GL1~GLn)과 다수의 데이터 라인들(DL1~DLn)은 서로 교차되고, 교차 지점에는 서브 픽셀이 배치된다. 서브 픽셀은 액정셀(Clc), 액정셀(Clc)을 구동하기 위한 박막트랜지스터(Thin Film Transistor, TFT), 스토리지 커패시터(Storage Capacitor, Cst)와 같은 소자를 포함한다. TFT는 게이트 라인(GL1~GLn)을 통해 공급되는 게이트 신호에 응답하여 데이터 라인(DL1~DLn)을 통해 공급되는 데이터 전압을 액정셀(Clc)의 픽셀 전극에 공급한다. 이를 위하여 TFT의 게이트 전극은 게이트 라인(GL1~GLn)에 접속되고, 소스 전극은 데이터 라인(DL1~DLn)에 접속되며, 드레인 전극은 액정셀(Clc)의 픽셀 전극에 접속된다.

액정셀(Clc)은 데이터 전압과 공통 전압(Vcom)의 전위차에 의해 충전되며, 이 전위차로 형성되는 전계에 의해 액정 분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절하거나 빛을 차단하게 된다. 또한 스토리지 커패시터(Cst)는 액정셀(Clc)의 충전 전압을 한 프레임 동안 유지시키는 역할을 한다.

전술한 바와 같이 컨트롤러(112)는 인터페이스부(102)를 통해 입력되는 제어 신호들에 응답하여 액정 표시 장치의 구동을 위한 소정의 제어신호들(DDC, GDC)을 생성한다. 일반적으로 컨트롤러(104)는 데이터 인에이블 신호(DE)의 에지(Edge)를 기준으로 클럭(CLK)을 카운팅하여 데이터 제어신호(DDC) 및 게이트 제어신호(GDC)를 생성한다. 컨트롤러(112)로부터 발생되는 제어 신호의 종류는 데이터 구동부(121) 및 게이트 구동부(122)의 종류에 따라 달라질 수 있다. 이하에서는 일반적으로 사용되는 제어 신호들의 종류 및 그에 따른 구동 타이밍의 제어에 대하여 설명한다.

데이터 제어신호(DDC)는 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 소스 출력 인에이블 신호(SOE), 극성 신호(POL)를 포함한다.

소스 스타트 펄스(SSP)는 1 수평 기간 중에 디지털 데이터의 래치 또는 샘플링 시작을 알리는 신호이다. 소스 샘플링 클럭(SSC)은 데이터 구동부(108)에서 디지털 데이터를 래치시키기 위한 샘플링 클럭으로서 사용되며, 데이터 구동부(121)의 구동 주파수를 결정한다.

소스 출력 인에이블신호(SOE)는 소스 샘플링 클럭(SSC)에 의해 래치된 디지털 데이터들이 RGB 패널(130)로 공급되는 출력시점을 지시한다. 극성신호(POL)는 액정을 정/부 극성으로 인버젼(Inversion)하기 위해 사용되는 신호이다.

데이터 구동부(121)는 소스 샘플링 클럭(SSC)의 상승 에지에서 소스 스타트 펄스(SSP)의 "High" 입력을 인식하면 소스 샘플링 클럭(SSC)에 응답하여 입력되는 디지털 데이터 신호를 래치한다. 래치된 디지털 데이터 신호는 소스 출력 인에이블신호(SOE)에 따라 데이터전압으로 디코딩된 후 액정패널로 공급된다. 이때, 극성신호(POL)에 따라 공통전압보다 높은 포지티브 디코더(Positive Decoder)의 출력전압 또는 공통전압보다 낮은 네가티브 디코더(Negative Decoder)의 출력전압이 선택됨으로써 액정셀(Clc)이 정/부 극성으로 인버젼된다.

한편, 게이트 제어 신호(GDC)는 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE)를 포함한다. 게이트 스타트 펄스(GSP)는 1 수직 기간 중에서 화면의 첫 번째 구동 라인을 알려주는 신호이다. 게이트 시프트 클럭(GSC)은 TFT가 온/오프(on/off)되는 시간을 결정하는 신호이다. 게이트 출력 인에이블 신호(GOE)는 게이트 구동부(121)의 출력을 제어하는 신호이다.

제1 LV 패널 구동부(141)는 LV 패널(150)에 대한 PM 모드에서 Column 전극에 대한 구동 전압(SV1 - SVn)을 출력한다.

이를 위해 제1 LV 패널 구동부(141)는 컨트롤러(110)로부터 미리 설정된 전압을 선택적으로 스위칭하여 LV 패널(150)에 구동 전압(SV1 - SVn)으로 출력한다. 이 구동 전압은 LV 패널(150)을 구성하고 있는 각 LV 블록과, LV 블록 경계 사이에 이격되어 배치된 경계 보상 전극에 대하여 각각 출력된다. 이를 위해 제1 LV 패널 구동부(141)는 복수의 스위치를 구비한다. 스위치의 온오프 스위칭 조합에 따라 제1 LV 패널 구동부(141)로부터 다양한 구동 전압이 결정되어 LV 패널(150)에 출력된다. 제1 LV 패널 구동부(141)에서 출력되는 구동 전압은 LV 패널(150)의 각 LV 블록의 경계 사이에서 발생될 수 있는 휘도 변화를 보상하기 위한 값으로 설정된다.

제2 LV 패널 구동부(142)는 LV 패널(150)에 대한 PM 모드에서 Row 전극에 대한 구동 전압(SG1 - SGn)을 출력한다.

이를 위해 제2 LV 패널 구동부(142)는 컨트롤러(110)로부터 미리 설정된 전압을 선택적으로 스위칭하여 LV 패널(150)에 구동 전압(SG1 - SGn)으로 출력한다. 이 구동 전압은 LV 패널(150)을 구성하고 있는 각 LV 블록과, LV 블록 경계 사이에 이격되어 배치된 경계 보상 전극에 대하여 각각 출력된다. 이를 위해 제2 LV 패널 구동부(142)는 복수의 스위치를 구비한다. 스위치의 온오프 스위칭 조합에 따라 제2 LV 패널 구동부(142)로부터 다양한 구동 전압이 결정되어 LV 패널(150)에 출력된다. 제2 LV 패널 구동부(142)에서 출력되는 구동 전압은 LV 패널(150)의 각 LV 블록의 경계 사이에서 발생될 수 있는 휘도 변화를 개선하기 위한 값으로 설정된다.

LV 패널(150)은 LV 패널(150)을 구성하는 복수의 LV 블록과, 각 LV 블록의 경계 사이에 픽셀별로 이격되어 배치된 복수의 전극을 포함하여 이루어진다. 복수의 LV 블록 및 복수의 전극은 PM 구동 또는 다이렉트 어드레싱(Direct Addressing)의 구동방식을 통해 블록 경계 사이에서의 휘도 변화 개선을 달성할 수 있다. 여기에서 각 LV 블록의 경계 사이에 픽셀별로 이격되어 배치된 복수의 전극을 경계 보상 전극이라고 한다.

도 8은 본 발명의 일실시예에 따른 표시 장치에서 PM 모드의 LV 패널 구조를 설명하기 위한 도면이다.

도 8을 참조하면, PM 구동에 의해 4개의 LV 블록(Block1, Block2, Block3, Block4)이 배열되어 있다. PM 구동은 최적의 성능을 낼 수 있는 구동 방식이다.

4개의 각 블록의 개수만큼 각각 두개의 Row 전극(151a, 152a)과 Column 전극(151b, 152b)이 배치되어 있다. Row 전극(151a, 152a)은 수평방향으로 배열되어 있다. Column 전극(151b, 152b)은 수직 방향으로 배치되어 있다. Row 전극(151a, 152a) 및 Column 전극(151b, 152b)은 투명 전극층, 예를 들면 ITO층으로 형성될 수 있다. Row 전극(151a, 152a) 및 Column 전극(151b, 152b)은 2개의 층으로 형성될 수 있으며, 사이에는 절연층이 개재된다. Row 전극(151a, 152a) 및 Column 전극(151b, 152b)이 겹치는 영역이 각각 4개의 LV 블록(Block1, Block2, Block3, Block4)으로 배열된다.

그리고, 두 개의 Row 전극(151a, 152a)의 상/하 경계 사이에 Pixel 단위로 이격된 4개의 Row 경계 보상 전극(153a)이 형성되어 있다. 마찬가지로 두 개의 Column 전극(151b, 152b)의 좌/우 경계 사이에 픽셀(Pixel) 단위로 이격된 4개의 Column 경계 보상 전극(153b)이 형성되어 있다.

도면에서 G1~G6는 Row 전극(151a, 152a, 153a)에 게이트 구동 전압을 공급하는 공급 라인이고, Ch1~Ch6은 Column 전극(151b, 152b, 153b)에 소스 구동 전압을 공급하는 공급 라인이다.

도 4에서 설명된 바와 같이, LV 패널의 구동을 위해 제2 LV 패널 구동부(142)에서 복수의 스위치를 구성하면 G2~G4는 SG1과 SG2로 묶일 수가 있고, 이는 PM에서 Row 전극(151a, 152a, 153a)의 라인 개수가 늘어날 때 선택비(Selection Ratio) 가 줄어드는 문제를 해결할 수 있다.

도 9는 본 발명의 일실시예에 따른 표시 장치에서 PM 모드의 LV 패널 구동 방법을 설명하기 위한 도면이다.

도 9를 참조하면, 전술한 바와 같은 방법으로 제어를 수행한다고 가정하면 SV1 부분과 SV2 부분에서 경계 사이에서의 휘도 변화를 보상하는 신호를 내보내고 다만 다이렉트(Direct) 방식과 다르게 G2~G5 의 구동 타이밍에서 두 개의 Row 전극(151a, 152a)의 상/하 경계 사이에서의 보상을 진행할 수 있는 구동 전압으로 각 채널(Ch1~Ch6) 값은 변경되어야 한다.

도 10은 본 발명의 다른 일실시예에 따른 다이렉트 어드레싱 모드의 LV 패널 구동 방법을 수행하는 표시 장치를 설명하기 위한 도면이다.

도 10을 참조하면, 본 발명의 다른 일실시예에 따른 다이렉트 어드레싱 모드에 의한 LV 패널 구동 방법을 수행하는 표시 장치는 인터페이스부(111), 컨트롤러(112), 기준전압 생성부(113), 데이터 구동부(121), 게이트 구동부(122), RGB 패널(130), LV 패널 구동부(140c), 및 LV 패널(150c)를 포함할 수 있다.

컨트롤러(112)는 인터페이스부(111)를 통해 전달되는 제어 신호를 이용하여 데이터 구동부(121)의 구동 타이밍을 제어하는 데이터 제어 신호(DDC)와, 게이트 구동부(122)의 구동 타이밍을 제어하는 게이트 제어신호(GDC)를 생성한다. 또한, 컨트롤러(112)는 인터페이스부(111)로부터 전달되는 디지털 데이터 신호(RGB)를 데이터 구동부(121)로 전송한다.

LV 패널 구동부(140c)는 LV 패널(150)에 대한 다이렉트 어드레싱 모드에서 각 전극에 대한 구동 전압(SV1 - SVn)을 출력한다.

이를 위해 LV 패널 구동부(140c)는 컨트롤러(110)로부터 미리 설정된 전압을 선택적으로 스위칭하여 LV 패널(150)에 구동 전압(SV1 - SVn)으로 출력한다. 이 구동 전압은 LV 패널(150)을 구성하고 있는 각 LV 블록과, LV 블록 경계 사이에 이격되어 배치된 경계 보상 전극에 대하여 각각 출력된다. 이를 위해 LV 패널 구동부(140c)는 복수의 스위치를 구비한다. 스위치의 온오프 스위칭 조합에 따라 LV 패널 구동부(140c)로부터 다양한 구동 전압이 결정되어 LV 패널(150c)에 출력된다. LV 패널 구동부(140c)에서 출력되는 구동 전압은 LV 패널(150c)의 각 LV 블록의 경계 사이에서 발생될 수 있는 휘도 변화를 개선하기 위한 값으로 설정된다.

LV 패널(150c)은 LV 패널(150c)을 구성하는 복수의 LV 블록과, 각 LV 블록의 경계 사이에 픽셀별로 이격되어 배치된 복수의 전극을 포함하여 이루어진다. 복수의 LV 블록 및 복수의 전극은 PM 구동 또는 다이렉트 어드레싱(Direct Addressing)의 구동방식을 통해 블록 경계 사이에서의 휘도 변화 개선을 달성할 수 있다. 여기에서 각 LV 블록의 경계 사이에 픽셀별로 이격되어 배치된 복수의 전극을 경계 보상 전극이라고 한다.

도 11은 본 발명의 다른 일실시예에 따른 표시 장치에서 다이렉트 어드레싱 모드의 LV 패널 구조를 설명하기 위한 도면이다.

도 11을 참조하면, 다이렉트 어드레싱 구동에 의해 4개의 LV 블록(Block1, Block2, Block3, Block4)(151c, 152c, 153c, 154c)이 서로 이격되어 배열되어 있다.

LV 블록(Block1, Block2, Block3, Block4)(151c, 152c, 153c, 154c)은 투명 전극층, 예를 들면 ITO층으로 형성될 수 있다.

또한 각 LV 블록의 경계 사이에서의 휘도 변화 보상을 위한 경계 보상 전극은 4개의 LV 블록(Block1, Block2, Block3, Block4)을 기준으로 대칭(Symmetric)하게 구성되어 4개 LV 블록의 경계 접점을 효과적으로 보상하도록 배치될 수 있다

예를 들어, 제1 LV 블록(Block1)과 제2 LV 블록(Block2)의 경계 사이에 수직 방향으로 픽셀(Pixel) 단위로 이격된 4개의 제1 경계 보상 전극(155c)이 형성되어 있다.

마찬가지로 제2 LV 블록(Block2)과 제4 LV 블록(Block4)의 경계 사이에 수평 방향으로 픽셀(Pixel) 단위로 이격된 4개의 제2 경계 보상 전극(156c)이 형성되어 있다.

마찬가지로 제3 LV 블록(Block3)과 제4 LV 블록(Block4)의 경계 사이에 수직 방향으로 픽셀(Pixel) 단위로 이격된 4개의 제3 경계 보상 전극(157c)이 형성되어 있다.

마찬가지로 제1 LV 블록(Block1)과 제3 LV 블록(Block3)의 경계 사이에 수평 방향으로 픽셀(Pixel) 단위로 이격된 4개의 제4 경계 보상 전극(158c)이 형성되어 있다.

이때, 제1 경계 보상 전극(155c), 제2 경계 보상 전극(156c), 제3 경계 보상 전극(157c), 및 제4 경계 보상 전극(158c)은 중심부에 있을수록 길이가 길게 배열된다. 이에 따라 최적의 공간배치를 통해 휘도 변화를 보상할수 있다.

도면에서 Ch1, Ch8, Ch15, Ch20은 LV 블록(Block1, Block2, Block3, Block4)(151c, 152c, 153c, 154c)에 구동 전압을 공급하는 공급 라인이다.

마찬가지로 Ch9, Ch10, Ch11, Ch12는 제1 LV 블록(Block1)과 제2 LV 블록(Block2)의 경계 사이에 수직 방향으로 픽셀(Pixel) 단위로 이격된 4개의 제1 경계 보상 전극(155c)에 각각 구동 전압을 공급하는 공급 라인이다.

마찬가지로 Ch16, Ch17, Ch18, Ch19는 제2 LV 블록(Block2)과 제4 LV 블록(Block4)의 경계 사이에 수평 방향으로 픽셀(Pixel) 단위로 이격된 4개의 제2 경계 보상 전극(156c)에 각각 구동 전압을 공급하는 공급 라인이다.

마찬가지로 Ch7, Ch8, Ch13, Ch14는 제3 LV 블록(Block3)과 제4 LV 블록(Block4)의 경계 사이에 수직 방향으로 픽셀(Pixel) 단위로 이격된 4개의 제3 경계 보상 전극(157c)에 각각 구동 전압을 공급하는 공급 라인이다.

마찬가지로 Ch2, Ch3, Ch4, Ch5는 제1 LV 블록(Block1)과 제3 LV 블록(Block3)의 경계 사이에 수평 방향으로 픽셀(Pixel) 단위로 이격된 4개의 제4 경계 보상 전극(158c)에 각각 구동 전압을 공급하는 공급 라인이다.

도 4에서 설명된 바와 같이, LV 패널의 구동을 위해 LV 패널 구동부(140c)에서 복수의 스위치를 구성하면 Ch2, Ch3는 하나의 묶음으로 하여 제어 전압 SV3를 인가하고, Ch4, Ch5는 하나의 묶음으로 하여 제어 전압 SV4를 인가하고, Ch7, Ch8은 하나의 묶음으로 하여 제어 전압 SV5를 인가하고, Ch9, Ch10는 하나의 묶음으로 하여 제어 전압 SV1를 인가할 수 있다.

마찬가지로, Ch11, Ch12는 하나의 묶음으로 하여 제어 전압 SV2를 인가하고, Ch13, Ch14는 하나의 묶음으로 하여 제어 전압 SV6을 인가하고, Ch16, Ch17은 하나의 묶음으로 하여 제어 전압 SV7을 인가하고, Ch18, Ch19는 하나의 묶음으로 하여 제어 전압 SV8를 인가할 수 있다.

도 12는 본 발명의 다른 일실시예에 따른 표시 장치에서 다이렉트 어드레싱 모드의 LV 패널에서의 전압 파형을 설명하기 위한 도면이다.

도 12를 참조하면, 제1 LV 블록(Block1)(151c), 제4 LV 블록(Block4)(154c) 를 화이트(White) 라 하고, 제2 LV 블록(Block2)(152c), 제3 블록(Block3)(153c) 을 블랙(Black)으로 설정하는 경우 각 채널의 전압에 대한 파형은 도시된 바와 같이 출력됨을 알 수 있다.

도 13은 본 발명의 다른 일실시예에 따른 표시 장치에서 다이렉트 어드레싱 모드에서 전압 구동을 설명하기 위한 도면이다

도 13을 참조하면 스위치(SW)의 온오프 스위칭 조합에 따라 크게 3가지의 구동 전압 출력 형태가 가능하다. 합착 시프트(Shift)가 일어났을 때 각 채널에서 공급되는 전압을 확인할 수 있다.

제1 동작 상태는 정상상태를 나타내며 Ch9, Ch10에는 제어 전압 SV1이 인가되고, Ch11, Ch12에는 제어 전압 SV2가 인가되고, Ch2, Ch3에는 제어 전압 SV3이 인가되고, Ch4, Ch5에는 제어 전압 SV4이 인가된다.

마찬가지로, Ch7, Ch8에는 제어 전압 SV5가 인가되고, Ch13, Ch14에는 제어 전압 SV6이 인가되고, Ch16, Ch17에는 제어 전압 SV7이 인가되고, Ch18, Ch19에는 제어 전압 SV8이 인가된다.

제2 동작 상태는 픽셀을 기준으로 오른쪽으로 전체 이동한 상태를 나타내며, Ch9에는 제1 LV 블록 제어 전압(Block1)이 인가되고, Ch10, Ch11에는 제어 전압 SV1이 인가되고, Ch12에는 제어 전압 SV2가 인가되고, Ch2, Ch3에는 제어 전압 SV3이 인가된다.

Ch4, Ch5에는 제어 전압 SV4가 인가되고, Ch7에는 제3 LV 제어 전압(Block3)이 인가되고, Ch8, Ch13에는 제어 전압 SV5가 인가되고, Ch14에는 제어 전압 SV6이 인가되고, Ch16, Ch17에는 제어 전압 SV7이 인가되고, Ch18, Ch19에는 제어 전압 SV8이 인가된다.

제2 동작 상태에서는 RGB 패널(130)을 기준으로 LV 패널(150c)이 오른쪽으로 1픽셀(Pixel) 이동하여 합착되었을 때를 가정하면 스위치(SW) 온오프 스위칭 조합으로 각 LV 블록 경계 사이의 구동 전압을 오른쪽으로 전체 이동시켜서 제어가 가능하다.

제3 동작 상태는 픽셀을 기분으로 오른쪽으로 전체 이동한 상태를 나타내며, Ch9, Ch10에는 제어 전압 SV1이 인가되고, Ch11, Ch12에는 제어 전압 SV2가 인가되고, Ch2에는 제1 LV 제어 전압(Block1)이 인가되고, Ch3, Ch4에는 제어 전압 SV3이 인가된다.

또한, Ch5에는 제어 전압 SV4가 인가되고, Ch7, Ch8에는 제어 전압 SV5가 인가되고, Ch13, Ch14에는 제어 전압 SV6이 인가되고, Ch16에는 제2 LV 제어 전압(Block2)이 인가되고, Ch17, Ch18에는 제어 전압 SV7이 인가되고, Ch19에는 제어 전압 SV8이 인가된다.

제3 동작 상태에서는 RGB 패널(130)을 기준으로 LV 패널(150c)이 아래방향으로 1픽셀(Pixel) 이동하여 합착되었을 때를 가정하면 스위치(SW) 온오프 스위칭 조합으로 각 LV 블록 경계 사이의 구동 전압을 아래방향으로 전체 이동시켜서 제어가 가능하다.

따라서 RGB 패널(130)과 LV 패널(150c)간 배열 오류(Miss-align) 합착 불량도 적절한 스위치(SW) 온오프 스위칭 조합 제어를 통해 구동 전압 출력의 수평 및 수직 이동이 가능하므로 공정 불량에 따른 수율 저하를 완화할 수 있다.

도 14는 본 발명의 다른 일실시예에 따른 표시 장치를 설명하기 위한 도면이다.

도 14를 참조하면, 표시 장치(100)는 예를 들어, 둘 다 로컬 인터페이스(116)에 결합되는 프로세서(114)와 메모리(115)를 갖는 적어도 하나의 프로세서 회로를 포함한다. 로컬 인터페이스(116)는, 예를 들어, 알 수 있는 바와 같이, 수반된 어드레스/제어 버스 또는 다른 버스 구조를 갖는 데이터 버스를 포함할 수 있다.

메모리(115)에는, 프로세서(114)에 의해 실행될 수 있는 데이터 및 여러 구성 요소가 둘 다 저장되어 있다. 특히, 메모리(115)에 저장되고 프로세서(114)에 의해 실행 가능한 것은 경계 보상 애플리케이션(115a), 및 다른 잠재적 애플리케이션일 수 있다. 본원에 논의된 임의의 구성 요소가 소프트웨어의 형태로 구현되는 경우, 예를 들어, C, C++, C#, 오브젝트 C, 자바, 자바스크립트, 펄, PHP, 비주얼 베이직, 파이썬, 루비, 델파이, 플래시, 또는 다른 프로그래밍 언어 등, 다수의 프로그래밍 언어 중 임의의 하나가 이용될 수 있다.

다수의 소프트웨어 구성 요소는 메모리(115)에 저장될 수 있고 프로세서(114)에 의해 실행가능하다. 이러한 측면에서, 용어 "실행가능"은 궁극적으로 프로세서(114)에 의해 실행될 수 있는 형태로 되어 있는 프로그램 파일을 의미한다. 실행 가능 프로그램의 예들은, 예를 들어, 메모리(115)의 랜덤 액세스 부분에 로딩되고 프로세서(114)에 의해 실행될 수 있는 포맷의 머신 코드로 번역될 수 있는 컴파일된 프로그램, 메모리(115)의 랜덤 액세스 부분에 로딩되고 프로세서(114)에 의해 실행될 수 있는 오브젝트 코드와 같은 적절한 형식으로 표현될 수 있는 소스 코드, 또는 프로세서(114) 등에 의해 실행되도록 메모리(115)의 랜덤 액세스 부분에 명령어를 생성하기 위해 다른 실행 가능한 프로그램에 의해 해석될 수 있는 소스 코드일 수 있다. 실행 가능한 프로그램은, 예를 들어 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 하드 드라이브, 솔리드 스테이트 드라이브, USB 플래시 드라이브, 메모리 카드, 컴팩트 디스크(CD) 또는 디지털 다용도 디스크(DVD) 등의 광 디스크, 플로피 디스크, 자기 테이프, 또는 다른 메모리 구성 요소를 포함하는 메모리(115)의 임의의 부분 또는 구성 요소에 저장될 수 있다.

메모리(115)는 휘발성 및 비 휘발성 메모리 둘 다와 데이터 스토리지 구성 요소를 포함하는 것으로 정의된다.

휘발성 구성 요소는 전력 손실시에 데이터 값을 유지하지 않는 것이다. 비 휘발성 구성 요소는 전력 손실시에 데이터를 유지하는 것이다. 따라서, 메모리(115)는 예를 들어, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 하드 디스크 드라이브, 솔리드 스테이트 드라이브, USB 플래시 드라이브, 메모리 카드 리더를 통해 액세스되는 메모리 카드, 관련된 플로피 디스크 드라이브를 통해 액세스되는 플로피 디스크, 광 디스크 드라이브를 통해 액세스되는 광 디스크, 적절한 테이프 드라이브를 통해 액세스되는 자기 테이프, 및/또는 다른 메모리 구성 요소, 또는 이들 메모리 구성 요소 중 임의의 2개 이상의 조합을 포함할 수 있다. 또한, RAM은 예를 들어, 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM), 또는 자기 랜덤 액세스 메모리(MRAM) 및 그러한 다른 장치를 포함할 수 있다. ROM은, 예를 들어 프로그램 가능 판독 전용 메모리(PROM), 소거 가능한 프로그램 가능 판독 전용 메모리(EPROM), 전기적으로 소거 가능한 프로그램 가능 판독 전용 메모리(EEPROM), 또는 다른 유사한 메모리 장치를 포함할 수 있다.

또한, 프로세서(114)는 다수의 프로세서(114)를 나타낼 수 있고, 메모리(115)는 각각 병렬 처리 회로에서 동작하는 다수의 메모리(115)를 나타낼 수 있다. 이러한 경우, 로컬 인터페이스(116)는, 다수의 프로세서(114) 중 임의의 2개 사이의 통신, 임의의 프로세서(114)와 임의의 메모리(115) 사이의 통신, 또는 메모리(115)들 중 임의의 2개 사이의 통신 등을 용이하게 하는 적절한 네트워크일 수 있다. 로컬 인터페이스(116)는 예를 들면, 부하 분산(load balancing)을 수행하는 것을 포함하는, 이러한 통신을 조정하도록 설계된 추가의 시스템을 포함할 수 있다. 프로세서(114)는 전기적 또는 일부 다른 가능한 구성일 수 있다.

상술한 바와 같이, 본원에 기재된 컨트롤러(110), 및 다른 다양한 시스템이, 소프트웨어 또는 범용 하드웨어에 의해 실행되는 코드로 구현될 수 있지만, 대안으로서 동일한 것이 전용의 하드웨어 또는 소프트웨어/범용하드웨어와 전용 하드웨어의 조합으로 구현될 수도 있다. 전용 하드웨어로 구현되는 경우, 각각은 여러 기술들중 임의의 하나 또는 이들의 조합을 이용하는 회로 또는 상태 머신으로서 구현될 수 있다. 이러한 기술들은 이에 제한되는 것은 아니나, 하나 이상의 데이터 신호들의 인가시에 여러 로직 기능을 구현하기 위한 로직 게이트를 갖는 이산 로직 회로, 적절한 로직 게이트를 갖는 주문형 집적 회로, 또는 다른 구성 요소 등을 포함할 수 있다. 이러한 기술들은, 일반적으로 본 분야의 숙련자들에게 잘 알려져 있고, 결과적으로 본원에서는 상세히 설명되지 않는다.

컨트롤러(110)는 제1 LV 블록, 제1 LV 블록과 이격된 배치된 제2 LV 블록, 및 제1 LV 블록과 제2 LV 블록의 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 경계 보상 전극을 포함하는 LV 패널에 대하여, 복수개의 스위치를 포함하는 LV 패널 구동부를 제어하여 스위치의 온오프 스위칭 조합에 의해 복수개의 경계 보상 전극에 인가되는 구동 전압을 선택하여 출력하게 할 수 있다.

이에 따라, 컨트롤러(110)는 RGB 패널을 기준으로 LV 패널이 특정 픽셀만큼 이동하여 합착된 것에 대응하여, 스위치(SW) 온오프 스위칭 조합으로 각 LV 블록 경계 사이의 구동 전압을 왼쪽 또는 오른쪽으로 전체 이동시켜 출력하게 스위치의 온오프 스위칭 조합이 가능하도록 할 수 있다.

또한, 컨트롤러(110)는 서로 이격되어 수평 방향으로 배열된 제1 Row 전극 및 제2 Row 전극, 서로 이격되어 수직 방향으로 배열된 제1 Column 전극 및 제2 Column 전극, 제1 Row 전극 및 상기 제2 Row 전극의 상/하 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 Row 경계 보상 전극, 및 제1 Column 전극 및 제2 Column 전극의 좌/우 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 Column 경계 보상 전극을 포함하는 LV 패널에 대하여, 복수개의 스위치를 포함하는 제1 LV 패널 구동부를 제어하여, 스위치의 온오프 스위칭 조합에 의해 제1 Column 전극, 제2 Column 전극, Column 경계 보상 전극에 인가되는 제1 구동 전압을 선택하여 출력하도록 할 수 있다.

또한, 컨트롤러(110)는 복수개의 스위치를 포함하는 제2 LV 패널 구동부를 제어하여, 스위치의 온오프 스위칭 조합에 의해 제1 Row 전극, 제2 Row 전극, Row 경계 보상 전극에 인가되는 제2 구동 전압을 선택하여 출력하도록 할 수 있다.

또한, 컨트롤러(110)는 제1 라인에 서로 이격되어 배치된 제1 LV 블록, 제2 LV 블록, 제2 라인에 서로 이격되어 배치된 3 LV 블록, 및 제4 LV 블록, 제1 LV 블록과 제2 LV 블록의 경계 사이에 서로 이격되며, 수직 방향으로 배열된 복수개의 제1 경계 보상 전극, 제2 LV 블록과 제4 LV 블록의 경계 사이에 서로 이격되며, 수평 방향으로 배열된 복수개의 제2 경계 보상 전극, 제3 LV 블록과 제4 LV 블록의 경계 사이에 서로 이격되며, 수직 방향으로 배열된 복수개의 제3 경계 보상 전극, 및 제1 LV 블록과 제3 LV 블록의 경계 사이에 서로 이격되며, 수평 방향으로 배열된 복수개의 제4 경계 보상 전극을 포함하는 LV 패널에 대하여, 복수개의 스위치를 포함하는 LV 패널 구동부를 제어하여, 스위치의 온오프 스위칭 조합에 의해 제1 LV 블록, 제2 LV 블록, 제3 LV 블록, 제4 LV 블록, 복수개의 제1 경계 보상 전극, 복수개의 제2 경계 보상 전극, 복수개의 제3 경계 보상 전극, 및 복수개의 제4 경계 보상 전극에 인가되는 구동 전압을 선택하여 출력할 수 있다.

또한, 컨트롤러(110)는 LV 패널 구동부를 제어하여, RGB 패널을 기준으로 LV 패널이 특정 픽셀만큼 이동하여 합착된 것에 대응하여, 스위치(SW) 온오프 스위칭 조합으로 각 LV 블록 경계 사이의 구동 전압을 상하좌우 방향에서 선택된 방향으로 전체 이동시켜 출력하게 스위치의 온오프 스위칭 조합이 가능할 수 있다.

전술한 컨트롤러(110)의 일부의 기능 및 구현의 동작이 소프트웨어로 구현되는 경우, 각 기능 및 구현 동작은 특정된 로직적 기능(들)을 구현하는 프로그램 명령들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 프로그램 명령은, 프로그래밍 언어로 기입된 인간 판독 가능 명령문을 포함하는 소스 코드, 또는 컴퓨터 시스템 또는 다른 시스템에서의 프로세서(114)와 같은 적절한 실행 시스템에 의해 인식 가능한 수치 명령들을 포함하는 머신 코드의 형태로 구현될 수 있다. 머신 코드는 소스 코드 등으로부터 변환될 수 있다. 하드웨어로 구현되는 경우, 각 블록은 회로 또는 특정된 로직적 기능(들)을 구현하기 위해 다수의 상호 접속된 회로를 나타낼 수 있다.

또한, 소프트웨어 또는 코드를 포함하는 경계 보상 애플리케이션(115a)을 포함하는, 본원에 기술된 임의의 로직 또는 애플리케이션은, 예를 들면, 컴퓨터 시스템 또는 다른 시스템의 프로세서(114)와 같은 명령 실행 시스템에 사용하기 위한 또는 이와 관련되어 있는 임의의 비-일시적인 컴퓨터 판독 가능 매체에서 구현될 수 있다. 이러한 의미에서, 로직은 예를 들어, 컴퓨터 판독 가능 매체로부터 페치되고 명령 실행 시스템에 의해 실행될 수 있는 명령 및 선언을 포함하는 스테이트먼트를 포함할 수 있다. 본 개시의 맥락에서, "컴퓨터 판독가능 매체"는 명령어 실행 시스템에 사용하기 위한 또는 이와 관련되어 있는 본 명세서에 기재된 로직 또는 프로그램을 포함, 저장 또는 유지할 수 있는 임의의 매체일 수 있다. 컴퓨터 판독 가능 매체는, 예를 들어, 자기, 광학, 또는 반도체 매체 등의, 많은 물리적 매체 중 어느 하나를 포함할 수 있다.

적합한 컴퓨터 판독가능 매체의 보다 구체적인 예는, 이에 한정되지는 않지만, 자기 테이프, 자기 플로피 디스켓, 자기 하드 드라이브, 메모리 카드, 솔리드 스테이트 드라이브, USB 플래시 드라이브, 또는 광학 디스크를 포함한다. 또한, 컴퓨터 판독 가능 매체는 예를 들어, 정적 랜덤 액세스 메모리(SRAM)와 동적 랜덤 액세스 메모리(DRAM), 또는 자기 랜덤 액세스 메모리(MRAM)를 포함하는 랜덤 액세스 메모리(RAM)일 수 있다. 또한, 컴퓨터 판독 가능 매체는, 판독 전용 메모리(ROM), 프로그램 가능 판독 전용 메모리(PROM), 소거 가능한 프로그램 가능 판독 전용 메모리(EPROM), 전기적 소거 가능한 프로그램 가능 판독 전용 메모리(EEPROM), 또는 다른 유형의 메모리 장치일 수 있다.

이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.

Claims

제1 LV 블록;
상기 제1 LV 블록과 이격되어 배치된 제2 LV 블록; 및
상기 제1 LV 블록과 상기 제2 LV 블록의 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 경계 보상 전극을 포함하고,
상기 복수개의 경계 보상 전극은
RGB 패널과 LV 패널의 합착 마진과 시야각 보상을 위해 미리 설정된 이격 거리, 폭, 개수로 배치되는 LV 패널.
제1 항에 있어서, 상기 제1 LV 블록, 상기 제2 LV 블록, 및 상기 복수개의 경계 보상 전극은 투명 전극층을 포함하는 LV 패널.
제1 항에 있어서, 상기 복수개의 경계 보상 전극은 픽셀의 위치에 상응하여 배치되는 LV 패널.
삭제
서로 이격되어 수평 방향으로 배열된 제1 Row 전극 및 제2 Row 전극;
서로 이격되어 수직 방향으로 배열된 제1 Column 전극 및 제2 Column 전극;
상기 제1 Row 전극 및 상기 제2 Row 전극의 상/하 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 Row 경계 보상 전극; 및
상기 제1 Column 전극 및 상기 제2 Column 전극의 좌/우 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 Column 경계 보상 전극을 포함하는 LV 패널.
제5 항에 있어서,
상기 제1 Row 전극, 상기 제2 Row 전극, 상기 복수개의 Row 경계 보상 전극은 하나의 층에 배치되고,
상기 제1 Column 전극, 상기 제2 Column 전극, 및 상기 복수개의 Column 경계 보상 전극은 절연층을 개재하여 다른 층에 배치된 LV 패널.
제5 항에 있어서,
상기 제1 Row 전극, 상기 제2 Row 전극, 상기 복수개의 Row 경계 보상 전극에는 제1 구동 전압이 인가되고,
상기 제1 Column 전극, 상기 제2 Column 전극, 및 상기 복수개의 Column 경계 보상 전극에는 제2 구동 전압이 인가되며,
상기 제1 구동 전압 및 상기 제2 구동 전압은 PM(Passive Matrix) 구동방식에 의해 인가되는 LV 패널.
제1 라인에 서로 이격되어 배치된 제1 LV 블록, 제2 LV 블록;
제2 라인에 서로 이격되어 배치된 제3 LV 블록, 및 제4 LV 블록;
상기 제1 LV 블록과 상기 제2 LV 블록의 경계 사이에 서로 이격되며, 수직 방향으로 배열된 복수개의 제1 경계 보상 전극;
상기 제2 LV 블록과 상기 제4 LV 블록의 경계 사이에 서로 이격되며, 수평 방향으로 배열된 복수개의 제2 경계 보상 전극;
상기 제3 LV 블록과 상기 제4 LV 블록의 경계 사이에 서로 이격되며, 수직 방향으로 배열된 복수개의 제3 경계 보상 전극; 및
상기 제1 LV 블록과 상기 제3 LV 블록의 경계 사이에 서로 이격되며, 수평 방향으로 배열된 복수개의 제4 경계 보상 전극을 포함하는 LV 패널.
제8 항에 있어서, 상기 복수개의 제1 경계 보상 전극, 상기 복수개의 제2 경계 보상 전극, 상기 복수개의 제3 경계 보상 전극, 및 상기 복수개의 제4 경계 보상 전극은 중심부에 있을수록 길이가 길게 배열된 LV 패널.
제8 항에 있어서,
상기 제1 LV 블록, 상기 제2 LV 블록, 상기 제3 LV 블록, 상기 제4 LV 블록, 상기 복수개의 제1 경계 보상 전극, 상기 복수개의 제2 경계 보상 전극; 상기 복수개의 제3 경계 보상 전극; 및 상기 복수개의 제4 경계 보상 전극은 다이렉트 어드레싱 구동 방식에 의해 구동 전압이 인가되는 LV 패널.
제1 LV 블록, 상기 제1 LV 블록과 이격된 배치된 제2 LV 블록, 및 상기 제1 LV 블록과 상기 제2 LV 블록의 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 경계 보상 전극을 포함하는 LV 패널; 및
복수개의 스위치를 포함하여 상기 스위치의 온오프 스위칭 조합에 의해 상기 복수개의 경계 보상 전극에 인가되는 구동 전압을 선택하여 출력하는 LV 패널 구동부를 포함하고,
상기 LV 패널의 상기 복수개의 경계 보상 전극은
RGB 패널과 상기 LV 패널의 합착 마진과 시야각 보상을 위해 미리 설정된 이격 거리, 폭, 개수로 배치되는 표시 장치.
제11 항에 있어서, 상기 LV 패널 구동부는
RGB 패널을 기준으로 상기 LV 패널이 특정 픽셀만큼 이동하여 합착된 것에 대응하여, 스위치(SW) 온오프 스위칭 조합으로 각 LV 블록 경계 사이의 구동 전압을 왼쪽 또는 오른쪽으로 전체 이동시켜 출력하게 상기 스위치의 온오프 스위칭 조합이 가능하도록 구성된 표시 장치.
제11 항에 있어서,
상기 LV 패널 구동부를 제어하는 컨트롤러를 더 포함하는 표시 장치.
서로 이격되어 수평 방향으로 배열된 제1 Row 전극 및 제2 Row 전극, 서로 이격되어 수직 방향으로 배열된 제1 Column 전극 및 제2 Column 전극, 상기 제1 Row 전극 및 상기 제2 Row 전극의 상/하 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 Row 경계 보상 전극, 및 상기 제1 Column 전극 및 상기 제2 Column 전극의 좌/우 경계 사이에 배치되며, 서로 이격되어 있는 복수개의 Column 경계 보상 전극을 포함하는 LV 패널;
복수개의 스위치를 포함하여 상기 스위치의 온오프 스위칭 조합에 의해 상기 제1 Column 전극, 상기 제2 Column 전극, 상기 Column 경계 보상 전극에 인가되는 제1 구동 전압을 선택하여 출력하는 제1 LV 패널 구동부; 및
복수개의 스위치를 포함하여 상기 스위치의 온오프 스위칭 조합에 의해 상기 제1 Row 전극, 상기 제2 Row 전극, 상기 Row 경계 보상 전극에 인가되는 제2 구동 전압을 선택하여 출력하는 제2 LV 패널 구동부를 포함하는 표시 장치.
제14 항에 있어서,
상기 제1 구동 전압 및 상기 제2 구동 전압은 PM(Passive Matrix) 구동방식에 의해 인가되는 표시 장치.
제14 항에 있어서,
상기 제1 LV 패널 구동부 및 상기 제2 LV 패널 구동부를 제어하는 컨트롤러를 더 포함하는 표시 장치.
제1 라인에 서로 이격되어 배치된 제1 LV 블록, 제2 LV 블록, 제2 라인에 서로 이격되어 배치된 제3 LV 블록, 및 제4 LV 블록, 상기 제1 LV 블록과 상기 제2 LV 블록의 경계 사이에 서로 이격되며, 수직 방향으로 배열된 복수개의 제1 경계 보상 전극, 상기 제2 LV 블록과 상기 제4 LV 블록의 경계 사이에 서로 이격되며, 수평 방향으로 배열된 복수개의 제2 경계 보상 전극, 상기 제3 LV 블록과 상기 제4 LV 블록의 경계 사이에 서로 이격되며, 수직 방향으로 배열된 복수개의 제3 경계 보상 전극, 및 상기 제1 LV 블록과 상기 제3 LV 블록의 경계 사이에 서로 이격되며, 수평 방향으로 배열된 복수개의 제4 경계 보상 전극을 포함하는 LV 패널; 및
복수개의 스위치를 포함하여 상기 스위치의 온오프 스위칭 조합에 의해 상기 제1 LV 블록, 상기 제2 LV 블록, 상기 제3 LV 블록, 상기 제4 LV 블록, 상기 복수개의 제1 경계 보상 전극, 상기 복수개의 제2 경계 보상 전극, 상기 복수개의 제3 경계 보상 전극, 및 상기 복수개의 제4 경계 보상 전극에 인가되는 구동 전압을 선택하여 출력하는 LV 패널 구동부를 포함하는 표시 장치.
제17 항에 있어서,
상기 LV 패널 구동부는 다이렉트 어드레싱 구동 방식에 의해 상기 구동 전압을 출력하는 표시 장치.
제17 항에 있어서, 상기 LV 패널 구동부는
RGB 패널을 기준으로 상기 LV 패널이 특정 픽셀만큼 이동하여 합착된 것에 대응하여, 스위치(SW) 온오프 스위칭 조합으로 각 LV 블록 경계 사이의 구동 전압을 상하좌우 방향에서 선택된 방향으로 전체 이동시켜 출력하게 상기 스위치의 온오프 스위칭 조합이 가능하도록 구성된 표시 장치.
제17 항에 있어서,
상기 LV 패널 구동부를 제어하는 컨트롤러를 더 포함하는 표시 장치.