JPH11316388A - 液晶表示装置の検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 画素がデルタ配列された液晶表示装置でも、
白，黒，赤，緑，青のカラー単色表示の検査ができるよ
うにした液晶表示装置の検査方法を提供する。 【解決手段】 画素の配列における奇数行の各スイッチ
ング素子４のゲートに電位を与えるゲート配線２のすべ
てに接続した第１ゲート側検査配線Ｇ1 と、偶数行の各
スイッチング素子４のゲートに電位を与えるゲート配線
２のすべてに接続した第２ゲート側検査配線Ｇ2 とを設
け、第１ゲート側検査配線Ｇ1 への駆動電位とソース側
検査配線Ｓ1 〜Ｓ3 への駆動電位とによる表示と、第２
ゲート側検査配線Ｇ2 への駆動電位とソース側検査配線
Ｓ1 〜Ｓ3 への駆動電位とによる表示により、同一のソ
ース配線３に接続された異なる色の画素を分離して表示
させることができ、ストライプ配列の液晶表示装置と同
様に、白，黒，赤，緑，青のカラー単色表示の検査がで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の液晶表示装置の検査方法に関する。

【０００２】

【従来の技術】近年、文字や情報を表示する表示装置と
して、大きさや低消費電力の点から液晶表示装置が注目
されている。その中でも応答が早く、動画を鮮明に表示
させるために、各画素にＴＦＴ（薄膜トランジスタ）に
代表されるスイッチング素子を接続したアクティブマト
リクス方式の液晶表示装置が注目されている。このアク
ティブマトリクス方式の液晶表示装置には、赤，緑，青
を表示する画素電極をデルタ配列に配置したものとスト
ライプ配列に配置したものとがある。

【０００３】図１２は画素電極をデルタ配列とした液晶
表示装置の構成を示す平面図、図１３は同断面図であ
る。図において、赤を表示させる赤画素電極１r と、緑
を表示させる緑画素電極１g と、青を表示させる青画素
電極１b とからなる画素電極１を備え、赤画素電極１r
と緑画素電極１g と青画素電極１b とはデルタ配列に配
置され、これら画素電極１の間を縫ってゲート配線２と
ソース配線３とが配置されている。ゲート配線２とソー
ス配線３との交点には、前記ＴＦＴに代表されるスイッ
チング素子４が配置され、ゲート配線２に印加される電
位により赤画素電極１r ，緑画素電極１g 、および青画
素電極１b とソース配線３とが電気的に接続または遮断
される。同色の画素電極１はゲート配線２の１配線置き
に同列に配置され、ゲート配線２を介して隣接される同
色の画素電極１は１．５画素ずつずれて配置されてい
る。

【０００４】また、このデルタ配列では、１つのソース
配線３にはスイッチング素子４を介して１行ごとに異な
る２色の画素電極１、たとえば赤画素電極１r と緑画素
電極１g とが接続されている。緑画素電極１g と青画素
電極１b 、青画素電極１b と赤画素電極１r についても
同様である。５はゲート配線２に駆動電位を印加するゲ
ート駆動回路、６はソース配線３に駆動電位を印加する
ソース駆動回路、７は対向電極８に駆動電位を印加する
対向電極駆動回路であり、ゲート駆動回路５，ソース駆
動回路６、および対向電極駆動回路７は画面の外側に配
置されている。図１３（ａ）は図１２に示したＡ−Ａ'
線に沿う断面図、図１３（ｂ）は図１２に示したＢ−
Ｂ' 線に沿う断面図である。画素電極１は液晶９を挟ん
で対向電極８と対向し、画素電極１と対向電極８との電
位差により透過光の割合を変化させて文字や情報を表示
する。

【０００５】なお、図１４は画素電極１をストライプ配
列に配置した液晶表示装置および検査配線の構成を示す
平面図であり、完成前の検査の状況を示している。

【０００６】液晶表示装置を歩留まり良く生産するため
に、従来、ゲート駆動回路５とソース駆動回路６と対向
電極駆動回路７を、それぞれすべてのゲート配線２とソ
ース配線３と対向電極８に接続して電位を印加し、白，
黒，赤，緑および青の画面を表示させる不良検出検査を
行っていた。この不良検出検査では、検査回路とゲート
配線２およびソース配線３との接続にはプローブが主に
使用されるが、液晶表示装置が小型，高精細になると前
記プローブの作成が困難、あるいは作製不可能となる。
画素電極１がストライプ配列に配置された液晶表示装置
では、これらの不都合を解消するために、図１４に示し
たように、すべてのゲート配線２に接続したゲート側検
査配線Ｇと、赤に対応するソース配線３のすべてに接続
したソース側検査配線Ｓ1 と、緑に対応するソース配線
３のすべてに接続したソース側検査配線Ｓ2 と、青に対
応するソース配線３のすべてに接続したソース側検査配
線Ｓ3 と、対向電極８に接続した対向電極側検査配線Ｃ
とによる合計５本の検査配線を設け、前記各検査配線と
前記検査回路とを接続して検査した後、前記各検査配線
を切断部Ｔで切断するようにした簡易検査構成が採用さ
れている。

【０００７】

【発明が解決しようとする課題】このような従来の液晶
表示装置の検査方法では、スイッチング素子４を常に導
通状態で検査する必要があり、スイッチング素子４の開
閉に起因する不良、およびスイッチング素子４の特性的
不良に起因による不良を検出することができないと言う
問題がある。さらに、画素電極１がデルタ配列に配置さ
れた液晶表示装置においては、１つのソース配線３に２
色の画素電極１が接続されているため、赤，緑，青を単
色で表示できず、検査検出力が低下すると言う問題があ
る。

【０００８】本発明は前記の課題を解決するもので、プ
ローブを使用しなくても不良検査でき、しかも画素電極
１がデルタ配列に配置された場合でも、赤，緑，青の表
示を可能として検査検出力を向上させた液晶表示装置の
検査方法を実現することを目的とする。

【０００９】また、画素電極１がストライプ配列に配置
された場合においても、スイッチング素子４に起因する
不良、およびスイッチング素子４の特性的不良に起因す
る不良、および画素電位の保持特性のばらつきによる不
良を検出できる液晶表示装置の検査方法を実現すること
を目的とする。

【００１０】

【課題を解決するための手段】本発明の液晶表示装置の
検査方法は、行ごとのゲート配線に接続する検査配線を
第１ゲート側検査配線と第２ゲート側検査配線との２本
とし、ゲート配線を１行置きに第１ゲート側検査配線と
第２ゲート側検査配線に交互に接続し、第１ゲート側検
査配線への印加電位により前記スイッチング素子をオフ
状態から所定期間オン状態としたのちオフ状態とし、そ
の所定期間中は第２ゲート側検査配線への印加電位によ
り前記スイッチング素子をオフ状態とする動作を動作1
と定義し、第２ゲート側検査配線への印加電位により前
記スイッチング素子をオフ状態から所定期間オン状態と
したのちオフ状態とし、その所定期間中は第１ゲート側
検査配線への印加電位により前記スイッチング素子をオ
フ状態とする動作を動作2と定義し、第１ゲート側検査
配線と第２ゲート側検査配線への印加電位により各スイ
ッチング素子をオフ状態とする動作を動作3 と定義した
時、動作1 ，動作2，動作3 ，動作2 ，動作1 ，動作3
，・・・の順序の一連の動作を繰り返し行うことによ
り、白，黒，赤，緑，青のカラー単色画面を表示させて
検査するようにした検査方法である。

【００１１】本発明により、画素電極がデルタ配列に配
置された場合でも、赤，緑，青のカラー単色表示が可能
になり、簡易検査が可能である。また、スイッチング素
子に起因する不良、およびスイッチング素子の特性的不
良に起因する不良、かつ画素電位の保持特性のばらつき
による不良を検出することができる。

【００１２】

【発明の実施の形態】請求項１に係わる本発明は、横方
向の行には赤，緑，青の３色の画素を周期的に繰り返し
て配列し、縦方向の列には同色の画素を配列した縦スト
ライプの画素配列構成を備え、前記列の各画素の画素電
極はそれぞれゲート電位によって制御されるスイッチン
グ素子を介して前記列ごとのソース配線に接続されたア
クティブマトリクス方式の液晶表示装置において、赤画
素を配した列のソース配線のすべてに接続した赤のソー
ス側検査配線と、緑画素を配列した列のソース配線のす
べてに接続した緑のソース側検査配線と、青画素を配列
した列のソース配線のすべてに接続した青のソース側検
査配線と、奇数行の前記スイッチング素子のゲートに電
位を与えるゲート配線のすべてに接続した第１ゲート側
検査配線と、偶数行の前記スイッチング素子のゲートに
電位を与えるゲート配線のすべてに接続した第２ゲート
側検査配線と、前記画素電極のすべてが液晶を挟んで対
向するように設けられた対向電極に接続した対向電極側
検査配線とを設け、前記第１ゲート側検査配線への印加
電位により前記スイッチング素子をオフ状態から所定期
間オン状態としたのちオフ状態とし、その所定期間中は
前記第２ゲート側検査配線への印加電位により前記スイ
ッチング素子をオフ状態とする動作を動作1 とし、前記
第２ゲート側検査配線への印加電位により前記スイッチ
ング素子をオフ状態から所定期間オン状態としたのちオ
フ状態とし、その所定期間中は第１ゲート側検査配線へ
の印加電位により前記スイッチング素子をオフ状態とす
る動作を動作2とし、第１ゲート側検査配線と第２ゲー
ト側検査配線への印加電位により前記スイッチング素子
をいずれもオフ状態とする動作を動作3 とした時、動作
1 ，動作2 ，動作3 ，動作2 ，動作1 ，動作3 の順序の
一連の動作を繰り返し行うことにより、白，黒，赤，緑
および青色のカラー単色画面を表示させて検査を行うと
ともに、前記検査後に、前記各ソース側検査配線とそれ
ぞれに接続されたすべての前記ソース配線との接続、第
１ゲート側検査配線および第２ゲート側検査配線とそれ
ぞれに接続されたすべての前記ゲート配線との接続、お
よび対向電極側検査配線と前記対向電極との接続を切断
するようにした液晶表示装置の検査方法である。

【００１３】本発明において、ストライプ配列に配置さ
れた液晶表示装置の完了前の検査にて簡易的にかつ均一
な画面を表示して検査することが可能で、液晶駆動回路
形成時の駆動画面と比較して液晶表示装置の不良視認の
相関性が非常に高いと言う作用を有する。

【００１４】請求項２に係わる本発明は、横方向の奇数
行に赤，緑，青の３色の画素を周期的に繰り返して配列
し、偶数行には前記奇数行と同じ配列を１．５画素分だ
け横方向にずらして設けたデルタ配列の画素配列構成を
備え、奇数行ごとに同列な画素の画素電極と偶数行ごと
に同列で前記奇数行の列から０．５画素分横方向にずれ
た画素の画素電極とは、それぞれゲート電位によって制
御されるスイッチング素子を介して前記奇数行の列ごと
のソース配線に接続されたアクティブマトリクス方式の
液晶表示装置において、前記列における奇数行の画素の
色と偶数行の画素の色との組み合わせが同一な前記ソー
ス配線のすべてに接続したソース側検査配線を前記組み
合せごとに設けるとともに、奇数行の前記スイッチング
素子のゲートに電位を与えるゲート配線のすべてに接続
した第１ゲート側検査配線と、偶数行の前記スイッチン
グ素子のゲートに電位を与えるゲート配線のすべてに接
続した第２ゲート側検査配線と、前記各画素電極のすべ
てが液晶を挟んで対向するように設けられた対向電極に
接続した対向電極側検査配線とを備え、第１ゲート側検
査配線への印加電位により前記スイッチング素子をオフ
状態から所定期間オン状態としたのちオフ状態とし、そ
の所定期間中は第２ゲート側検査配線への印加電位によ
り前記スイッチング素子をオフ状態とする動作を動作1
とし、第２ゲート側検査配線への印加電位により前記ス
イッチング素子をオフ状態から所定期間オン状態とした
のちオフ状態とし、その所定期間中は第１ゲート側検査
配線への印加電位により前記スイッチング素子をオフ状
態とする動作を動作2 とし、第１ゲート側検査配線と第
２ゲート側検査配線への印加電位により前記スイッチン
グ素子をいずれもオフ状態とする動作を動作3 とした
時、動作1 ，動作2 ，動作3 ，動作2 ，動作1 ，動作3
の順序の一連の動作を繰り返し行うことにより、白，
黒，赤，緑，青のカラー単色画面を表示させて検査を行
うとともに、前記検査後に、前記３本のソース側検査配
線とそのそれぞれに接続されたすべての前記ソース配線
との接続、前記第１ゲート側検査配線および前記第２ゲ
ート側検査配線とそれぞれに接続されたすべての前記ゲ
ート配線との接続、および前記対向電極側検査配線と前
記対向電極との接続を切断するようにした液晶表示装置
の検査方法である。

【００１５】本発明において、デルタ配列に配置された
液晶表示装置の完了前の検査にて簡易的にかつ均一な画
面を表示して検査することが可能で、液晶駆動回路形成
時の駆動画面と比較して液晶表示装置の不良視認の相関
性が非常に高いと言う作用を有する。

【００１６】請求項３に係わる本発明は、第１ゲート側
検査配線または第２ゲート側検査配線への印加電位によ
りスイッチング素子をオン状態とする所定期間として、
前記スイッチング素子をオフとする電位をＶoff、前記
スイッチング素子をオンとする電位をＶonとした時、液
晶表示装置内のゲート配線の電位がＶoff電位の状態か
らＶon電位を印加して０．９×（Ｖon−Ｖoff）＋Ｖoff
となる立ち上がり期間と、前記スイッチング素子を介し
て画素電極にソース配線からデータ信号を書き込むのに
要する期間と、前記ゲート配線の電位がＶonの状態から
Ｖoff電位を印加して０．９×（Ｖoff−Ｖon）＋Ｖonと
なる立ち下がり期間とを加算した期間以上であり、かつ
液晶表示装置内のゲート配線の電位がＶoffの状態から
Ｖon電位を印加してＶonとなる立ち上がり期間と、前記
スイッチング素子を介して画素電極にソース配線からデ
ータを書き込むのに要する期間と、液晶表示装置内のゲ
ート配線の電位がＶonの状態からＶoff電位を印加して
Ｖoffとなる立ち下がり期間とを加算した期間未満とす
るようにした請求項１または請求項２のいずれかに係わ
る液晶表示装置の検査方法である。

【００１７】本発明において、液晶表示装置の完了前の
検査で、液晶駆動回路形成時の駆動画面と比較して液晶
表示装置の不良視認の相関性，一致性を高めると言う作
用を有する。

【００１８】請求項４に係わる本発明は、動作1 および
動作2 の期間は、スイッチング素子をオン状態とした前
記所定期間の２倍以上の期間とするようにした請求項１
ないし請求項３のいずれかに係わる液晶表示装置の検査
方法である。

【００１９】本発明において、液晶表示装置の完了前の
検査で、ソース配線からのデータ信号をスイッチング素
子を通して画素電極に書き込む時、前記スイッチング素
子のゲートしきい値に対してマージンを保たせて、ソー
ス配線からのデータ信号を前記画素電極に書き込む動作
を適切かつ確実に行う作用を有する。

【００２０】請求項５に係わる本発明は、第１ゲート側
検査配線および第２ゲート側検査配線への印加電位によ
り各スイッチング素子をオフ状態である期間が長短２種
類存在し、そのうち長い方の期間を液晶表示装置内の画
素が書き込んだ電位を保持できる期間と等しくなるよう
にした請求項１ないし請求項４のいずれかに係わる液晶
表示装置の検査方法である。

【００２１】本発明において、液晶表示装置の完了前の
検査で、液晶駆動回路形成時の駆動画面と比較して液晶
表示装置の不良視認の相関性，一致性を高めると言う作
用を有する。

【００２２】

【実施例】以下、本発明の液晶表示装置の検査方法の一
実施例について図面を参照しながら説明する。

【００２３】図１は本実施例における画素電極１がデル
タ配列に配置された液晶表示装置および検査配線を示す
平面図である。なお、図１２〜図１４に示した従来例と
同じ構成要素には同一番号を付与して詳細な説明を省略
する。本実施例の構成が従来例と異なる点は、ゲート配
線２に係わる検査配線を第１ゲート側検査配線Ｇ1 と第
２ゲート側検査配線Ｇ2 の２本とし、計６本の検査配線
を設けたことにある。

【００２４】図１において、ソース側検査配線Ｓ1 ，ソ
ース側検査配線Ｓ2 ，ソース側検査配線Ｓ3 ，第１ゲー
ト側検査配線Ｇ1 ，第２ゲート側検査配線Ｇ2 および対
向電極側検査配線Ｃの計６本の検査配線が液晶表示装置
の表示範囲の外部に引き出して画素電極１が形成された
ガラス基板の上に形成されている。第１ゲート側検査配
線Ｇ1 は、ゲート配線２に沿って配列された第１行目，
第３行目，第５行目，・・・のように奇数行のすべての
ゲート配線２に接続されている。一方、第２ゲート側検
査配線Ｇ2 は、ゲート配線２に沿って配列された第２行
目，第４行目，第６行目，・・・のように偶数行のすべ
てのゲート配線２に接続されている。

【００２５】ソース側検査配線Ｓ1 は、ソース配線３の
うちの赤画素電極１r と緑画素電極１g とがスイッチン
グ素子４を介して接続されているソース配線３のすべて
に接続されている。ソース側検査配線Ｓ2 は、ソース配
線３のうちの緑画素電極１gと青画素電極１b とがスイ
ッチング素子４を介して接続されているソース配線３の
すべてに接続されている。ソース側検査配線Ｓ3 は、ソ
ース配線３のうちの青画素電極１b と赤画素電極１r と
がスイッチング素子４を介して接続されているソース配
線３のすべてに接続されている。また、対向電極側検査
配線Ｃは対向電極８に接続されている。

【００２６】前記構成において、白，黒，赤，緑および
青を表示させる検査方法における動作について図面を参
照しながら説明する。図２は白表示、図３は黒表示、図
４は赤表示、図５は緑表示、図６は青表示における駆動
電位を示す波形図である。図において、第１ゲート側検
査配線Ｇ1 ，第２ゲート側検査配線Ｇ2 ，ソース側検査
配線Ｓ1 ，Ｓ2 ，Ｓ3 ，対向電極側検査配線Ｃに印加さ
れる駆動電位を、それぞれＶg1，Ｖg2，Ｖs1，Ｖs2，Ｖ
s3，Ｖc としている。また、各スイッチング素子４を電
気的に開閉させるに十分な駆動電位Ｖg1および駆動電位
Ｖg2の電位をＶon電位とＶoff電位としている。

【００２７】また、第１ゲート側検査配線Ｇ1 の駆動電
位Ｖg1がＶoff電位の状態からＶon電位を一度印加させ
たのちＶoff電位を印加し、その期間中は第２ゲート側
検査配線Ｇ2 にはＶoff電位が印加されている状態を動
作1 とし、また、第２ゲート側検査配線Ｇ2 の駆動電位
Ｖg2がＶoff電位の状態からＶon電位を一度印加させた
のちＶoff電位を印加し、この期間中は第１ゲート側検
査配線Ｇ1 にはＶoff電位が印加されている状態を動作2
とし、また、第１ゲート側検査配線Ｇ1 と第２ゲート
側検査配線Ｇ2 のいずれにもＶoff電位が印加されてい
る状態を動作3 とする。なお、動作1 および動作2 の周
期をτａ、駆動電位Ｖg1および駆動電位Ｖg2におけるＶ
onの期間をτｂとする。

【００２８】この液晶表示装置は、画素電極１と対向電
極８との間の電位差が小さい時に赤，緑，青を表示し、
電位差が大きい時に黒を表示するものであり、液晶９は
スイッチング素子４が遮断されてからつぎに導電される
までの間は、画素電極１と対向電極８との電位差を維持
するものとする。

【００２９】図７〜図１１は、図２〜図６に示した検査
のための駆動電位を印加した場合の、第１ゲート側検査
配線Ｇ1 に接続された奇数行における赤画素電極１r ，
緑画素電極１g ，青画素電極１b のそれぞれの液晶電位
Ｖ1r ，Ｖ1g ，Ｖ1b と、第２ゲート側検査配線Ｇ2 に
接続された偶数行の緑画素電極１g ，青画素電極１b，
赤画素電極１r のそれぞれの液晶電位Ｖ1g ，Ｖ1b ，Ｖ
1r を示す波形図であり、各画素電極ごとの表示色、お
よび画面全体の表示色の関係を合わせて示す。ここで、
図７は白表示、図８は黒表示、図９は赤表示、図１０は
緑表示、図１１は青表示の時の関係を示している。

【００３０】このように、ゲート配線２に接続される検
査配線を第１ゲート側検査配線Ｇ1と第２ゲート側検査
配線Ｇ2 の２本とし、第１ゲート側検査配線Ｇ1 と第２
ゲート側検査配線Ｇ2 に印加するＶon電位を所定のタイ
ミングで切り替えて印加することにより、白，黒，赤，
緑，青の表示が可能であり、簡易検査を実現することが
できる。なお、奇数行のゲート配線２と偶数行のゲート
配線２とを区別して接続する構成としたことにより、第
１ゲート側検査配線Ｇ1 に接続されたゲート配線２のラ
インの画素群と第２ゲート側検査配線Ｇ2 に接続された
ゲート配線２のラインの画素群との輝度差、すなわちゲ
ート奇数行の画素電位とゲート偶数行の画素電位におけ
るフィールドスルー電位差を解消するのに役立てること
ができる。フィールドスルー電位差とは、ゲートパルス
がオンの時に液晶容量および蓄積容量に充電された電荷
が、スイッチング素子４のソースとゲートとの間の寄生
容量の影響でゲートパルスがオフになった瞬間にそれぞ
れの容量に再分配されることにより発生する電位差を言
う。これによりフリッカー、すなわち画面のぱたつきを
抑えられ、垂直周期（フィールド周期）、すなわち、あ
る画素にデータが書き込まれてからつぎに書き込まれる
までの期間を２４Ｈｚ以上においてフリッカーのない画
面表示を可能としている。なお、本実施例では動作上、
図２〜図６からわかるように、長短２種類の垂直周期が
存在するが、前記２４Ｈｚ以上とは長い方の垂直周期を
指すものとしている。

【００３１】さらに、ゲート配線２に接続される第１ゲ
ート側検査配線Ｇ1 と第２ゲート側検査配線Ｇ2 の両方
にＶoff電位が印加される期間、すなわち動作3 の期間
を、液晶表示装置に液晶駆動回路を形成した時の実際の
駆動における画素電極１と対向電極８との間の電位差を
維持する期間と等しくする。この場合、本発明の検査方
法では上記のように長短２種類の垂直周期が存在するた
め、長い方のＶoff電位の期間を、液晶表示装置に液晶
駆動回路を形成した時の駆動における画素電極１と対向
電極８との間の電位差を維持する期間と等しくする。そ
の理由は、本実施例の検査方法による検査は液晶表示装
置の製造過程における中間検査とする位置づけであるた
め、画素電位の保持特性に起因する不良の過剰検査を避
けるためである。これにより画素電位の保持特性ばらつ
きによる点欠陥が認識可能となる。なお、保持特性は、
スイッチング素子のオフ電流，画素容量および液晶抵抗
を介してのリーク電流などに依存する。

【００３２】スイッチング素子４を第１ゲート側検査配
線Ｇ1 または第２ゲート側検査配線Ｇ2 への印加電位に
よりオンとする期間τｂは、液晶表示装置内におけるゲ
ート配線２の電位がＶoff電位の状態から第１ゲート側
検査配線Ｇ1 または第２ゲート側検査配線Ｇ2 にＶon電
位を印加してゲート配線２の電位が０．９×（Ｖon−Ｖ
off）＋Ｖoffとなる時の立ち上がり期間と、スイッチン
グ素子４を通して画素電極１にソース配線３からのデー
タ信号を書き込むのに必要な期間と、液晶表示装置内の
ゲート配線２の電位がＶon電位の状態から第１ゲート側
検査配線Ｇ1 または第２ゲート側検査配線Ｇ2 にＶoff
電位を印加してゲート配線２の電位が０．９×（Ｖoff
−Ｖon）＋Ｖonとなる時の立ち下がり期間とを加算した
期間以上、液晶表示装置内のゲート配線２の電位がＶof
fの状態から第１ゲート側検査配線Ｇ1 ，第２ゲート側
検査配線Ｇ2 にＶon電位を印加してゲート配線２の電位
がＶon電位となる時の立ち上がり期間と、前記スイッチ
ング素子４を通して画素電極１にソース配線３からのデ
ータ信号を書き込むのに必要な期間と、液晶表示装置内
のゲート配線２の電位がＶon電位の状態から第１ゲート
側検査配線Ｇ1 または第２ゲート側検査配線Ｇ2 にＶof
f電位を印加してゲート配線２の電位がＶoffとなる時の
立ち下がり期間とを加算した期間未満とする。

【００３３】ゲート配線２に印加される駆動電位Ｖg1お
よび駆動電位Ｖg2は、第１ゲート側検査配線Ｇ1 および
第２ゲート側検査配線Ｇ2 とゲート配線２が持っている
抵抗および容量により遅延を生じる。スイッチング素子
４をオンとする時間が長過ぎると、Ｖon電位からＶoff
電位へ変化させる波形に遅延が生じることにより、スイ
ッチング素子４を所定のタイミングで遮断できなくな
り、スイッチング素子４に起因する不良を検出できない
恐れがある。これによりスイッチング素子４のスイッチ
ング特性のばらつきによる点欠陥、特に輝点に対して液
晶駆動回路形成時の実際の駆動画面との相関性、すなわ
ち輝点の視認性が一致することになる。

【００３４】動作1 および動作2 の動作期間であるτａ
は、Ｖon電位を印加する期間τｂの２倍以上である必要
がある。前述のように、ゲート配線２に印加される駆動
電位Ｖg1および駆動電位Ｖg2は、第１ゲート側検査配線
Ｇ1 ，第２ゲート側検査配線Ｇ2 およびゲート配線２が
持つ抵抗および容量により遅延を生じる。そのため、ス
イッチング素子４のゲート電位をオフとし切らない間に
ソース配線３の駆動電位Ｖs1〜Ｖs3の切り替わり時の電
位が画素に書き込まれる恐れがある。そのため動作期間
τａはＶon電位を印加する期間τｂの２倍以上にして十
分な時間を確保する必要がある。

【００３５】また、第１ゲート側検査配線Ｇ1 と第２ゲ
ート側検査配線Ｇ2 のように２本設けた場合、第１ゲー
ト側検査配線Ｇ1 に接続される奇数行のゲート配線２の
駆動電位Ｖg1の振幅と、第２ゲート側検査配線Ｇ2 に接
続される偶数行のゲート配線２に印加される駆動電位Ｖ
g2の振幅とを同一にし、ゲート配線２に接続された同色
の各画素の画素電極１における液晶電位を奇数行と偶数
行とに係わらず同一にする必要がある。そのため、各ゲ
ート配線２は第１ゲート側検査配線Ｇ1 または第２ゲー
ト側検査配線Ｇ2 のどちらかに接続するとともに、他方
の第２ゲート側検査配線Ｇ2 または第１ゲート側検査配
線Ｇ1 とは配線パターン上で交差する構造とし、２本の
第１ゲート側検査配線Ｇ1 と第２ゲート側検査配線Ｇ2
に生じる抵抗および容量を同一にさせるようにしてい
る。

【００３６】検査完了後は図１に一点鎖線で示した切断
部Ｔに沿ってレーザー光を照射して配線パターンの一部
を溶断し、検査配線とソース配線３，ゲート配線２，対
向電極８の間の電気接続を切断し、ゲート駆動回路５，
ソース駆動回路６，対向電極駆動回路７を形成して製品
に仕上げる。

【００３７】なお、本実施例では、画素電極１がデルタ
配列に配置された液晶表示装置を例に説明したが、画素
電極１をストライプ配列に配置した液晶表示装置に対し
ても有効であって、ゲート配線２に接続する検査配線を
２本にし、その２本の第１ゲート側検査配線Ｇ1 と第２
ゲート側検査配線Ｇ2 に印加するＶon電位を本実施例で
説明したようなタイミングで印加し、ソース側検査配線
Ｓ1 ，Ｓ2 ，Ｓ3 に白，黒，赤，緑，青を表示させるよ
うなデータ信号の電位を印加して画像検査することによ
り、スイッチング素子４の開閉に起因する不良、および
スイッチング素子４の特性的不良に起因する不良、かつ
画素電位の保持特性のばらつきによる不良を検出するこ
とができる。

【００３８】

【発明の効果】以上のように、本発明の液晶表示装置の
検査方法によれば、奇数行のスイッチング素子のゲート
配線に接続した第１ゲート側検査配線と偶数行のスイッ
チング素子のゲート配線に接続した第２ゲート側検査配
線とを設け、奇数行の画素と偶数行の画素とを分離して
駆動するようにしたことにより、赤画素電極と緑画素電
極と青画素電極とがデルタ配列に配置され、前記スイッ
チング素子を介して１つのソース配線に２色の画素電極
が接続されていても、画素電極がストライプ配列に配置
されている液晶表示装置と同様に、検査のための白，
黒，赤，緑，青のカラー単色表示が可能となり、簡易画
像検査が可能である液晶表示装置が実現できる。

【００３９】また、画素電極の配置がデルタ配列である
かストライプ配列であるかに関係なく、スイッチング素
子の開閉に起因する不良、およびスイッチング素子の特
性的不良に起因する不良、かつ画素電位の保持特性のば
らつきによる不良を検出することができ、液晶駆動回路
形成時の実際の駆動画面との相関性を高めた検査をする
ことができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の検査方法の一実施例に
おける液晶表示装置および検査配線の構成を示す平面図

【図２】同実施例における白表示の場合の駆動電位を示
す波形図

【図３】同実施例における黒表示の場合の駆動電位を示
す波形図

【図４】同実施例における赤表示の場合の駆動電位を示
す波形図

【図５】同実施例における緑表示の場合の駆動電位を示
す波形図

【図６】同実施例における青表示の場合の駆動電位を示
す波形図

【図７】同実施例における白表示の場合の画素ごとの液
晶電位を示す波形図

【図８】同実施例における黒表示の場合の画素ごとの液
晶電位を示す波形図

【図９】同実施例における赤表示の場合の画素ごとの液
晶電位を示す波形図

【図１０】同実施例における緑表示の場合の画素ごとの
液晶電位を示す波形図

【図１１】同実施例における青表示の場合の画素ごとの
液晶電位を示す波形図

【図１２】画素電極がデルタ配列に配置された従来の液
晶表示装置の構成を示す平面図

【図１３】同従来の構成を示す断面図

【図１４】画素電極がストライプ配列に配置された従来
の液晶表示装置および検査配線の構成を示す平面図

【符号の説明】

１ 画素電極 １r 赤画素電極 １g 緑画素電極 １b 青画素電極 ２ ゲート配線 ３ ソース配線 ４ スイッチング素子 ５ ゲート駆動回路 ６ ソース駆動回路 ７ 対向電極駆動回路 ８ 対向電極 ９ 液晶 Ｃ 対向電極側検査配線 Ｇ ゲート側検査配線 Ｇ1 第１ゲート側検査配線 Ｇ2 第２ゲート側検査配線 Ｓ1，Ｓ2，Ｓ3 ソース側検査配線 Ｔ 切断部 Ｖg1，Ｖg2，Ｖs1，Ｖs2，Ｖs3，Ｖc 駆動電位 Ｖ1r，Ｖ1g，Ｖ1b 液晶電位 τa スイッチング素子をオンとする期間 τb 動作1の期間

Claims (5)

【特許請求の範囲】
1. 【請求項１】 横方向の行には赤，緑，青の３色の画素
   を周期的に繰り返して配列し、縦方向の列には同色の画
   素を配列した縦ストライプの画素配列構成を備え、前記
   列の各画素の画素電極はそれぞれゲート電位によって制
   御されるスイッチング素子を介して前記列ごとのソース
   配線に接続されたアクティブマトリクス方式の液晶表示
   装置において、赤画素を配した列のソース配線のすべて
   に接続した赤のソース側検査配線と、緑画素を配列した
   列のソース配線のすべてに接続した緑のソース側検査配
   線と、青画素を配列した列のソース配線のすべてに接続
   した青のソース側検査配線と、奇数行の前記スイッチン
   グ素子のゲートに電位を与えるゲート配線のすべてに接
   続した第１ゲート側検査配線と、偶数行の前記スイッチ
   ング素子のゲートに電位を与えるゲート配線のすべてに
   接続した第２ゲート側検査配線と、前記画素電極のすべ
   てが液晶を挟んで対向するように設けられた対向電極に
   接続した対向電極側検査配線とを設け、前記第１ゲート
   側検査配線への印加電位により前記スイッチング素子を
   オフ状態から所定期間オン状態としたのちオフ状態と
   し、その所定期間中は前記第２ゲート側検査配線への印
   加電位により前記スイッチング素子をオフ状態とする動
   作を動作1 とし、前記第２ゲート側検査配線への印加電
   位により前記スイッチング素子をオフ状態から所定期間
   オン状態としたのちオフ状態とし、その所定期間中は第
   １ゲート側検査配線への印加電位により前記スイッチン
   グ素子をオフ状態とする動作を動作2 とし、第１ゲート
   側検査配線と第２ゲート側検査配線への印加電位により
   前記スイッチング素子をいずれもオフ状態とする動作を
   動作3 とした時、動作1 ，動作2 ，動作3 ，動作2 ，動
   作1 ，動作3 の順序の一連の動作を繰り返し行うことに
   より、白，黒，赤，緑および青色のカラー単色画面を表
   示させて検査を行うとともに、前記検査後に、前記各ソ
   ース側検査配線とそれぞれに接続されたすべての前記ソ
   ース配線との接続、第１ゲート側検査配線および第２ゲ
   ート側検査配線とそれぞれに接続されたすべての前記ゲ
   ート配線との接続、および対向電極側検査配線と前記対
   向電極との接続を切断するようにした液晶表示装置の検
   査方法。
2. 【請求項２】 横方向の奇数行に赤，緑，青の３色の画
   素を周期的に繰り返して配列し、偶数行には前記奇数行
   と同じ配列を１．５画素分だけ横方向にずらして設けた
   デルタ配列の画素配列構成を備え、奇数行ごとに同列な
   画素の画素電極と偶数行ごとに同列で前記奇数行の列か
   ら０．５画素分横方向にずれた画素の画素電極とは、そ
   れぞれゲート電位によって制御されるスイッチング素子
   を介して前記奇数行の列ごとのソース配線に接続された
   アクティブマトリクス方式の液晶表示装置において、前
   記列における奇数行の画素の色と偶数行の画素の色との
   組み合わせが同一な前記ソース配線のすべてに接続した
   ソース側検査配線を前記組み合せごとに設けるととも
   に、奇数行の前記スイッチング素子のゲートに電位を与
   えるゲート配線のすべてに接続した第１ゲート側検査配
   線と、偶数行の前記スイッチング素子のゲートに電位を
   与えるゲート配線のすべてに接続した第２ゲート側検査
   配線と、前記各画素電極のすべてが液晶を挟んで対向す
   るように設けられた対向電極に接続した対向電極側検査
   配線とを備え、第１ゲート側検査配線への印加電位によ
   り前記スイッチング素子をオフ状態から所定期間オン状
   態としたのちオフ状態とし、その所定期間中は第２ゲー
   ト側検査配線への印加電位により前記スイッチング素子
   をオフ状態とする動作を動作1 とし、第２ゲート側検査
   配線への印加電位により前記スイッチング素子をオフ状
   態から所定期間オン状態としたのちオフ状態とし、その
   所定期間中は第１ゲート側検査配線への印加電位により
   前記スイッチング素子をオフ状態とする動作を動作2 と
   し、第１ゲート側検査配線と第２ゲート側検査配線への
   印加電位により前記スイッチング素子をいずれもオフ状
   態とする動作を動作3 とした時、動作1 ，動作2 ，動作
   3 ，動作2 ，動作1 ，動作3 の順序の一連の動作を繰り
   返し行うことにより、白，黒，赤，緑，青のカラー単色
   画面を表示させて検査を行うとともに、前記検査後に、
   前記３本のソース側検査配線とそのそれぞれに接続され
   たすべての前記ソース配線との接続、前記第１ゲート側
   検査配線および前記第２ゲート側検査配線とそれぞれに
   接続されたすべての前記ゲート配線との接続、および前
   記対向電極側検査配線と前記対向電極との接続を切断す
   るようにした液晶表示装置の検査方法。
3. 【請求項３】 第１ゲート側検査配線または第２ゲート
   側検査配線への印加電位によりスイッチング素子をオン
   状態とする所定期間として、前記スイッチング素子をオ
   フとする電位をＶoff、前記スイッチング素子をオンと
   する電位をＶonとした時、液晶表示装置内のゲート配線
   の電位がＶoff電位の状態からＶon電位を印加して０．
   ９×（Ｖon−Ｖoff）＋Ｖoffとなる立ち上がり期間と、
   前記スイッチング素子を介して画素電極にソース配線か
   らデータ信号を書き込むのに要する期間と、前記ゲート
   配線の電位がＶonの状態からＶoff電位を印加して０．
   ９×（Ｖoff−Ｖon）＋Ｖonとなる立ち下がり期間とを
   加算した期間以上であり、かつ液晶表示装置内のゲート
   配線の電位がＶoffの状態からＶon電位を印加してＶon
   となる立ち上がり期間と、前記スイッチング素子を介し
   て画素電極にソース配線からデータを書き込むのに要す
   る期間と、液晶表示装置内のゲート配線の電位がＶonの
   状態からoff電位を印加してＶoffとなる立ち下がり期間
   とを加算した期間未満とするようにした請求項１または
   請求項２のいずれかに記載の液晶表示装置の検査方法。
4. 【請求項４】 動作1 および動作2 の期間は、スイッチ
   ング素子をオン状態とした前記所定期間の２倍以上の期
   間とするようにした請求項１ないし請求項３のいずれか
   に記載の液晶表示装置の検査方法。
5. 【請求項５】 第１ゲート側検査配線および第２ゲート
   側検査配線への印加電位により各スイッチング素子をオ
   フ状態である期間が長短２種類存在し、そのうち長い方
   の期間を液晶表示装置内の画素が書き込んだ電位を保持
   できる期間と等しくなるようにした請求項１ないし請求
   項４のいずれかに記載の液晶表示装置の検査方法。