JP3302623B2 - アクティブマトリックス型液晶パネルの検査方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、駆動回路を実装す
る前のアクティブマトリックス型液晶パネルの検査方法
に関するものである。

【０００２】

【従来の技術】液晶表示装置は、電極の形成された２枚
の基板によって液晶を挟持し、両基板上の電極間に電気
信号を印加することによって、外部より入射する光の透
過率を変化させて情報を表示させるものである。この液
晶表示装置は、ブラウン管方式と比較して、薄型、軽
量、低消費電力であることを特徴としており、既に数多
くの分野において実用化されている。

【０００３】図８に一般的な液晶表示装置を形成する一
方の絶縁性基板(以下、アクティブ基板という)の平面図
を示す。図８において、５０はアクティブ基板であり、
該アクティブ基板５０には、走査線１、走査線端子１
ａ、信号線２、信号線端子２ａ、共通線３、共通線端子
３ａ、薄膜トランジスタ４、および画素電極５が形成さ
れている。

【０００４】上記走査線１と信号線２とは、絶縁膜(図
示しない)を介してマトリックス状に配置され、その交
差部にスイッチング素子として薄膜トランジスタ４が配
置され、該薄膜トランジスタ４のゲート電極６に走査線
１が、ソース電極７に信号線２が、ドレイン電極８に画
素電極５が接続されている。共通線３は、各走査線１に
平行に形成され、且つデータ線２とは、絶縁膜を介して
形成されており、該共通線３は、全て短絡されて共通線
端子３ａに接続されている。

【０００５】ところで、上記液晶表示装置は、その製造
工程において高度な薄膜形成技術や微細加工技術が必要
であるため、スイッチング素子の特性不良や画素電極と
対向電極とのリークおよびソースやゲートライン欠陥
等、数種類の欠陥が発生することがあり、これらの欠陥
を完全に抑えることは困難であった。

【０００６】そこで従来においては、上記欠陥を早期発
見するために、上記液晶表示装置を駆動させるドライバ
を実装する前の液晶パネルの段階において点灯検査を行
い、後工程に不良品を流すことを防止して、液晶表示装
置のコスト削減を図るようにしている。従って、上記の
点灯検査は液晶表示装置を製造する上で非常に重要な工
程である。この従来の点灯検査について以下に説明す
る。

【０００７】図９において、９は液晶パネルの上記走査
線１に入力される走査信号であり、１０〜１３は液晶パ
ネルの上記データ線２に入力される検査信号である。こ
のように、検査信号を数種類用意し、これらの信号を組
み合わせて検査を行うことによって、欠陥の種類を判別
することが可能となっている。なお、液晶パネルの対向
電極に入力される対向信号は、図示しない直流電圧を用
いている。

【０００８】上記液晶パネルの走査線端子１ａおよび信
号線端子２ａへの走査信号およびデータ信号の入力方法
としては、図１０に示すように液晶パネル自体に、端子
をまとめ、検査後に切断するショートリング１４等を設
けたり、図１１に示すように端子部に接触し、端子間を
短絡する大きな検査用電極１５を設け、これらのショー
トリング１４や検査用電極１５より入力する方法等があ
る。なお、図１０、図１１において、１６は対向電極端
子、１７はアクティブ基板、１８は対向基板である。

【０００９】また、図１０、図１１において、走査線が
アクティブ基板１７の右側および左側に引き出されてい
るのは、例えば偶数ラインを右側、奇数ラインを左側と
いうように、各走査線を１本おきに右側、左側に引き出
しているためである。このように、走査線を１本おきに
左右に引き出すことによって、高精細化に伴い端子ピッ
チが小さくなっても駆動回路との接続箇所における端子
ピッチを大きくとることが可能となる。また、複数本の
走査線を同時に駆動すると、負荷容量が大きくなり、信
号が遅延するので、これを防ぐため、複数ブロックに分
けることが可能となる。

【００１０】このような構成により、必要に応じて検査
信号の波形を数種類の、例えば、図２に示すようなタイ
ミングをずらした走査信号１９、走査信号２０およびデ
ータ信号２１を入力することによって、スイッチング素
子の特性不良、画素電極と対向電極とのリーク、ゲート
およびソースラインの断線等の欠陥を検出し判別してい
た。

【００１１】

【発明が解決しようとする課題】ところで、近年液晶パ
ネルの開口率を向上させるために、低抵抗材料を用いた
ゲートラインおよびソースライン幅を細くする技術が開
発されている。しかしながら、このような液晶パネルに
おいては、各バスラインの断線欠陥が発生し易くなる。
このように、断線欠陥モードおよび局所的高抵抗でつな
がっているモードについては、信頼性にかけるため、早
期に発見し修正しておく必要がある。

【００１２】これに対し、従来の液晶パネルは、各バス
ライン幅が太いため、断線に至っておらず、局所的高抵
抗でつながっている部分でも断線に対する信頼性が高か
った。従って、従来の液晶パネルの検査方法において
は、高抵抗でつながっているバスラインを検出すること
ができないという問題があった。

【００１３】また、本発明の液晶パネルの検査方法に替
えて、高温通電エージング検査を行うことによって、上
述した局所的高抵抗バスライン欠陥を検出することも可
能であるが、該検査方法ではコストが高くつくという問
題があった。本発明は、上述した問題を解決するために
なされたものであり、信頼性の低い局所的高抵抗バスラ
インを簡単に検出することが可能な液晶パネルの検査方
法を提供するものである。

【００１４】

【課題を解決するための手段】本発明の請求項１記載の
アクティブマトリックス型液晶パネルの検査方法は、絶
縁性基板上に走査線とデータ線を絶縁層を介してマトリ
ックス状に形成し、上記走査線とデータ線の各交点に上
記走査線に印加される走査信号によって開閉が制御され
るスイッチング素子を設けるとともに、上記各スイッチ
ング素子に対応して上記データ線より供給されるデータ
信号が、対応するスイッチング素子を介して供給される
画素電極を設けたアクティブ基板と、該アクティブ基板
に対向配置し、透明絶縁性基板上に透明電極を形成した
対向基板を設け、上記アクティブ基板と対向基板間に配
向層と液晶層を形成したアクティブマトリックス型液晶
パネルの検査方法であって、上記データ線に供給する第
１のパルス信号が液晶パネルの各画素に書き込まれる際
の書き込み条件を、上記走査線に供給する第２のパルス
信号を用いて厳しく設定し、データ線上の局所的高抵抗
領域より上記第１のパルス信号の供給方向に対して後方
に位置する画素への書き込みを不足させ、上記局所的高
抵抗領域より後方に位置する画素の透過率と他の領域の
画素の透過率を相違させて、データ線の高抵抗領域を上
記透過率の差より検出するようにしたことを特徴とす
る。

【００１５】また、請求項２のアクティブマトリックス
型液晶パネルの検査方法は、絶縁性基板上に走査線とデ
ータ線を絶縁層を介してマトリックス状に形成し、上記
走査線とデータ線の各交点に上記走査線に印加される走
査信号によって開閉が制御されるスイッチング素子を設
けるとともに、上記各スイッチング素子に対応して上記
データ線より供給されるデータ信号が、対応するスイッ
チング素子を介して供給される画素電極を設けたアクテ
ィブ基板と、該アクティブ基板に対向配置し、透明絶縁
性基板上に透明電極を形成した対向基板を設け、上記ア
クティブ基板と対向基板間に配向層と液晶層を形成した
アクティブマトリックス型液晶パネルの検査方法であっ
て、上記データ線には所定のパルス幅の第１のパルス信
号を供給し、上記走査線には、上記データ線に供給され
る第１のパルス信号に同期し、該第１のパルス信号のパ
ルス幅より狭いパルス幅で、且つデータ線の所定の抵抗
値以上の高い抵抗値を持つ領域より上記第１のパルス信
号の供給方向に対して後方に位置する画素の透過率が、
他の領域の画素の透過率に比べて相違することが視認で
きる電位を各画素に与えるパルス幅の第２のパルス信号
を供給し、データ線の高抵抗領域を透過率の相違より検
出するようにしたことを特徴とする。

【００１６】また、請求項３記載のアクティブマトリッ
クス型液晶パネルの検査方法は、請求項２記載のアクテ
ィブマトリックス型液晶パネルの検査方法において、全
データ線を共通接続して、データ線に印加する上記所定
幅の第１のパルス信号を供給し、奇数番目の走査線と偶
数番目の走査線をそれぞれ共通接続して、該奇数番目と
偶数番目の走査線にそれぞれ上記第２のパルス信号を供
給するようにしたことを特徴とする。

【００１７】また、請求項４記載のアクティブマトリッ
クス型液晶パネルの検査方法は、絶縁性基板上に走査線
とデータ線を絶縁層を介してマトリックス状に形成し、
上記走査線とデータ線の各交点に上記走査線に印加され
る走査信号によって開閉が制御されるスイッチング素子
を設けるとともに、上記各スイッチング素子に対応して
上記データ線より供給されるデータ信号が、対応するス
イッチング素子を介して供給される画素電極を設けたア
クティブ基板と、該アクティブ基板に対向配置し、透明
絶縁性基板上に透明電極を形成した対向基板を設け、上
記アクティブ基板と対向基板間に配向層と液晶層を形成
したアクティブマトリックス型液晶パネルの検査方法で
あって、上記データ線には所定のパルス幅の第１のパル
ス信号を供給し、上記走査線は複数本を共通接続して、
共通接続した走査線に所定のパルス幅の第３のパルス信
号を供給し、上記複数本の走査線の共通接続による時定
数の変化と、データ線の所定の抵抗値より高い抵抗値を
持つ領域より上記第１の信号の供給方向に対して後方に
位置するデータ線の時定数の変化で、上記の高い抵抗値
を持つ領域より後方のデータ線に対応する画素の透過率
と他の領域の画素の透過率を相違させ、データ線の高抵
抗領域を検出することを特徴とする。

【００１８】請求項１によると、データ線に供給する第
１のパルス信号が液晶パネルの各画素に書き込まれる際
の書き込み条件を、上記走査線に供給する第２のパルス
信号を用いて厳しく設定するので、データ線上に局所的
高抵抗領域が存在すると、この領域より上記第１のパル
ス信号の供給方向に対して後方に位置する画素への書き
込みが不足し、この部分の透過率が他の部分の透過率と
相違するようになる。従って、この透過率の相違を検出
することにより、上記局所的高抵抗領域を検出すること
ができる。

【００１９】請求項２によると、走査線にはパルス幅が
狭い第２のパルス信号を供給するので、データ線に供給
される第１のパルス信号の液晶パネル全体への書き込み
条件が厳しくなる。従って、データ線に所定の抵抗値以
上の抵抗値を持つ局所的高抵抗領域が存在すると、デー
タ線に供給する上記第１のパルス信号の供給方向に対し
て上記局所的高抵抗領域より後方に位置する部分の時定
数は大きくなり、この部分での信号の遅延による書き込
み不足が生じ、画素の透過率が変化する。この画素の透
過率の変化を読み取ることにより、データ線上の局所的
高抵抗領域による欠陥を検出することができる。

【００２０】また、請求項３によると、請求項２記載の
アクティブマトリックス型液晶パネルの検出方法におい
て、奇数番目の走査線と偶数番目の走査線をそれぞれ共
通接続し、共通接続した両走査線群に上記第２のパルス
信号を供給するので、上記の共通接続により時定数が大
きくなって第１のパルス信号の液晶パネル全体への書き
込み条件が更に厳しくなる。従って、局所的高抵抗領域
より後方に位置する部分の書き込み不足が顕著になり、
この部分の画素の透過率の変化を読み取ることによって
局所的高抵抗領域による欠陥を検出することができる。

【００２１】また、請求項４によると、複数本の走査線
を共通接続して、検査用の第３パルス信号を供給するの
で、走査線の共通接続による容量が増加し、時定数が大
きくなってデータ線に供給する第１のパルス信号が遅延
し、書き込み条件が厳しくなる。従って、データ線に局
所的高抵抗領域が存在すると、この領域より後方のデー
タ線の時定数は更に大きくなり、この部分で第１のパル
ス信号の書き込み不足が生じ、他の領域との透過率に差
が生じる。この部分の透過率の変化を読み取ることによ
って、局所的高抵抗領域による欠陥を検出することがで
きる。

【００２２】

【発明の実施の形態】本発明の実施形態について、図面
を用いて以下に説明する。なお、以下の実施形態では、
電圧無印加状態で白表示となるノーマリーホワイトの液
晶パネルについて説明するが、電圧無印加状態で黒表示
となるノーマリーブラックの液晶パネルについても表示
状態が反転するだけであり、本発明による作用および効
果には変わりない。

【００２３】また、以下に説明するように、本発明の液
晶パネルの検査方法においては、局所的高抵抗バスライ
ン欠陥を容易に検出することが可能であるが、データ線
に入力する検査信号として、従来用いていた信号も用意
しておくことによって、各種の欠陥を同時に検出し、こ
れらを判別することも可能である。

【００２４】(実施形態１)本発明の実施形態１について
以下に説明する。図１は被検査用のアクティブ基板５０
であり、上記従来例の項で説明した図８に対応する部分
は同一符号で示し、説明を省略する。図１において、２
８はデータ線２の一部に発生した局所的高抵抗領域であ
り、データ線２は断線していないが、一部が欠損して細
くなり高い抵抗値を示す部位であって、本発明の検査方
法により検出しようとする箇所である。

【００２５】図２は、図１に示すアクティブ基板５０の
各走査線端子１ａおよび信号線端子２ａより、各走査線
１および信号線２に供給する信号を示すものである。図
２において、１９、２０は液晶パネルの各走査線１に入
力される走査信号であり、１９は偶数ライン、２０は奇
数ラインに入力されるものである。

【００２６】上記走査信号１９、２０は、例えば１６.
７msecの周期で２５μsecのパルス幅を有し、互いに２
５μsecの書き込み期間だけタイミングがずれている信
号である。以下、上記走査信号１９のタイミングを第１
の書き込み期間とし、上記走査信号２０のタイミングを
第２の書き込み期間とする。

【００２７】上記走査信号１９、２０の入力は、例えば
上記図１０あるいは図１１に示すように走査線１の偶数
ラインを右側に、奇数ラインを左側に引き出した液晶パ
ネルにおいては、右側のショートリング１４あるいは検
査用電極１５に走査信号１９を、左側のショートリング
１４あるいは検査用電極１５に走査信号２０を入力する
ことによって達成される。

【００２８】また、２１は上記図１０、１１に示すよう
なショートリング１４あるいは検査用電極１５を介し
て、液晶パネルの各データ線２に入力される検査信号で
あり、該検査信号２１は書き込み期間毎に極性が反転し
ている。また、液晶パネルの対向電極に入力される対向
信号は、図示しない直流電圧を用いており、一定の電圧
に設定されている。

【００２９】このような構成において、上記走査信号１
９の書き込み期間を、例えば１０〜２５μsec程度の時
間に短くした走査信号２２と、上記走査線号２０の書き
込み期間を同様に、例えば１０〜２５μsec程度の時間
に短くした走査信号２３および上記検査信号２１によっ
て偶数ラインの画素には第１の書き込み期間に、また、
奇数ラインの画素には、第２の書き込み期間にそれぞれ
検査信号２１を書き込み、これを一定時間保持すること
を繰り返すようにする。

【００３０】従来例では、図３に示す走査信号１９(ま
たは２０)を走査線１に入力し、検査信号２１を信号線
２に入力するので、画素電極には画素電極電圧２４が得
られ電位差が生じ(対向電極の電位を０Ｖとする)黒表示
となる。また、図１に示す局所的高抵抗領域２８より先
の検出信号は、局所的高抵抗領域２８の高い抵抗値によ
る大きな時定数によって図３の２５で示すような検査信
号となるが、画素電極には画素電極電圧２６が得られ、
電位差が生じて(対向電極の電位を０Ｖとする)黒表示に
なる。従って、上記従来例では、上記局所的高抵抗領域
２８の有無による表示の差が生じないため、局所的高抵
抗領域２８の検出を行うことができない。

【００３１】これに対して、本発明では、上述するよう
に、パルス幅の狭い走査信号２２(または２３)を走査線
１に入力し、上記検査信号２１を信号線２に入力する。
従って、局所的高抵抗領域２８のない信号線２および局
所的高抵抗領域２８より手前の信号線２の画素電極に
は、図３の画素電極電圧２４が得られ、電位差が生じて
(対向電極の電位を０Ｖとする)黒表示になるが、局所的
高抵抗領域２８より先の検査信号は、図３に示す検査信
号２５となり、走査信号２２(または２３)と検査信号２
５で決まる書き込み期間が短くなるため、この部分の画
素電極は上記画素電極電圧２４で示す画電圧よりも低い
画素電極電圧２７になり、電位差が小さくなって(対向
電極の電位を０Ｖとする)黒表示より明るい中間調また
は白表示となる。

【００３２】図４および図５は、上記幅の狭い走査信号
２２(または２３)を使用し、局所的高抵抗領域２８より
先の信号線２に対応する画素電極を中間調で表示させ、
それ以外の画素電極を黒表示させた場合の表示画面の表
示状態の一部を模式的に示すものである。

【００３３】図４は走査線１を複数のブロックに分け、
走査線の各ブロック毎に順次上記幅の狭い走査信号を供
給するようにしたものであり、図５は各走査線１に同一
タイミングで上記幅の狭い走査信号を供給するようにし
たものである。いずれの場合も局所的高抵抗領域２８が
ある場合は、それより後方の画素電極が中間調を表示
し、それ以外の部分は黒表示となるので、表示画面より
局所的高抵抗領域２８の有無の検出を容易に行うことが
できるようになる。

【００３４】(実施形態２)本実施形態は全走査線１を図
１０あるいは図１１に示すようなショートリング１４あ
るいは検査用電極１５等で短絡し、１つの走査信号で図
１に示す局所的高抵抗領域２８を検査するものである。

【００３５】図６は、この場合のタイムチャートであ
る。短絡された全走査線１に、図６に示す１つの走査信
号１９を供給し、この１つの走査信号で液晶パネルの書
き込みを行う。このようにすると、負荷が大きくなるの
で、走査信号１９自身も遅延し、同時にデータ線２に供
給する。図２あるいは図３に示す検査信号２１も図６に
示す検査信号２９のように遅延し、電圧降下を生ずる
が、図１に示す局所的高抵抗領域２８がない領域では、
画素電極に書き込まれる電圧は図６に示すような画素電
極電圧３０になり、電位差が生じているので表示画面は
黒表示になる。

【００３６】一方、図１に示す局所的高抵抗領域２８が
あると、それより先のデータ線２上の検査信号は、図６
に示す検査信号３１になり、局所的高抵抗領域２８より
手前のデータ線２上の検査信号２９より更に遅延し、電
圧降下をしたした信号になる。従って、この検査信号３
１により、局所的高抵抗領域２８より先のデータ線２の
画素電極は、他の部分の画素電極の画電圧よりも低い図
６に示す画素電極電圧３２になり、画電圧の電位差が小
さくなる(対向電極の電位を０Ｖとする)。

【００３７】その結果、図５に示すように、局所的高抵
抗領域２８より先の部分は、白あるいは中間調の表示と
なり、その他の画素は黒表示となって、明白な差が生じ
るので、容易に局所的高抵抗領域２８である欠陥を検出
することができる。

【００３８】図７は表示パネルの各画素に設けたＴＦＴ
のドレイン電圧Ｖdと透過率Ｔの関係を示すＶ−Ｔ特性
である。同図において、Ａ点は上記実施形態１、２にお
ける局所的高抵抗領域がない正常な部位の透過率を示し
ており、Ｂ点は実施形態１における局所的高抵抗領域よ
り先のデータ線に対応する画素の透過率を示しており、
Ｃ点は実施形態２における局所的高抵抗領域より先のデ
ータ線に対応する画素の透過率を示す。

【００３９】なお、ＴＦＴのゲートおよびソース波形の
電圧あるいは時間は、ＸＧＡの一例を例示するものであ
り、ＳＶＧＡあるいはＶＧＡ等により異なる値になる。
また、ドレイン電圧の値は局所的欠陥値の抵抗値により
異なる値になるので、代表的な値を示している。

【００４０】

【発明の効果】以上説明したように、本発明はアクティ
ブマトリックス型液晶パネルの検査方法は、一定期間中
に１つの書き込み期間を有する走査信号の書き込み期間
を短くするので、データ線上の局所的高抵抗領域より先
のデータ線上の検査信号は遅延し、且つ書き込み期間が
短くなり、この部分の画素の電圧が他の部分より低くな
るので表示に明暗の差が生じ、局所的高抵抗領域より成
る欠陥を簡単確実に検出することができる。

【００４１】また、全走査線に一定期間中に１つの書き
込み期間を有する１つの走査信号を同時に供給するの
で、負荷が大きくなり、走査信号自身が遅延するととも
に検査信号の電圧降下が生じ、データ線上の局所的高抵
抗領域より先のデータ線上の検査信号は更に遅延し、且
つ書き込み時間が短くなる。従って、この部分の画素の
電圧が他の部分より低くなり表示に明暗の差が生じて局
所的高抵抗領域より成る欠陥を簡単確実に検出すること
ができる。

【００４２】従って、液晶パネルの生産において、コス
トダウンを可能にし、良品率を向上でき、且つ市場への
不良流出防止、即ち液晶パネルの生産効率、品質および
信頼性の向上を図ることができる。

【図面の簡単な説明】

【図１】 本発明を適用する液晶パネルの基板の等価回
路図である。

【図２】 本発明の実施形態１における検査時の走査信
号および検査信号を示す図である。

【図３】 本発明の実施形態１の動作説明図である。

【図４】 本発明の実施形態１における液晶パネルの表
示状態を示す図である。

【図５】 本発明の実施形態２における液晶パネルの表
示状態を示す図である。

【図６】 本発明の実施形態２の動作説明図である。

【図７】 本発明の動作を説明するためのＶ−Ｔ特性図
である。

【図８】 従来の液晶パネルの基板の等価回路図であ
る。

【図９】 従来の液晶パネルの検査に用いる走査信号お
よび検査信号を示す図である。

【図１０】 液晶パネルの走査線およびデータ線の構成
図である。

【図１１】 液晶パネルの走査線およびデータ線の他の
構成図である。

【符号の説明】

１ 走査線 １ａ 走査線端子 ２ 信号線 ２ａ 信号線端子 ３ 共通線 ３ａ 共通線端子 ４ 薄膜トランジスタ ５ 画素電極 ６ ゲート電極 ７ ソース電極 ８ ドレイン電極 １４ ショートリング １５ 検査用電極 １６ 対向電極端子 １７ アクティブ基板 １８ 対向基板 １９、２０、２２、２３ 走査信号 ２１、２５、２９、３１ 検査信号 ２４、２６、２７、３０、３２ 画素電極電圧 ２８ 局所的高抵抗領域

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 550 G01R 31/00 G02F 1/1368 G09F 9/00 352 G09F 9/35 305

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁性基板上に走査線とデータ線を絶縁
   層を介してマトリックス状に形成し、上記走査線とデー
   タ線の各交点に上記走査線に印加される走査信号によっ
   て開閉が制御されるスイッチング素子を設けるととも
   に、上記各スイッチング素子に対応して上記データ線よ
   り供給されるデータ信号が、対応するスイッチング素子
   を介して供給される画素電極を設けたアクティブ基板
   と、該アクティブ基板に対向配置し、透明絶縁性基板上
   に透明電極を形成した対向基板を設け、上記アクティブ
   基板と対向基板間に配向層と液晶層を形成したアクティ
   ブマトリックス型液晶パネルの検査方法であって、上記
   データ線に供給する第１のパルス信号が液晶パネルの各
   画素に書き込まれる際の書き込み条件を、上記走査線に
   供給する第２のパルス信号を用いて厳しく設定し、デー
   タ線上の局所的高抵抗領域より上記第１のパルス信号の
   供給方向に対して後方に位置する画素への書き込みを不
   足させ、上記局所的高抵抗領域より後方に位置する画素
   の透過率と他の領域の画素の透過率を相違させて、デー
   タ線の高抵抗領域を上記透過率の差より検出するように
   したことを特徴とするアクティブマトリックス型液晶パ
   ネルの検査方法。
2. 【請求項２】 絶縁性基板上に走査線とデータ線を絶縁
   層を介してマトリックス状に形成し、上記走査線とデー
   タ線の各交点に上記走査線に印加される走査信号によっ
   て開閉が制御されるスイッチング素子を設けるととも
   に、上記各スイッチング素子に対応して上記データ線よ
   り供給されるデータ信号が、対応するスイッチング素子
   を介して供給される画素電極を設けたアクティブ基板
   と、該アクティブ基板に対向配置し、透明絶縁性基板上
   に透明電極を形成した対向基板を設け、上記アクティブ
   基板と対向基板間に配向層と液晶層を形成したアクティ
   ブマトリックス型液晶パネルの検査方法であって、上記
   データ線には所定のパルス幅の第１のパルス信号を供給
   し、上記走査線には、上記データ線に供給される第１の
   パルス信号に同期し、該第１のパルス信号のパルス幅よ
   り狭いパルス幅で、且つデータ線の所定の抵抗値以上の
   高い抵抗値を持つ領域より上記第１のパルス信号の供給
   方向に対して後方に位置する画素の透過率が、他の領域
   の画素の透過率に比べて相違することが視認できる電位
   を各画素に与えるパルス幅の第２のパルス信号を供給
   し、データ線の高抵抗領域を透過率の相違より検出する
   ようにしたことを特徴とするアクティブマトリックス型
   液晶パネルの検査方法。
3. 【請求項３】 全データ線を共通接続して、データ線に
   印加する上記所定幅の第１のパルス信号を供給し、奇数
   番目の走査線と偶数番目の走査線をそれぞれ共通接続し
   て、該奇数番目と偶数番目の走査線にそれぞれ上記第２
   のパルス信号を供給するようにしたことを特徴とする請
   求項２記載のアクティブマトリックス型液晶パネルの検
   査方法。
4. 【請求項４】 絶縁性基板上に走査線とデータ線を絶縁
   層を介してマトリックス状に形成し、上記走査線とデー
   タ線の各交点に上記走査線に印加される走査信号によっ
   て開閉が制御されるスイッチング素子を設けるととも
   に、上記各スイッチング素子に対応して上記データ線よ
   り供給されるデータ信号が、対応するスイッチング素子
   を介して供給される画素電極を設けたアクティブ基板
   と、該アクティブ基板に対向配置し、透明絶縁性基板上
   に透明電極を形成した対向基板を設け、上記アクティブ
   基板と対向基板間に配向層と液晶層を形成したアクティ
   ブマトリックス型液晶パネルの検査方法であって、上記
   データ線には所定のパルス幅の第１のパルス信号を供給
   し、上記走査線は複数本を共通接続して、共通接続した
   走査線に所定のパルス幅の第３のパルス信号を供給し、
   上記複数本の走査線の共通接続による時定数の変化と、
   データ線の所定の抵抗値より高い抵抗値を持つ領域より
   上記第１の信号の供給方向に対して後方に位置するデー
   タ線の時定数の変化で、上記の高い抵抗値を持つ領域よ
   り後方のデータ線に対応する画素の透過率と他の領域の
   画素の透過率を相違させ、データ線の高抵抗領域を検出
   することを特徴とするアクティブマトリックス型液晶パ
   ネルの検査方法。