JP2001033813A - 液晶表示装置の検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 液晶セル内に検査配線を設けた液晶表示装置
を検査するに際し、液晶表示装置の完成前の検査にて簡
易にフリッカーレベルの評価判断ができるようにする。 【解決手段】 画素の配列における奇数行の各スイッチ
ング素子４のゲート電位を与えるゲート配線２に第１の
ゲート側検査配線Ｇ１を接続し、偶数行の各スイッチン
グ素子４のゲート電位を与えるゲート配線２に第２のゲ
ート側検査配線Ｇ２を接続し、第１のゲート側検査配線
Ｇ１への駆動電位とソース側検査配線Ｓ１〜Ｓ３への駆
動電位とによる表示と、第２のゲート側検査配線Ｇ２へ
の駆動電位とソース側検査配線Ｓ１〜Ｓ３への駆動電位
とによる表示によって、フリッカー画面を表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置の検査
方法に関し、特にアクティブマトリクス方式の液晶表示
装置の検査方法に関する。

【０００２】

【従来の技術】近年、文字や情報を表示する表示装置と
して、大きさや消費電力の点から液晶表示装置が注目さ
れている。その中でも、応答を早くするとともに動画を
鮮明に表示させるために、各画素にＴＦＴ（薄膜トラン
ジスタ）に代表されるスイッチング素子を接続した、ア
クティブマトリクス方式の液晶表示装置が注目されてい
る。

【０００３】アクティブマトリクス方式の液晶表示装置
には、赤、緑、青色を表示する画素電極をデルタ配列に
配置したものとストライプ配列に配置したものがある。
図７は、画素電極をデルタ配列とした液晶表示装置の構
成を示す平面図、図８はその構成を示す断面図である。
図７において、赤を表示させる画素電極１ｒと緑を表示
させる画素電極１ｇと青を表示させる画素電極１ｂとは
デルタ配列に配置され、これら画素電極１ｒ、１ｇ、１
ｂの間を縫って、ゲート配線２とソース配線３とが配置
されている。ゲート配線２とソース配線３との交点に
は、前記ＴＦＴに代表されるスイッチング素子４が配置
され、ゲート配線２に印加される電位により、赤画素電
極１ｒ、緑画素電極１ｇ、青画素電極１ｂと、ソース配
線３とが電気的に接続または遮断される。

【０００４】同色の画素電極１ｒ、１ｇ、１ｂはゲート
配線２の１配線おきに同列に配置され、ゲート配線２を
介して隣接される同色の画素電極１ｒ、１ｇ、１ｂどう
しは１．５画素ずつずれて配置されている。また、この
デルタ配列では、１つのソース配線３には、スイッチン
グ素子４を介して１行毎に異なる２色の画素電極、たと
えば赤画素電極１ｒと緑画素電極１ｇとが接続されてい
る。緑画素電極１ｇと青画素電極１ｂ、青画素電極１ｂ
と赤画素電極１ｒについても同様である。５はゲート配
線２に駆動電位を印加するゲート駆動回路、６はソース
配線３に駆動電位を印加するソース駆動回路、７は対向
電極８に駆動電位を印加する対向電極駆動回路である。
ゲート駆動回路５、ソース駆動回路６、対向電極駆動回
路７は、画面の外側に配置されている。

【０００５】図８（ａ）は、図７におけるＡ−Ａ′線に
沿った断面図、図８（ｂ）は、図７におけるＢ−Ｂ′線
に沿った断面図である。画素電極１ｒ、１ｇ、１ｂは液
晶９を挟んで対向電極８と対向し、画素電極１ｒ、１
ｇ、１ｂと対向電極８との電位差により透過光の割合を
変化させて文字や情報を表示する。なお、図９は、画素
電極１をストライプ配列に配置した液晶表示装置および
検査配線の構成を示す平面図であり、液晶表示装置の完
成前の検査の状況を示している。

【０００６】液晶表示装置を歩留まり良く生産するため
に、従来、ゲート駆動回路５とソース駆動回路６と対向
電極駆動回路７とを、それぞれすべてのゲート配線２と
ソース配線３と対向電極８とに接続して電位を印加し、
白、黒、赤、緑、青の画面を表示させる不良検出検査を
行っていた。この不良検出方法では、検査回路とゲート
配線２およびソース配線３との接続にはプローブが主に
使用されるが、液晶表示装置が小型、高精細になるとプ
ローブの作成が困難もしくは作成不可能となる。

【０００７】図９に示すように画素電極１がストライプ
配列に配置された液晶表示装置では、これらの不都合を
解消するために、図示のように、すべてのゲート配線２
に接続されたゲート側検査配線Ｇと、赤に対応するソー
ス配線３のすべてに接続された第１のソース側検査配線
Ｓ１と、緑に対応するソース配線３のすべてに接続され
た第２のソース側検査配線Ｓ２と、青に対応するソース
配線３のすべてに接続された第３のソース側検査配線Ｓ
３と、対向電極８に接続した対向電極側検査配線Ｃとに
よる合計５本の検査配線を設け、各検査配線と検査回路
とを接続して検査した後、その検査配線を切断部Ｔで切
断するようにした簡易検査方法が採用されている。

【０００８】

【発明が解決しようとする課題】このような従来の液晶
表示装置の検査方法では、黒、白、赤、緑、青画面の表
示での検査しかできず、ゲート１ライン毎に黒、白、
黒、白、…、または白、黒、白、黒、…というフリッカ
ー画面を表示させることが不可能で、フリッカーレベル
を評価判断し、検査することができない問題がある。

【０００９】本発明は前記課題を解決するもので、プロ
ーブを使用しなくても不良検査でき、しかも画素電極が
デルタ配列とストライプ配列とのいずれで配置された場
合でも、黒、白、赤、緑、青画面表示の他に、ゲート１
ライン毎に黒、白、黒、白、…、または白、黒、白、
黒、…というフリッカー画面の表示を可能とし、液晶表
示装置の完成前の検査にて、簡易にフリッカーレベルを
評価判断できるようにすることを目的とする。

【００１０】

【課題を解決するための手段】本発明の液晶表示装置の
検査方法は、行ごとのゲート配線に接続する検査配線を
第１のゲート側検査配線と第２のゲート側検査配線との
２本とするとともに、ゲート配線を１行置きに第１のゲ
ート側検査配線と第２のゲート側検査配線に交互に接続
し、各ソース側検査配線に、画素に赤、緑、青を表示さ
せる第１のデータ信号と、画素に黒を表示させる第２の
データ信号とを選択的に印加し、第１および第２のゲー
ト側検査配線への印加電位によって、ソース側検査配線
に第１のデータ信号と第２のデータ信号との一方が印加
されているときに、奇数行と偶数行との一方のスイッチ
ング素子をオン状態とするとともに他方のスイッチング
素子をオフ状態としてその状態を所定時間だけ維持させ
るとともに、ソース側検査配線に第１のデータ信号と第
２のデータ信号との他方が印加されているときに、奇数
行と偶数行との他方のスイッチング素子をオン状態とす
るとともに前記一方のスイッチング素子をオフ状態とし
てその状態を所定時間だけ維持させて、ゲート１ライン
毎に黒、白、黒、白、…、または白、黒、白、黒、…と
いうフリッカー画面を表示させて検査を行うものであ
る。

【００１１】本発明により、画素電極がデルタ配列であ
るかストライプ配列であるかに関係なく、ゲート１ライ
ン毎に黒、白、黒、白、…、または白、黒、白、黒、…
というフリッカー画面の表示を可能とし、液晶表示装置
の完成前の検査にて、簡易にフリッカーレベルを評価判
断することが可能となる。

【００１２】

【発明の実施の形態】請求項１に記載の本発明は、各列
における赤、緑、青の各画素の画素電極がスイッチング
素子を介してソース配線に接続されたアクティブマトリ
クス方式の液晶表示装置において、奇数行のスイッチン
グ素子のゲートに電位を与える各ゲート配線に第１のゲ
ート側検査配線を接続し、偶数行のスイッチング素子の
ゲートに電位を与える各ゲート配線に第２のゲート側検
査配線を接続し、またソース配線にソース側検査配線を
接続し、各ソース側検査配線に、画素に赤、緑、青を表
示させる第１のデータ信号と、画素に黒を表示させる第
２のデータ信号とを選択的に印加し、第１および第２の
ゲート側検査配線への印加電位によって、ソース側検査
配線に第１のデータ信号と第２のデータ信号との一方が
印加されているときに、奇数行と偶数行との一方のスイ
ッチング素子をオン状態とするとともに他方のスイッチ
ング素子をオフ状態としてその状態を所定時間だけ維持
させ、かつソース側検査配線に第１のデータ信号と第２
のデータ信号との他方が印加されているときに、奇数行
と偶数行との他方のスイッチング素子をオン状態とする
とともに前記一方のスイッチング素子をオフ状態として
その状態を所定時間だけ維持させて、ゲート１ライン毎
に黒、白、黒、白、…、または白、黒、白、黒、…とい
うフリッカー画面を表示させて検査を行うものである。

【００１３】このようにすると、液晶表示装置の完成前
の検査にて、ゲート１ライン毎に黒、白、黒、白、…、
または白、黒、白、黒、…というフリッカー画面を表示
させることが可能であり、簡易にフリッカーレベルを評
価判断する検査を行うことができる。請求項２に記載の
本発明は、画素配列がデルタ配列とストライプ配列との
いずれかである液晶表示装置について検査を行うもので
ある。

【００１４】このようにすると、画素電極がデルタ配列
であるかストライプ配列であるかに関係なく、液晶表示
装置の完成前の検査にて、簡易にフリッカーレベルを評
価判断することが可能となる。請求項３に記載の本発明
は、スイッチング素子が、所定期間のオン状態からオフ
状態に切り替えられるとともに、その後に時間をおいて
再びオン状態となるように動作され、かつ、スイッチン
グ素子がこのように所定期間のオン状態からオフ状態に
切り替えられ、その後に時間をおいて再びオン状態とな
るまでの間は、画素が、前記所定期間のオン状態での色
と同じ色を表示し続けるものである。

【００１５】このようにすると、スイッチング素子を所
定期間オンにするだけで、このスイッチング素子がオフ
状態に切り替えられかつその後に時間をおいて再びオン
状態となるまでの間にわたって、同じ色を表示し続ける
ことができる。請求項４に記載の本発明は、スイッチン
グ素子をオンとする電位をＶｏｎ、オフとする電位をＶ
ｏｆｆとして、このスイッチング素子を第１のゲート側
検査配線または第２のゲート側検査配線への印加電位に
よりオンとする期間を、（Ａ）液晶表示装置内における
ゲート配線の電位がＶｏｆｆ電位の状態から第１のゲー
ト側検査配線または第２のゲート側検査配線にＶｏｎ電
位を印加してゲート配線の電位が０．９×（Ｖｏｎ−Ｖ
ｏｆｆ）＋Ｖｏｆｆとなる時の立ち上がり期間と、
（Ｂ）スイッチング素子を通して画素電極にソース配線
からのデータ信号を書き込むのに必要な期間と、（Ｃ）
ゲート配線の電位がＶｏｎ電位の状態から第１のゲート
側検査配線または第２のゲート側検査配線にＶｏｆｆ電
位を印加してゲート配線の電位が０．９×（Ｖｏｆｆ−
Ｖｏｎ）＋Ｖｏｎとなる時の立ち下がり期間とを加算し
た期間以上、かつ、（ａ）液晶表示装置内のゲート配線
の電位がＶｏｆｆ電位の状態から第１のゲート側検査配
線または第２のゲート側検査配線にＶｏｎ電位を印加し
てゲート配線の電位がＶｏｎ電位となるときの立ち上が
り期間と、（ｂ）スイッチング素子を通して画素電極に
ソース配線からのデータ信号を書き込むのに必要な期間
と、（ｃ）ゲート配線の電位がＶｏｎ電位の状態から第
１のゲート側検査配線または第２のゲート側検査配線に
Ｖｏｆｆ電位を印加してゲート配線の電位がＶｏｆｆと
なるときの立ち下がり期間とを加算した期間未満とする
ものである。

【００１６】このようにすると、液晶表示装置の完成前
の検査において、液晶駆動回路の形成時の駆動画面と比
較して液晶表示装置の不良視認の相関性、一致性を高め
ることができる。請求項５に記載の本発明は、第１およ
び第２のゲート側検査配線の一方に対応したスイッチン
グ素子がオン状態に切り替えられてから、このオン状態
を所定期間続けたうえでオフ状態に切り替えられ、その
後に、第１および第２のゲート側検査配線の他方に対応
したスイッチング素子がオン状態に切り替えられるまで
の期間を、前記スイッチング素子が続けるオン状態の期
間の２倍以上の期間とするものである。

【００１７】このようにすると、液晶表示装置の完成前
の検査でソース配線からのデータ信号をスイッチング素
子を通して画素電極に書き込む時に、スイッチング素子
のゲートしきい値に対してマージンを保たせて、ソース
配線からのデータ信号を画素電極に書き込む動作を適切
かつ確実に行うことができる。請求項６に記載の本発明
は、第１のゲート側検査配線と第２のゲート側検査配線
とへの印加電位によりスイッチング素子をオフ状態に切
り替え、その後に時間をおいて再びオン状態に切り替え
るまでの期間を長短２種類存在させ、そのうちの長い方
の期間を、画素が所定期間のオン状態での色と同じ色を
表示し続け得る期間と同等にするものである。

【００１８】このようにすると、液晶表示装置の完成前
の検査で、液晶駆動回路の形成時の駆動画面と比較して
液晶表示装置の不良視認の相関性、一致性を高めること
ができる。請求項７に記載の本発明は、液晶表示装置の
各配線および各検査配線の抵抗および容量により生じる
遅延を解消するために、スイッチング素子のオンオフ動
作を司る目的で第１および第２のゲート側検査配線に印
加する駆動電位と、画素電極に書き込むデータ信号とを
時間的に遅らせるかまたは早めるものである。

【００１９】このようにすると、液晶表示装置の完成前
の検査でソース配線からのデータ信号をスイッチング素
子を通して画素電極に書き込む時、スイッチング素子の
ゲートしきい値に対してマージンを保たせて、ソース配
線からのデータ信号を画素電極に書き込む動作を適切か
つ確実に行うことができる。請求項８に記載の本発明
は、奇数行のスイッチング素子のゲートに電位を与える
各ゲート配線に接続された第１のゲート側検査配線と、
偶数行のスイッチング素子のゲートに電位を与える各ゲ
ート配線に接続された第２のゲート側検査配線と、ソー
ス配線に接続されたソース側検査配線とを具備し、か
つ、ソース側検査配線に、画素に赤、緑、青を表示させ
る第１のデータ信号と、画素に黒を表示させる第２のデ
ータ信号との一方が印加されているときに、第１および
第２のゲート側検査配線への印加電位によって、奇数行
と偶数行との一方のスイッチング素子をオン状態とする
とともに他方のスイッチング素子をオフ状態としてその
状態を所定時間だけ維持させ、かつソース側検査配線に
第１のデータ信号と第２のデータ信号との他方が印加さ
れているときに、奇数行と偶数行との他方のスイッチン
グ素子をオン状態とするとともに前記一方のスイッチン
グ素子をオフ状態としてその状態を所定時間だけ維持さ
せる手段を具備して、ゲート１ライン毎に黒、白、黒、
白、…、または白、黒、白、黒、…というフリッカー画
面を表示させることができるようにしたものである。

【００２０】このようなものであると、液晶表示装置の
完成前の検査において、画素電極がストライプ配列であ
るかデルタ配列であるかに関係なく、白、黒、赤、緑、
青画面表示の他に、ゲート１ライン毎に黒、白、黒、
白、…、または白、黒、白、黒、…というフリッカー画
面を表示させて簡易に検査をすることができる。このた
め、液晶駆動回路形成時の実際の駆動画面との相関性を
高めた検査を、簡易に行うことができる。

【００２１】以下、本発明の実施の形態の液晶表示装置
の検査方法について、図面を参照しながら説明する。図
１は、本発明の実施の形態にもとづく、画素電極１ｒ、
１ｇ、１ｂがデルタ配列に配置された液晶表示装置およ
び検査配線を示す平面図である。なお、図７〜９に示し
た従来例と同じ構成要素には同一番号を付与して詳細な
説明を省略する。

【００２２】本実施の形態の構成が従来例と異なる点
は、ゲート配線２に係わる検査配線を第１のゲート側検
査配線Ｇ１と第２のゲート側検査配線との２本とし、計
６本の検査配線を設けたことにある。すなわち図１にお
いて、ソース側検査配線Ｓ１、ソース側検査配線Ｓ２、
ソース側検査配線Ｓ３、第１のゲート側検査配線Ｇ１、
第２のゲート側検査配線Ｇ２、対向電極側検査配線Ｃの
計６本の検査配線が、画素電極１ｒ、１ｇ、１ｂが形成
されたガラス基板の上における表示範囲の外部に形成さ
れている。第１のゲート側検査配線Ｇ１は、ゲート配線
２に沿って配列された第１行目、第３行目、第５行目…
のように奇数行のすべてのゲート配線２に接続されてい
る。一方、第２のゲート側検査配線Ｇ２は、ゲート配線
２に沿って配列された第２行目、第４行目、第６行目…
のように偶数行のすべてのゲート配線２に接続されてい
る。

【００２３】ソース側検査配線Ｓ１は、ソース配線３の
うちの、赤画素電極１ｒと緑画素電極１ｇとがスイッチ
ング素子４を介して接続されているソース配線３のすべ
てに接続されている。ソース側検査配線Ｓ２は、緑画素
電極１ｇと青画素電極１ｂとがスイッチング素子４を介
して接続されているソース配線３のすべてに接続されて
いる。ソース側検査配線Ｓ３は、青画素電極１ｂと赤画
素電極１ｒとがスイッチング素子４を介して接続されて
いるソース配線３のすべてに接続されている。また、対
向電極側検査配線Ｃは対向電極８に接続されている。

【００２４】図６に、上記液晶表示装置におけるガラス
基板の上に形成された検査配線Ｇ１、Ｇ２、Ｓ１、Ｓ
２、Ｓ３、Ｃへ検査用の駆動電位を印加するための検査
装置の構成図を示す。液晶表示装置のための検査装置１
０は、検査配線Ｇ１、Ｇ２、Ｓ１、Ｓ２、Ｓ３、Ｃへ検
査用の駆動電位を出力する信号発生手段１１と、液晶表
示装置に表示させる色、すなわち白、黒、赤、緑、青画
面およびフリッカー画面を選択する選択スイッチ（選択
手段の一例）１２と、信号発生手段１１と上記検査配線
Ｇ１、Ｇ２、Ｓ１、Ｓ２、Ｓ３、Ｃとの間を電気的に接
続する配線ケーブル１３とを有して、選択した色に応じ
た駆動電位が配線ケーブル１３を介して検査配線Ｇ１、
Ｇ２、Ｓ１、Ｓ２、Ｓ３、Ｃへ印加されるように構成さ
れている。

【００２５】この検査装置１０に関し、ゲート１ライン
毎に黒、白、黒、白、…、または白、黒、白、黒、…と
いうフリッカー画面を表示させる検査方法を実行すると
きの動作について、図面を参照しながら説明する。図２
は、ゲート１ライン毎に黒、白、黒、白、…というフリ
ッカー画面表示を行うための駆動電位を示す波形図であ
る。また図３は、ゲート１ライン毎に白、黒、白、黒、
…というフリッカー画面表示を行うための駆動電位を示
す波形図である。

【００２６】ここで、第１のゲート側検査配線Ｇ１、第
２のゲート側検査配線Ｇ２、ソース側検査配線Ｓ１、Ｓ
２、Ｓ３、対向電極側検査配線Ｃに印加される駆動電位
を、それぞれＶｇ１、Ｖｇ２、Ｖｓ１、Ｖｓ２、Ｖｓ
３、Ｖｃとしている。また、各スィッチング素子４を電
気的に開閉させるに十分な駆動電位をＶｏｎ電位とＶｏ
ｆｆ電位とし、Ｖｓ１、Ｖｓ２、Ｖｓ３における方形波
のセンター電位をＶｓｃ電位とし、Ｖｃにおける方形波
のセンター電位をＶｃｃ電位とする。

【００２７】なお、Ｖｓｃ電位とＶｃｃ電位との間に
は、（Ｖｓｃ）−（フィードスルー電位差）＝Ｖｃｃと
いう関係式が成り立つ。フィードスルー電位差とは、ゲ
ートパルスがオンの時に液晶容量および蓄積容量に充電
された電荷が、スイッチング素子４のソースとゲートと
の間の寄生容量の影響でゲートパルスがオフになった瞬
間にそれぞれの容量に再分配されることにより発生する
電位差をいう。

【００２８】また、第１のゲート側検査配線Ｇ１の駆動
電位Ｖｇ１がＶｏｆｆ電位の状態から、Ｖｏｎ電位を一
度印加させたのち、再度Ｖｏｆｆ電位を印加し、その期
間中は第２ゲート側検査配線Ｇ２にはＶｏｆｆ電位が印
加されている状態を動作１とする。また、第２ゲート側
検査配線Ｇ２の駆動電位Ｖｇ２がＶｏｆｆ電位の状態か
ら、Ｖｏｎ電位を一度印加させたのち、再度Ｖｏｆｆ電
位を印加し、その期間中は第１ゲート側検査配線Ｇ１に
はＶｏｆｆ電位が印加されている状態を動作２とする。
また、第１ゲート側検査配線Ｇ１と第２ゲート側検査配
線Ｇ２のいずれにもＶｏｆｆ電位が印加されている状態
を動作３とする。なお動作１および動作２の周期をτ
ａ、駆動電位Ｖｇ１および駆動電位Ｖｇ２におけるＶｏ
ｎの期間をτｂとする。

【００２９】この液晶表示装置は、画素電極１ｒ、１
ｇ、１ｂと対向電極８との間の電位差が小さい時に赤、
緑、青を表示し、電位差が大きいときに黒を表示するも
のであるる赤、緑、青のすべてが同時に表示されると、
そのラインの色は白となる。また液晶９は、スイッチン
グ素子４が遮断されてからつぎに導電されるまでの間
は、画素電極１と対向電極８との電位差を維持するもの
とする。

【００３０】図４、図５は、図２、図３に示した検査の
ための駆動電位を印加した場合の、第１のゲート側検査
配線Ｇ１に接続された奇数行の赤画素電極１ｒ、緑画素
電極１ｇ、青画素電極１ｂのそれぞれの液晶電位Ｖ１
ｒ、Ｖ１ｇ、Ｖ１ｂと、第２のゲート側検査配線Ｇ２に
接続された偶数行の緑画素電極１ｇ、青画素電極１ｂ、
赤画素電極１ｒのそれぞれの液晶電位Ｖ１ｇ、Ｖ１ｂ、
Ｖ１ｒを示す波形図であり、各画素電極ごとの表示色、
そして画面全体としての表示色の関係を示す。ここで図
４はゲート１ライン毎に黒、白、黒、白、…というフリ
ッカー画面表示であるときの関係を示し、図５はゲート
１ライン毎に白、黒、白、黒、…というフリッカー画面
表示であるときの関係を示している。

【００３１】このように、ゲート配線２に接続される検
査配線を第１のゲート側検査配線Ｇ１と第２のゲート側
検査配線Ｇ２との２本とし、第１のゲート側検査配線Ｇ
１と第２のゲート側検査配線Ｇ２とに印加するＶｏｎ電
位を所定のタイミングで切り替えることにより、ゲート
１ライン毎に黒、白、黒、白、…、または白、黒、白、
黒、…というフリッカー画面の表示が可能であり、フリ
ッカーレベルを評価判断するという液晶表示装置の検査
方法を簡易に実現することができる。また、奇数行のゲ
ート配線２と偶数行のゲート配線２とを区別して接続す
る構成とし、ソース配線３より各画素電極１へデータ信
号を書き込む時の画素電極１と対向電極８との間の液晶
電位状態を考慮して、第１のゲート側検査配線Ｇ１と第
２のゲート側検査配線Ｇ２とに印加するＶｏｎ電位のタ
イミングにより、第１のゲート側検査配線Ｇ１に接続さ
れたゲート配線２のラインの画素群と第２のゲート側検
査配線Ｇ２に接続されたゲート配線２のライン画素群と
の輝度差、すなわちゲート奇数行の画素電位とゲート偶
数行の画素電位におけるフィードスルー電位差を解消す
るのに役たてることができる。これによりフリッカー、
すなわち画面のぱたつきを抑えることができ、垂直周期
（フィールド周期）、すなわち、ある画素にデータが書
き込まれてから次に書き込まれるまでの期間を２４Ｈｚ
以上とした場合におけるフリッカーのない画面表示を可
能としている。なお、本実施の形態では、図２、図３か
らわかるように、動作上長短２種類の垂直周期が存在す
るが、上記２４Ｈｚ以上とは長い方の垂直周期を指す。

【００３２】さらに、ゲート配線２に接続される第１の
ゲート側検査配線Ｇ１と第２のゲート側検査配線Ｇ２と
の両方にＶｏｆｆ電位が印加される期間、すなわち動作
３の期間を、液晶表示装置に液晶駆動回路を形成したと
きの実際の駆動における画素電極１と対向電極８との間
の電位差を維持する期間と等しくする。この場合、上記
のように長短２種類の垂直周期が存在するため、長い方
のＶｏｆｆ電位の期間を、液晶表示装置に液晶駆動回路
を形成したときの実際の駆動における画素電極１と対向
電極８との間の電位差を維持する期間と等しくする。そ
の理由は、本検査方法による検査は液晶表示装置の製造
過程における中間検査としての位置づけであるため、画
素電位の保持特性に起因する不良の過剰検査を避けるた
めである。これにより画素電位の保持特性のばらつきを
確認することができる。なお、保持特性は、スイッチン
グ素子のオフ電流、画素容量、液晶抵抗を通じてのリー
ク電流などに依存する。

【００３３】スイッチング素子４を第１のゲート側検査
配線Ｇ１または第２のゲート側検査配線Ｇ２への印加電
位によりオンとする期間τｂは、（Ａ）液晶表示装置内
におけるゲート配線２の電位がＶｏｆｆ電位の状態から
第１のゲート側検査配線Ｇ１または第２のゲート側検査
配線Ｇ２にＶｏｎ電位を印加してゲート配線２の電位が
０．９×（Ｖｏｎ−Ｖｏｆｆ）＋Ｖｏｆｆとなる時の立
ち上がり期間と、（Ｂ）スイッチング素子４を通して画
素電極１にソース配線３からのデータ信号を書き込むの
に必要な期間と、（Ｃ）液晶表示装置内のゲート配線２
の電位がＶｏｎ電位の状態から第１のゲート側検査配線
Ｇ１または第２のゲート側検査配線Ｇ２にＶｏｆｆ電位
を印加してゲート配線２の電位が０．９×（Ｖｏｆｆ−
Ｖｏｎ）＋Ｖｏｎとなる時の立ち下がり期間とを加算し
た期間以上、かつ、（ａ）液晶表示装置内のゲート配線
２の電位がＶｏｆｆ電位の状態から第１のゲート側検査
配線Ｇ１、第２のゲート側検査配線Ｇ２にＶｏｎ電位を
印加してゲート配線２の電位がＶｏｎ電位となるときの
立ち上がり期間と、（ｂ）スイッチング素子４を通して
画素電極１にソース配線３からのデータ信号を書き込む
のに必要な期間と、（ｃ）液晶表示装置内のゲート配線
２の電位がＶｏｎ電位の状態から第１のゲート側検査配
線Ｇ１または第２のゲート側検査配線Ｇ２にＶｏｆｆ電
位を印加してゲート配線２の電位がＶｏｆｆとなるとき
の立ち下がり期間とを加算した期間未満とする。

【００３４】ゲート配線２に印加される駆動電位Ｖｇ１
および駆動電位Ｖｇ２は、第１のゲート側検査配線Ｇ１
および第２のゲート側検査配線Ｇ２とゲート配線２とが
持っている抵抗および容量により遅延を生じる。スイッ
チング素子４をオンとする時間が長過ぎると、Ｖｏｎ電
位からＶｏｆｆ電位へ変化させる波形に遅延が生じるこ
とにより、スイッチング素子４を所定のタイミングで遮
断できなくなり、スイッチング素子４に起因する不良が
検出できない恐れがある。これにより、スイッチング素
子４のスイッチング特性のバラツキによる不良に関し
て、液晶駆動回路形成時の駆動画面との相関性が高ま
る。

【００３５】動作１および動作２の動作期間にあたる期
間τａは、Ｖｏｎ電位を印加する期間τｂの２倍以上に
する必要がある。前述のようにゲート配線２に印加され
る駆動電位Ｖｇ１および駆動電位Ｖｇ２は、第１ゲート
側検査配線Ｇ１、第２ゲート側検査配線Ｇ２、ゲート配
線２が持つ抵抗および容量により、遅延を生じる。その
ため、スイッチング素子４のゲート電位をオフとしきら
ない間に、ソース配線３の駆動電位Ｖｓ１〜Ｖｓ３の切
り替わり時の電位が画素に書き込まれる恐れがある。そ
のため動作期間τａはＶｏｎ電位を印加する期間τｂの
２倍以上にして、十分な時間を確保する必要がある。

【００３６】また、第１のゲート側検査配線Ｇ１と第２
のゲート側検査配線Ｇ２のように２本設けた場合、第１
のゲート側検査配線Ｇ１に接続される奇数行のゲート配
線２の駆動電位Ｖｇ１の振幅と、第２のゲート側検査配
線Ｇ２に接続される偶数行のゲート配線２に印加される
駆動電位Ｖｇ２の振幅とを同一にし、ゲート配線２に接
続された同色の各画素の画素電極１における液晶電圧を
奇数行と偶数行とに係わらず同一にする必要がある。そ
のため、各ゲート配線２は第１のゲート側検査配線Ｇ１
または第２のゲート側検査配線Ｇ２のどちらかに接続す
るとともに、他方の第２のゲート側検査配線Ｇ２または
第１のゲート側検査配線Ｇ１とは配線パターン上で交差
する構造とし、２本の第１のゲート側検査配線Ｇ１と第
２のゲート側検査配線Ｇ２に生じる抵抗、容量を同一に
させるようにしている。

【００３７】検査完了後は、図１に示す一点鎖線で示し
た切断部Ｔに沿ってレーザー光を照射して配線パターン
の一部を溶断し、各検査配線Ｓ１、Ｓ２、Ｓ３、Ｇ１、
Ｇ２、Ｃとソース配線３、ゲート配線２、対向電極８と
の間の電気接続を切断し、ゲート駆動回路５、ソース駆
動回路６、対向電極駆動回路７を形成して製品に仕上げ
る。なお、前記各検査配線とソース配線３、ゲート配線
２、対向電極８との間の電気接続を切断するまでは、短
絡による電荷分散効果により、静電気によるスイッチン
グ素子４の破壊やスイッチング特性不良などを防止する
効果が期待できる。

【００３８】上記の実施の形態では、画素電極１がデル
タ配列に配置された液晶表示装置を例に挙げて説明した
が、本発明は画素電極１をストライプ配列に配置した液
晶表示装置に対しても有効であって、ゲート配線２に接
続される検査配線を２本にし、その２本の第１のゲート
側検査配線Ｇ１と第２のゲート側検査配線Ｇ２とに印加
するＶｏｎ電位を本実施例に説明したようなタイミング
にて印加し、ソース側検査配線Ｓ１、Ｓ２、Ｓ３および
対向電極側配線Ｃにゲート１ライン毎に黒、白、黒、
白、…、または白、黒、白、黒、…というフリッカー画
面を表示させるようなデータ信号の電位および対向電極
電位を印加して画像検査することにより、フリッカーレ
ベルを評価判断するという液晶表示装置の検査方法を簡
易に実現することができる。

【００３９】

【発明の効果】以上のように本発明の液晶表示装置の検
査方法によれば、画素電極の配置がデルタ配列であるか
ストライプ配列であるかに関係なく、奇数行のスイッチ
ング素子のゲート配線に接続した第１のゲート側検査配
線と偶数行のスイッチング素子のゲート配線に接続した
第２のゲート側検査配線とを設け、奇数行の画素と偶数
行の画素とを分離して駆動させ、ソース側検査配線およ
び対向電極側検査配線にゲート１ライン毎に黒、白、
黒、白、…、または白、黒、白、黒、…というフリッカ
ー画面を表示させるようなデータ信号電位および対向電
極電位を印加して画像検査することにより、液晶表示装
置の完成前の検査において簡易にフリッカーレベルを評
価判断して検査することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の液晶表示装置の検査方法
にもとづく液晶表示装置および検査配線の構成を示す平
面図

【図２】同実施の形態における、ゲート１ライン毎に
黒、白、黒、白、…というフリッカー画面表示を行う場
合の駆動電位を示す波形図

【図３】同実施の形態における、ゲート１ライン毎に
白、黒、白、黒、…というフリッカー画面表示を行う場
合の駆動電位を示す波形図

【図４】同実施の形態における、ゲート１ライン毎に
黒、白、黒、白、…というフリッカー画面表示を行う場
合の画素ごとの液晶電位を示す波形図

【図５】同実施の形態における、ゲート１ライン毎に
白、黒、白、黒、…というフリッカー画面表示を行う場
合の画素ごとの液晶電位を示す波形図

【図６】本発明の実施の形態にもとづく、液晶表示装置
へ駆動電位を印加する装置の構成図

【図７】従来の画素電極がデルタ配列に配置された液晶
表示装置の構成を示す平面図

【図８】図７の要部の断面図

【図９】画素電極がストライプ配列に配置された従来の
液晶表示装置およびその検査配線の構成を示す平面図

【符号の説明】

１ｒ 赤画素電極 １ｇ 緑画素電極 １ｂ 青画素電極 ２ ゲート配線 ３ ソース配線 ４ スイッチング素子 ５ ゲート駆動回路 ６ ソース駆動回路 Ｇ１ 第１のゲート側検査配線 Ｇ２ 第２のゲート側検査配線 Ｓ１、Ｓ２、Ｓ３ ソース側検査配線

Claims (8)

【特許請求の範囲】
1. 【請求項１】 各列における赤、緑、青の各画素の画素
   電極がスイッチング素子を介してソース配線に接続され
   たアクティブマトリクス方式の液晶表示装置の検査方法
   において、 奇数行のスイッチング素子のゲートに電位を与える各ゲ
   ート配線に第１のゲート側検査配線を接続し、偶数行の
   スイッチング素子のゲートに電位を与える各ゲート配線
   に第２のゲート側検査配線を接続し、さらにソース配線
   にソース側検査配線を接続し、 各ソース側検査配線に、画素に赤、緑、青を表示させる
   第１のデータ信号と、画素に黒を表示させる第２のデー
   タ信号とを選択的に印加し、 第１および第２のゲート側検査配線への印加電位によっ
   て、ソース側検査配線に第１のデータ信号と第２のデー
   タ信号との一方が印加されているときに、奇数行と偶数
   行との一方のスイッチング素子をオン状態とするととも
   に他方のスイッチング素子をオフ状態としてその状態を
   所定時間だけ維持させ、かつソース側検査配線に第１の
   データ信号と第２のデータ信号との他方が印加されてい
   るときに、奇数行と偶数行との他方のスイッチング素子
   をオン状態とするとともに前記一方のスイッチング素子
   をオフ状態としてその状態を所定時間だけ維持させて、 ゲート１ライン毎に黒、白、黒、白、…、または白、
   黒、白、黒、…というフリッカー画面を表示させて検査
   を行うことを特徴とする液晶表示装置の検査方法。
2. 【請求項２】 画素配列がデルタ配列とストライプ配列
   とのいずれかである液晶表示装置について検査を行うこ
   とを特徴とする請求項１記載の液晶表示装置の検査方
   法。
3. 【請求項３】 スイッチング素子は、所定期間のオン状
   態からオフ状態に切り替えられるとともに、その後に時
   間をおいて再びオン状態となるように動作され、かつ、
   スイッチング素子がこのように所定期間のオン状態から
   オフ状態に切り替えられ、その後に時間をおいて再びオ
   ン状態となるまでの間は、画素は、前記所定期間のオン
   状態での色と同じ色を表示し続けることを特徴とする請
   求項１または２記載の液晶表示装置の検査方法。
4. 【請求項４】 スイッチング素子をオンとする電位をＶ
   ｏｎ、オフとする電位をＶｏｆｆとして、このスイッチ
   ング素子を第１のゲート側検査配線または第２のゲート
   側検査配線への印加電位によりオンとする期間を、
   （Ａ）液晶表示装置内におけるゲート配線の電位がＶｏ
   ｆｆ電位の状態から第１のゲート側検査配線または第２
   のゲート側検査配線にＶｏｎ電位を印加してゲート配線
   の電位が０．９×（Ｖｏｎ−Ｖｏｆｆ）＋Ｖｏｆｆとな
   る時の立ち上がり期間と、（Ｂ）スイッチング素子を通
   して画素電極にソース配線からのデータ信号を書き込む
   のに必要な期間と、（Ｃ）ゲート配線の電位がＶｏｎ電
   位の状態から第１のゲート側検査配線または第２のゲー
   ト側検査配線にＶｏｆｆ電位を印加してゲート配線の電
   位が０．９×（Ｖｏｆｆ−Ｖｏｎ）＋Ｖｏｎとなる時の
   立ち下がり期間とを加算した期間以上、かつ、（ａ）液
   晶表示装置内のゲート配線の電位がＶｏｆｆ電位の状態
   から第１のゲート側検査配線または第２のゲート側検査
   配線にＶｏｎ電位を印加してゲート配線の電位がＶｏｎ
   電位となるときの立ち上がり期間と、（ｂ）スイッチン
   グ素子を通して画素電極にソース配線からのデータ信号
   を書き込むのに必要な期間と、（ｃ）ゲート配線の電位
   がＶｏｎ電位の状態から第１のゲート側検査配線または
   第２のゲート側検査配線にＶｏｆｆ電位を印加してゲー
   ト配線の電位がＶｏｆｆとなるときの立ち下がり期間と
   を加算した期間未満とすることを特徴とする請求項３記
   載の液晶表示装置の検査方法。
5. 【請求項５】 第１および第２のゲート側検査配線の一
   方に対応したスイッチング素子がオン状態に切り替えら
   れてから、このオン状態を所定期間続けたうえでオフ状
   態に切り替えられ、その後に、第１および第２のゲート
   側検査配線の他方に対応したスイッチング素子がオン状
   態に切り替えられるまでの期間を、前記スイッチング素
   子が続けるオン状態の期間の２倍以上の期間とすること
   を特徴とする請求項３または４記載の液晶表示装置の検
   査方法。
6. 【請求項６】 第１のゲート側検査配線と第２のゲート
   側検査配線とへの印加電位によりスイッチング素子をオ
   フ状態に切り替え、その後に時間をおいて再びオン状態
   に切り替えるまでの期間を長短２種類存在させ、そのう
   ちの長い方の期間を、画素が所定期間のオン状態での色
   と同じ色を表示し続け得る期間と同等にすることを特徴
   とする請求項４または５記載の液晶表示装置の検査方
   法。
7. 【請求項７】 液晶表示装置の各配線および各検査配線
   の抵抗および容量により生じる遅延を解消するために、
   スイッチング素子のオンオフ動作を司る目的で第１およ
   び第２のゲート側検査配線に印加する駆動電位と、画素
   電極に書き込むデータ信号とを時間的に遅らせるかまた
   は早めることを特徴とする請求項１から６までのいずれ
   か１項記載の液晶表示装置の検査方法。
8. 【請求項８】 請求項１から７までのいずれか１項記載
   の、各列における赤、緑、青の各画素の画素電極がスイ
   ッチング素子を介してソース配線に接続されたアクティ
   ブマトリクス方式の液晶表示装置ための検査方法を実施
   するための検査装置であって、 奇数行のスイッチング素子のゲートに電位を与える各ゲ
   ート配線に接続された第１のゲート側検査配線と、偶数
   行のスイッチング素子のゲートに電位を与える各ゲート
   配線に接続された第２のゲート側検査配線と、ソース配
   線に接続されたソース側検査配線とを具備し、かつ、 ソース側検査配線に、画素に赤、緑、青を表示させる第
   １のデータ信号と、画素に黒を表示させる第２のデータ
   信号との一方が印加されているときに、第１および第２
   のゲート側検査配線への印加電位によって、奇数行と偶
   数行との一方のスイッチング素子をオン状態とするとと
   もに他方のスイッチング素子をオフ状態としてその状態
   を所定時間だけ維持させるとともに、ソース側検査配線
   に第１のデータ信号と第２のデータ信号との他方が印加
   されているときに、奇数行と偶数行との他方のスイッチ
   ング素子をオン状態とするとともに前記一方のスイッチ
   ング素子をオフ状態としてその状態を所定時間だけ維持
   させる手段を具備して、 ゲート１ライン毎に黒、白、黒、白、…、または白、
   黒、白、黒、…というフリッカー画面を表示させること
   ができるようにしたことを特徴とする液晶表示装置の検
   査装置。