JP2006047849A - 表示装置、表示装置の検査方法、及び、表示装置の検査装置 - Google Patents

表示装置、表示装置の検査方法、及び、表示装置の検査装置 Download PDF

Info

Publication number
JP2006047849A
JP2006047849A JP2004231107A JP2004231107A JP2006047849A JP 2006047849 A JP2006047849 A JP 2006047849A JP 2004231107 A JP2004231107 A JP 2004231107A JP 2004231107 A JP2004231107 A JP 2004231107A JP 2006047849 A JP2006047849 A JP 2006047849A
Authority
JP
Japan
Prior art keywords
wiring
inspection
display device
display
effective display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004231107A
Other languages
English (en)
Other versions
JP4744824B2 (ja
Inventor
Koji Nakayama
浩治 中山
Yohei Kimura
洋平 木村
Kazuyuki Harada
和幸 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2004231107A priority Critical patent/JP4744824B2/ja
Priority to US11/195,771 priority patent/US7796222B2/en
Priority to KR1020050071660A priority patent/KR100736279B1/ko
Priority to TW094126820A priority patent/TWI280440B/zh
Publication of JP2006047849A publication Critical patent/JP2006047849A/ja
Application granted granted Critical
Publication of JP4744824B2 publication Critical patent/JP4744824B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】パネル上の配線不良を確実に検出でき、しかも、製造歩留まりの低下を抑制することが可能な表示装置を提供することを目的とする。
【解決手段】 第1有効表示部6Aを備えたメインパネル1と、第2有効表示部を備えたサブパネル2を接続可能な接続パッド部PP1と、第1有効表示部6Aの外側に位置する外周部10に配置され接続パッド部PP1を介して第2有効表示部6Bの表示画素をオン・オフさせるための駆動信号が供給される複数の配線SWからなる配線群30と、配線群30の第1配線31に接続された第1検査用配線51と、配線群30の第1配線31に隣接する第2配線32に接続された第2検査用配線52と、を備えたことを特徴とする。
【選択図】 図1

Description

この発明は、配線不良を検査するための検査用配線を備えた表示装置、この表示装置の検査用配線に入力した検査信号に基づき配線不良を検査する検査方法、及び、表示装置の検査用配線に入力する検査信号を生成する検査装置に関する。
液晶表示装置などの表示装置は、マトリクス状の表示画素によって構成された有効表示部を備えている。この有効表示部は、表示画素の行方向に沿って延在する複数の走査線、表示画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。
走査線駆動回路と各走査線との間を接続する配線群は、通常、有効表示部の一端側に配置されている。このため、奇数番走査線と偶数番走査線とにそれぞれ検査信号を入力することにより、配線群でのショートや断線、さらには有効表示部でのショートや断線などのパネル上での配線不良を検査することが可能である。
近年、メインパネルとは別体のサブパネルを備えた2つの有効表示部を有する表示装置が提案されている(例えば、特許文献1参照。)。このような構成の表示装置では、メインパネルとサブパネルとは、フレキシブル配線基板を介して電気的に接続されており、メインパネル側に配置された走査線駆動部及び信号線駆動部により共通に駆動される。
このような構成の場合、メインパネルにおいて、走査線駆動部からフレキシブル配線基板を接続可能な接続パッドまでの配線間でのショートを検出することが困難である。このため、配線不良を検出できなかったメインパネルが後工程に流出するおそれがある。この後工程では、メインパネルに駆動ICチップやフレキシブル配線基板、さらにはサブパネルなどの高価な部品が実装されるため、不良パネルの流出は、製造歩留まりの低下を招く。
特開2003−323164号公報
この発明は、上述した問題点に鑑みなされたものであって、その目的は、パネル上の配線不良を確実に検出でき、しかも、製造歩留まりの低下を抑制することが可能な表示装置、表示装置の検査方法、及び、表示装置の検査装置を提供することにある。
この発明の第1の様態による表示装置は、
複数の表示画素によって構成された第1有効表示部を備えた表示装置であって、
複数の表示画素によって構成された第2有効表示部を接続可能な接続パッドと、
前記第1有効表示部の外側に位置する外周部に配置され、前記接続パッドを介して前記第2有効表示部の前記表示画素をオン・オフさせるための駆動信号が供給される複数の配線からなる配線群と、
前記配線群の第1配線に接続された第1検査用配線と、
前記配線群の前記第1配線に隣接する第2配線に接続された第2検査用配線と、
を備えたことを特徴とする。
この発明の第2の様態による表示装置は、
複数の表示画素によって構成された第1有効表示部を備えた表示装置であって、
複数の表示画素によって構成された第2有効表示部を接続可能な接続パッドと、
前記第1有効表示部の外側に位置する外周部の一端側に配置され、前記第1有効表示部の前記表示画素をオン・オフさせるための駆動信号が供給される複数の配線からなる第1配線群と、
前記外周部の他端側に配置され、前記接続パッドを介して前記第2有効表示部の前記表示画素をオン・オフさせるための駆動信号が供給される複数の配線からなる第2配線群と、
前記第2配線群の第1配線に接続された第1検査用配線と、
前記第2配線群の前記第1配線に隣接する第2配線に接続された第2検査用配線と、
を備えたことを特徴とする。
この発明の第3の様態による表示装置の検査方法は、
複数の表示画素によって構成された第1有効表示部を備え、
複数の表示画素によって構成された第2有効表示部を接続可能な接続パッドと、
前記第1有効表示部の外側に位置する外周部に配置され、前記接続パッドを介して前記第2有効表示部の前記表示画素をオン・オフさせるための駆動信号が供給される複数の配線からなる配線群と、を備えた表示装置の検査方法であって、
前記配線群の第1配線に接続された第1検査用配線に検査信号を入力する工程と、
前記第1配線に隣接する第2配線に接続された第2検査用配線からの出力信号を検出する工程と、
前記第2検査用配線からの出力信号に基づき、前記配線群における配線不良の有無を検査する工程と、
を備えたことを特徴とする。
この発明の第4の様態による表示装置の検査装置は、
複数の表示画素によって構成された第1有効表示部を備え、
複数の表示画素によって構成された第2有効表示部を接続可能な接続パッドと、
前記第1有効表示部の外側に位置する外周部に配置され、前記接続パッドを介して前記第2有効表示部の前記表示画素をオン・オフさせるための駆動信号が供給される複数の配線からなる配線群と、を備えた表示装置の検査装置であって、
前記配線群の第1配線に接続された第1検査用配線に入力する検査信号を生成する信号生成手段と、
前記第1配線に隣接する第2配線に接続された第2検査用配線からの出力信号を検出する検出手段と、
を備えたことを特徴とする。
この発明によれば、パネル上の配線不良を確実に検出でき、しかも、製造歩留まりの低下を抑制することが可能な表示装置、表示装置の検査方法、及び、表示装置の検査装置を提供することができる。
以下、この発明の一実施の形態に係る表示装置、表示装置の検査方法、及び、表示装置の検査装置について図面を参照して説明する。
図1に示すように、表示装置の一例としての液晶表示装置は、略矩形平板状の液晶表示パネルすなわちメインパネル1を備えている。このメインパネル1は、一対の基板すなわちアレイ基板3及び対向基板4と、これら一対の基板の間に光変調層として保持された液晶層5と、によって構成されている。このメインパネル1は、画像を表示する矩形状の第1有効表示部6Aを備えている。この第1有効表示部6Aは、マトリクス状に配置された複数の表示画素PXによって構成されている。
アレイ基板3は、第1有効表示部6Aにおいて、表示画素PXの行方向に沿って延在する複数の走査線MY(1、2、3、…、m)、表示画素PXの列方向に沿って延在する複数の信号線X(1、2、3、…、n)、これら走査線MYと信号線Xとの交差部付近において表示画素PX毎に配置されたスイッチング素子7、スイッチング素子7に接続された画素電極8などを備えている。
スイッチング素子7は、薄膜トランジスタ(TFT)などで構成されている。このスイッチング素子7のゲート電極7Gは、対応する走査線MYに電気的に接続されている(あるいは走査線と一体に形成されている)。スイッチング素子7のドレイン電極7Dは、対応する信号線Xに電気的に接続されている(あるいは信号線と一体に形成されている)。スイッチング素子7のソース電極7Sは、対応する表示画素PXの画素電極8に電気的に接続されている。
対向基板4は、第1有効表示部6Aにおいて、全表示画素PXに共通の対向電極9などを備えている。これらアレイ基板3及び対向基板4は、画素電極8と対向電極9とを対向させた状態で配設され、これらの間にギャップを形成する。液晶層5は、アレイ基板3と対向基板4とのギャップに封止された液晶組成物によって形成されている。
メインパネル1は、第1有効表示部6Aの外側に位置する外周部10に配置された駆動ICチップ11を備えている。図1に示した例では、駆動ICチップ11は、対向基板4の一端部4Aより外方に延在したアレイ基板3の第1延在部10A上に配置されている。また、メインパネル1は、サブパネル2を接続可能な接続パッド部PP1を備えている。図1に示した例では、接続パッド部PP1は、対向基板4の他端部4Bより外方に延在したアレイ基板3の第2延在部10D上に配置されている。このサブパネル2は、基本的にメインパネル1と同一構造であるので、同一の構成要素には同一の参照符号を付して詳細な説明を省略する。
すなわち、図2に示すように、サブパネル2は、一対の基板すなわちアレイ基板300及び対向基板400と、これら一対の基板の間に光変調層として保持された液晶層500と、によって構成されている。このサブパネル2は、画像を表示する矩形状の第2有効表示部6Bを備えている。この第2有効表示部6Bは、マトリクス状に配置された複数の表示画素PXによって構成されている。
アレイ基板300は、第2有効表示部6Bにおいて、表示画素PXの行方向に沿って延在する複数の走査線SY(1、2、3、…、m)、表示画素PXの列方向に沿って延在する複数の信号線X(1、2、3、…、n)、これら走査線SYと信号線Xとの交差部付近において表示画素PX毎に配置されたスイッチング素子7、スイッチング素子7に接続された画素電極8などを備えている。スイッチング素子7のゲート電極7Gは、対応する走査線SYに電気的に接続されている(あるいは走査線と一体に形成されている)。対向基板400は、第2有効表示部6Bにおいて、全表示画素PXに共通の対向電極9などを備えている。
また、サブパネル2は、メインパネル1を接続可能な接続パッド部PP2を備えている。図2に示した例では、接続パッド部PP2は、対向基板400の一端部400Aより外方に延在したアレイ基板300の延在部300A上に配置されている。これらメインパネル1とサブパネル2とは、フレキシブル配線基板FPCを介して電気的に接続されている。すなわち、フレキシブル配線基板FPCは、メインパネル1の接続パッド部PP1及びサブパネル2の接続パッド部PP2にそれぞれ接続されている。
メインパネル1に実装された駆動ICチップ11は、信号線駆動部11X、及び、走査線駆動部11Yを有している。信号線駆動部11Xは、メインパネル1及びサブパネル2の各信号線Xに駆動信号(映像信号)を供給する。走査線駆動部11は、メインパネル1の各走査線MYに対して駆動信号(走査信号)を供給する第1駆動部11Y1、及び、サブパネル2の各走査線SYに対して駆動信号を供給する第2駆動部11Y2を含んでいる。これら第1駆動部11Y1及び第2駆動部11Y2は、信号線駆動部11Xを挟んだ両側にそれぞれ配置されている。
すなわち、上述したような構成においては、メインパネル1の第1有効表示部6Aに配置された信号線X(1、2、3、…、n)は、接続パッド部PP1に接続されており、また、サブパネル2の第2有効表示部6Bに配置された信号線X(1、2、3、…、n)は、接続パッド部PP2に接続されている。これら第1有効表示部6Aの信号線X(1、2、3、…、n)は、フレキシブル配線基板FPCを介して、第2有効表示部6Bに配置された信号線X(1、2、3、…、n)とそれぞれ電気的に接続されている。このような構成において、信号線駆動部11Xは、メインパネル1及びサブパネル2の各信号線Xに駆動信号(映像信号)を供給する。
第1駆動部11Y1は、外周部10の一端側10Bに配置された第1配線群20を介して第1有効表示部6Aの各走査線MYと電気的に接続されている。この第1配線群20は、各走査線MYのそれぞれに接続された配線MW(1、2、3、4、…)によって構成されている。つまり、第1駆動部11Y1から出力された駆動信号は、各配線MW(1、2、3、4、…)を介して対応する走査線MY(1、2、3、4、…)に供給され、第1有効表示部6Aの表示画素PXをオン・オフさせる。すなわち、第1有効表示部6Aの各表示画素PXに含まれるスイッチング素子7は、対応する走査線MYから供給された駆動信号に基づいてオン・オフ制御される。
第2駆動部11Y2は、外周部10の他端側10Cに配置された第2配線群30を介して第2有効表示部6Bの各走査線SYと電気的に接続されている。すなわち、この第2配線群30は、各走査線SYのそれぞれに接続された配線SW(1、2、3、4、…)によって構成されている。これらの配線SW(1、2、3、4、…)は、接続パッド部PP1に接続されている。一方で、サブパネル2の第2有効表示部6Bに配置された走査線SY(1、2、3、4、…)は、接続パッド部PP2に接続されている。これら配線SW(1、2、3、4、…)は、フレキシブル配線基板FPCを介して、第2有効表示部6Bの走査線SY(1、2、3、4、…)とそれぞれ電気的に接続されている。
このような構成において、第2駆動部11Y2から出力された駆動信号は、各配線SW(1、2、3、4、…)を介して対応する走査線SY(1、2、3、4、…)に供給され、第2有効表示部6Bの表示画素PXをオン・オフさせる。すなわち、第2有効表示部6Bの各表示画素PXに含まれるスイッチング素子7は、対応する走査線SYから供給された駆動信号に基づいてオン・オフ制御される。
カラー表示タイプの液晶表示装置では、メインパネル1及びサブパネル2は、複数種類の表示画素、例えば赤(R)を表示する赤色画素、緑(G)を表示する緑色画素、青(B)を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらカラーフィルタは、アレイ基板または対向基板の主面に配置される。
アレイ基板3は、図3に示すように、外周部10における第2配線群30の各配線間の配線不良を検査するための検査用配線部40を備えている。この検査用配線部40は、第2駆動部11Y2に対応して設けられた第2走査線検査部42、及び、第2検査部42に各種信号を入力するためのパッド部44を有している。
第2走査線検査部42は、第2配線群30の第1配線31、例えば配線SW1、SW3、SW5…に接続された第1検査用配線51と、第1配線31に隣接する第2配線32、例えばW2、W4、W6…に接続された第2検査用配線52と、を備えている。また、第2走査線検査部42は、各第1配線31と第1検査用配線51との間に第1スイッチ素子61を備えるとともに、各第2配線32と第2検査用配線52との間に第2スイッチ素子62を備えている。これらの第1スイッチ素子61及び第2スイッチ素子62は、薄膜トランジスタによって構成されている。
すなわち、第1スイッチ素子61のゲート電極61Gは、共通のスイッチ信号線53に電気的に接続されている。また、第1スイッチ素子61のドレイン電極61Dは、対応する第1配線31に電気的に接続されている。さらに、第1スイッチ素子61のソース電極61Sは、対応する第1検査用配線51に電気的に接続されている。
また、第2スイッチ素子62のゲート電極62Gは、共通のスイッチ信号線53に電気的に接続されている。また、第2スイッチ素子62のドレイン電極62Dは、対応する第2配線32に電気的に接続されている。さらに、第2スイッチ素子62のソース電極62Sは、対応する第2検査用配線52に電気的に接続されている。
パッド部44は、第1検査用配線51の一端部に駆動信号の入力を可能とする入力パッド71、第2検査用配線52の一端部に駆動信号の入力を可能とする入力パッド72、及び、スイッチ信号線53の一端部に駆動信号の入力を可能とする入力パッド73を備えている。
入力パッド71及び72から入力される駆動信号は、検査段階において第2配線群30の第1配線31及び第2配線32の配線間ショートを検査するための検査信号である。入力パッド73から入力される駆動信号は、検査段階において第1スイッチ素子61及び第2スイッチ素子62のオン・オフを制御するためのスイッチ信号である。
また、第2配線群30の第1配線31及び第2配線32は、それぞれの中途部に駆動ICチップ11との接続を可能とする接続パッドPDを備えている。
上述したような構成の液晶表示装置によれば、第1有効表示部の一端側から第1有効表示部の走査線に駆動信号を供給可能であるとともに第1有効表示部の他端側から第2有効表示部の走査線に駆動信号を供給可能なレイアウトにおいて、第2有効表示部の走査線に駆動信号を供給するための第2配線群を構成する第1配線及びこれに隣接する第2配線に対して異なるタイミングで異なる検査信号を入力することが可能となる。このため、第2配線群における配線間でのショートや各配線の断線といったパネル上での配線不良を確実に検出することが可能となる。
(検査装置)
次に、上述したような構成の液晶表示装置において、液晶表示パネル上での配線不良を検出するための検査装置100について説明する。すなわち、検査装置100は、図4に示すように、パッド部44の各入力パッドに接続可能な複数のプローブ101と、プローブ101を介して第1検査用配線51または第2検査用配線52に入力する検査信号やスイッチ信号線53に入力するスイッチ信号を含む各種信号を生成する信号生成部102と、プローブ101を介して第1検査用配線51または第2検査用配線52から出力された出力信号を検出する信号検出部103と、信号生成部102及び信号検出部103と第1検査用配線51及び第2検査用配線52との接続を選択的に切り換える切換部104と、を備えている。
(検査方法)
すなわち、この検査方法では、まず、検査装置100のプローブ101を、メインパネル1のパッド部44における対応する入力パッドに接続する。そして、切換部104は、信号生成部102と第1検査用配線51とを接続するとともに、信号検出部103と第2検査用配線52とを接続する。
続いて、所定のタイミングにおいて、信号生成部102は、イッチ信号をスイッチ信号線53に入力する。このようなスイッチ信号の入力により、第2走査線検査部42の第1スイッチ素子61及び第2スイッチ素子62は、適時オン状態となる。
続いて、信号生成部102は、第1スイッチ素子61がオンしたのに基づいて、第2配線群30の第1配線31に接続された第1検査用配線51に検査信号を入力する。一方で、信号検出部103は、第2スイッチ素子62がオンしたのに基づいて、第2配線群30の第2配線32に接続された第2検査用配線52からの出力信号を検出する。
続いて、この検査信号の入力及び出力信号の検出に基づき、第2配線群30における第1配線31と第2配線32との間のショートを検査する。すなわち、第2配線群30の第1配線31から信号入力可能なタイミングにおいて、第1検査用配線51から検査信号を入力する。このとき、第2配線群30において隣接する第1配線31と第2配線32との間でショートが発生していた場合、例えば配線SW1と配線SW2との間でショートが発生していた場合、配線SW1のみならず、配線SW2にも検査信号が供給される。このため、第1検査用配線51から入力した検査信号が第2検査用配線52を介して出力される。したがって、信号検出部103が第2検査用配線52から検査信号を検出した場合に、第1配線31と第2配線32との間のショートが検出される。
同様に、切換部104が信号生成部102と第2検査用配線52とを接続するとともに、信号検出部103と第1検査用配線51とを接続した場合においても、第2検査用配線52から検査信号を入力し、第1検査用配線51からの出力信号を検出することにより、第2配線群30における第1配線31と第2配線32との間のショートが検査可能となる。
上述したように、検査方法によれば、有効表示部の両端側からメインパネル及びサブパネルにそれぞれ駆動信号を供給可能なレイアウトの液晶表示装置に対して、検査装置は、サブパネルの走査線に接続される配線群を構成する互いに隣接する第1配線及び第2配線の一方に対して異なるタイミングで検査信号を入力し、他方からの出力信号を検出する。このような検査信号の入力及び出力信号の検出に基づき、配線群での配線不良を確実に検出することが可能となる。このように、メインパネルとサブパネルを接続する以前の段階でサブパネルに駆動信号を供給する配線群の配線不良を検出することが可能であるため、配線不良のメインパネルの後工程への流出を未然に防ぐことが可能となり、製造歩留まりの低下を抑制することが可能となる。
なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
この発明の表示装置は、上述した液晶表示装置に限定されるものではなく、有効表示部の両端側から奇数番走査線及び偶数番走査線にそれぞれ駆動信号を供給可能なレイアウトの表示装置であれば適用可能であり、自己発光素子を表示素子とする有機エレクトロルミネッセンス表示装置などであっても良い。
図1は、この発明の一実施の形態に係る液晶表示装置のメインパネルの構成を概略的に示す図である。 図2は、図1に示したメインパネルに接続可能なサブパネルの構成を概略的に示す図である。 図3は、図1に示したメインパネルの検査用配線部の構成を概略的に示す図である。 図4は、図1に示したメインパネルに適用可能な検査装置の構成を概略的に示す図である。
符号の説明
1…メインパネル、2…サブパネル、11…駆動ICチップ、20…第1配線群、30…第2配線群、31…第1配線、32…第2配線、40…検査用配線部、51…第1検査用配線、52…第2検査用配線、100…検査装置、PX…表示画素、X…信号線、MY…走査線(メインパネル)、SY…走査線(サブパネル)、SW…配線、FPC…フレキシブル配線基板

Claims (8)

  1. 複数の表示画素によって構成された第1有効表示部を備えた表示装置であって、
    複数の表示画素によって構成された第2有効表示部を接続可能な接続パッドと、
    前記第1有効表示部の外側に位置する外周部に配置され、前記接続パッドを介して前記第2有効表示部の前記表示画素をオン・オフさせるための駆動信号が供給される複数の配線からなる配線群と、
    前記配線群の第1配線に接続された第1検査用配線と、
    前記配線群の前記第1配線に隣接する第2配線に接続された第2検査用配線と、
    を備えたことを特徴とする表示装置。
  2. 複数の表示画素によって構成された第1有効表示部を備えた表示装置であって、
    複数の表示画素によって構成された第2有効表示部を接続可能な接続パッドと、
    前記第1有効表示部の外側に位置する外周部の一端側に配置され、前記第1有効表示部の前記表示画素をオン・オフさせるための駆動信号が供給される複数の配線からなる第1配線群と、
    前記外周部の他端側に配置され、前記接続パッドを介して前記第2有効表示部の前記表示画素をオン・オフさせるための駆動信号が供給される複数の配線からなる第2配線群と、
    前記第2配線群の第1配線に接続された第1検査用配線と、
    前記第2配線群の前記第1配線に隣接する第2配線に接続された第2検査用配線と、
    を備えたことを特徴とする表示装置。
  3. 前記第1及び第2検査用配線は、それぞれの一端部に駆動信号の入力を可能とする入力パッドを有することを特徴とする請求項1または2に記載の表示装置。
  4. さらに、前記接続パッドを介して前記第2有効表示部と電気的に接続するフレキシブル配線基板を備えたことを特徴とする請求項1または2に記載の表示装置。
  5. 前記第2配線群を構成する各配線は、前記接続パッドを経由して前記第2有効表示部の走査線と接続されることを特徴とする請求項2に記載の表示装置。
  6. 前記第1有効表示部の信号線は、前記接続パッドを経由して前記第2有効表示部の信号線と接続されることを特徴とする請求項2に記載の表示装置。
  7. 複数の表示画素によって構成された第1有効表示部を備え、
    複数の表示画素によって構成された第2有効表示部を接続可能な接続パッドと、
    前記第1有効表示部の外側に位置する外周部に配置され、前記接続パッドを介して前記第2有効表示部の前記表示画素をオン・オフさせるための駆動信号が供給される複数の配線からなる配線群と、を備えた表示装置の検査方法であって、
    前記配線群の第1配線に接続された第1検査用配線に検査信号を入力する工程と、
    前記第1配線に隣接する第2配線に接続された第2検査用配線からの出力信号を検出する工程と、
    前記第2検査用配線からの出力信号に基づき、前記配線群における配線不良の有無を検査する工程と、
    を備えたことを特徴とする表示装置の検査方法。
  8. 複数の表示画素によって構成された第1有効表示部を備え、
    複数の表示画素によって構成された第2有効表示部を接続可能な接続パッドと、
    前記第1有効表示部の外側に位置する外周部に配置され、前記接続パッドを介して前記第2有効表示部の前記表示画素をオン・オフさせるための駆動信号が供給される複数の配線からなる配線群と、を備えた表示装置の検査装置であって、
    前記配線群の第1配線に接続された第1検査用配線に入力する検査信号を生成する信号生成手段と、
    前記第1配線に隣接する第2配線に接続された第2検査用配線からの出力信号を検出する検出手段と、
    を備えたことを特徴とする表示装置の検査装置。
JP2004231107A 2004-08-06 2004-08-06 表示装置、表示装置の検査方法、及び、表示装置の検査装置 Active JP4744824B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004231107A JP4744824B2 (ja) 2004-08-06 2004-08-06 表示装置、表示装置の検査方法、及び、表示装置の検査装置
US11/195,771 US7796222B2 (en) 2004-08-06 2005-08-03 Display device, inspection method for display device, and inspection device for display device
KR1020050071660A KR100736279B1 (ko) 2004-08-06 2005-08-05 표시 장치, 표시 장치의 검사 방법, 및 표시 장치의 검사장치
TW094126820A TWI280440B (en) 2004-08-06 2005-08-08 Display device, inspection method for display device, and inspection device for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004231107A JP4744824B2 (ja) 2004-08-06 2004-08-06 表示装置、表示装置の検査方法、及び、表示装置の検査装置

Publications (2)

Publication Number Publication Date
JP2006047849A true JP2006047849A (ja) 2006-02-16
JP4744824B2 JP4744824B2 (ja) 2011-08-10

Family

ID=36026457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004231107A Active JP4744824B2 (ja) 2004-08-06 2004-08-06 表示装置、表示装置の検査方法、及び、表示装置の検査装置

Country Status (1)

Country Link
JP (1) JP4744824B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007248502A (ja) * 2006-03-13 2007-09-27 Epson Imaging Devices Corp 表示装置の製造方法及び表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324348A (ja) * 1993-05-12 1994-11-25 Seiko Instr Inc 光弁装置
JPH1097203A (ja) * 1996-06-10 1998-04-14 Toshiba Corp 表示装置
JP2001183614A (ja) * 1999-12-22 2001-07-06 Sharp Corp 表示素子およびその検査方法
JP2003121867A (ja) * 2001-10-11 2003-04-23 Samsung Electronics Co Ltd ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法
JP2004061892A (ja) * 2002-07-30 2004-02-26 Hitachi Displays Ltd 液晶表示装置
JP2004101863A (ja) * 2002-09-10 2004-04-02 Hitachi Displays Ltd 液晶表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324348A (ja) * 1993-05-12 1994-11-25 Seiko Instr Inc 光弁装置
JPH1097203A (ja) * 1996-06-10 1998-04-14 Toshiba Corp 表示装置
JP2001183614A (ja) * 1999-12-22 2001-07-06 Sharp Corp 表示素子およびその検査方法
JP2003121867A (ja) * 2001-10-11 2003-04-23 Samsung Electronics Co Ltd ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法
JP2004061892A (ja) * 2002-07-30 2004-02-26 Hitachi Displays Ltd 液晶表示装置
JP2004101863A (ja) * 2002-09-10 2004-04-02 Hitachi Displays Ltd 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007248502A (ja) * 2006-03-13 2007-09-27 Epson Imaging Devices Corp 表示装置の製造方法及び表示装置

Also Published As

Publication number Publication date
JP4744824B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
KR100725194B1 (ko) 표시 장치
KR100736279B1 (ko) 표시 장치, 표시 장치의 검사 방법, 및 표시 장치의 검사장치
JP4302121B2 (ja) 表示素子およびその検査方法
US7372514B2 (en) Active matrix type display device having antistatic lines used as repair lines
KR100494685B1 (ko) 액정표시장치의 패널내 배선의 결함 테스트 방법
US7948459B2 (en) Display device and inspection method for display device
JP2007140378A (ja) 表示装置
JP4864300B2 (ja) 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP4476737B2 (ja) 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP2009093023A (ja) 表示装置
JP2008015368A (ja) 表示装置
JP2006317763A (ja) 液晶表示装置
JP4834477B2 (ja) 表示装置
JP4744824B2 (ja) 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP4836431B2 (ja) 表示装置
JP4630598B2 (ja) 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP4945070B2 (ja) 表示装置
JP5127124B2 (ja) 表示装置
JP2006227291A (ja) 表示装置
JP2005049519A (ja) 表示装置
JP4901176B2 (ja) 表示装置
JP2006078764A (ja) 表示装置
JP2007027387A (ja) 表示装置
KR100978253B1 (ko) 박막 트랜지스터 어레이 기판
JP2006227290A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4744824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250