JP2006078764A - 表示装置 - Google Patents

Abstract

【課題】パネル上の配線不良を安定して検査することが可能であり、しかも、製造歩留まりの低下を抑制することが可能な表示装置を提供することを目的とする。
【解決手段】複数の表示画素によって構成された有効表示部を備えた表示装置であって、有効表示部に配置された配線Ｘｎ、２１、及び、３１と、これらの配線に接続された検査用配線５１、５２、及び、５３と、各配線と各検査用配線との間に配置されたスイッチ素子６１、６２、及び、６３のオン・オフを制御するためのスイッチ信号が供給されるスイッチ信号線５５と、を備え、このスイッチ信号線５５は、ループ状に形成されたことを特徴とする。
【選択図】 図２

Description

この発明は、配線不良を検査するための検査用配線を備えた表示装置に関する。

液晶表示装置などの表示装置は、マトリクス状の表示画素によって構成された有効表示部を備えている。この有効表示部は、表示画素の行方向に沿って延在する複数の走査線、表示画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。

走査線駆動回路と各走査線との間を接続する配線群は、通常、有効表示部の一端側に配置されている。このため、奇数番走査線と偶数番走査線とにそれぞれ検査信号を入力することにより、配線群でのショートや断線、さらには有効表示部でのショートや断線などのパネル上での配線不良を検査することが可能である（例えば、特許文献１及び特許文献２参照。）。
特開平０６−１６０８９８号公報 特開２００１−０１３８９２号公報

この発明は、上述した問題点に鑑みなされたものであって、その目的は、パネル上の配線不良を安定して検査することが可能であり、しかも、製造歩留まりの低下を抑制することが可能な表示装置を提供することにある。

この発明の様態による表示装置は、
複数の表示画素によって構成された有効表示部を備えた表示装置であって、
前記有効表示部に配置された配線と、
前記配線に接続された検査用配線と、
前記配線と前記検査用配線との間に配置されたスイッチ素子のオン・オフを制御するためのスイッチ信号が供給されるスイッチ信号線と、を備え、
前記スイッチ信号線は、ループ状に形成されたことを特徴とする。

この発明によれば、パネル上の配線不良を安定して検査することが可能であり、しかも、製造歩留まりの低下を抑制することが可能な表示装置を提供することができる。

以下、この発明の一実施の形態に係る表示装置について図面を参照して説明する。

図１に示すように、表示装置の一例としての液晶表示装置は、略矩形平板状の液晶表示パネル１を備えている。この液晶表示パネル１は、一対の基板すなわちアレイ基板３及び対向基板４と、これら一対の基板の間に光変調層として保持された液晶層５と、によって構成されている。この液晶表示パネル１は、画像を表示する矩形状の有効表示部６を備えている。この有効表示部６は、マトリクス状に配置された複数の表示画素ＰＸによって構成されている。

アレイ基板３は、有効表示部６において、表示画素ＰＸの行方向に沿って延在する複数の走査線Ｙ（１、２、３、…、ｍ）、表示画素ＰＸの列方向に沿って延在する複数の信号線Ｘ（１、２、３、…、ｎ）、これら走査線Ｙと信号線Ｘとの交差部付近において表示画素ＰＸ毎に配置されたスイッチング素子７、スイッチング素子７に接続された画素電極８などを備えている。

スイッチング素子７は、薄膜トランジスタ（ＴＦＴ）などで構成されている。このスイッチング素子７のゲート電極７Ｇは、対応する走査線Ｙに電気的に接続されている（あるいは走査線と一体に形成されている）。スイッチング素子７のソース電極７Ｓは、対応する信号線Ｘに電気的に接続されている（あるいは信号線と一体に形成されている）。スイッチング素子７のドレイン電極７Ｄは、対応する表示画素ＰＸの画素電極８に電気的に接続されている。

対向基板４は、有効表示部６において、全表示画素ＰＸに共通の対向電極９などを備えている。これらアレイ基板３及び対向基板４は、画素電極８と対向電極９とを対向させた状態で配設され、これらの間にギャップを形成する。液晶層５は、アレイ基板３と対向基板４とのギャップに封止された液晶組成物によって形成されている。

カラー表示タイプの液晶表示装置では、液晶表示パネル１は、複数種類の表示画素、例えば赤（Ｒ）を表示する赤色画素、緑（Ｇ）を表示する緑色画素、青（Ｂ）を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらカラーフィルタは、アレイ基板３または対向基板４の主面に配置される。

液晶表示パネル１は、有効表示部６の外側に位置する外周部１０に配置された駆動ＩＣチップ１１を備えている。図１に示した例では、駆動ＩＣチップ１１は、対向基板４の端部４Ａより外方に延在したアレイ基板３の延在部１０Ａ上に配置されている。また、液晶表示パネル１は、有効表示部６に駆動信号を供給する駆動回路を有するフレキシブル配線基板ＦＰＣを接続可能な接続パッド部ＰＰを備えている。図１に示した例では、接続パッド部ＰＰは、駆動ＩＣチップ１１と同様に延在部１０Ａ上に形成されている。

液晶表示パネル１に実装された駆動ＩＣチップ１１は、有効表示部６の各信号線Ｘに駆動信号（映像信号）を供給する信号線駆動部１１Ｘ、及び、有効表示部６の各走査線Ｙに駆動信号（走査信号）を供給する走査線駆動部１１Ｙを有している。

走査線駆動部１１Ｙは、奇数番走査線Ｙ（１、３、５、…）に対して駆動信号を出力する第１駆動部１１Ｙ１、及び、偶数番走査線Ｙ（２、４、６、…）に対して駆動信号を出力する第２駆動部１１Ｙ２を含んでいる。これら第１駆動部１１Ｙ１及び第２駆動部１１Ｙ２は、信号線駆動部１１Ｘを挟んだ両側にそれぞれ配置されている。

第１駆動部１１Ｙ１は、外周部１０の一端側１０Ｂに配置された奇数番配線群２０を介して奇数番走査線Ｙ（１、３、５、…）と電気的に接続されている。この奇数番配線群２０は、奇数番走査線Ｙ（１、３、５、…）のそれぞれに接続された配線Ｗ（１、３、５、…）によって構成されている。つまり、第１駆動部１１Ｙ１から出力された駆動信号は、各配線Ｗ（１、３、５、…）を介して対応する奇数番走査線Ｙ（１、３、５、…）に供給され、奇数行目の表示画素ＰＸをオン・オフさせる。すなわち、奇数行目の各表示画素ＰＸに含まれるスイッチング素子７は、対応する走査線Ｙから供給された駆動信号に基づいてオン・オフ制御される。

第２駆動部１１Ｙ２は、外周部１０の他端側１０Ｃに配置された偶数番配線群３０を介して偶数番走査線Ｙ（２、４、６、…）と電気的に接続されている。この偶数番配線群３０は、偶数番走査線Ｙ（２、４、６、…）のそれぞれに接続された配線Ｗ（２、４、６、…）によって構成されている。つまり、第２駆動部１１Ｙ２から出力された駆動信号は、各配線Ｗ（２、４、６、…）を介して対応する偶数番走査線Ｙ（２、４、６、…）に供給され、偶数行目の表示画素ＰＸをオン・オフさせる。すなわち、偶数行目の各表示画素ＰＸに含まれるスイッチング素子７は、対応する走査線Ｙから供給された駆動信号に基づいてオン・オフ制御される。

アレイ基板３は、図２に示すように、外周部１０における奇数番配線群２０の各配線間の配線不良、偶数番配線群３０の各配線間の配線不良、及び、有効表示部６における配線不良を検査するための検査用配線部４０を備えている。この検査用配線部４０は、信号線駆動部１１Ｘに対応して設けられた信号線検査部４１、走査線駆動部１１Ｙの第１駆動部１１Ｙ１に対応して設けられた第１走査線検査部４２、第２駆動部１１Ｙ２に対応して設けられた第２走査線検査部４３、及び、各検査部４１、４２、４３に各種信号を入力するためのパッド部４４を有している。

信号線検査部４１は、各信号線Ｘに接続された信号線検査用配線５１を備えている。また、信号線検査部４１は、各信号線Ｘ（１、２、…、ｎ）と信号線検査用配線５１(Ｒ、Ｇ、Ｂ)との間にスイッチ素子６１を備えている。これらのスイッチ素子６１は、例えば薄膜トランジスタによって構成されている。

すなわち、各スイッチ素子６１のゲート電極６１Ｇは、共通のスイッチ信号線５５に電気的に接続されている。また、各スイッチ素子６１のソース電極６１Ｓは、対応する信号線検査用配線５１（Ｒ、Ｇ、Ｂ）に電気的に接続されている。さらに、各スイッチ素子６１のドレイン電極６１Ｄは、対応する信号線Ｘに電気的に接続されている。

第１走査線検査部４２は、奇数番配線群２０の各配線２１、例えば配線Ｗ１、Ｗ３、Ｗ５…に接続された第１検査用配線５２を備えている。また、第１走査線検査部４２は、各配線２１と第１検査用配線５２との間にスイッチ素子６２を備えている。これらのスイッチ素子６２は、例えば薄膜トランジスタによって構成されている。

すなわち、各スイッチ素子６２のゲート電極６２Ｇは、共通のスイッチ信号線５５に電気的に接続されている。また、各スイッチ素子６２のソース電極６２Ｓは、対応する第１検査用配線５２に電気的に接続されている。さらに、各スイッチ素子６２のドレイン電極６２Ｄは、対応する配線２１に電気的に接続されている。

第２走査線検査部４３は、偶数番配線群３０の各配線３１、例えば配線Ｗ２、Ｗ４、Ｗ６…に接続された第２検査用配線５３を備えている。また、第２走査線検査部４３は、各配線３１と第２検査用配線５３との間にスイッチ素子６３を備えている。これらのスイッチ素子６３は、例えば薄膜トランジスタによって構成されている。

すなわち、各スイッチ素子６３のゲート電極６３Ｇは、共通のスイッチ信号線５５に電気的に接続されている。また、各スイッチ素子６３のソース電極６３Ｓは、対応する第２検査用配線５３に電気的に接続されている。さらに、各スイッチ素子６３のドレイン電極６３Ｄは、対応する配線３１に電気的に接続されている。

パッド部４４は、信号線検査用配線５１の一端部に駆動信号の入力を可能とする入力パッド７１、第１検査用配線５２の一端部に駆動信号の入力を可能とする入力パッド７２、第２検査用配線５３の一端部に駆動信号の入力を可能とする入力パッド７３、及び、スイッチ信号線５５の一端部に駆動信号の入力を可能とする入力パッド７５を備えている。

入力パッド７１から入力される駆動信号は、検査段階において各表示画素ＰＸの画素電極８に書き込まれる検査用映像信号である。入力パッド７２及び７３から入力される駆動信号は、検査段階において各表示画素ＰＸのスイッチング素子７のオン・オフを制御するための検査信号である。入力パッド７５から入力される駆動信号は、検査段階において、信号線検査部４１のスイッチ素子６１、第１走査線検査部４２のスイッチ素子６２、及び、第２走査線検査部４３のスイッチ素子６３のオン・オフを制御するためのスイッチ信号である。

各信号線Ｘ（１、２、…ｎ）、奇数番配線群２０の各配線２１、及び、偶数番配線群３０の各配線３１は、それぞれの中途部に駆動ＩＣチップ１１との接続を可能とする接続パッドＰＤを備えている。

上述したような構成の表示装置において、検査用配線部４０におけるスイッチ信号線５５の終端部に電荷が蓄積しやすい。このように蓄積された電荷は、付近のスイッチ素子におけるゲート電極とソース電極との間やゲート電極とドレイン電極との間でのショートを引き起すおそれがある。このようなショートは、完成した液晶表示パネルにおける線欠陥を生じさせるため、製造歩留まりを低下させる。

そこで、この実施の形態に係る表示装置においては、図２に示したように、スイッチ信号線５５は、ループ状に形成されている。このような構成により、通常、終端部で蓄積していた電荷を逃がすことができる。これにより、検査用配線部４０に配置されたスイッチ素子におけるゲート電極とソース電極との間やゲート電極とドレイン電極との間でのショートを抑制することが可能となる。したがって、検査用配線部４０を用いて安定的に各種配線の配線不良を検査することが可能となるとともに、完成した液晶表示パネルにおける線欠陥不良の発生を防止することができ、製造歩留まりの低下を抑制することが可能となる。

このようなスイッチ信号線５５のループは、アレイ基板３上で形成しても良い。すなわち、図３に示すように、アレイ基板３の延在部１０Ａにおいて、ループ状のスイッチ信号線５５を配置しても良い。

また、スイッチ信号線５５のループは、アレイ基板３及びフレキシブル配線基板ＦＰＣを介して形成しても良い。すなわち、図４に示すように、アレイ基板３は、延在部１０Ａにおいて、接続パッド部ＰＰを備えている。また、アレイ基板３は、スイッチ信号線５５のループの一部に相当する第１信号線５５Ａを備えている。第１信号線５５Ａの一端部は、接続パッド部ＰＰの第１接続パッドＰＤ１に接続されている。また、第１信号線５５Ａの他端部は、接続パッド部ＰＰの第２接続パッドＰＤ２に接続されている。

一方で、フレキシブル配線基板ＦＰＣは、アレイ基板３の接続パッド部ＰＰと接続可能な接続パッド部ＰＰ’を備えている。また、フレキシブル配線基板ＦＰＣは、スイッチ信号線５５のループの一部に相当する第２信号線５５Ｂを備えている。第２信号線５５Ｂの一端部は、接続パッド部ＰＰ’の第３接続パッドＰＤ３に接続されている。また、第２信号線５５Ｂの他端部は、接続パッド部ＰＰ’の第４接続パッドＰＤ４に接続されている。

このような構成において、アレイ基板３の接続パッド部ＰＰとフレキシブル配線基板ＦＰＣの接続パッド部ＰＰ’とを電気的に接続したとき、第１接続パッドＰＤ１と第３接続パッドＰＤ３とが電気的に接続されるとともに、第２接続パッドＰＤ２と第４接続パッドＰＤ４とが電気的に接続される。これにより、第１信号線５５Ａの一端部と第２信号線５５Ｂの一端部とが電気的に接続されるとともに、第１信号線５５Ａの他端部と第２信号線５５Ｂの他端部とが電気的に接続され、スイッチ信号線５５のループが形成される。

さらに、液晶表示パネル１がマザー基板を用いて形成される場合、スイッチ信号線５５のループは、マザー基板上で形成しても良い。すなわち、図５に示すように、アレイ基板用のマザー基板Ｍは、複数のアレイ基板形成領域３−１、３−２…を有している。各アレイ基板形成領域３−１…は、延在部１０Ａにおいて、接続パッド部ＰＰを備えている。また、各アレイ基板形成領域３−１…は、スイッチ信号線５５のループの一部に相当する第１信号線５５Ａを備えている。第１信号線５５Ａの一端部は、接続パッド部ＰＰの第１接続パッドＰＤ１に接続されている。また、第１信号線５５Ａの他端部は、接続パッド部ＰＰの第２接続パッドＰＤ２に接続されている。

一方で、マザー基板Ｍは、アレイ基板形成領域３−１…の外側に位置する周辺部ＭＡにおいて、複数のアレイ基板形成領域３−１…に対して共通に設けられた共通信号線５５Ｍを備えている。各アレイ基板形成領域３−１…に設けられた第１接続パッドＰＤ１及び第２接続パッドＰＤ２は、ともに共通信号線５５Ｍと電気的に接続されている。これにより、マザー基板Ｍ上において、第１信号線５５Ａと共通信号線５５Ｍとでスイッチ信号線５５のループが形成される。

なお、このような構成の場合、マザー基板Ｍから各アレイ基板形成領域３−１…を切り出した際、アレイ基板上に残るスイッチ信号線５５は、第１信号線５５Ａのみとなる。しかしながら、図４を参照して説明したような構造のフレキシブル配線基板ＦＰＣを接続パッド部ＰＰに接続することにより、再びスイッチ信号線５５のループを形成することが可能である。

つまり、マザー基板Ｍから切り出される前であっても、各アレイ基板に切り出されたあとであっても、スイッチ信号線５５のループを形成可能であるため、検査段階及び製品として出荷後の段階のいずれでもスイッチ素子におけるショートの発生を抑制することが可能となる。

以上説明したように、この実施の形態によれば、検査用配線部を備えたアレイ基板において、検査用配線部におけるスイッチ信号線の終端部を形成することなしにループを形成したことにより、スイッチ信号線上の電荷の集中を防止することができる。このため、検査用配線部におけるスイッチ素子のゲート電極とソース電極との間あるいはゲート電極とドレイン電極との間でのショートの発生を抑制することが可能となる。

このため、検査用配線部を用いて液晶パネル上の各種配線の配線不良を安定的に検査することが可能となる。したがって、配線不良の液晶表示パネルの後工程への流出を未然に防ぐことが可能となる。また、完成した液晶表示パネルにおける線欠陥不良の発生を防止することが可能となる。これにより、製造歩留まりの低下を抑制することが可能となる。

なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。

この発明の表示装置は、上述した液晶表示装置に限定されるものではなく、有効表示部の両端側から奇数番走査線及び偶数番走査線にそれぞれ駆動信号を供給可能なレイアウトの表示装置であれば適用可能であり、自己発光素子を表示素子とする有機エレクトロルミネッセンス表示装置などであっても良い。

図１は、この発明の一実施の形態に係る液晶表示装置のメインパネルの構成を概略的に示す図である。 図２は、図１に示したメインパネルの検査用配線部の構成を概略的に示す図である。 図３は、アレイ基板上でループを形成したスイッチ信号線を概略的に示す図である。 図４は、アレイ基板及び前記フレキシブル配線基板を介してループを形成したスイッチ信号線を概略的に示す図である。 図５は、マザー基板上でループを形成したスイッチ信号線を概略的に示す図である。

符号の説明

ＰＸ…表示画素、ＦＰＣ…フレキシブル配線基板、ＰＰ…接続パッド部、ＰＰ’…接続パッド部、Ｍ…マザー基板、１…液晶表示パネル、３…アレイ基板、６…有効表示部、１０…外周部、１０Ａ…延在部、１１…駆動ＩＣチップ、２０…奇数番配線群、２１…配線、３０…偶数番配線群、３１…配線、４０…検査用配線部、４１…信号線検査部、４２…第１走査線検査部、４３…第２走査線検査部、４４…パッド部、５１…信号線検査用配線、５２…第１検査用配線、５３…第２検査用配線、５５…スイッチ信号線、５５Ａ…第１信号線、５５Ｂ…第２信号線、５５Ｍ…共通信号線、６１…スイッチ素子、６１Ｇ…ゲート電極、６２…スイッチ素子、６２Ｇ…ゲート電極、６３…スイッチ素子、６３Ｇ…ゲート電極

Claims (7)

1. 複数の表示画素によって構成された有効表示部を備えた表示装置であって、
   前記有効表示部に配置された配線と、
   前記配線に接続された検査用配線と、
   前記配線と前記検査用配線との間に配置されたスイッチ素子のオン・オフを制御するためのスイッチ信号が供給されるスイッチ信号線と、を備え、
   前記スイッチ信号線は、ループ状に形成されたことを特徴とする表示装置。
2. 前記スイッチ信号線は、アレイ基板上でループを形成したことを特徴とする請求項１に記載の表示装置。
3. さらに、前記有効表示部に駆動信号を供給する駆動回路を有するフレキシブル配線基板を備え、
   前記スイッチ信号線は、アレイ基板及び前記フレキシブル配線基板を介してループを形成したことを特徴とする請求項１に記載の表示装置。
4. 前記表示装置は、マザー基板を用いて形成され、
   前記スイッチ信号線は、マザー基板上でループを形成したことを特徴とする請求項１に記載の表示装置。
5. 前記配線は、走査線及び信号線の少なくとも一方に接続されたことを特徴とする請求項１に記載の表示装置。
6. 前記スイッチ素子は、薄膜トランジスタであり、そのゲート電極が前記スイッチ信号線と接続されたことを特徴とする請求項１に記載の表示装置。
7. さらに、前記有効表示部に駆動信号を供給する駆動回路を有するフレキシブル配線基板を接続するための接続パッド部を備え、
   前記スイッチ信号線の一端部は前記接続パッド部の第１接続パッドに接続され、前記スイッチ信号線の他端部は前記接続パッド部の第２接続パッドに接続されたことを特徴とする請求項１に記載の表示装置。

Images