JP2007226176A - 薄膜トランジスタアレイ基板及び電子インク表示装置 - Google Patents

Abstract

【課題】検出線路の設計によって、テス卜精度を向上させ、ひいては生産歩留まりを向上し得る薄膜トランジスタアレイ基板と、電子インク表示装置とを提供する。
【解決手段】本発明の薄膜トランジスタアレイ基板は、電子インク表示装置に適用されるものであって、主として基板と、複数本の走査線と、複数本のデータ線と、複数の薄膜トランジスタと、複数の画素電極と、複数本の検出信号線とを含む。データ線と走査線は、基板上に配置されかつ基板上に複数の画素領域を画定し、薄膜トランジスタは、それぞれ画素領域内に配置されかつ走査線とデータ線とによって駆動される。また画素電極は、それぞれ画素領域内に配置されかつそれらが対応する薄膜トランジスタと電気的に接続される。また、検出信号線は、走査線及び／またはデータ線と直列に接続される。
【選択図】図２

Description

本発明はアクティブデバイスアレイ基板と表示装置に関し、特に、薄膜トランジスタアレイ基板と電子インク表示装置に関する。

電子インク表示装置は最初は１９７０年代に発展したもので、その特色は、電荷を帯びた小さな球を含み、球の一面は白色、他の面は黒色で、電界を変えると、球が上下に転動して異なる色を呈することである。第２世代の電子インク表示装置は１９９０年代に発展したもので、その特色は双安定（ｂｉ−ｓｔａｂｌｅ）性を有しかつ帯電粒子を作動の表示材料とする。この帯電粒子は単一電荷だけでもよく、または正負の電荷でもよい。目前の主流技術は、正負の電荷粒子でそれぞれ白黒表示、または単一電荷と溶液でそれぞれ白黒表示させる。

一般に、目前よく見られる電子インク表示装置は、フロン卜プレィン・ラミネート（ＦＰＬ）と、薄膜トランジスタアレイ基板とからなる。フロン卜プレィン・ラミネートは、通常透明カバーと、透明電極層と、電子インク材料層とからなる。電子インク材料層は、電子インクと、支持液体とを含む。薄膜トランジスタアレイ基板のそれぞれの画素電極とフロン卜プレィン・ラミネートの透明電極層の間の電界を変えると、電子インクは電界の方向に応じて上向きまたは下向きに移動し、ひいてはそれぞれの画素に異なる光学特性が現れることになる。

従来より、薄膜トランジスタアレイ基板とフロン卜プレィン・ラミネートの組立完成後、電子インク表示装置の生産歩留りを確保するために、薄膜トランジスタアレイ基板上の配線及び画素に対して光電特性テストを実施する。駆動回路未完成の場合、従来の電子インク表示器では、短絡片（ｓｈｏｒｔｉｎｇ ｂａｒ）法で画素のテストを行う。テストの時、一端をゲー卜短絡片で同時にすべての走査線に接触させて、それぞれの走査線に同一ゲートテスト信号を供給し、同一時間にそれぞれの走査線上の画素内におけるすべての薄膜トランジスタを作動させる。このとき、他の一端をソース短絡片で同時にすべてのデータ線に接触させる。そして、このソース短絡片を介して共通テスト信号をデータ線に入力することで、表示データをそれぞれの画素に入力して、表示画面全体の表示情況を観察する。この短絡片テスト法を採用すると、すべての薄膜トランジスタと画素電極がみなレシーブして同一信号に反映し、何れかの回路における開路（断路）の場合は、素子が特定の信号をレシーブできなくなるために正常の素子（画素）と異なる電気特性と光学特性を示すので、テスタはそれによって欠陥の位置を知ることができる。

しかしながら、上記周知の検出方法では、短絡片で同時にすべての画素に対して同一の検出信号を入力するので、電子インク表示装置が表示した特定画面の異常情況しか検出し得ないために、その他の例えば、局部的な輝点・暗点（ｂｒｉｇｈｔ ａｎｄ ｄａｒｋ ｐｏｉｎｔ）などの画素欠陥を判別することができない。一例をあげると、互いに隣接する画素之画素電極の間にインジウム−錫酸化物（ＩＴＯ）が残留して誤導通した場合、入力した検出信号は同一であるために、このＩＴＯの残留による画素之欠陥は判別できなくなる。このようになると、その後に続く生産コストの上昇と歩留り低下の問題が生ずることになる。

さらに、短絡片を採用したテスト法では、実施中にその他の問題が生ずる。一般に、短絡片で押圧したときの精度が低いため、短絡片の長さを実際の押圧領域よりさらに長くしてこそはじめてすべての信号線が接触して信号をレシーブすることが確保される。しかしながら、携帯型製品の利用可能な區域では需要面からの影響のために制約を受け、常に多くの回路が非常に小さな面積内に集積されることになる。そこで、好まざる短絡現象の発生を回避するため、往往にして短絡片の長さを制限せざるを得なくなる。このとき、一部分の信号線は、押圧誤差の影響で接触せずに信号をレシーブできなくなるので、テスト漏れとなる。さらに、短絡片の押圧効果が短絡片の材質、形状と圧力の影響を受け易いため、一部分の信号線が圧力不均一のため、信号の強弱不均一現象を起し、テス卜の正確性を損ねてしまうことになる。

かかる実情に鑑み、本発明の目的は、特殊の検出回路設計を備え、テスト精度を向上させ、ひいては生産歩留りを向上し得る薄膜トランジスタアレイ基板を提供することにある。

また、本発明の別の目的は、薄膜トランジスタアレイ基板上の検出回路の設計によって、テスト精度を向上させ、ひいては生産歩留りを向上し得る電子インク表示装置を提供することにある。

これらの目的を達成するため、本発明では電子インク表示装置に適用される薄膜トランジスタアレイ基板を提案する。この薄膜トランジスタアレイ基板は、主として基板と、複数本の走査線と、複数本のデータ線と、複数の薄膜トランジスタと、複数の画素電極と、複数本の検出信号線と、複数の検出スイッチ素子及び検出制御線とを含む。データ線と走査線は、基板上に配置されかつ基板上に複数の画素領域を画定し、薄膜トランジスタは、それぞれ画素領域内に配置されかつ走査線とデータ線とによって駆動される。また画素電極は、それぞれ画素領域内に配置されかつそれらが対応する薄膜トランジスタに電気的に接続される。また、検出信号線は、走査線及び／またはデータ線と直列に接続されかつそれぞれの検出信号線を少なくとも一つの検出信号入力ポートに接続する。検出スイッチ素子は、検出信号線と走査線或データ線の間に接続され、検出制御線は、検出スイッチ素子と直列に接続されて、検出スイッチ素子の断続動作を制御しかつ検出制御線を少なくとも一つの制御信号入力ポートに接続するようになっている。

さらに、本発明は電子インク表示装置を提案する。この電子インク表示装置は主として上記の薄膜トランジスタアレイ基板と、電子インク材料層と、透明カバーと、透明電極層とからなる。電子インク材料層は薄膜トランジスタアレイ基板の画素電極上に配置され、透明カバーは電子インク材料層上に配置される。また、透明電極層は透明カバーと電子インク材料層の間に配置される。

また、実施例では、前記検出制御線がスイッチ素子を切るにたる負電圧の電源信号入力ポートに接続されている。

また、実施例では、上記検出スイッチ素子が、例えばトランジスタである。

また、実施例では、走査線及び／またはデータ線を複数の配線群に組み分け、検出信号線はそれぞれの配線群と直列に接続され、かつそれぞれの配線群内の走査線またはデータ線は互いに隣接しないようになっている。

また、実施例では、検出信号線が走査検出信号線と、データ検出信号線とを含み、走査検出信号線がすべての走査線に直列に接続され、かつデータ検出信号線がすべてのデータ線と直列に接続される。

また、実施例では、検出信号線が走査検出信号線と、複数本のデータ検出信号線とを含み、走査検出信号線がすべての走査線と直列に接続され、データ検出信号線がすべてのデータ線と直列に接続され、かつ各データ検出信号線と直列に接続されたデータ線は互いに隣接しないようになっている。一例をあげると、検出信号線は、走査検出信号線と、第１データ検出信号線と、第２データ検出信号線とを含み、走査検出信号線は、すべての走査線と直列に接続され、第１データ検出信号線は、２ｎ−１本目のデータ線と直列に接続されかつ第２データ検出信号線は２ｎ本目のデータ線と直列に接続され、ｎが正の整数である。また、検出信号線は、さらに、走査検出信号線と、第１データ検出信号線と、第２データ検出信号線と、第３データ検出信号線とを含むことができ、走査検出信号線はすべての走査線と直列に接続され、第１データ検出信号線は３ｎ−２本目のデータ線と直列に接続され、第２データ検出信号線は３ｎ−１本目のデータ線と直列に接続されかつ第３データ検出信号線は３ｎ本目のデータ線と直列に接続され、ｎが正の整数である。

また、実施例では、検出信号線は、データ検出信号線と、複数本の走査検出信号線とを含み、データ検出信号線がすべてのデータ線と直列に接続され、走査検出信号線がすべての走査線と直列に接続され、かつそれぞれの走査検出信号線と直列に接続さた走査線は互いに隣接しないようになっている。一例をあげると、検出信号線は、第１走査検出信号線と、第２走査検出信号線と、データ検出信号線とを含み、第１走査検出信号線が２ｎ−１本目の走査線と直列に接続され、第２走査検出信号線が２ｎ本目の走査線と直列に接続されかつデータ検出信号線がすべてのデータ線と直列に接続され、ｎが正の整数である。

また、実施例では、画素電極の材質が例えば、透明導電材または金属材である。

上記の構成に基づき、本発明では複数本の検出信号線によって薄膜トランジスタアレイ基板上の配線と画素に対して光電特性のテストが行われるので、テスト精度の向上に寄与することができる。また、本発明では、さらに、走査線及び／またはデータ線を群に組み分けかつ異なる検出信号線と直列に接続したので、異なる検出信号線で異なるテスト信号を画素に入力することにより、隣接した画素の間に発生可能の画素欠陥を判別することができる。従って、本発明は薄膜トランジスタアレイ基板と電子インク表示装置の生産歩留り向上に寄与しかつ更に生産コストを低減することができる。

本発明の上記と別の目的、特徴及び利点をさらに明確かつ理解し易くするために、以下添付図面を参照しながら好ましい実施例を詳細に説明する。

図１は、本発明の好ましい実施例の電子インク表示装置を示す断面図である。電子インク表示装置１００は、主として薄膜トランジスタアレイ基板１１０と、透明カバー１２０と、電子インク材料層１３２と、透明電極層１４０とからなる。透明電極層１４０の材質は、例えば、インジウム−錫酸化物（ＩＴＯ）、インジウム−亜鉛酸化物（ＩＺＯ）またはその他の透明導電材である。また、電子インク材料層１３２は、透明電極層１４０と薄膜トランジスタアレイ基板１１０の画素電極１１２の間に配置される。各画素電極１１２と透明電極層１４０の間の電界変化によって、電子インク表示装置１００の各画素は異なる光学特性を示す。

本発明の特徴を詳細に説明するために、以下さらに、上記薄膜トランジスタアレイ基板上の配線と画素の構造について説明する。図２は、上記電子インク表示装置１００を示す平面図である。図２に示すように、電子インク表示装置１００は表示領域１０２と、表示領域１０２の外回りに位置づけられた周辺配線領域１０４とを備える。データ線１５４と走査線１５２は基板１１１上に配置されかつ表示領域１０２内には複数の画素領域１１０ａが画定されている。また、薄膜トランジスタ１１４と画素電極１１２はそれぞれ画素領域１１０ａ内に配置されている。薄膜トランジスタ１１４は、対応する走査線１５２とデータ線１５４とに接続されかつ画素電極１１２は薄膜トランジスタ１１４に接続されている。本実施例では、画素電極の材質は、例えば、インジウム−錫酸化物、インジウム−亜鉛酸化物などの透明導電材または金属材である。

周辺配線領域１０４内には、例えば、複数のゲートドライバ１４２と、ソースドライバ１４４とが配置されている。その中で、ゲートドライバ１４２は、走査線１５２に接続され、表示するときに駆動信号を走査線１５２を介して薄膜トランジスタ１１４のゲー卜に入力させることにより、薄膜トランジスタ１１４が導通状態になるようになっている。ソースドライバ１４４は、データ線１５４に接続され、薄膜トランジスタ１１４の導通後、表示データが画素電極１１２に入力されるようになっている。

再び図２を参照して、本実施例では、それぞれ走査検出信号線１６２と、データ検出信号線１６４とで、走査線１５２とデータ線１５４とに直列に接続されている。テストするとき、走査検出信号線１６２を介してそれぞれの走査線１５２に対して同一のゲートテスト信号を印加することにより、同一時間にそれぞれの走査線１５２に接続されたすべての薄膜トランジスタ１１４を導通させるとともに、データ検出信号線１６４を介して共通テスト信号をデータ線１５４に入力することにより、表示データを各画素に入力して、表示画面全体の表示状態を観察する。本実施例では検出信号線１６２、１６４によって、テストが行われるので、すべての配線みなにテスト信号をレシーブさせることが確保されかつ携帯型製品の需給面からの制約で許されない短絡またはテスト漏れの現象が発生するのを回避することができるので、テスト精度の向上に寄与することができる。

再び図２を参照して、画素が検出信号線１６２と、１６４及びその他の関連回路からの干渉を受けるのを回避するために、薄膜トランジスタアレイ基板１１０は、さらに複数の検出スイッチ素子１７２と、検出制御線１７４とを含む。検出スイッチ素子１７２は、例えばトランジスタまたはその他のスイッチ素子である。それらは走査検出信号線１６２と走査線１５２の間、及びデータ検出信号線１６４とデータ線１５４の間に接続されかつ検出制御線１７４は検出スイッチ素子１７２と直列に接続されて、検出スイッチ素子１７２の断続動作を制御するようになっている。テス卜を行うときは、検出制御線１７４を介して検出スイッチ素子１７２を導通させて検出信号を対応する走査線１５２とデータ線１５４に入力する。一方、検出制御線１７４は、検出スイッチ素子１７２を切るにたる負電圧の電源信号入力ポートに接続され、走査検出信号線１６２と走査線１５２の間、及びデータ検出信号線１６４とデータ線１５４の間を、断路状態にして画素が作動されたときに干渉を回避するようになっている。

ここで、注目に値することは、上記検出信号線と検出制御線とはみなそれぞれを少なくとも一つの信号入力ポートに接続することにより、信号入力ポートを介してそれぞれにテスト信号と制御信号とを入力可能であることである。

図３に示すのは、本発明の別の実施例における電子インク表示装置の平面図である。なお、上記実施例に示すのと同一の部材については同一の番号を付し、詳細な説明は省略する。本発明では、互いに隣接する２列の画素の間に発生可能の欠陥を判別するために、さらに、例えば、走査線またはデータ線を群に組み分けし、異なる検出信号線と直列に接続させることにより、異なる検出信号を入力することができる。一例をあげると、電子インク表示装置１００は、例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の画素で構成することにより、カラー表示の機能を有することになる。本実施例では、データ線１５４が、例えば、順序に従って、赤色の画素を駆動するデータ線１５４ａと、緑色の画素を駆動するデータ線１５４ｂと、青色の画素を駆動するデータ線１５４ｃとを包含する。データ検出信号線１６４ａ、１６４ｂ及び１６４ｃはデータ線１５４の側に配置される。データ線１５４ａ、１５４ｂ及び１５４ｃで１配線群を構成しかつそれぞれがデータ検出信号線１６４ａ、１６４ｂ及び１６４ｃに直列に接続されている。

このように、電子インク表示装置１００に対してテストを行うときは、それぞれデータ検出信号線１６４ａ、１６４ｂ及び１６４ｃを介して異なる検出信号を互いに隣接する２列の画素に入力して、互いに隣接する２列の画素の間に発生可能の画素欠陥を判別する。

さらに、詳しく説明すると、図４は、一般電子インク表示装置に発生可能の画素欠陥を示す概略図である。図４に示すように、走査線２５２とデータ線２５４ａ、２５４ｂとで画素領域２５０ａを画定し、薄膜トランジスタ２１４と画素電極２１２とは画素領域２５０ａ内に配置されかつ画素電極２１２が薄膜トランジスタ２１４に接続されている。互いに隣接する画素電極２１２の間に例えば、製作の過程で部分的に残留導電材（例えばインジウム−錫酸化物）２７０が存在すると、互いに隣接する画素電極２１２双方が誤導通してしまう。しかしながら、本発明では、異なるデータ検出信号線によって、異なるデータ線群と直列に接続されている、このために、画素のテストを行うときは、それぞれに異なる検出信号をデータ線２５４ａと２５４ｂに、例えば、異なる電圧の表示電圧Ｖ１とＶ２を入力することができる。但しＶ１＞Ｖ２である。

若し、表示装置が白画面を常態とするタイプ（ｎｏｒｍａｌｌｙ ｗｈｉｔｅ）の場合、正常の状態では、Ｖ１が、例えば画素電極２１２ａが対応する画素に輝点を表示させ、Ｖ２が、例えば画素電極２１２ｂが対応する画素に暗点を表示させることができる。しかしながら、画素電極２１２ａと２１２ｂとは互いに導通しているので、検出信号を入力した後、画素電極２１２ａと画素電極２１２ｂが対応する画素はみな一つの輝点を表示することになるので、正確に画素欠陥の位置を判別することができる。

上記実施例では、画素の異なる色に従って、３本の検出信号線をそれぞれ異なるデータ線群と直列に接続した。しかしながら、本発明の思想範囲内で、検出信号線の本数、及びデータ線または走査線の組み分け方式は、それらに限定されることはなく、単に各配線群内における走査線またはデータ線が互いに隣接しないようにするだけで、本発明の上記目的が達成される。以下、再び本発明のその他の異なる配線組み分け方式を有する電子インク表示装置を挙げる。その中で、各実施例は、単に走査線またはデータ線の組み分け、及ぴ検出信号線の接続方式のみについて説明する。電子インク表示装置におけるその他の素子については、前記実施例之説明を参照することにして贅言しない。

図５は、本発明の別の実施例における電子インク表示装置を示す局部平面図である。図５に示すように、データ線４５４が、例えば、互いに交差配置された第１データ線群４５４ａと、第２データ線群４５４ｂとに分けられ、第１データ検出信号線４６４ａが第１データ線群４５４ａと直列に接続され、第２データ検出信号線４６４ｂが、第２データ線群４５４ｂと直列に接続されている。

また、図６は本発明のさらなる実施例の電子インク表示装置を示す局部平面図である。図６に示すように、本実施例では、例えば、走査線５５２に対して組み分けをしている。その中で、走査線５５２が、互いに交差配置の第１走査線群５５２ａと、第２走査線群５５２ｂとに組み分けすることができる。また、第１走査検出信号線５６２ａが、第１走査線群５５２ｂと直列に接続され、第２走査検出信号線５６２ｂが、第２走査線群５５２ａと直列に接続されている。

当然のことながら、本発明は、さらに例えば、同時に走査線及びデータ線に対して上記複数の実施例における組み分け設計をすることで、さらに好ましい検出効果を得ることができるが、その配置方式の変更は、当業者が本発明の開示を参照することで容易に推し及ぼし得ることはいうまでもない。

総括的に述べると、本発明では、画素の検出精度を向上させるために、複数本の検出信号線を組み分けて走査線またはデータ線と直列に接続することにより、テスト精度を向上させることができる。また、本発明では、走査線及び／またはデータ線を組み分けて異なる検出信号線と直列に接続することにより、異なる検出信号線から異なるテスト信号を互いに隣接する画素に入力させる。このようにすることで、互いに隣接する画素の間で発生可能な画素欠陥を有効的に判別することができ、ひいては薄膜トランジスタアレイ基板と電子インク表示装置の生産歩留まり向上、及び生産コストの低減となる。

以上、本発明の好ましい実施例について説明したが、本発明はこれらに限定されるものではなく、当業者が本発明の思想と範囲を逸脱せずに、様々の変更と改善をなし得ることはもちろんである。それゆえ、本発明の保護範囲は添付クレームによって定義されたものであると見なすべきである。

本発明の好ましい実施例の電子インク表示装置を示す断面図である。 上記電子インク表示装置１００を示す平面図である。 本発明の別の実施例における電子インク表示装置を示す平面図である。 一般電子インク表示装置に発生可能の画素欠陥を示す概略図である。 本発明の別の実施例における電子インク表示装置を示す局部平面図である。 本発明のさらなる実施例の電子インク表示装置を示す局部平面図である。

符号の説明

１００ 電子インク表示装置
１０２ 表示領域
１０４ 周辺配線領域
１１０ 薄膜トランジスタアレイ基板
１１０ａ 画素領域
１１２ 画素電極
１１４ 薄膜トランジスタ
１２０ 透明カバー
１３２ 電子インク材料層
１４０ 透明電極層
１４２ ゲートドライバ
１４４ ソースドライバ
１５２ 走査線
１５４、１５４ａ、１５４ｂ、１５４ｃ データ線
１６２、１６４、１６４ａ、１６４ｂ、１６４ｃ 検出信号線
１７２ 検出スイッチ素子
１７４ 検出制御線
２１２ 画素電極
２１４ 薄膜トランジスタ
２５０ａ 画素領域
２５２ 走査線
２５４ａ、２５４ｂ データ線
２７０ 残留導電材
４５４ データ線
４５４ａ 第１データ線群
４５４ｂ 第２データ線群
４６４ａ 第１データ検出信号線
４６４ｂ 第２データ検出信号線
５５２ 走査線
５５２ａ 第１走査線群
５５２ｂ 第２走査線群
５６２ａ 第１走査検出信号線
５６２ｂ 第２走査検出信号線
Ｖ１、Ｖ２ 表示電圧

Claims (11)

1. 電子インク表示装置に適用される薄膜トランジスタアレイ基板であって、
   基板と、
   前記基板上に配置された複数本の走査線と、
   前記基板上に配置されかつ前記走査線とで前記基板上に複数の画素領域を画定する複数本のデータ線と、
   それぞれが前記画素領域内に配置されて、前記走査線と前記データ線とによって駆動される複数の薄膜トランジスタと、
   それぞれが前記画素領域内に配置されかつそれらが対応する前記薄膜トランジスタに電気的に接続された複数の画素電極と、
   前記走査線及び／または前記データ線と直列に接続されかつそれぞれの検出信号線が少なくとも一つの検出信号入力ポートに接続された複数本の検出信号線と、
   前記検出信号線と前記走査線または前記データ線の間に接続された複数の検出スイッチ素子と、
   前記検出スイッチ素子と直列に接続されて前記検出スイッチ素子の断続動作を制御しかつ前記検出制御線が少なくとも一つの制御信号入力ポートに接続された検出制御線と、を含む薄膜トランジスタアレイ基板。
2. 前記検出制御線がスイッチ素子を切るにたる負電圧の電源信号入力ポートに接続されたことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
3. 前記検出スイッチ素子がトランジスタを含むことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
4. 前記走査線及び／または前記データ線が複数の配線群に組み分けられ、前記検出信号線がそれぞれ前記配線群と直列に接続され、かつそれぞれの配線群内の前記走査線または前記データ線が互いに隣接しないことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
5. 前記検出信号線が走査検出信号線と、データ検出信号線とを含み、前記走査検出信号線がすべての走査線と直列に接続され、かつ前記データ検出信号線がすべてのデータ線と直列に接続されたことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
6. 前記検出信号線が走査検出信号線と、複数本のデータ検出信号線とを含み、前記走査検出信号線がすべての走査線と直列に接続され、前記データ検出信号線がすべてのデータ線と直列に接続され、かつそれぞれのデータ検出信号線と直列に接続されたデータ線は互いに隣接しないことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
7. 前記検出信号線が走査検出信号線と、第１データ検出信号線と、第２データ検出信号線とを含み、前記走査検出信号線がすべての走査線と直列に接続され、前記第１データ検出信号線が２ｎ−１本目のデータ線と直列に接続され、かつ前記第２データ検出信号線が２ｎ本目のデータ線と直列に接続され、ｎが正の整数であることを特徴とする請求項６に記載の薄膜トランジスタアレイ基板。
8. 前記検出信号線が走査検出信号線と、第１データ検出信号線と、第２データ検出信号線と、第３データ検出信号線とを含み、前記走査検出信号線がすべての走査線と直列に接続され、前記第１データ検出信号線が３ｎ−２本目のデータ線と直列に接続され、前記第２データ検出信号線が３ｎ−１本目のデータ線と直列に接続され、かつ前記第３データ検出信号線が３ｎ本目のデータ線と直列に接続され、ｎが正の整数であることを特徴とする請求項６に記載の薄膜トランジスタアレイ基板。
9. 前記検出信号線がデータ検出信号線と、複数本の走査検出信号線とを含み、前記データ検出信号線がすべてのデータ線と直列に接続され、前記走査検出信号線がすべての走査線と直列に接続され、かつそれぞれの走査検出信号線と直列に接続された走査線は互いに隣接しないことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
10. 前記検出信号線が第１走査検出信号線と、第２走査検出信号線と、データ検出信号線とを含み、前記第１走査検出信号線が２ｎ−１本目の走査線と直列に接続され、前記第２走査検出信号線が２ｎ本目の走査線と直列に接続され、かつ前記データ検出信号線がすべてのデータ線と直列に接続され、ｎが正の整数であることを特徴とする請求項９に記載の薄膜トランジスタアレイ基板。
11. 前記画素電極の材質が透明導電材または金属材からなることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。

Images