KR100816336B1 - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100816336B1
KR100816336B1 KR1020010062619A KR20010062619A KR100816336B1 KR 100816336 B1 KR100816336 B1 KR 100816336B1 KR 1020010062619 A KR1020010062619 A KR 1020010062619A KR 20010062619 A KR20010062619 A KR 20010062619A KR 100816336 B1 KR100816336 B1 KR 100816336B1
Authority
KR
South Korea
Prior art keywords
signal line
inspection
gate
data
thin film
Prior art date
Application number
KR1020010062619A
Other languages
English (en)
Other versions
KR20030030470A (ko
Inventor
장용규
이원규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010062619A priority Critical patent/KR100816336B1/ko
Priority to TW091102456A priority patent/TW543145B/zh
Priority to JP2002157354A priority patent/JP2003121867A/ja
Priority to US10/161,236 priority patent/US6774398B2/en
Priority to CNB02122790XA priority patent/CN100414405C/zh
Priority to CN2007101996289A priority patent/CN101221958B/zh
Publication of KR20030030470A publication Critical patent/KR20030030470A/ko
Priority to US10/843,270 priority patent/US7009202B2/en
Application granted granted Critical
Publication of KR100816336B1 publication Critical patent/KR100816336B1/ko
Priority to JP2009195217A priority patent/JP4812862B2/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

표시 영역과 주변 영역을 가지는 절연 기판 위에 게이트선 및 게이트선과 절연되어 교차하여 표시 영역을 정의하는 데이터선이 형성되어 있다. 절연 기판의 주변 영역에 Voff 전압 인가용 단자에 연결되어 있는 구동 신호선과 검사 신호선이 형성되어 있다. 게이트선에 드레인 전극이 연결되어 있고 상기 검사 신호선 중의 어느 하나에 소스 전극이 연결되어 있으며 상기 구동 신호선 중의 어느 하나에 게이트 전극이 연결되어 있는 제1 검사용 박막 트랜지스터 및 데이터선에 드레인 전극이 연결되어 있고 상기 검사 신호선 중의 어느 하나에 소스 전극이 연결되어 있으며 상기 구동 신호선 중의 어느 하나에 게이트 전극이 연결되어 있는 제2 검사용 박막 트랜지스터가 형성되어 있다. 이상과 같이, 검사용 배선을 검사용 TFT를 경유하여 게이트선과 데이터선에 연결하여 검사를 실시하고, 검사 후에는 검사용 TFT의 게이트 전극에 Voff 전압을 인가해 둠으로써, 별도의 절단 공정없이도 절단된 것과 동일한 상태를 유지할 수 있다.
박막트랜지스터, 비쥬얼인스펙션, 검사용박막트랜지스터

Description

박막 트랜지스터 기판 및 그 제조 방법{a thin film transistor array panel and a method of the same}
도 1은 본 발명의 제1 및 제2 실시예에 따른 박막 트랜지스터 기판의 회로도이고,
도 2a와 도 2b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도로서, 각각 도 1의 1000과 2000 부분의 배치도이고,
도 3a와 도 3b는 각각 도 2a의 IIIa-IIIa'선과 도 2b의 IIIb-IIIb'선에 대한 단면도이고,
도 4a와 도 4b 내지 도 9a와 도 9b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 제조하는 각 단계를 순서대로 나타낸 단면도로서, a는 도 3a에 해당하는 부분을 나타내고, b는 도 3b에 해당하는 부분을 나타낸다.
도 10a와 도 10b는 각각 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도로서, 각각 도 1의 1000과 2000 부분의 배치도이고,
도 11a와 도 11b는 각각 도 10a의 XIa-XIa'선과 도 10b의 XIb-XIb'선에 대한 단면도이다.
도 12는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 회로도이고,
도 13은 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 회로도이고,
도 14는 본 발명의 제5 실시예에 따른 박막 트랜지스터 기판의 회로도이다.
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터 기판은 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 보호막 등으로 이루어져 있다. 박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 보호막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
이러한 박막 트랜지스터 기판을 사용하는 대표적 장치로서 액정 표시 장치가 있는데, 이 중에서도 반사형과 반투과형 등 중소형 액정 표시 장치는 대부분 COG(chip on glass) 방식을 채용하고 있다. 이 경우 고가인 COG IC(integrated circuit), 편광판(polarizer) 및 보상 필름 등을 절약하고 수율을 향상시키기 위하여 COG IC 장착 공정 전에 비쥬얼 인스펙션(visual inspection: VI) 또는 Global Test(GT)를 진행하게 되는데, GT의 경우 고가의 설비 투자가 선행되어야 하고 작업 시간 또한 길어 중소형 제품의 경우 실제 공정에 적용하기는 어렵다. 또, 기존의 VI는 COG 단자들 사이 또는 반대쪽으로 데이터선과 게이트선을 연결하는 검사용 배선을 형성하여 VI를 진행한 후에 다이아몬드 절단을 진행하여 기판과 함께 절단하거나 레이저 절단을 진행하여 검사용 배선을 데이터선과 게이트선으로부터 분리하게 된다. 그런데 이러한 절단 과정에서 오염 입자가 발생하거나, 절단된 면을 통하여 배선의 부식이 진행하는 등의 문제점이 발생하여 신뢰성을 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 제거하여 액정 표시 장치의 신뢰성을 향상시키는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 검사용 박막 트랜지스터를 형성하고 구동시에는 검사용 박막 트랜지스터의 게이트 전극에 항상 Voff 전압을 인가한다.
구체적으로는, 표시 영역과 주변 영역을 가지는 절연 기판, 상기 절연 기판 위에 형성되어 있는 제1 신호선, 상기 절연 기판 위에 형성되어 있고 상기 제1 신호선과 절연되어 교차하여 상기 표시 영역을 정의하는 제2 신호선, 상기 절연 기판 의 주변 영역에 형성되어 있으며 Voff 전압 인가용 단자에 연결되어 있는 구동 신호선, 상기 절연 기판의 주변 영역에 형성되어 있는 검사 신호선, 상기 제1 신호선에 드레인 전극이 연결되어 있고 상기 검사 신호선 중의 어느 하나에 소스 전극이 연결되어 있으며 상기 구동 신호선 중의 어느 하나에 게이트 전극이 연결되어 있는 제1 검사용 박막 트랜지스터, 상기 제2 신호선에 드레인 전극이 연결되어 있고 상기 검사 신호선 중의 어느 하나에 소스 전극이 연결되어 있으며 상기 구동 신호선 중의 어느 하나에 게이트 전극이 연결되어 있는 제2 검사용 박막 트랜지스터를 포함하는 박막 트랜지스터 기판을 마련한다.
이 때, 상기 제2 검사용 박막 트랜지스터와 연결되어 있는 상기 검사 신호선은 제1 및 제2 검사 신호선으로 이루어져 있고, 상기 제2 검사용 박막 트랜지스터는 상기 제1 검사 신호선과 상기 제2 검사 신호선에 교대로 연결되어 있을 수 있고, 상기 제1 검사용 박막 트랜지스터와 연결되어 있는 상기 검사 신호선은 제3 및 제4 검사 신호선으로 이루어져 있고, 상기 제1 검사용 박막 트랜지스터는 상기 제3 검사 신호선과 상기 제4 검사 신호선에 교대로 연결되어 있을 수 있다.
또, 상기 제2 검사용 박막 트랜지스터와 연결되어 있는 상기 검사 신호선은 제1, 제2 및 제3 검사 신호선으로 이루어져 있고, 상기 제2 검사용 박막 트랜지스터는 상기 제1 검사 신호선, 상기 제2 검사 신호선 및 상기 제3 검사 신호선에 3교대로 연결되어 있을 수 있고, 상기 제1 검사용 박막 트랜지스터와 연결되어 있는 상기 검사 신호선은 제4 및 제5 검사 신호선으로 이루어져 있고, 상기 제1 검사용 박막 트랜지스터는 상기 제4 검사 신호선과 상기 제5 검사 신호선에 교대로 연결되어 있을 수 있다.
또는, 상기 제2 검사용 박막 트랜지스터와 연결되어 있는 상기 구동 신호선은 제1, 제2 및 제3 구동 신호선으로 이루어져 있고, 상기 제2 검사용 박막 트랜지스터는 상기 제1 구동 신호선, 상기 제2 구동 신호선 및 상기 제3 구동 신호선에 3교대로 연결하는 것도 가능하다.
구체적인 검사용 박막 트랜지스터를 가지는 박막 트랜지스터 기판의 구조는 다음과 같다.
표시 영역과 주변 영역을 가지는 절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트선, 상기 절연 기판의 주변 영역에 형성되어 있는 데이터 구동 신호선, 상기 절연 기판의 주변 영역에 형성되어 있는 데이터 검사 신호선, 상기 게이트선, 상기 데이터 구동 신호선 및 상기 데이터 검사 신호선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 데이터 구동 신호선과 적어도 일부가 중첩하고 있는 제1 반도체 패턴, 상기 제1 반도체 패턴 위에 형성되어 있으며 상기 데이터 구동 신호선을 중심으로 하여 양쪽으로 분리되어 있는 제1 및 제2 저항성 접촉층, 상기 게이트 절연막 위에 형성되어 있고 상기 게이트선과 교차하여 상기 표시 영역을 정의하며 적어도 일부가 상기 제2 저항성 접촉층 위에 형성되어 있는 데이터선, 상기 게이트 절연막 위에 형성되어 있고 적어도 일부가 상기 제1 저항성 접촉층 위에 형성되어 있는 제1 검사용 전극, 상기 데이터선 및 제1 검사용 전극 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있으며 상기 데 이터 검사 신호선과 상기 제1 검사용 전극을 연결하는 제1 연결부를 포함한다.
여기서, 상기 절연 기판의 주변 영역에 형성되어 있는 게이트 구동 신호선, 상기 절연 기판의 주변 영역에 형성되어 있는 게이트 검사 신호선, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 구동 신호선과 적어도 일부가 중첩하고 있는 제2 반도체 패턴, 상기 제2 반도체 패턴 위에 형성되어 있으며 상기 게이트 구동 신호선을 중심으로 하여 양쪽으로 분리되어 있는 제3 및 제4 저항성 접촉층, 상기 게이트 절연막 위에 형성되어 있고 적어도 일부가 상기 제3 저항성 접촉층 위에 형성되어 있는 제2 검사용 전극, 상기 게이트 절연막 위에 형성되어 있고 적어도 일부가 상기 제4 저항성 접촉층 위에 형성되어 있는 제3 검사용 전극, 상기 보호막 위에 형성되어 있으며 상기 게이트선과 상기 제3 검사용 전극을 연결하는 제2 연결부, 상기 보호막 위에 형성되어 있으며 상기 게이트 검사 신호선 상기 제2 검사용 전극을 연결하는 제3 연결부를 더 포함할 수 있고, 상기 제1 내지 제4 저항성 접촉층은 각각 상기 데이터선 및 상기 제1 내지 제3 검사용 전극과 동일한 평면적 모양을 가질 수 있다.
이러한 구조의 박막 트랜지스터 기판을 제조하는 방법은 다음과 같다.
게이트선, 데이터 검사 신호선 및 데이터 구동 신호선을 형성하는 제1 단계, 게이트 절연막, 반도체층, 저항성 접촉층 및 제2 도전층을 적층하는 제2 단계, 상기 제2 도전층, 상기 저항성 접촉층 및 상기 반도체층을 1회의 사진 공정을 사용하여 패터닝함으로써 데이터선 및 제1 검사용 전극, 상기 데이터선 및 상기 제1 검사용 전극 아래의 저항성 접촉층 패턴, 상기 저항성 접촉층 패턴 아래의 반도체층 패 턴을 형성하는 제3 단계, 상기 데이터선 및 상기 제1 검사용 전극 위에 보호막을 형성하는 제4 단계, 상기 보호막 위에 상기 데이터 검사 신호선과 상기 제1 검사용 전극을 연결하는 제1 연결부를 형성하는 제5 단계를 포함하는 방법을 통하여 박막 트랜지스터 기판을 제조한다.
이 때, 상기 제1 단계에서는 게이트 검사 신호선과 게이트 구동 신호선을 함께 형성하고, 상기 제3 단계에서는 제2 및 제3 검사용 전극을 함께 형성하며, 상기 제5 단계에서는 상기 게이트선과 상기 제3 검사용 전극을 연결하는 제2 연결부와 상기 게이트 검사 신호선과 상기 제2 검사용 전극을 연결하는 제3 연결부를 함께 형성하는 것이 바람직하다.
또, 상기 제3 단계에서는 1회의 사진 공정을 통하여 제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분, 상기 제1 부분보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 형성하여 식각 마스크로 사용하고, 상기 감광막 패턴의 상기 제1 부분은 상기 데이터선과 상기 제1 검사용 전극 사이 및 상기 제2 검사용 전극과 상기 제3 검사용 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터선 및 상기 제1 내지 제3 검사용 전극의 상부에 위치하도록 형성할 수 있다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 설명한다.
도 1은 본 발명의 제1 및 제2 실시예에 따른 박막 트랜지스터 기판의 회로도이다.
절연 기판(100) 위에 가로 방향으로 게이트선(2)이 뻗어 있고, 이와 절연되어 교차하는 데이터선(3)이 세로 방향으로 형성되어 있다. 게이트선(2)의 일단에는 게이트 구동 회로와 연결되는 게이트 패드(20)가 연결되어 있고, 데이터선(3)의 일단에는 데이터 구동 회로와 연결되는 데이터 패드(30)가 연결되어 있다. 게이트선(2)과 데이터선(3)은 서로 교차하여 화소 영역을 정의하고 이들 화소 영역의 집합이 표시 영역을 이룬다. 표시 영역 이외의 부분은 주변 영역으로 정의한다. 게이트선(2)의 게이트 패드(20)가 연결되어 있는 단부의 반대편 단부에는 검사용 게이트 박막 트랜지스터(이하, TFT라 한다)(2000)가 연결되어 있고, 데이터선(3)의 데이터 패드(30)가 연결되어 있는 단부의 반대편 단부에는 검사용 데이터 TFT(1000)가 연결되어 있다. 검사용 게이트 TFT(2000)는 게이트 검사 신호선(22)과 게이트 구동 신호선(24)에도 연결되어 있고, 검사용 데이터 TFT(1000)는 데이터 검사 신호선(21)과 데이터 구동 신호선(25)에 연결되어 있다. 여기서 게이트선(2)은 검사용 게이트 TFT(2000)의 드레인 전극과 연결되어 있고, 게이트 검사 신호선(22)은 검사용 게이트 TFT(2000)의 소스 전극과 연결되어 있으며, 게이트 구동 신호선(24)은 검사용 게이트 TFT(2000)의 게이트 전극에 연결되어 있다. 또 데이터선(3)은 검사용 데이터 TFT(1000)의 드레인 전극과 연결되어 있고, 데이터 검사 신호선(21)은 검사용 데이터 TFT(1000)의 소스 전극과 연결되어 있으며, 데이터 구동 신호선(25)은 검사용 데이터 TFT(1000)의 게이트 전극과 연결되어 있다. 게이트 검사 신호선(22), 게이트 구동 신호선(24), 데이터 검사 신호선(21) 및 데이터 구동 신호선(25) 각각의 일단에는 각각 제1 내지 제4 검사용 패드(32, 39, 40, 41)가 연결되어 있다. 이 때, 게이트 구동 신호선(24)은 제4 검사용 패드(41)를 거쳐 게이트 Voff 단자(52)에 연결되어 있고, 데이터 구동 신호선(25)은 데이터 Voff 단자(51)에 연결되어 있다. 즉, 검사용 게이트 TFT(2000)의 게이트 전극은 모두 게이트 Voff 단자(52)에 연결되어 있고, 검사용 데이터 TFT(1000)의 게이트 전극은 모두 데이터 Voff 단자(51)에 연결되어 있다. 이들 Voff 단자(51, 52)는 이후의 모듈 공정에서 FPC(flexible printed circuit) 등을 통하여 Voff 전압 인가 회로와 연결됨으로써 항상 Voff 전압으로 유지된다. 따라서 검사용 TFT(1000, 2000)는 액정 표시 장치의 구동시에 항상 오프(off) 상태에 있게 되어 단선된 것과 동일한 상태가 된다. 결국, 검사용 배선을 데이터선과 게이트선으로부터 분리하기 위하여 별도로 다이아몬드 절단이나 레이저 절단을 진행하지 않아도 된다. 한편, 데이터 검사 신호선(21) 및 데이터 구동 신호선(25)은 기판(100)의 모서리 부분으로 인출되어 절곡되어 있다. 이는 기판(100) 모서리를 절단선(3000)을 따라 절단 및 연마할 때 데이터 검사 신호선(21) 및 데이터 구동 신호선(25)을 함께 절단할 수 있도록 하기 위함이다. 이러한 절곡부는 반드시 필요한 것은 아니다.
이러한 박막 트랜지스터 기판의 구조를 도면을 참고로 하여 좀더 구체적으로 설명한다.
도 2a와 도 2b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도로서, 각각 도 1의 검사용 데이터 TFT(1000)와 검사용 게이트 TFT(2000) 부분의 배치도이고, 도 3a와 도 3b는 각각 도 2a의 IIIa-IIIa'선과 도 2b의 IIIb-IIIb'선에 대한 단면도이다.
먼저, 도 2a와 도 3a를 참조로 하여 검사용 데이터 TFT(1000)에 대하여 설명한다.
절연 기판(100) 위에 데이터 검사 신호선(21) 및 데이터 구동 신호선(25)이 가로 방향으로 뻗어 있고, 데이터 검사 신호선(21) 및 데이터 구동 신호선(25)의 위에는 게이트 절연막(110)이 형성되어 있다. 게이트 절연막(110)의 위에는 제1 반도체 패턴(401)이 세로 방향으로 길게 뻗어 있다. 이 때, 제1 반도체 패턴(401)은 데이터 구동 신호선(25)과는 교차하고 있으나 데이터 검사 신호선(21)에는 미치지 못하고 끝나있다. 제1 반도체 패턴(401)의 위에는 저항성 접촉층(501, 502)이 제1 반도체 패턴(401)을 따라 형성되어 있다. 저항성 접촉층(501, 502)은 데이터 구동 신호선(25)을 중심으로 하여 양쪽으로 분리되어 있다. 저항성 접촉층(501, 502)의 위에는 저항성 접촉층(501, 502)과 동일한 평면적 모양으로 데이터선(3)과 데이터용 소스 전극(301)이 형성되어 있다. 데이터선(3)과 데이터용 소스 전극(301)의 위에는 보호막(120)이 형성되어 있고, 보호막(120)은 데이터 검사 신호선(21)을 노출시키는 제1 접촉구(121)와 데이터용 소스 전극(301)을 노출시키는 제2 접촉구(122)를 가진다. 보호막(120)의 위에는 데이터 검사 신호선(21)과 데이터용 소스 전극(301)을 연결하는 제1 연결부(101)가 형성되어 있다.
다음, 도 2b와 도 3b를 참조로 하여 검사용 게이트 TFT(2000)에 대하여 설명한다.
절연 기판(100) 위에 게이트 검사 신호선(22) 및 게이트 구동 신호선(24)이 세로 방향으로 뻗어 있고, 게이트선(2)이 가로 방향으로 뻗어 있다. 게이트선(2)과 게이트 검사 신호선(22) 및 게이트 구동 신호선(24)의 위에는 게이트 절연막(110)이 형성되어 있다. 게이트 절연막(110)의 위에는 제2 반도체 패턴 (402)이 가로 방향으로 길게 뻗어 있다. 이 때, 제2 반도체 패턴(402)은 게이트 구동 신호선(24)과는 교차하고 있으나 게이트 검사 신호선(22)에는 미치지 못하고 끝나있다. 제2 반도체 패턴(402)의 위에는 저항성 접촉층(503, 504)이 제2 반도체 패턴(402)을 따라 형성되어 있다. 저항성 접촉층(503, 504)은 게이트 구동 신호선 (24)을 중심으로 하여 양쪽으로 분리되어 있다. 저항성 접촉층(503, 504)의 위에는 저항성 접촉층(503, 504)과 동일한 평면적 모양으로 게이트용 드레인 전극(302)과 게이트용 소스 전극(303)이 형성되어 있다. 게이트용 드레인 전극(302)과 게이트용 소스 전극(303)의 위에는 보호막(120)이 형성되어 있고, 보호막(120)은 게이트선(2)을 노출시키는 제3 접촉구(123), 게이트용 드레인 전극(302)을 노출시키는 제4 접촉구(124), 게이트용 소스 전극(303)을 노출시키는 제5 접촉구(125) 및 게이트 검사 신호선(22)을 노출시키는 제6 접촉구(126)를 가진다. 보호막(120)의 위에는 게이트선(2)과 게이트용 드레인 전극(302)을 연결하는 제2 연결부(102)와 게이트용 소스 전극(303)과 게이트 검사 신호선(22)을 연결하는 제3 연결부(103)가 형성되어 있다.
도 4a와 도 4b 내지 도 9a와 도 9b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 제조하는 각 단계를 순서대로 나타낸 단면도로서, a는 도 3a에 해 당하는 부분을 나타내고, b는 도 3b에 해당하는 부분을 나타낸다.
먼저, 도 4a 내지 4b에 도시한 바와 같이, 절연 기판(100) 위에 게이트 금속층을 증착하고 사진 식각하여 게이트선(2), 게이트 검사 신호선(22), 게이트 구동 신호선(24), 데이터 검사 신호선(21) 및 데이터 구동 신호선(25)을 형성한다. 이 때, 게이트선(2), 게이트 검사 신호선(22), 게이트 구동 신호선(24), 데이터 검사 신호선(21) 및 데이터 구동 신호선(25)은 이중층으로 형성할 수 있다. 이들을 이중층으로 형성하는 경우에는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등을 증착하여 제1층을 형성하고, 저항이 작은 Al 또는 Ag 합금 등을 증착하여 제2층을 형성한다.
다음, 도 5a 및 5b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(110), 반도체층(400) 및 저항성 접촉층(500)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 데이터 금속층(300)을 증착한 다음 그 위에 감광막(900)을 1㎛ 내지 2㎛의 두께로 도포한다. 이 때, 데이터 금속층(300)은 이중층으로 형성할 수 있으며, 이 경우에는 Cr 또는 Mo 합금 등의 물리 화학적 특성이 우수한 금속을 증착하여 제1층을 형성하고, Al 또는 Ag 합금 등의 저항이 작은 금속을 증착하여 제2층을 형성한다. 이들 금속층의 증착 방법으로는 스퍼터링 등을 사용한다. 또, 게이트 절연막(110)은 질화 규소 또는 산화 규소 등으로 이루어지고, 반도체층 (400)은 비정질 규소로 이루어지며, 저항성 접촉층(500)은 인 등의 N형 불순물이 고농도로 도핑되어 있는 비정질 규소로 이루어진다.
그 후, 마스크를 통하여 감광막(900)에 빛을 조사한 후 현상하여, 도 6b 및 6c에 도시한 바와 같이, 감광막 패턴(911, 912)을 형성한다. 이때, 감광막 패턴(911, 912) 중에서 박막 트랜지스터(게이트 및 데이터 검사용 TFT와 표시부의 TFT를 모두 포함)의 채널부(C), 즉 표시부의 소스 전극(도시하지 않음)과 드레인 전극(도시하지 않음) 사이, 데이터선(3)과 데이터용 소스 전극(301) 사이 및 게이트용 드레인 전극(302)과 게이트용 소스 전극(303) 사이에 위치한 감광막 패턴의 제1 부분(912)은 표시부의 소스 전극과 드레인 전극, 데이터선(3)과 데이터용 소스 전극(301), 게이트용 드레인 전극(302)과 게이트용 소스 전극(303)을 포함하는 데이터층 패턴(3, 301, 302, 303)이 형성될 부분(A)에 위치한 감광막 패턴의 제2 부분(911)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막 패턴의 제1 부분(912)의 두께와 데이터층 패턴부(A)에 남아 있는 감광막 패턴의 제2 부분(911)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 한다. 다만, 감광막 패턴의 제1 부분(912)의 두께를 감광막 패턴의 제2 부분(911)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법에는 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가 지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되고, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 일부만 분해되며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남게 되므로 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막을 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막은 리플로우가 가능한 물질로 이루어진 감광막을 이용하여 형성할 수 있다. 즉, 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
다음, 감광막 패턴의 제1 부분(912) 및 그 하부의 막들, 즉 데이터 금속층(300), 저항성 접촉층(500) 및 반도체층(400)에 대한 식각을 진행한다. 이때, 데이터층 패턴부 (A)에는 데이터 금속층(300) 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(300, 500, 400)이 모두 제거되어 게이트 절연막(110)이 드러나야 한다.
먼저, 도 6a 및 6b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 데이터 금속층(300)을 제거하여 그 하부의 저항성 접촉층(500)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 데이터 금속층(300)은 식각되고 감광막 패턴(911, 912)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 데이터 금속층(300)만을 식각하고 감광막 패턴(911, 912)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(911, 912)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 감광막 패턴의 제1 부분(912)의 두께를 두껍게 하여 식각 과정에서 감광막 패턴의 제1 부분(912)이 제거되어 하부의 데이터 금속층(300)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 6a 및 도 6b에 나타낸 것처럼, 채널부(C) 및 데이터층 패턴부(B)의 데이터 금속층, 즉 표시부의 소스 전극과 드레인 전극, 데이터선(3)과 데이터용 소스 전극(301) 및 게이트용 드레인 전극(302)과 게이트용 소스 전극(303)만이 남고 기타 부분(B)의 데이터 금속층(300)은 모두 제거되어 그 하부의 저항성 접촉층(500)이 드러난다. 이때 남은 데이터 금속층(310, 320)은 소스 전극과 드레인 전극, 데이터선(3)과 데이터용 소스 전극(301), 게이트용 드레인 전극(302)과 게이트용 소스 전극(303)이 각각 분리되지 않고 서로 연결되어 있는 점을 제외하면 데이터층 패턴(3, 301, 302, 303)의 형태와 동일하다. 한편, 건식 식각을 사용하는 경우에는 감광막 패턴(911, 912)도 어느 정도의 두께로 식각된다.
이어, 도 7a 및 7b에 도시한 바와 같이, 기타 부분(B)의 노출된 저항성 접촉층(500) 및 그 하부의 반도체층(400)을 감광막 패턴의 제1 부분(912)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(911, 912)과 저항성 접촉층(500) 및 반도체층(400)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되고 게이트 절연막(110)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(911, 912)과 반도체층(400)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 식각률로 두 막을 식각할 수 있다. 감광막 패턴(911, 912)과 반도체층(400)에 대한 식각비가 동일한 경우 감광막 패턴의 제1 부분(912)의 두께는 반도체층(400)과 저항성 접촉층(500)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 7a 및 7b에 나타낸 바와 같이, 채널부(C)의 감광막 패턴의 제1 부분(912)이 제거되어 남아있는 데이터 금속층(310, 320)이 드러나고, 기타 부분(B)의 저항성 접촉층(500) 및 반도체층(400)이 제거되어 그 하부의 게이트 절연막(110)이 드러난다. 한편, 데이터층 패턴부(A)의 감광막 패턴의 제2 부분(911) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(401, 402)이 완성된다. 도면 부호 510과 520은 각각 남아있는 데이터 금속층(310, 320) 하부의 저항성 접촉층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 남아있는 데이터 금속층(310, 320) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 8a 및 8b에 도시한 바와 같이 채널부(C)의 남아있는 데이터 금속층(310, 320) 및 그 하부의 저항성 접촉층 패턴(510, 520)을 식각하여 제거한다. 이 때, 식각은 남아있는 데이터 금속층(310, 320) 및 그 하부의 저항성 접촉층 패턴(510, 520) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 남아있는 데이터 금속층(310, 320)에 대해서는 습식 식각으로, 저항성 접촉층 패턴(510, 520)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우에는 남아있는 데이터 금속층(310, 320)과 그 하부의 저항성 접촉층 패턴(510, 520)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직한데, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(401, 402)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 남아있는 데이터 금속층(310, 320)의 측면은 식각되지만, 건식 식각되는 저항성 접촉층 패턴(510, 520)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 남아있는 데이터 금속층(310, 320) 및 그 하부의 저항성 접촉층 패턴(510, 520)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(401, 402)을 남길 수 있다. 이때, 반도체 패턴(401, 402)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(911)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(110)이 식각되지 않는 조건으로 행하여야 하며, 감광막 패턴의 제2 부분(911)이 식각되어 그 하부의 데이터층 패턴(3, 301, 302, 303)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 표시부의 소스 전극과 드레인 전극, 데이터선(3)과 데이터용 소스 전극(301), 게이트용 소스 전극(303)과 게이트용 드레인 전극(302)이 각각 서로 분리되면서 데이터층 패턴(3, 301, 302, 303)과 그 하부의 저항성 접촉층 패턴(501, 502, 503, 504)이 완성된다.
마지막으로 데이터층 패턴부(A)에 남아 있는 감광막 패턴의 제2 부분(911)을 제거한다. 그러나, 감광막 패턴의 제2 부분(911)의 제거는 채널부(C)의 남아있는 데이터 금속층(310, 320)을 식각한 후 그 밑의 저항성 접촉층 패턴(510, 520)을 식각하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
다음, 질화 규소 또는 산화 규소 등의 무기 절연막을 증착하거나, 유기 절연막을 도포하거나 또는 a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시켜 보호막(120)을 형성한다. 이 때, a-Si:C:O 막과 a-Si:O:F 막은 무기 절연막이면서 유전율이 2에서 4 이내로 매우 낮은 절연막이다. a-Si:C:O 막의 경우에는 기체 상태의 SiH(CH3)3, SiO2(CH3)4, (SiH)4O4(CH3)4, Si(C2H5O)4 등을 기본 소스로 사용하고, N2O 또는 O2 등의 산화제와 Ar 또는 He 등을 혼합한 기체를 흘리면서 증착한다. 또, a-Si:O:F 막의 경우에는 SiH4, SiF4 등에 O2를 첨가한 기체를 흘리면서 증착한다. 이 때, 불소의 보조 소스로서 CF4를 첨가할 수도 있다.
이어, 도 9a 내지 도 9b에 도시한 바와 같이, 보호막(120)을 게이트 절연막(110)과 함께 사진 식각하여 데이터 검사 신호선(21), 데이터용 소스 전극(301), 게이트선(2), 게이트용 드레인 전극(302), 게이트용 소스 전극(303) 및 게이트 검사 신호선(22)을 각각 드러내는 제1 내지 제6 접촉 구멍(121, 122, 123, 124, 125, 126)을 형성한다. 이때, 게이트 패드(도시하지 않음)와 데이터 패드(도시하지 않음) 및 드레인 전극(도시하지 않음)을 드러내는 접촉 구멍(도시하지 않음)도 함께 형성한다.
마지막으로, 도 3a 및 도 3b에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여 제1 내지 제3 연결부(101, 102, 103)를 형성한다. 이 때, 표시부의 화소 전극(도시하지 않음), 게이트 패드와 연결되는 보조 게이트 패드(도시하지 않음) 및 데이터 패드와 연결되는 보조 데이터 패드(도시하지 않음)도 함께 형성한다.
이때, 제1 내지 제3 연결부(101, 102, 103), 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 IZO로 형성하는 경우에는 식각액으로 크롬 식각액을 사용할 수 있어서 이들을 형성하기 위한 사진 식각 과정에서 접촉구를 통해 드러난 데이터 배선이나 게이트 배선 금속이 부식되는 것을 방지할 수 있다. 이러한 크롬 식각액으로는 (HNO3/(NH4)2Ce(NO3)6/H2O) 등이 있다. 또한, 접촉부의 접촉 저항을 최소화하기 위해서는 IZO를 상온에서 200℃ 이하의 범위에서 적층하는 것이 바람직하며, IZO 박막을 형성하기 위해 사용하는 표적(target)은 In2O3 및 ZnO를 포함하는 것이 바람직하며, ZnO의 함유량은 15-20 at% 범위인 것이 바람직하다.
한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기 체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(121, 122, 123, 124, 125, 126)을 통해 드러난 금속막의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이상에서는 4회의 사진 식각 공정을 사용하여 박막 트랜지스터 기판을 제조하는 방법을 적용할 때 검사용 TFT를 형성하는 과정과 그 구조에 대하여 설명하였다. 이하에서는 5회의 사진 식각 공정을 사용하여 박막 트랜지스터 기판을 제조하는 방법과 그 구조에 대하여 설명한다.
먼저, 구조에 대하여 설명한다.
도 10a와 도 10b는 각각 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도로서, 각각 도 1의 1000과 2000 부분의 배치도이고, 도 11a와 도 11b는 각각 도 10a의 XIa-XIa'선과 도 10b의 XIb-XIb'선에 대한 단면도이다.
먼저, 도 10a와 도 11을 참조로 하여 검사용 데이터 TFT(1000)에 대하여 설명한다.
절연 기판(100) 위에 데이터 검사 신호선(21) 및 데이터 구동 신호선(25)이 가로 방향으로 뻗어 있고, 데이터 검사 신호선(21) 및 데이터 구동 신호선(25)의 위에는 게이트 절연막(110)이 형성되어 있다. 게이트 절연막(110)의 위에는 제1 반도체 패턴(401)이 데이터 구동 신호선(25) 상부에 섬 모양으로 형성되어 있다. 제1 반도체 패턴(401)의 위에는 저항성 접촉층(501, 502)이 형성되어 있는데, 저항성 접촉층(501, 502)은 데이터 구동 신호선(25)을 중심으로 하여 양쪽으로 분리되어 있다. 저항성 접촉층(501, 502)의 위에는 세로 방향으로 길게 뻗어 있는 데이 터선(3)과 데이터용 소스 전극(301)이 형성되어 있다. 이 때, 데이터선(3)은 한쪽 저항성 접촉층(502) 위에까지 연장되어 있고, 데이터용 소스 전극(301)은 나머지 저항성 접촉층(501)과 동일한 패턴을 가진다. 데이터선(3)과 데이터용 소스 전극(301)의 위에는 보호막(120)이 형성되어 있고, 보호막(120)은 데이터 검사 신호선(21)을 노출시키는 제1 접촉구(121)와 데이터용 소스 전극(301)을 노출시키는 제2 접촉구(122)를 가진다. 보호막(120)의 위에는 데이터 검사 신호선(21)과 데이터용 소스 전극(301)을 연결하는 제1 연결부(101)가 형성되어 있다.
다음, 도 10b와 도 11b를 참조로 하여 검사용 게이트 TFT(2000)에 대하여 설명한다.
절연 기판(100) 위에 게이트 검사 신호선(22) 및 게이트 구동 신호선(24)이 세로 방향으로 뻗어 있고, 게이트선(2)이 가로 방향으로 뻗어 있다. 게이트선(2)과 게이트 검사 신호선(22) 및 게이트 구동 신호선(24)의 위에는 게이트 절연막(110)이 형성되어 있다. 게이트 절연막(110)의 위에는 제2 반도체 패턴 (402)이 게이트 구동 신호선(24) 상부에 섬 모양으로 형성되어 있다. 제2 반도체 패턴(402)의 위에는 저항성 접촉층(503, 504)이 형성되어 있다. 저항성 접촉층 (503, 504)은 게이트 구동 신호선(24)을 중심으로 하여 양쪽으로 분리되어 있다. 저항성 접촉층(503, 504)의 위에는 게이트용 드레인 전극(302)과 게이트용 소스 전극(303)이 형성되어 있다. 게이트용 드레인 전극(302)은 한쪽 저항성 접촉층(503) 위에까지 연장되어 있고, 게이트용 소스 전극(303)은 나머지 저항성 접촉층(504) 위에까지 연장되어 있다. 게이트용 드레인 전극(302)과 게이트용 소스 전극(303) 의 위에는 보호막(120)이 형성되어 있고, 보호막(120)은 게이트선(2)을 노출시키는 제3 접촉구(123), 게이트용 드레인 전극(302)을 노출시키는 제4 접촉구(124), 게이트용 소스 전극(303)을 노출시키는 제5 접촉구(125) 및 게이트 검사 신호선(22)을 노출시키는 제6 접촉구(126)를 가진다. 보호막(120)의 위에는 게이트선(2)과 게이트용 드레인 전극(302)을 연결하는 제2 연결부(102)와 게이트용 소스 전극(303)과 게이트 검사 신호선(22)을 연결하는 제3 연결부(103)가 형성되어 있다.
그러면 이러한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 설명한다.
먼저, 기판(100) 위에 게이트 금속층을 적층한 다음, 패터닝하여 게이트선 (2)과 게이트 검사 신호선(22), 게이트 구동 신호선(24), 데이터 검사 신호선(21) 및 데이터 구동 신호선(25)을 형성한다.
다음, 질화 규소로 이루어진 게이트 절연막(110), 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소로 이루어진 저항성 접촉층의 삼층막을 연속하여 적층하고, 반도체층과 저항성 접촉층을 사진 식각하여 섬 모양의 반도체층(401, 402)과 반도체층(401, 402)과 동일한 형태의 저항성 접촉층 패턴을 형성한다.
다음, 데이터 금속층을 적층한 후, 사진 식각하여 게이트선(2)과 교차하는 데이터선(3), 데이터용 소스 전극(301), 게이트용 드레인 전극(302) 및 게이트용 소스 전극(303)을 포함하는 데이터층 패턴을 형성한다.
이어, 데이터층 패턴으로 가리지 않는 저항성 접촉층 패턴을 식각하여 게이트 구동 신호선(24)과 데이터 구동 신호선(25)을 중심으로 하여 각각 양쪽으로 분 리시킴으로써 저항성 접촉층 패턴(501, 502, 503, 504) 사이의 반도체층 패턴(401, 402)을 노출시킨다. 이어, 노출된 반도체층 패턴(401, 402)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 질화 규소 또는 산화 규소 등의 무기 절연막을 증착하거나, 유기 절연막을 도포하거나 또는 a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시켜 보호막(120)을 형성한다
이어, 사진 식각 공정으로 게이트 절연막(110)과 함께 보호막(120)을 패터닝하여, 제1 내지 제6 접촉구(121, 122, 123, 124, 125, 126)를 형성한다.
다음, 마지막으로 도 11a 및 11b에 도시한 바와 같이, ITO 또는 IZO막을 증착하고 사진 식각하여 제1 내지 제3 연결부(101, 102, 103)를 형성한다.
이상에서는 게이트 검사용 TFT와 데이터 검사용 TFT가 각각 동일한 주사 신호와 화상 신호를 인가 반아 모두 동시에 구동하는 박막 트랜지스터 기판에 대하여 설명하였다. 그러나 이러한 박막 트랜지스터 기판에서는 이웃 배선 사이에 단락이 발생한 것은 찾아낼 수가 없다. 이하에서는 이웃 배선 사이의 단락도 찾아낼 수 있는 검사 구조를 가지는 박막 트랜지스터 기판에 대하여 설명한다.
도 12는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 회로도이다.
절연 기판(100) 위에 가로 방향으로 게이트선(2)이 뻗어 있고, 이와 절연되어 교차하는 데이터선(3)이 세로 방향으로 형성되어 있다. 게이트선(2)의 일단에는 게이트 구동 회로와 연결되는 게이트 패드(20)가 연결되어 있고, 데이터선(3)의 일단에는 데이터 구동 회로와 연결되는 데이터 패드(30)가 연결되어 있다. 게이트선(2)과 데이터선(3)은 서로 교차하여 화소 영역을 정의하고 이들 화소 영역의 집합이 표시 영역(17)을 이룬다. 게이트선(2)의 게이트 패드(20)가 연결되어 있는 단부의 반대편 단부에는 제1 및 제2 검사용 게이트 박막 트랜지스터(이하, TFT라 한다)(B1, B2)가 연결되어 있고, 데이터선(3)의 데이터 패드(30)가 연결되어 있는 단부의 반대편 단부에는 제1 및 제2 검사용 데이터 TFT(A1, A2)가 연결되어 있다. 제1 검사용 게이트 TFT(B1)는 제1 게이트 검사 신호선(22a)과 게이트 구동 신호선 (24)에 연결되어 있고, 제2 검사용 게이트 TFT(B2)는 제2 게이트 검사 신호선(22b)과 게이트 구동 신호선(24)에 연결되어 있다. 또, 제1 검사용 데이터 TFT(A1)는 제1 데이터 검사 신호선(21a)과 데이터 구동 신호선(25)에 연결되어 있고, 제2 검사용 데이터 TFT(A2)는 제2 데이터 검사 신호선(21b)과 데이터 구동 신호선(25)에 연결되어 있다. 여기서 게이트선(2)은 제1 및 제2 검사용 게이트 TFT(B1 B2)의 드레인 전극과 연결되어 있고, 게이트 구동 신호선(24)은 제1 및 제2 검사용 게이트 TFT(B1, B2)의 게이트 전극에 연결되어 있다. 제1 게이트 검사 신호선(22a)은 제1 검사용 게이트 TFT(B1)의 소스 전극과 연결되어 있으며, 제2 게이트 검사 신호선(22b)은 제2 검사용 게이트 TFT(B2)의 소스 전극과 연결되어 있다. 또, 데이터선(3)은 제1 및 제2 검사용 데이터 TFT(A1, A2)의 드레인 전극과 연결되어 있고, 데이터 구동 신호선(25)은 제1 및 제2 검사용 데이터 TFT(A1, A2)의 게이트 전극과 연결되어 있다. 제1 데이터 검사 신호선(21a)은 제1 검사용 데이터 TFT(A1)의 소스 전극과 연결되어 있고, 제2 데이터 검사 신호선(21b)은 제2 검사용 데이터 TFT(A2)의 소스 전극과 연결되어 있다. 제1 및 제2 데이터 검사 신호선(21a, 21b), 제1 및 제2 게이트 검사 신호선(22a, 22b), 게이트 구동 신호선(24) 및 데이터 구동 신호선(25)의 일단에는 각각 제1 내지 제6 검사용 패드(32a, 32b, 39a, 39b, 40a, 41a)가 연결되어 있다. 이 때, 게이트 구동 신호선(24)은 제6 검사용 패드(41a)를 거쳐 게이트 Voff 단자(52)에 연결되어 있고, 데이터 구동 신호선(25)은 데이터 Voff 단자(51)에 연결되어 있다. 즉, 검사용 게이트 TFT(B1, B2)의 게이트 전극은 모두 게이트 Voff 단자(52)에 연결되어 있고, 검사용 데이터 TFT(A1, A2)의 게이트 전극은 모두 데이터 Voff 단자(51)에 연결되어 있다. 이들 Voff 단자(51, 52)는 이후의 모듈 공정에서 FPC(flexible printed circuit) 등을 통하여 Voff 전압 인가 회로와 연결됨으로써 항상 Voff 전압으로 유지된다. 따라서 검사용 TFT(A1, A2, B1, B2)는 액정 표시 장치의 구동시에 항상 오프(off) 상태에 있게 되어 단선된 것과 동일한 상태가 된다. 결국, 검사용 배선을 데이터선과 게이트선으로부터 분리하기 위하여 별도로 다이아몬드 절단이나 레이저 절단을 진행하지 않아도 된다.
한편, 게이트선(2)이 제1 게이트 검사용 TFT(B1)와 제2 게이트 검사용 TFT(B2)에 번갈아 연결되어 있고, 데이터선(3)이 제1 데이터 검사용 TFT(A1)와 제2 데이터 검사용 TFT(A2)에 번갈아 연결되어 있기 때문에 이들 검사용 TFT(A1, A2 , B1, B2)를 별도로 구동함으로써 데이터선(3)과 게이트선(2)을 격줄로 구동할 수 있다. 따라서 이웃하는 게이트선(2)이나 데이터선(3)의 단락을 검출할 수 있다.
도 13은 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 회로도이다.
제4 실시예에 따른 박막 트랜지스터 기판에서는 데이터 검사용 TFT를 3개의 데이터 검사 신호선(21R, 21G, 21B)에 3교대로 연결하고, 게이트 검사 신호선(22a, 22b)을 연장하여 이들의 패드(39a, 39b)를 데이터 검사 신호선(21R, 21G, 21B)의 패드(32R, 32G, 32B)와 이웃하는 위치에 형성하고 있다.
이렇게 데이터 검사용 TFT를 3개의 데이터 검사 신호선(21R, 21G, 21B)에 교대로 연결하면, 적, 녹, 청 각 색깔별로 검사가 가능하다. 게이트 검사 신호선(22a, 22b)을 연장하여 이들의 패드(39a, 39b)를 데이터 검사 신호선(21R, 21G, 21B)의 패드(32R, 32G, 32B)와 이웃하는 위치에 형성한 것은 검사용 구동 장치와의 연결을 편리하게 하기 위한 것으로써, 앞서의 제1 내지 제3 실시예와 후술하는 제5 실시예에서도 적용할 수 있다.
도 14는 본 발명의 제5 실시예에 따른 박막 트랜지스터 기판의 회로도이다.
제5 실시예에서도 제4 실시예에서와 같이 데이터 검사용 TFT를 3개의 데이터 구동 신호선(25R, 25G, 25B)에 연결하여 각 색깔별 검사를 가능토록 하고 있으나, 그 연결 상태가 제4 실시예에서와는 다르다. 즉, 제4 실시예에서는 데이터 검사용 TFT의 소스 전극이 3개의 데이터 검사 신호선(21R, 21G, 21B)에 교대로 연결되어 있으나, 제5 실시예에서는 데이터 검사용 TFT의 게이트 전극이 3개의 데이터 구동 신호선(25R, 25G, 25B)에 교대로 연결되어 있다. 또, 게이트 검사용 TFT는, 제1 실시예에서와 같이, 모두 게이트 검사 신호선(22)과 게이트 구동 신호선(24)에 연결되어 있다. 이러한 구조에서는 데이터선 사이의 단락을 검출할 수 있다.
이상과 같이, 검사용 배선을 검사용 TFT를 경유하여 게이트선과 데이터선에 연결하여 검사를 실시하고, 검사 후에는 검사용 TFT의 게이트 전극에 Voff 전압을 인가해 둠으로써, 별도의 절단 공정없이도 절단된 것과 동일한 상태를 유지할 수 있다. 따라서, 검사용 배선 절단을 위하여 필요한 부가 공정을 제거할 수 있고, 절단으로 인하여 발생하는 배선 부식 등의 문제를 해결할 수 있다.

Claims (13)

  1. 표시 영역과 주변 영역을 가지는 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 신호선,
    상기 절연 기판 위에 형성되어 있고 상기 제1 신호선과 절연되어 교차하여 상기 표시 영역을 정의하는 제2 신호선,
    상기 절연 기판의 주변 영역에 형성되어 있으며 Voff 전압 인가용 단자에 연결되어 있는 구동 신호선,
    상기 절연 기판의 주변 영역에 형성되어 있는 검사 신호선,
    상기 제1 신호선에 드레인 전극이 연결되어 있고 상기 검사 신호선 중의 어느 하나에 소스 전극이 연결되어 있으며 상기 구동 신호선 중의 어느 하나에 게이트 전극이 연결되어 있는 제1 검사용 박막 트랜지스터,
    상기 제2 신호선에 드레인 전극이 연결되어 있고 상기 검사 신호선 중의 어느 하나에 소스 전극이 연결되어 있으며 상기 구동 신호선 중의 어느 하나에 게이트 전극이 연결되어 있는 제2 검사용 박막 트랜지스터
    를 포함하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 제2 검사용 박막 트랜지스터와 연결되어 있는 상기 검사 신호선은 제1 및 제2 검사 신호선으로 이루어져 있고, 상기 제2 검사용 박막 트랜지스터는 상기 제1 검사 신호선과 상기 제2 검사 신호선에 교대로 연결되어 있는 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 제1 검사용 박막 트랜지스터와 연결되어 있는 상기 검사 신호선은 제3 및 제4 검사 신호선으로 이루어져 있고, 상기 제1 검사용 박막 트랜지스터는 상기 제3 검사 신호선과 상기 제4 검사 신호선에 교대로 연결되어 있는 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 제2 검사용 박막 트랜지스터와 연결되어 있는 상기 검사 신호선은 제1, 제2 및 제3 검사 신호선으로 이루어져 있고, 상기 제2 검사용 박막 트랜지스터는 상기 제1 검사 신호선, 상기 제2 검사 신호선 및 상기 제3 검사 신호선에 3교대로 연결되어 있는 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 제1 검사용 박막 트랜지스터와 연결되어 있는 상기 검사 신호선은 제4 및 제5 검사 신호선으로 이루어져 있고, 상기 제1 검사용 박막 트랜지스터는 상기 제4 검사 신호선과 상기 제5 검사 신호선에 교대로 연결되어 있는 박막 트랜지스터 기판.
  6. 제1항에서,
    상기 제2 검사용 박막 트랜지스터와 연결되어 있는 상기 구동 신호선은 제1, 제2 및 제3 구동 신호선으로 이루어져 있고, 상기 제2 검사용 박막 트랜지스터는 상기 제1 구동 신호선, 상기 제2 구동 신호선 및 상기 제3 구동 신호선에 3교대로 연결되어 있는 박막 트랜지스터 기판.
  7. 표시 영역과 주변 영역을 가지는 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트선,
    상기 절연 기판의 주변 영역에 형성되어 있는 데이터 구동 신호선,
    상기 절연 기판의 주변 영역에 형성되어 있는 데이터 검사 신호선,
    상기 게이트선, 상기 데이터 구동 신호선 및 상기 데이터 검사 신호선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 데이터 구동 신호선과 적어도 일부가 중첩하고 있는 제1 반도체 패턴,
    상기 제1 반도체 패턴 위에 형성되어 있으며 상기 데이터 구동 신호선을 중심으로 하여 양쪽으로 분리되어 있는 제1 및 제2 저항성 접촉층,
    상기 게이트 절연막 위에 형성되어 있고 상기 게이트선과 교차하여 상기 표시 영역을 정의하며 적어도 일부가 상기 제2 저항성 접촉층 위에 형성되어 있는 데 이터선,
    상기 게이트 절연막 위에 형성되어 있고 적어도 일부가 상기 제1 저항성 접촉층 위에 형성되어 있는 제1 검사용 전극,
    상기 데이터선 및 제1 검사용 전극 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 데이터 검사 신호선과 상기 제1 검사용 전극을 연결하는 제1 연결부
    를 포함하는 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 절연 기판의 주변 영역에 형성되어 있는 게이트 구동 신호선,
    상기 절연 기판의 주변 영역에 형성되어 있는 게이트 검사 신호선,
    상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 구동 신호선과 적어도 일부가 중첩하고 있는 제2 반도체 패턴,
    상기 제2 반도체 패턴 위에 형성되어 있으며 상기 게이트 구동 신호선을 중심으로 하여 양쪽으로 분리되어 있는 제3 및 제4 저항성 접촉층,
    상기 게이트 절연막 위에 형성되어 있고 적어도 일부가 상기 제3 저항성 접촉층 위에 형성되어 있는 제2 검사용 전극,
    상기 게이트 절연막 위에 형성되어 있고 적어도 일부가 상기 제4 저항성 접촉층 위에 형성되어 있는 제3 검사용 전극,
    상기 보호막 위에 형성되어 있으며 상기 게이트선과 상기 제3 검사용 전극을 연결하는 제2 연결부,
    상기 보호막 위에 형성되어 있으며 상기 게이트 검사 신호선과 상기 제2 검사용 전극을 연결하는 제3 연결부
    를 더 포함하는 박막 트랜지스터 기판.
  9. 제8항에서,
    상기 제1 내지 제4 저항성 접촉층은 각각 상기 데이터선 및 상기 제1 내지 제3 검사용 전극과 동일한 평면적 모양을 가지는 박막 트랜지스터 기판.
  10. 게이트선, 데이터 검사 신호선 및 데이터 구동 신호선을 형성하는 제1 단계,
    게이트 절연막, 반도체층, 저항성 접촉층 및 제2 도전층을 적층하는 제2 단계,
    상기 제2 도전층, 상기 저항성 접촉층 및 상기 반도체층을 1회의 사진 공정을 사용하여 패터닝함으로써 데이터선 및 제1 검사용 전극, 상기 데이터선 및 상기 제1 검사용 전극 아래의 저항성 접촉층 패턴, 상기 저항성 접촉층 패턴 아래의 반도체층 패턴을 형성하는 제3 단계,
    상기 데이터선 및 상기 제1 검사용 전극 위에 보호막을 형성하는 제4 단계,
    상기 보호막 위에 상기 데이터 검사 신호선과 상기 제1 검사용 전극을 연결하는 제1 연결부를 형성하는 제5 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에서,
    상기 제1 단계에서는 게이트 검사 신호선과 게이트 구동 신호선을 함께 형성하고, 상기 제3 단계에서는 제2 및 제3 검사용 전극을 함께 형성하며, 상기 제5 단계에서는 상기 게이트선과 상기 제3 검사용 전극을 연결하는 제2 연결부와 상기 게이트 검사 신호선과 상기 제2 검사용 전극을 연결하는 제3 연결부를 함께 형성하는 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에서,
    상기 제3 단계에서는 1회의 사진 공정을 통하여 제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분, 상기 제1 부분보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 형성하여 식각 마스크로 사용하는 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    상기 감광막 패턴의 상기 제1 부분은 상기 데이터선과 상기 제1 검사용 전극 사이 및 상기 제2 검사용 전극과 상기 제3 검사용 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터선 및 상기 제1 내지 제3 검사용 전극의 상부에 위치하도록 형성하는 박막 트랜지스터 기판의 제조 방법.
KR1020010062619A 2001-10-11 2001-10-11 박막 트랜지스터 기판 및 그 제조 방법 KR100816336B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020010062619A KR100816336B1 (ko) 2001-10-11 2001-10-11 박막 트랜지스터 기판 및 그 제조 방법
TW091102456A TW543145B (en) 2001-10-11 2002-02-08 A thin film transistor array panel and a method of the same
JP2002157354A JP2003121867A (ja) 2001-10-11 2002-05-30 ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法
US10/161,236 US6774398B2 (en) 2001-10-11 2002-06-03 Thin film transistor array panel having a means for visual inspection
CNB02122790XA CN100414405C (zh) 2001-10-11 2002-06-13 具有视觉检查装置的薄膜晶体管阵列面板及其检查方法
CN2007101996289A CN101221958B (zh) 2001-10-11 2002-06-13 具有视觉检查装置的薄膜晶体管阵列面板及其检查方法
US10/843,270 US7009202B2 (en) 2001-10-11 2004-05-11 Thin film transistor array panel having a means for visual inspection
JP2009195217A JP4812862B2 (ja) 2001-10-11 2009-08-26 ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010062619A KR100816336B1 (ko) 2001-10-11 2001-10-11 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030030470A KR20030030470A (ko) 2003-04-18
KR100816336B1 true KR100816336B1 (ko) 2008-03-24

Family

ID=29564158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010062619A KR100816336B1 (ko) 2001-10-11 2001-10-11 박막 트랜지스터 기판 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR100816336B1 (ko)
CN (1) CN101221958B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686327A (zh) * 2017-10-18 2019-04-26 夏普株式会社 图像信号调制电路、图像信号调制方法、以及记录介质

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161728B2 (en) 2003-12-09 2007-01-09 Idc, Llc Area array modulation and lead reduction in interferometric modulators
US7038484B2 (en) * 2004-08-06 2006-05-02 Toshiba Matsushita Display Technology Co., Ltd. Display device
KR101129618B1 (ko) 2005-07-19 2012-03-27 삼성전자주식회사 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
TW200732808A (en) * 2006-02-24 2007-09-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
US7777715B2 (en) 2006-06-29 2010-08-17 Qualcomm Mems Technologies, Inc. Passive circuits for de-multiplexing display inputs
US20080158648A1 (en) * 2006-12-29 2008-07-03 Cummings William J Peripheral switches for MEMS display test
US7556981B2 (en) 2006-12-29 2009-07-07 Qualcomm Mems Technologies, Inc. Switches for shorting during MEMS etch release
US8451298B2 (en) 2008-02-13 2013-05-28 Qualcomm Mems Technologies, Inc. Multi-level stochastic dithering with noise mitigation via sequential template averaging
WO2010141766A1 (en) 2009-06-05 2010-12-09 Qualcomm Mems Technologies, Inc. System and method for improving the quality of halftone video using a fixed threshold
KR101614900B1 (ko) 2009-10-27 2016-04-25 삼성디스플레이 주식회사 표시 패널
KR101697503B1 (ko) * 2010-07-13 2017-01-18 엘지디스플레이 주식회사 디스플레이 장치
CN102540595B (zh) * 2010-12-31 2015-04-08 京东方科技集团股份有限公司 阵列基板及其制造方法、液晶面板
CN102629440B (zh) * 2011-05-06 2015-01-07 京东方科技集团股份有限公司 一种显示器面板测试方法及装置
KR101924180B1 (ko) * 2012-03-09 2019-02-25 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판
CN103091918B (zh) * 2013-01-18 2016-01-13 北京京东方光电科技有限公司 阵列基板、显示装置及检测方法
CN103345080B (zh) * 2013-07-10 2017-01-25 深圳市华星光电技术有限公司 一种快速测试切换装置及相应的tft‑lcd阵列基板
CN103995369A (zh) * 2014-04-18 2014-08-20 京东方科技集团股份有限公司 阵列基板、显示面板及其测试方法
KR102462070B1 (ko) * 2015-12-31 2022-11-01 엘지디스플레이 주식회사 디스플레이패널 및 그 검사 방법
KR20180031846A (ko) * 2016-09-19 2018-03-29 삼성디스플레이 주식회사 표시 장치
CN109102772B (zh) * 2017-06-20 2023-11-21 昆山国显光电有限公司 驱动电路板和显示装置
JP7375439B2 (ja) * 2019-10-07 2023-11-08 セイコーエプソン株式会社 電気光学装置、および電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260391A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 検査回路を有する液晶表示装置
KR19980076609A (ko) * 1997-04-11 1998-11-16 윤종용 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법
KR20000074833A (ko) * 1999-05-26 2000-12-15 윤종용 액정표시장치
JP2001235725A (ja) * 2000-02-24 2001-08-31 Victor Co Of Japan Ltd 液晶表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
DE69430687T2 (de) * 1993-02-10 2002-11-21 Seiko Epson Corp Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung
TW437095B (en) * 1998-10-16 2001-05-28 Seiko Epson Corp Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260391A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 検査回路を有する液晶表示装置
KR19980076609A (ko) * 1997-04-11 1998-11-16 윤종용 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법
KR20000074833A (ko) * 1999-05-26 2000-12-15 윤종용 액정표시장치
JP2001235725A (ja) * 2000-02-24 2001-08-31 Victor Co Of Japan Ltd 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686327A (zh) * 2017-10-18 2019-04-26 夏普株式会社 图像信号调制电路、图像信号调制方法、以及记录介质

Also Published As

Publication number Publication date
CN101221958A (zh) 2008-07-16
CN101221958B (zh) 2012-08-15
KR20030030470A (ko) 2003-04-18

Similar Documents

Publication Publication Date Title
KR100816336B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100194679B1 (ko) 박막 트랜지스터 및 그 제조 방법
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US8610127B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
KR100878239B1 (ko) 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20040012153A (ko) 박막 트랜지스터 기판
KR100720099B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20050028531A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100740937B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050087233A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100612990B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
US20060054889A1 (en) Thin film transistor array panel
KR20010096804A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100796796B1 (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100910563B1 (ko) 박막 트랜지스터 표시판
KR20070020923A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 13