CN103137069A

CN103137069A - 像素电路

Info

Publication number: CN103137069A
Application number: CN2013100175340A
Authority: CN
Inventors: 郑士嵩
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2012-11-21
Filing date: 2013-01-17
Publication date: 2013-06-05
Also published as: TWI492206B; TW201421442A

Abstract

本发明公开了一种像素电路，包括有机发光二极管、补偿单元以及开关晶体管。有机发光二极管具有阳极端与阴极端，有机发光二极管的阴极端电性连接至第一电压源。补偿单元电性连接至第二电压源，并用以接收控制信号、第一扫描信号与第二扫描信号，第一扫描信号与第二扫描信号的脉冲致能期间皆在控制信号的脉冲致能期间内，而第一扫描信号的脉冲致能期间在第二扫描信号的脉冲致能期间之前。开关晶体管具有第一端、第二端以及栅极端，开关晶体管的二端电性连接于补偿单元与有机发光二极管的阳极端之间，并依据控制信号导通开关晶体管。

Description

像素电路

技术领域

本发明是有关于一种有机发光二极管显示的技术领域，且特别是有关于一种有机发光二极管显示器的像素电路。

背景技术

有机发光二极管（Organic Light Emitting Diode,OLED）显示器的像素电路一般以二个晶体管及一个电容（2T1C）来控制有机发光二极管的亮度表现。请参照图1，其为传统像素电路的示意图。此种像素电路100包括有驱动晶体管102、开关晶体管104、电容106以及有机发光二极管110。驱动晶体管102的第一端电性连接至电压源OVDD。开关晶体管104的栅极端因电性连接关系而接收扫描信号SCAN，开关晶体管104的第一端因电性连接关系而接收数据电压Vdata，而第二端则电性连接至驱动晶体管102的栅极端。电容106的两端跨接于驱动晶体管102的栅极端与第一端之间。有机发光二极管110的阳极端电性连接至驱动晶体管102的第二端，而阴极端则电性连接至另一电压源OVSS。前述像素结构系根据驱动晶体管102的第一端与栅极端的电位差Vsg(即电容跨压)产生像素电流Ioled驱动有机发光二极管110发亮，此时流过有机发光二极管110的像素电流即为Ioled=K*(Vsg-|VTH|)2。其中，K为常数，Vsg的大小相关于电压源OVDD及数据电压Vdata的大小，VTH为驱动晶体管102的临界电压。

由于制程的影响，每一个像素的驱动晶体管102的临界电压VTH均不相同，导致有机发光二极管显示器内部像素与像素之间会有像素电流Ioled差异，使得流过每一个有机发光二极管OLED的电流不同其所产生的亮度就会不同，因而造成面板显示不均匀的问题。

发明内容

本发明提出一种像素电路，包括有机发光二极管、补偿单元以及开关晶体管。有机发光二极管具有阳极端与阴极端，有机发光二极管的阴极端电性连接至第一电压源。补偿单元电性连接至第二电压源，并用以接收控制信号、第一扫描信号与第二扫描信号，其中第一扫描信号与第二扫描信号的脉冲致能期间皆在控制信号的脉冲致能期间内，而第一扫描信号的脉冲致能期间在第二扫描信号的脉冲致能期间之前。开关晶体管具有第一端、第二端以及栅极端，开关晶体管的二端电性连接于补偿单元与有机发光二极管的阳极端之间，并依据控制信号导通开关晶体管，其中第一电压源与第二电压源皆为固定电压，且第一电压源的位准小于第二电压源的位准。

本发明另提出一种像素电路，其包括有机发光二极管、补偿单元以及开关晶体管。有机发光二极管具有阳极端与阴极端，有机发光二极管的阳极端电性连接至第一电压源。补偿单元电性连接至第二电压源，并用以接收控制信号、第一扫描信号与第二扫描信号，其中第一扫描信号与第二扫描信号的脉冲致能期间皆在控制信号的脉冲致能期间内，而第一扫描信号的脉冲致能期间在第二扫描信号的脉冲致能期间之前。开关晶体管具有第一端、第二端以及栅极端，开关晶体管的二端电性连接于补偿单元与有机发光二极管的阴极端之间，并依据控制信号导通开关晶体管，其中第一电压源与第二电压源皆为固定电压，且第一电压源的位准大于第二电压源的位准。

本发明再提出一种像素电路，包括有机发光二极管、开关晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第一电容。其中，有机发光二极管具有阳极端与阴极端，有机发光二极管的阴极端电性连接至第一电压源。开关晶体管具有第一端、第二端以及栅极端，开关晶体管的第二端电性连接至有机发光二极管的阳极端，开关晶体管的栅极端则用以接收控制信号，并依据控制信号导通开关晶体管。第一晶体管具有第一端、第二端以及栅极端，其中第一晶体管的第一端电性连接至第二电压源，而第一晶体管的栅极端则用以接收控制信号。第二晶体管具有第一端、第二端以及栅极端，其中第二晶体管的第一端电性连接至第一晶体管的第二端，第二晶体管的第二端电性连接至开关晶体管的第一端。第三晶体管具有第一端、第二端以及栅极端，其中第三晶体管的第一端用以接收数据电压，第三晶体管的第二端电性连接至第二晶体管的第一端，而第三晶体管的栅极端则用以接收第二扫描信号。第四晶体管具有第一端、第二端以及栅极端，其中第四晶体管的第一端电性连接至第二晶体管的第二端，第四晶体管的第二端电性连接至第二晶体管的栅极端，而第四晶体管的栅极端则用以接收第二扫描信号。第五晶体管具有第一端、第二端以及栅极端，第五晶体管的第一端与第五晶体管的栅极端皆电性连接至第二电压源，第五晶体管的第二端电性连接至第二晶体管的栅极端。第一电容，第一电容的其中一端用以接收第一扫描信号，而第一电容的另一端则电性连接至第二晶体管的栅极端。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为传统像素电路的示意图。

图2为依照本发明一实施例的像素电路的示意图。

图3为依照本发明一实施例的补偿单元内部的示意图。

图4系绘示图3所示像素电路的部分信号的时序图。

图5为依照本发明一实施例的像素电路内部的另一补偿单元的示意图。

图6为依照本发明一实施例的像素电路内部的再一补偿单元的示意图。

图7为依照本发明另一实施例的像素电路的示意图。

图8为依照本发明另一实施例的补偿单元内部的示意图。

图9系绘示图8所示像素电路的部分信号的时序图。

其中，附图标记：

100、200、300、500、600、700、800：像素电路

102：驱动晶体管

104：开关晶体管

220、720：开关晶体管

106、316、517、617、816：电容

110、230、730：有机发光二极管

OVDD、OVSS、Vref：电压源

SCAN：扫描信号

Vdata：数据电压

Ioled：像素电流

210、310、510、610、710、810：补偿单元

EM：控制信号

S1：第一扫描信号 S2：第二扫描信号

311、811：第一晶体管 312、812：第二晶体管

313、813：第三晶体管

314、814：第四晶体管

315、615、815：第五晶体管

VA：节点A的电位

T1~T5：时间

具体实施方式

图2为依照本发明一实施例的像素电路的示意图。此像素电路200包括有补偿单元210、开关晶体管220以及有机发光二极管230。其中，有机发光二极管230具有阳极端与阴极端，有机发光二极管230的阴极端电性连接至电压源OVSS。补偿单元210电性连接至另一电压源OVDD，并因电性连接关系而接收控制信号EM、第一扫描信号S1以及第二扫描信号S2，其中第一扫描信号S1与第二扫描信号S2的脉冲致能期间皆在控制信号EM的脉冲致能期间内，而第一扫描信号S1的脉冲致能期间在第二扫描信号S2的脉冲致能期间之前(详后述)。开关晶体管220具有第一端、第二端以及栅极端，开关晶体管220的两端电性连接于补偿单元210与有机发光二极管230的阳极端之间，并依据控制信号EM导通开关晶体管220。上述电压源OVSS与OVDD皆为固定电压，且电压源OVSS的位准小于电压源OVDD的位准，电压源OVSS例如是-4.4伏特，而电压源OVDD例如是+4.6伏特。

详细来说，请参照图3，其为补偿单元内部的示意图。在图3中，标示与图2中的标示相同者表示为相同的物件、电压源或信号。图3所示的补偿单元310包括有第一晶体管311、第二晶体管312(以下所称的第二晶体管即为驱动晶体管)、第三晶体管313、第四晶体管314、第五晶体管315以及电容316，其中第一晶体管至第五晶体管311~315皆具有第一端、第二端以及栅极端。第一晶体管311的第一端电性连接至电压源OVDD，而第一晶体管311的栅极端则因电性连接关系而接收控制信号EM。第二晶体管312的第一端电性连接至第一晶体管311的第二端，而第二晶体管312的第二端电性连接至开关晶体管220的第一端。第三晶体管313的第一端因电性连接关系而接收数据电压Vdata，而第三晶体管313的第二端电性连接至第二晶体管312的第一端，而第三晶体管313的栅极端则因电性连接关系而接收第二扫描信号S2。第四晶体管314的第一端电性连接至第二晶体管312的第二端，而第四晶体管314的第二端电性连接至第二晶体管312的栅极端，而第四晶体管314的栅极端则因电性连接关系而接收第二扫描信号S2。第五晶体管315的第一端与栅极端皆电性连接至电压源OVDD，而第四晶体管314的第二端则电性连接至第二晶体管312的栅极端。电容316的一端因电性连接关系而接收第一扫描信号S1，而电容316的另一端则电性连接至第二晶体管312的栅极端。

在本实施例中，第一晶体管311、第二晶体管312、第三晶体管313、第四晶体管314、第五晶体管315与开关晶体管220可以都是PMOS晶体管。以下就以PMOS晶体管为例，来叙述图3中的第一扫描信号S1、第二扫描信号S2与控制信号EM的时序。

图4系绘示图3所示像素电路的部分信号的时序图。在图4中，标示与图3中的标示相同者表示为相同的信号，而标示VA即为图3所示的节点A的电位。从图4可得知，在时间T1~T5期间中，第一扫描信号S1与第二扫描信号S2的脉冲致能期间皆在控制信号EM的脉冲致能期间内，而第一扫描信号S1的脉冲致能期间在第二扫描信号S2的脉冲致能期间之前。其中，在时间T1与时间T5中，控制信号EM的上升缘与第一扫描信号S1的上升缘的间隔时间用来缓冲第一扫描信号S1由低位准拉升至高位准所需的时间，而控制信号EM的下降缘与第二扫描信号S2的上升缘的间隔时间则用来缓冲第二扫描信号S2由低位准拉升至高位准所需的时间，如此一来，即可确保第一扫描信号S1与第二扫描信号S2的脉冲致能期间皆在控制信号EM的脉冲致能期间之内。

虽然，在本实施例中，第一扫描信号S1的下降缘与第二扫描信号S2的下降缘皆有互为重迭的关系，但是在一些实施例中，第一扫描信号S1的下降缘与第二扫描信号S2的下降缘也可以非互为重迭关系。也就是说，在第一扫描信号S1由高位准转态为低位准之后，第二扫描信号S2才开始由高位准转态为低位准状态。因此，第一扫描信号S1的下降缘与第二扫描信号S2的下降缘的重迭与否，仅要第一扫描信号S1与第二扫描信号S2的脉冲致能期间皆在控制信号EM的脉冲致能期间之内，能够使像素电路正常运作，皆可实现本发明。而以上所列举出的信号实施样态，仅是作为举例之用，本发明并不依此为限。

下面将结合图3及图4来详细描述像素电路300的驱动过程，而本发明的像素电路300的驱动过程主要包括有重置操作阶段、写入和补偿操作阶段以及发光操作阶段，分别落在时间T2、时间T3以及时间T5期间中。

具体而言，像素电路300在重置操作阶段T2期间中，控制信号EM、第一扫描信号S1与第二扫描信号S2皆呈现高位准状态，使得第五晶体管315为导通状态，而第一晶体管311、第二晶体管312、第三晶体管313、第四晶体管314与开关晶体管220都处于关闭状态。此时，电压源OVDD便透过导通的第五晶体管315提供至电容316使得节点A的电位VA为OVDD+|VTH|。

接着在写入和补偿操作阶段T3期间中，第一扫描信号S1与第二扫描信号S2皆呈现低位准状态，而控制信号EM则呈现高位准状态，使得第三晶体管313与第四晶体管314都为导通状态，而第一晶体管311、第五晶体管315与开关晶体管220都处于关闭状态。此时，由于节点A的电位会比第二晶体管312的第一端的电位来得高，因此第二晶体管312亦会处于关闭状态。而原本储存在电容316中的电荷会随时间逐渐被释放掉，然后当节点A的电位VA下降到比Vdata-|VTH|还低的电位时，第二晶体管312便会被导通。

此时，在第二晶体管312、第三晶体管313与第四晶体管314都为导通状态，且第一晶体管311、第五晶体管315与开关晶体管220都处于关闭状态时，数据电压Vdata的值便透过导通的第二晶体管312、第三晶体管313与第四晶体管314提供至电容316使得节点A的电位VA维持在Vdata-|VTH|的位准。

最后在发光操作阶段T5期间中，第一扫描信号S1与控制信号EM皆呈现低位准状态，而第二扫描信号S2则呈现高位准状态，使得第一晶体管311、第二晶体管312与开关晶体管220都为导通状态，而第三晶体管313、第四晶体管314与第五晶体管315都处于关闭状态。如此一来，第二晶体管312(即驱动晶体管)便能根据此时其第一端与其栅极端上的电位差Vsg产生像素电流Ioled驱动有机发光二极管230发亮。

承上述，流过有机发光二极管230的像素电流Ioled=K*(Vsg-|VTH|)2。此时，第二晶体管312的第一端与栅极端上的电位差Vsg分别为电压源OVDD与节点A的电位Vdata-|VTH|，故流过有机发光二极管230的像素电流即为Ioled＝K*{[OVDD-(Vdata-|VTH|)]-|VTH|}2

＝K*(OVDD–Vdata)2。由此可以得知，于发光操作阶段T5期间中，流过有机发光二极管230的像素电流Ioled仅与电压源OVDD和数据电压Vdata有关，而与第二晶体管312(即驱动晶体管)的临界电压VTH完全无关。如此一来，有机发光二极管的制程对驱动晶体管的临界电压的影响而造成的面板显示不均匀的问题可以得到有效改善，从而使得有机发光二极管显示器于显示画面时能够对临界电压作补偿，且在长时间使用下仍能保持较佳的显示品质。

此外，在一些实施例中，本发明的像素电路内部的补偿单元还可作些许改良，以图5与图6来分别说明之。图5为依照本发明的像素电路内部的另一补偿单元的示意图。在图5中，标示与图3中的标示相同者表示为相同的物件、电压源或信号。图5所示的像素电路500的补偿单元510与图3所示的像素电路300的补偿单元310的不同之处，在于此像素电路500内部的补偿单元510还包含电容517，其电性连接于第四晶体管314的第二端与栅极端之间。

而图6则为依照本发明的再一像素电路内部的补偿单元的示意图。在图6中，标示与图3中的标示相同者表示为相同的物件、电压源或信号。图6所示的像素电路600的补偿单元610与图3所示的像素电路300的补偿单元310的不同之处，在于此像素电路600内部的补偿单元610还包含电容617，电容617的第一端可电性连接至电压源OVDD或电压源Vref，而电容617的第二端则电性连接至电容316的其中一端。此外，补偿单元610内部的第五晶体管615，第五晶体管615的第一端与栅极端皆可电性连接至电压源Vref，而第五晶体管615的第二端则电性连接至第二晶体管312的栅极端。在本实施例中，电压源OVSS、OVDD与Vref皆为固定电压，而电压源OVSS的位准小于电压源OVDD的位准，且电压源Vref的位准大于或等于电压源OVDD的位准。上述的电压源OVSS例如是-4.4伏特，电压源OVDD例如是+4.6伏特，而电压源Vref例如是大于或等于+4.6伏特。以上这两种像素电路500与600的驱动过程，本领域具有通常知识者可以从图4所描述的时序内容来推之，因此不再加以赘述。

图7为依照本发明另一实施例的像素电路的示意图。此像素电路700包括补偿单元710、开关晶体管720以及有机发光二极管730。其中，有机发光二极管730具有阳极端与阴极端，有机发光二极管730的阳极端电性连接至电压源OVDD。补偿单元710电性连接至另一电压源OVSS，并因电性连接关系而接收控制信号EM、第一扫描信号S1以及第二扫描信号S2，其中第一扫描信号S1与第二扫描信号S2的脉冲致能期间皆在控制信号EM的脉冲致能期间内，而第一扫描信号S1的脉冲致能期间在第二扫描信号S2的脉冲致能期间之前(后详述)。开关晶体管720具有第一端、第二端以及栅极端，开关晶体管720的两端电性连接于补偿单元710与有机发光二极管730的阴极端之间，并依据控制信号EM导通开关晶体管720。上述电压源OVDD与OVSS皆为固定电压，且电压源OVDD的位准大于电压源OVSS的位准，电压源OVDD例如是+4.6伏特，而电压源OVSS例如是-4.4伏特。

详细来说，请参照图8，其为补偿单元内部的示意图。在图8中，标示与图7中的标示相同者表示为相同的物件、电压源或信号。图8所示的补偿单元810包括有第一晶体管811、第二晶体管812(即驱动晶体管)、第三晶体管813、第四晶体管814、第五晶体管815以及电容816，其中第一晶体管至第五晶体管811～815皆具有第一端、第二端以及栅极端。第一晶体管811的第一端电性连接至第二电压源OVSS，而第一晶体管811的栅极端则因电性连接关系而接收控制信号EM。第二晶体管812的第一端电性连接至第一晶体管811的第二端，而第二晶体管812的第二端电性连接至开关晶体管720的第一端。第三晶体管813的第一端因电性连接关系而接收数据电压Vdata，而第三晶体管813的第二端电性连接至第二晶体管812的第一端，而第三晶体管813的栅极端则因电性连接关系而接收第二扫描信号S2。第四晶体管814的第一端电性连接至第二晶体管812的第二端，而第四晶体管814的第二端电性连接至第二晶体管812的栅极端，而第四晶体管814的栅极端则因电性连接关系而接收第二扫描信号S2。第五晶体管815的第一端与栅极端皆电性连接至电压源OVSS，而第五晶体管815的第二端电性连接至第二晶体管812的栅极端。电容816的一端因电性连接关系而接收第一扫描信号S1，而电容816的另一端则电性连接至第二晶体管812的栅极端。

在本实施例中，第一晶体管811、第二晶体管812、第三晶体管813、第四晶体管814、第五晶体管815与开关晶体管720皆采用NMOS晶体管来实现。以下就以NMOS晶体管为例，来叙述图8中的第一扫描信号S1、第二扫描信号S2与控制信号EM的时序。

图9系绘示图8所示像素电路的部分信号的时序图。在图9中，标示与图8中的标示相同者表示为相同的信号，而标示VA即为图8所示的节点A的电位。从图9可得知，在时间T1~T5期间中，第一扫描信号S1与第二扫描信号S2的脉冲致能期间皆在控制信号EM的脉冲致能期间内，而第一扫描信号S1的脉冲致能期间在第二扫描信号S2的脉冲致能期间之前。其中，在时间T1与时间T5中，控制信号EM的下降缘与第一扫描信号S1的下降缘的间隔时间用来缓冲第一扫描信号S1由高位准降为低位准所需的时间，而控制信号EM的上升缘与第二扫描信号S2的下降缘的间隔时间则用来缓冲第二扫描信号S2由高位准降为低位准所需的时间，如此一来，即可确保第一扫描信号S1与第二扫描信号S2的脉冲致能期间皆在控制信号EM的脉冲致能期间之内。

虽然，在本实施例中，第一扫描信号S1的上升缘与第二扫描信号S2的上升缘皆有互为重迭的关系，但是在一些实施例中，第一扫描信号S1的上升缘与第二扫描信号S2的上升缘也可以非互为重迭关系。也就是说，在第一扫描信号S1由低位准转态为高位准之后，第二扫描信号S2才开始由低位准转态为高位准状态。因此，第一扫描信号S1的上升缘与第二扫描信号S2的上升缘的重迭与否，仅要第一扫描信号S1与第二扫描信号S2的脉冲致能期间皆在控制信号EM的脉冲致能期间之内，能够使像素电路正常运作，皆可实现本发明。而以上所列举出的信号实施样态，仅是作为举例之用，本发明并不依此为限。

请再参照图9，本领域的普通技术人员可以从前述实施例的像素电路300所描述的时序内容，而按照图9所绘示的第一扫描信号S1、第二扫描信号S2与控制信号EM的时序来推得图8的像素电路800的驱动过程，因此就不再加以赘述。

综上所述，本发明解决前述问题的主要方式，乃是藉由对像素电路结构进行设计，可使得流过有机发光二极管的像素电流的大小相关于电压源和数据电压，而与驱动晶体管的临界电压完全无关。因此，本发明实施例提出的像素电路可有效改善面板显示不均匀的问题，以提供高质量的显示画面，进而达成本发明的目的。

虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与修改，因此本发明的保护范围当视后附的权利要求保护范围所界定者为准。

Claims

1.一种像素电路，其特征在于，包括：

一有机发光二极管，具有一阳极端与一阴极端，该有机发光二极管的该阴极端电性连接至一第一电压源；

一补偿单元，电性连接至一第二电压源，并用以接收一控制信号、一第一扫描信号与一第二扫描信号，该第一扫描信号与该第二扫描信号的脉冲致能期间皆在该控制信号的脉冲致能期间内，而该第一扫描信号的脉冲致能期间在该第二扫描信号的脉冲致能期间之前；以及

一开关晶体管，该开关晶体管具有一第一端、一第二端以及一栅极端，该开关晶体管的二端电性连接于该补偿单元与该有机发光二极管的该阳极端之间，并依据该控制信号导通该开关晶体管，其中该第一电压源与该第二电压源皆为固定电压，且该第一电压源的位准小于该第二电压源的位准。

2.如权利要求1所述的像素电路，其特征在于，该补偿单元包括有：

一第一晶体管，该第一晶体管具有一第一端、一第二端以及一栅极端，该第一晶体管的该第一端电性连接至该第二电压源，而该第一晶体管的该栅极端则用以接收该控制信号；

一第二晶体管，该第二晶体管具有一第一端、一第二端以及一栅极端，该第二晶体管的该第一端电性连接至该第一晶体管的该第二端，该第二晶体管的该第二端电性连接至该开关晶体管的该第一端；

一第三晶体管，该第三晶体管具有一第一端、一第二端以及一栅极端，该第三晶体管的该第一端用以接收一数据电压，该第三晶体管的该第二端电性连接至该第二晶体管的该第一端，而该第三晶体管的该栅极端则用以接收该第二扫描信号；

一第四晶体管，该第四晶体管具有一第一端、一第二端以及一栅极端，该第四晶体管的该第一端电性连接至该第二晶体管的该第二端，该第四晶体管的该第二端电性连接至该第二晶体管的该栅极端，而该第四晶体管的该栅极端则用以接收该第二扫描信号；

一第五晶体管，该第五晶体管具有一第一端、一第二端以及一栅极端，该第五晶体管的该第一端与该栅极端皆电性连接至该第二电压源，该第五晶体管的该第二端电性连接至该第二晶体管的该栅极端；以及

一第一电容，该第一电容的其中一端用以接收该第一扫描信号，而另一端则电性连接至该第二晶体管的该栅极端。

3.如权利要求2所述的像素电路，其特征在于，该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管与该开关晶体管皆为P型晶体管。

4.如权利要求2所述的像素电路，其特征在于，该补偿单元更包括有一第二电容，该第二电容电性连接于该第四晶体管的该第二端与该栅极端之间。

5.如权利要求1所述的像素电路，其特征在于，在一第一阶段期间中，该控制信号、该第一扫描信号与该第二扫描信号皆呈现高位准状态，在一第二阶段期间中，该第一扫描信号与该第二扫描信号皆呈现低位准状态，而该控制信号则呈现高位准状态，在一第三阶段期间中，该第一扫描信号与该第二扫描信号皆呈现低位准状态，而该控制信号则呈现高位准状态。

6.如权利要求1所述的像素电路，其特征在于，该补偿单元包括有：

一第五晶体管，该第五晶体管具有一第一端、一第二端以及一栅极端，该第五晶体管的该第一端与该栅极端皆电性连接至一第三电压源，该第五晶体管的该第二端电性连接至该第二晶体管的该栅极端，其中该第三电压源为固定电压，且该第三电压源的位准大于或等于该第二电压源的位准；

一第一电容，该第一电容的其中一端用以接收该第一扫描信号，而该第一电容的另一端则电性连接至该第二晶体管的该栅极端；以及

一第二电容，电性连接于该第二电压源或该第三电压源以及该第一电容之间。

7.一种像素电路，其特征在于，包括：

一有机发光二极管，具有一阳极端与一阴极端，该有机发光二极管的该阳极端电性连接至一第一电压源；

一开关晶体管，该开关晶体管具有一第一端、一第二端以及一栅极端，该开关晶体管的二端电性连接于该补偿单元与该有机发光二极管的该阴极端之间，并依据该控制信号导通该开关晶体管，其中该第一电压源与该第二电压源皆为固定电压，且该第一电压源的位准大于该第二电压源的位准。

8.如权利要求7所述的像素电路，其特征在于，该补偿单元包括有：

一第一电容，该第一电容的其中一端用以接收该第一扫描信号，而该第一电容的另一端则电性连接至该第二晶体管的该栅极端。

9.如权利要求8所述的像素电路，其特征在于，该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管与该开关晶体管皆为N型晶体管。

10.如权利要求7所述的像素电路，其特征在于，在一第一阶段期间中，该控制信号、该第一扫描信号与该第二扫描信号皆呈现低位准状态，在一第二阶段期间中，该第一扫描信号与该第二扫描信号皆呈现高位准状态，而该控制信号则呈现低位准状态，在一第三阶段期间中，该第一扫描信号与该第二扫描信号皆呈现高位准状态，而该控制信号则呈现低位准状态。

11.一种像素电路，其特征在于，包括：

一开关晶体管，该开关晶体管具有一第一端、一第二端以及一栅极端，该开关晶体管的该第二端电性连接至该有机发光二极管的该阳极端，该开关晶体管的该栅极端则用以接收一控制信号，并依据该控制信号导通该开关晶体管；

一第一晶体管，该第一晶体管具有一第一端、一第二端以及一栅极端，其中该第一晶体管的该第一端电性连接至一第二电压源，而该第一晶体管的该栅极端则用以接收该控制信号；

一第二晶体管，该第二晶体管具有一第一端、一第二端以及一栅极端，其中该第二晶体管的该第一端电性连接至该第一晶体管的该第二端，该第二晶体管的该第二端电性连接至该开关晶体管的该第一端；

一第三晶体管，该第三晶体管具有一第一端、一第二端以及一栅极端，其中该第三晶体管的该第一端用以接收一数据电压，该第三晶体管的该第二端电性连接至该第二晶体管的该第一端，而该第三晶体管的该栅极端则用以接收一第二扫描信号；

一第四晶体管，该第四晶体管具有一第一端、一第二端以及一栅极端，其中该第四晶体管的该第一端电性连接至该第二晶体管的该第二端，该第四晶体管的该第二端电性连接至该第二晶体管的该栅极端，而该第四晶体管的该栅极端则用以接收该第二扫描信号；

一第五晶体管，该第五晶体管具有一第一端、一第二端以及一栅极端，该第五晶体管的该第一端与该第五晶体管的该栅极端皆电性连接至该第二电压源，该第五晶体管的该第二端电性连接至该第二晶体管的该栅极端；以及

一第一电容，该第一电容的其中一端用以接收一第一扫描信号，而该第一电容的另一端则电性连接至该第二晶体管的该栅极端。

12.如权利要求11所述的像素电路，其特征在于，更包括有一第二电容，该第二电容电性连接于该第四晶体管的该第二端与该栅极端之间。