TWI797162B - 顯示裝置及電子機器 - Google Patents

顯示裝置及電子機器 Download PDF

Info

Publication number
TWI797162B
TWI797162B TW107132736A TW107132736A TWI797162B TW I797162 B TWI797162 B TW I797162B TW 107132736 A TW107132736 A TW 107132736A TW 107132736 A TW107132736 A TW 107132736A TW I797162 B TWI797162 B TW I797162B
Authority
TW
Taiwan
Prior art keywords
circuit
phase
potential
data
pair
Prior art date
Application number
TW107132736A
Other languages
English (en)
Other versions
TW201926308A (zh
Inventor
折井俊彥
中尾浩士
安藤直樹
竹田一弘
川口景子
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201926308A publication Critical patent/TW201926308A/zh
Application granted granted Critical
Publication of TWI797162B publication Critical patent/TWI797162B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Electric Clocks (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本發明之顯示裝置具備：像素陣列部，其係由像素呈行列狀配置而成；資料線群，其係由一對資料線就每一像素行配線而成；資料線驅動電路，其對一對資料線之一者供給正相之資料信號，對一對資料線之另一者供給與正相之資料信號為反相之資料信號；及輔助驅動電路，其對一對資料線之各者設置，處理自資料線驅動電路對一對資料線供給之正相之資料信號及反相之資料信號；且輔助驅動電路在無正相之電位與反相之電位之電位差或該電位差小於特定值之區域具有死區。又，本發明之電子機器具有上述之構成之顯示裝置。

Description

顯示裝置及電子機器
本發明係關於一種顯示裝置及電子機器。
作為顯示裝置之驅動方式有利用經數位化之影像信號驅動像素之數位驅動方式。在數位驅動式顯示裝置中，藉由對就像素呈行列狀配置而成之像素陣列部之每一像素行配線的一對資料線之一者供給正相之資料信號，對另一者供給與正相之資料信號為反相之資料信號，而進行影像信號朝像素之寫入(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本特開2013-68837號公報
[發明所欲解決之問題]
在專利文獻1所記載之顯示裝置中，在一對資料線就每一像素行配線而成之資料線群之各資料線的一個端部側配置資料線驅動電路，利用該資料線驅動電路驅動一對資料線，對像素寫入影像信號。然而，在配置於資料線群之各資料線之一個端部側之資料線驅動電路之驅動之情形下，因自資料線驅動電路至資料線群之各資料線之另一端部側之像素的距離變遠，而該像素之驅動速度變慢，成為畫質降低之一個原因。
因而，本發明之目的在於提供一種可遍及像素陣列部之整體謀求像素之驅動速度之均一化，而提高顯示圖像之畫質的顯示裝置及具有該顯示裝置之電子機器。 [解決問題之技術手段]
用於達成上述之目的之本發明之顯示裝置具備： 像素陣列部，其係由像素呈行列狀配置而成； 資料線群，其係由一對資料線就每一像素行配線而成； 資料線驅動電路，其對一對資料線之一者供給正相之資料信號，對一對資料線之另一者供給與正相之資料信號為反相之資料信號；及 輔助驅動電路，其對一對資料線之各者設置，處理自資料線驅動電路對一對資料線供給之正相之資料信號及反相之資料信號；且 輔助驅動電路在無正相之電位與反相之電位之電位差或該電位差小於特定值之區域具有死區。
又，用於達成上述之目的之本發明之電子機器具有上述之構成之顯示裝置。
在上述之構成之顯示裝置或電子機器中，藉由輔助驅動電路對一對資料線之各者設置，而與僅以資料線驅動電路進行像素之驅動之情形相比，可抑制與資料線驅動電路分開之位置之像素的驅動速度之降低。而且，藉由輔助驅動電路在無正相之電位與反相之電位之電位差或該電位差小於特定值之區域具有死區，而可抑制在一對資料線間無電位差或該電位差為小之狀況下的無用之無效電流/貫通電流之產生。 [發明之效果]
根據本發明，由於可抑制與資料線驅動電路分開之位置之像素的驅動速度之降低，而遍及像素陣列部之整體謀求像素之驅動速度之均一化，故可提高顯示圖像之畫質。
此外，並不一定限定於此處所記載之效果，可為本說明書中所記載之任一效果。又，本說明書所記載之效果終極而言僅為例示，並不限定於此效果，且亦可有附加之效果。
以下，利用圖式針對用於實施本發明之技術的形態(以下記述為「實施形態」)詳細地說明。本發明之技術不限定於實施形態。在以下之說明中，對同一要素或具有同一功能之要素使用同一符號，且省略重複之說明。又，說明係以下述之順序進行。 1.關於本發明之顯示裝置及電子機器整體之說明 2.應用本發明之技術之顯示裝置 2-1.系統構成 2-2.像素構成 2-3.顯示裝置之動作 2-3-1.基本動作 2-3-2.問題點 3.參考例1(夾著像素陣列部在兩側配置資料線驅動電路之例) 4.參考例2(在與資料線驅動電路為相反側配置鎖存電路之例) 5.實施形態之顯示裝置 5-1.系統構成 5-2.顯示裝置之動作 5-3.實施例1 5-4.實施例2 5-5.實施例3 6.變化例 7.本發明之電子機器(投射型顯示裝置之例) 8.本發明可採用之構成
＜關於本發明之顯示裝置及電子機器之整體之說明＞ 在本發明之顯示裝置及電子機器中，針對輔助驅動電路可採用就每一對資料線至少設置一個之構成。又，當資料線驅動電路配置於資料線群之各資料線之一個端部側時，針對輔助驅動電路可採用至少配置於資料線群之各資料線之另一端部側之構成。再者，針對輔助驅動電路亦可採用配置於資料線群之各資料線之一個端部與另一端部之中間部之構成。再者，針對輔助驅動電路還可採用包含正相之資料信號用之正相側電路部、及反相之資料信號用之反相側電路部之構成。
又，在本發明之顯示裝置及電子機器中，針對正相側電路部及反相側電路部各者可採用具有前段之反相器電路及後段之反相器電路之構成。此處，當將被供給正相之資料信號之資料線之電位設為VD，將被供給反相之資料信號之資料線之電位設為VXD，將構成正相側電路部之後段之反相器電路之電晶體的臨限值設為Vth_a2 ，將構成反相側電路部之前段之反相器電路之電晶體的臨限值設為Vth_b1 時， 輔助驅動電路亦可採用下述之構成，即：在VD＞VXD之情形下， 電路性檢測VD＞VXD+Vth_b1 、或VD＞VXD+Vth_a2 之條件，而進行放大電位VD與電位VXD之電位差之動作。再者，當將構成正相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_a1 ，將構成反相側電路部之後段之反相器電路之電晶體之臨限值設為Vth_b2 時， 輔助驅動電路亦可採用下述之構成，即：在VD＜VXD之情形下， 電路性檢測VD＜VXD-Vth_a1 、或VD＜VXD-Vth_b2 之條件，而進行放大電位VD與電位VXD之電位差之動作。
或，又，在本發明之顯示裝置及電子機器中，針對正相側電路部及反相側電路部各者可採用具有由第1驅動信號驅動之前段之反相器電路、及由第2驅動信號驅動之後段之反相器電路的構成。此處，當將被供給正相之資料信號之資料線之電位設為VD，將被供給反相之資料信號之資料線之電位設為VXD，將第1驅動信號設為VGN，將第2驅動信號設為VGP，將構成正相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_a2 ，將構成反相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_b1 時， 輔助驅動電路可採用下述之構成，即：在VD＞VXD之情形下， 電路性檢測VD＞VGP+Vth_a2 、或VXD＜VGN-Vth_b1 之條件，而進行放大電位VD與電位VXD之電位差之動作。再者，當將構成反相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_b2 ，將構成正相側電路部之後段之反相器電路之電晶體之臨限值設為Vth_a1 時， 輔助驅動電路可採用下述之構成，即：在VD＜VXD之情形下， 電路性檢測VXD＞VGP+Vth_b2 、或VD＜VGN-Vth_a1 之條件，而進行放大電位VD與電位VXD之電位差之動作。
或，又，在本發明之顯示裝置及電子機器中，輔助驅動電路可構成為使用第1電源電壓及第1電源電壓之1/2以下之電壓值之第2電源電壓，且在正相側電路部及反相側電路部各者處具有藉由第2電源電壓動作而以正相之資料信號/反相之資料信號與特定之驅動信號為輸入的NOR電路、及藉由第1電源電壓動作而將NOR電路之輸出之高位準自第2電源電壓之位準移位為第1電源電壓之位準的位準移位電路。此時，輔助驅動電路可採用在VD＞VXD之情形下自資料線之電位VD低於正相側電路部之NOR電路之邏輯臨限值之時點起開始動作的構成。再者，輔助驅動電路可採用在VD＜VXD之情形下自資料線之電位VXD低於反相側電路部之NOR電路之邏輯臨限值之時點起開始動作的構成。
在包含上述之較佳之構成之本發明之顯示裝置及電子機器中，亦可採用具備對一對資料線之各者設置，將一對資料線彼此選擇性短路之短路電路的構成。而且，針對短路電路亦可採用下述之構成，即：在自資料線驅動電路對一對資料線進行正相之資料信號及反相之資料信號之供給前暫時將一對資料線彼此設為短路狀態，在將一對資料線間之電位設定為正相之電位與反相之電位之中間電位後解除短路狀態。又，針對資料線驅動電路亦可採用下述之構成，即：在由短路電路將一對資料線彼此短路前將一對資料線設為高阻抗狀態，在由短路電路設定之短路狀態解除後，對一對資料線進行正相之資料信號及反相之資料信號之至少一者之供給。
又，在包含上述之較佳之構成之本發明之顯示裝置及電子機器中，針對輔助驅動電路亦可採用與短路電路之短路動作同步地進行正相之資料信號及反相之資料信號之保持動作的構成。
＜應用本發明之技術之顯示裝置＞ 首先，針對應用本發明之技術之顯示裝置進行說明。應用本發明之技術之顯示裝置係以利用經數位化之影像信號、例如進行脈寬調變(PWM；Pulse Width Modulation)而獲得之數位影像信號驅動像素作為驅動方式的數位驅動式顯示裝置。
[系統構成] 圖1係顯示應用本發明之技術之顯示裝置之系統構成之一例的方塊圖。此處，作為應用本發明之技術之顯示裝置係舉出液晶顯示裝置為例進行說明。液晶顯示裝置為2個基板對向配置，在該等2個基板間封入液晶材料(液晶層)而成之面板構造(液晶面板)。
如圖1所示，本液晶顯示裝置為具有像素10呈行列狀配置而成之像素陣列部20、閘極線驅動電路30、及資料線驅動電路40的系統構成。閘極線211 ～21m (以下有統稱地記述為「閘極線21」之情形)對像素陣列部20之m列n行之像素排列沿第1方向即列方向就每一像素列配線而構成閘極線群。
又，一對資料線221 /231 ～22n /23n (以下有統稱地記述為「一對資料線22/23」之情形)對m列n行之像素排列沿第2方向即行方向就每一像素行配線而形成資料線群。閘極線群與資料線群電性絕緣。
閘極線驅動電路30及資料線驅動電路40配置於像素陣列部20之周圍。閘極線驅動電路30配置於閘極線群之各閘極線211 ～21m 之一個端部側，對該等閘極線211 ～21m 適宜地供給閘極信號G1 ～Gm (以下有統稱地記述為「閘極信號G」之情形)。閘極信號G係以列單位依次驅動像素陣列部20之各像素10之掃描信號。
資料線驅動電路40設置於資料線群之各一對資料線221 /231 ～22n /23n 之一個端部側。對資料線驅動電路40經由數百至數千條信號線50自外部供給影像信號。資料線驅動電路40藉由對像素陣列部20之各像素10在列方向(第1方向)依次供給基於經由信號線50供給之影像信號的圖像資料信號(灰階信號)而對像素10寫入影像信號。
更具體而言，資料線驅動電路40對一對資料線22/23之一者(資料線22)供給正相之資料信號D1 ～Dn (以下有統稱地記述為「正相之資料信號D」之情形)。又，資料線驅動電路40對一對資料線22/23之另一者(資料線23)供給與正相之資料信號為反相之資料信號XD1 ～XDn (以下有統稱地記述為「反相之資料信號XD」之情形)。
像素陣列部20之各像素10配置於閘極線21與一對資料線22/23交叉之部分。而且，各像素10形成為連接於一對資料線22/23之兩者，進行由正相之資料信號D與反相之資料信號XD之差動實現之影像信號之寫入。本液晶顯示裝置係例如利用進行脈寬調變(PWM)而獲得之數位影像信號之數位驅動式，形成為例如以邏輯「0」、「1」之數位值寫入影像信號。
本液晶顯示裝置為具有短路電路601 ～60n (以下有統稱地記述為「短路電路60」之情形)作為像素陣列部20之周邊電路的系統構成。短路電路60例如配置於像素陣列部20與資料線驅動電路40之間。短路電路60對一對資料線221 /231 ～22n /23n 各者設置，將一對資料線221 /231 ～22n /23n 彼此選擇性短路。
更具體而言，短路電路60在對像素陣列部20之各像素10進行影像信號之寫入前，暫時將一對資料線22/23彼此設為短路狀態，將一對資料線22/23間之電位設為正相之電位與反相之電位之中間之電位。之後，短路電路60解除一對資料線22/23彼此之短路狀態，可進行資料線驅動電路40對像素10之影像信號之寫入。
在由短路電路60將一對資料線22/23彼此短路前，資料線驅動電路40將一對資料線22/23設為高阻抗狀態。而後，資料線驅動電路40在由短路電路60解除一對資料線22/23彼此之短路狀態後對像素10進行影像信號之寫入。
[像素構成] 圖2係顯示每一像素10之驅動電路之電路例之電路圖。如圖2所示，像素10具有在像素電極71與對向電極72之間封入液晶材料(液晶層)73而成之液晶電容70。像素電極71呈矩陣狀設置於彼此對向配置而形成液晶面板之2個基板之一者、具體而言設置於像素基板(未圖示)上。作為像素基板可例示半導體基板或絕緣基板。對向電極72作為在像素陣列部20之各像素10共通之電極設置於2個基板之另一者、具體而言設置於與包含半導體基板或絕緣基板之像素基板對向配置的對向基板(未圖示)上。
像素10為具有第1傳輸閘11、第2傳輸閘12、第3傳輸閘13、第4傳輸閘14、第1反相器電路15、及第2反相器電路16作為用於驅動液晶電容70之電路元件的電路構成。
第1傳輸閘11係閘極電極連接於閘極線21，一個源極/汲極電極連接於一條資料線22。第2傳輸閘12係閘極電極連接於閘極線21，一個源極/汲極電極連接於另一條資料線23。
第1反相器電路15係輸入端連接於第1傳輸閘11之另一源極/汲極電極，輸出端連接於第2傳輸閘12之另一源極/汲極電極。第2反相器電路16係輸入端連接於第2傳輸閘12之另一源極/汲極電極，輸出端連接於第1傳輸閘11之另一源極/汲極電極。
亦即，第1反相器電路15之輸入端與第2反相器電路16之輸出端共通地連接於第1傳輸閘11之另一源極/汲極電極，第1反相器電路15之輸出端與第2反相器電路16之輸入端共通地連接於第2傳輸閘12之另一源極/汲極電極。
第3傳輸閘13及第4傳輸閘14為CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)型電路構成。第3傳輸閘13之第1端子連接於第1傳輸閘11與第1反相器電路15及第2反相器電路16之共通連接節點。第4傳輸閘14之第1端子連接於第2傳輸閘12與第1反相器電路15及第2反相器電路16之共通連接節點。
液晶電容70之像素電極71連接於第3傳輸閘13之第2端子與第4傳輸閘14之第2端子之共通連接節點。對對向電極72施加共通電位Vcom 。
[顯示裝置之動作] (基本動作) 其次，針對上述構成之應用本發明之技術之顯示裝置之動作參照圖3進行說明。圖3係顯示應用本發明之技術之顯示裝置之寫入時之波形圖像的波形圖。在圖3中顯示一對資料線22/23之電位、閘極線21之電位、電源/接地電位、電源電位、及接地電位之波形圖像。
在A期間中之A1 期間、及B期間中之B1 期間中利用短路電路60之作用使一對資料線22/23彼此短路。藉由一對資料線22/23彼此成為短路狀態，而一對資料線22/23間之電位成為正相之電位與反相之電位之中間之電位。由於將一對資料線22/23彼此設為短路狀態前之一對資料線22/23之電位經常為一者為H位準(高位準)、另一者為L位準(低位準)的關係，故短路後之中間電位為｛(1/2)×(H位準+L位準)｝。
在由該短路電路60將一對資料線22/23彼此短路前，預先將連接有一對資料線22/23之資料線驅動電路40之輸出端設為高阻抗狀態。藉此，可防止當將一對資料線22/23彼此短路時，資料線驅動電路40之輸出端成為短路狀態。
在一對資料線22/23之電位成為中間電位後之A2 期間、及B2 期間中，解除由短路電路60設定之一對資料線22/23彼此之短路狀態。在該短路狀態解除後，自資料線驅動電路40對一對資料線22/23供給資料信號D/DX，完成一對資料線22/23之充放電，之後將閘極信號G設為H位準，進行資料信號D/DX朝像素10之寫入。
根據上述之一系列之動作，一對資料線22/23之電位之變化為藉由對一對資料線22/23寫入之資料信號D/DX而在A期間/B期間中僅資料信號D與資料信號DX之變化之方向改變。因而，一對資料線22/23之電位之變化經常為自相同之中間電位一者朝電源位準(電源電壓Vcc )之變化、另一者朝接地位準(接地電位)之變化。
藉此，擔負一對資料線22/23之充放電之電源/接地之電流亦在A期間與B期間中無差別，電源/接地電位之變動亦同樣地在A期間與B期間中無差別。其結果為，可降低因影像信號之寫入時之資料線群之充放電電流所致的電源電位及接地電位之變動而導致的畫質劣化。
此外，在上述之構成之顯示裝置之例中，採用對1個像素10連接一對資料線22/23之兩者，對1個像素10施加正相之資料信號D及反相之資料信號DX而進行由差動實現之影像信號之寫入的構成，但並不限定於此構成。亦即，可藉由對1個像素10僅連接一對資料線22/23之一者，對1個像素10僅施加正相之資料信號D及反相之資料信號DX之一者，而進行影像信號之寫入。此時，在第2方向(列方向)，正相之資料信號D與反相之資料信號DX就每1像素交替地作為影像信號寫入。
又，在上述之構成之顯示裝置之例中，採用將短路電路60(601 ～60n )配置於資料線驅動電路40側之構成，但可配置於與資料線驅動電路40為相反側，亦可夾著像素陣列部20配置在兩側。
(問題點) 在應用上述之本發明之技術之顯示裝置中，採用在資料線群之各資料線22/23之一個端部側配置資料線驅動電路40，利用該資料線驅動電路40驅動一對資料線22/23，對像素10寫入影像信號的構成。在此構成之情形下，自資料線驅動電路40至資料線群之各資料線22/23之另一端部側之像素10的距離變遠。因而，因遠離資料線驅動電路40之像素10之驅動速度變慢，而成為畫質降低之一個原因。
＜參考例1＞ 為了消除遠離資料線驅動電路40之像素10之驅動速度之延遲，而考量採用夾著像素陣列部20在兩側配置資料線驅動電路40的構成。以下，以採用此構成之顯示裝置為參考例1進行說明。在圖4中顯示參考例1之顯示裝置之系統構成。
如圖4所示，參考例1之顯示裝置為下述之構成，即：在一對資料線22/23就每一像素行配線而成之資料線群之各資料線之一個端部側配置有資料線驅動電路40A，在資料線群之各資料線之另一端部側配置有資料線驅動電路40B。亦即，為在第2方向(行方向)夾著像素陣列部20在兩側配置有資料線驅動電路40A及資料線驅動電路40B的構成。
根據參考例1之顯示裝置，由於可自其兩端部側驅動資料線群之各一對資料線22/23，故與自一側驅動之圖1之顯示裝置相比，有可遍及像素陣列部20之整體謀求像素10之驅動速度之均一化的優點。而其反面，由於藉由夾著像素陣列部20在兩側配置資料線驅動電路40A及資料線驅動電路40B，而數百至數千條信號線50之配線數成為2倍，故有消耗電力大幅度增加之缺點。
＜參考例2＞ 為了在不增加信號線50之配線數下消除遠離資料線驅動電路40之像素10之驅動速度之延遲，而考量採用夾著像素陣列部20在資料線驅動電路40之相反側配置鎖存電路的構成。以下，以採用此構成之顯示裝置為參考例2進行說明。在圖5中顯示參考例2之顯示裝置之系統構成。
如圖5所示，參考例2之顯示裝置為下述之構成，即：夾著像素陣列部20在資料線驅動電路40之相反側就每一像素行、亦即對一對資料線22/23各者配置鎖存電路801 ～80n (以下有統稱地記述為「鎖存電路80」之情形)。鎖存電路80鎖存(保持)自資料線驅動電路40對一對資料線22/23供給之正相之資料信號D及反相之資料信號XD。
根據參考例2之顯示裝置，藉由鎖存電路80鎖存自資料線驅動電路40對一對資料線22/23供給之資料信號D/XD，而可與參考例1之情形同樣地獲得與自兩端部側驅動各一對資料線22/23之情形同樣的作用、及效果。藉此，可在不增加信號線50之配線數下遍及像素陣列部20之整體謀求像素10之驅動速度之均一化。
然而，在參考例2之顯示裝置之情形下，當以一對資料線22/23之H位準為電源電壓Vcc ，以L位準為接地電位時，在由短路電路60設定之一對資料線22/23之短路時，一對資料線22/23之電位為Vcc /2附近。因而，可考量到有因貫通電流在鎖存電路80中流動而消耗電流增加，且因鎖存電路80之動作時序而引起誤動作之可能性為高等的缺點。
＜實施形態之顯示裝置＞ 圖6係顯示本發明之實施形態之顯示裝置之系統構成之一例的方塊圖。本實施形態之顯示裝置亦為以利用經數位化之影像信號、例如進行脈寬調變(PWM)而獲得之數位影像信號驅動像素作為驅動方式的數位驅動式顯示裝置。此處亦然，作為本實施形態之顯示裝置係舉出液晶顯示裝置為例進行說明。
[系統構成] 如圖6所示，本實施形態之顯示裝置為就像素陣列部20之每一像素行、亦即對一對資料線22/23各者設置輔助驅動電路901 ～90n (以下有統稱地記述為「輔助驅動電路90」之情形)的構成。輔助驅動電路90以處理自資料線驅動電路40對一對資料線22/23供給之正相之資料信號D及反相之資料信號XD、具體而言以放大一對資料線22/23之各電位之電位差之方式動作。
更具體而言，相對於在資料線群之各資料線22/23之一個端部側配置資料線驅動電路40，而輔助驅動電路90為在各資料線22/23之另一端部側、亦即夾著像素陣列部20在與資料線驅動電路40為相反側配置的構成。
又，輔助驅動電路90在無正相之電位(例如電源電壓Vcc )與反相之電位(例如接地電位/接地位準)之電位差或該電位差小於特定值之區域、例如在中間電位Vcc /2附近具有死區。此處，所謂針對死區之中間電位Vcc /2附近係指以中間電位Vcc /2為中心之特定之電壓範圍。輔助驅動電路90藉由在中間電位Vcc /2附近具有死區，而於在一對資料線22/23間無電位差或該電位差小於特定值之狀況下不進行電路動作。
輔助驅動電路90與短路電路60之短路動作同步地，在自資料線驅動電路40對一對資料線22/23供給正相之資料信號D及反相之資料信號XD時，進行放大一對資料線22/23之各電位之電位差之動作。更具體而言，當短路電路60在驅動信號DHIZ、XDHIZ之驅動下進行一對資料線22/23間之短路動作時，輔助驅動電路90亦在驅動信號DHIZ、XDHIZ之驅動下進行放大一對資料線22/23之各電位之電位差之動作。此處，驅動信號XDHIZ係驅動信號DHIZ之反轉信號。
在本例中，例示了在資料線22/23之一個端部側配置資料線驅動電路40，在資料線22/23之另一端部側配置輔助驅動電路901 ～90n 的構成，但可為其相反之配置。亦即，可在資料線22/23之一個端部側配置輔助驅動電路901 ～90n ，在資料線22/23之另一端部側配置資料線驅動電路40。
[顯示裝置之動作] 資料線驅動電路40在影像信號之寫入前、更具體而言在由短路電路60將一對資料線22/23彼此短路前，將連接有一對資料線22/23之輸出端設為高阻抗狀態，而防止該輸出端因短路電路60成為短路狀態。之後，短路電路60在驅動信號DHIZ、XDHIZ之驅動下使一對資料線22/23彼此短路。
藉由一對資料線22/23彼此成為短路狀態，而一對資料線22/23間之電位成為正相之電位與反相之電位之中間電位、亦即｛(1/2)×(H位準+L位準)｝。當將正相之電位設為電源電壓Vcc ，將反相之電位設為接地電位/接地位準時，正相之電位與反相之電位之中間電位成為Vcc /2。在一對資料線22/23之電位成為中間電位後，短路電路60在驅動信號DHIZ、XDHIZ之驅動下解除一對資料線22/23彼此之短路狀態。
在一對資料線22/23彼此之短路狀態解除後，資料線驅動電路40對一對資料線22/23供給資料信號D/DX，完成一對資料線22/23之充放電，進行資料信號D/DX朝像素10之寫入。利用此一系列動作，可降低因影像信號之寫入時之資料線群之充放電電流所致之電源電位及接地電位之變動而導致的畫質劣化。
又，在來自資料線驅動電路40之朝一對資料線22/23之正相之資料信號D及反相之資料信號XD之供給時，輔助驅動電路90在驅動信號DHIZ、XDHIZ之驅動下進行放大一對資料線22/23間之電位差之動作。藉此，可獲得與自其兩端部側驅動資料線群之各一對資料線22/23之情形同樣之作用、及效果。而且，由於藉由自其兩端部側驅動資料線群之各一對資料線22/23，而與自一側驅動之情形相比，可遍及像素陣列部20之整體謀求像素10之驅動速度之均一化，故可提高顯示圖像之畫質。
而且，藉由輔助驅動電路90在無正相之電位與反相之電位之電位差或該電位差小於特定值之區域具有死區，而於在一對資料線22/23間無電位差或該電位差為小之狀況下不進行電路動作。因而，在由短路電路60設定之一對資料線22/23之短路時，即便一對資料線22/23之電位為Vcc /2附近，仍不會有無效電流/貫通電流在輔助驅動電路90中流動，或因動作時序而輔助驅動電路90引起誤動作之情形。因而，無需為了防止誤動作之時序調整，且可在抑制無效電流/貫通電流之產生下遍及像素陣列部20之整體謀求像素10之驅動速度之均一化。
又，與如參考例1之情形般夾著像素陣列部20在兩側配置資料線驅動電路40A、40B之情形相比，可一面抑制像素10之驅動速度之降低，一面大幅度減少消耗電流。
以下，針對輔助驅動電路90在無正相之電位與反相之電位之電位差或該電位差小於特定值之區域具有死區的輔助驅動電路90之具體的實施例進行說明。
[實施例1] 實施例1係輔助驅動電路90在無正相之電位與反相之電位之中間電位Vcc /2附近具有死區之例。在圖7中顯示實施例1之輔助驅動電路90之電路例。實施例1之輔助驅動電路90包含正相之資料信號D(D1 ～Dn )用之正相側電路部97(圖之上段部分)、及反相之資料信號XD(XD1 ～XDn )用之反相側電路部98(圖之下段部分)。正相側電路部97包含輸入電路91、前段之反相器電路92、及後段之反相器電路93。反相側電路部98包含輸入電路94、前段之反相器電路95、及後段之反相器電路96。
在正相側電路部97中，輸入電路91包含在高電位側之電源電壓Vcc 之節點與低電位側之電源電壓Vss 之節點之間串聯地連接的P通道型電晶體MP5a 、P通道型電晶體MP4a 、N通道型電晶體MN4a 、及N通道型電晶體MN5a 。對P通道型電晶體MP5a 之閘極電極施加驅動信號XDHIZ(驅動信號DHIZ之反轉信號)，對N通道型電晶體MN5a 之閘極電極施加驅動信號DHIZ。又，對P通道型電晶體MP4a 及N通道型電晶體MN4a 共通地連接之節點Na 施加自資料線驅動電路40對一條資料線22供給的正相之資料信號D。
前段之反相器電路92包含在電源電壓Vcc 之節點與電源電壓Vss 之節點之間串聯地連接之N通道型電晶體MN1a 、P通道型電晶體MP1a 、及N通道型電晶體MN2a 。P通道型電晶體MP1a 及N通道型電晶體MN2a 之各閘極電極共通地連接而構成CMOS反相器。而且，該CMOS反相器之輸入端(各閘極電極)連接於被施加正相之資料信號D之節點Na ，輸出端(電晶體MP1a 、MN2a 之共通連接節點)連接於N通道型電晶體MN4a 之閘極電極。
後段之反相器電路93包含在電源電壓Vcc 之節點與電源電壓Vss 之節點之間串聯地連接之P通道型電晶體MP2a 、N通道型電晶體MN3a 、及P通道型電晶體MP3a 。P通道型電晶體MP2a 及N通道型電晶體MN3a 之各閘極電極共通地連接而構成CMOS反相器。而且，該CMOS反相器之輸入端(各閘極電極)連接於被施加正相之資料信號D之節點Na ，輸出端(電晶體MP2a 、MN3a 之共通連接節點)連接於P通道型電晶體MP4a 之閘極電極。
在反相側電路部98中，輸入電路94包含在電源電壓Vcc 之節點與電源電壓Vss 之節點之間串聯地連接之P通道型電晶體MP5b 、P通道型電晶體MP4b 、N通道型電晶體MN4b 、及N通道型電晶體MN5b 。對P通道型電晶體MP5b 之閘極電極施加驅動信號XDHIZ，對N通道型電晶體MN5b 之閘極電極施加驅動信號DHIZ。又，對P通道型電晶體MP4b 及N通道型電晶體MN4b 共通地連接之節點Nb 施加自資料線驅動電路40對另一條資料線23供給的反相之資料信號XD。
前段之反相器電路95包含在電源電壓Vcc 之節點與電源電壓Vss 之節點之間串聯地連接之N通道型電晶體MN1b 、P通道型電晶體MP1b 、及N通道型電晶體MN2b 。P通道型電晶體MP1b 及N通道型電晶體MN2b 之各閘極電極共通地連接而構成CMOS反相器。而且，該CMOS反相器之輸入端(各閘極電極)連接於被施加反相之資料信號XD之節點Nb ，輸出端(電晶體MP1b 、MN2b 之共通連接節點)連接於N通道型電晶體MN4b 之閘極電極。
後段之反相器電路96包含在電源電壓Vcc 之節點與電源電壓Vss 之節點之間串聯地連接之P通道型電晶體MP2b 、N通道型電晶體MN3b 、及P通道型電晶體MP3b 。P通道型電晶體MP2b 及N通道型電晶體MN3b 之各閘極電極共通地連接而構成CMOS反相器。而且，該CMOS反相器之輸入端(各閘極電極)連接於被施加反相之資料信號XD之節點Nb ，輸出端(電晶體MP2b 、MN3b 之共通連接節點)連接於P通道型電晶體MP4b 之閘極電極。
正相側電路部97之反相器電路92之電晶體MN1a 之閘極電極、及反相器電路93之電晶體MP3a 之閘極電極連接於被施加反相之資料信號XD之節點Nb (亦即電晶體MP1b 及電晶體MN2b 之各閘極電極)。又，反相側電路部98之反相器電路95之電晶體MN1b 之閘極電極、及反相器電路96之電晶體MP3b 之閘極電極連接於被施加正相之資料信號D之節點Na (亦即電晶體MP1a 及電晶體MN2a 之各閘極電極)。
針對上述之構成之實施例1之輔助驅動電路90之電路動作利用圖8之波形圖進行說明。在圖8之波形圖中顯示一對資料線22/23之電位、閘極線21之電位、及驅動信號DHIZ之波形。
如圖8所示，在期間A1及期間B1中驅動信號DHIZ成為H位準。短路電路60應答於該驅動信號DHIZ而動作，將一對資料線22/23彼此設為短路狀態。藉由一對資料線22/23成為短路狀態，而該等資料線22/23之電位成為正相之電位(H位準)與反相之電位(L位準)之中間電位、亦即｛(1/2)×(H位準+L位準)｝。
此時，在輔助驅動電路90中，正相側電路部97之輸入電路91之P通道型電晶體MP5a 及N通道型電晶體MN5a 、以及反相側電路部98之輸入電路94之P通道型電晶體MP5b 及N通道型電晶體MN5b 成為關斷狀態。
其次，在期間A2及期間B2中驅動信號DHIZ成為L位準。在此期間A2及期間B2中，一對資料線22/23係由資料線驅動電路40驅動。此時，在輔助驅動電路90中，由於正相側電路部97之電晶體MP5a 、MN5a 、及反相側電路部98之電晶體MP5b 、MN5b 處於關斷狀態，故即便由資料線驅動電路40驅動一對資料線22/23，輔助驅動電路90仍為不動作之狀態。
亦即，輔助驅動電路90因在無正相之電位與反相之電位之電位差或該電位差小於特定值之區域具有死區、具體而言在中間電位Vcc /2附近具有死區而不動作。藉此，與參考例2之顯示裝置之鎖存電路80不同，無在一對資料線22/23成為短路狀態時無效電流/貫通電流流動而消耗電流或引起誤動作之情形。
輔助驅動電路90開始動作之條件係如下述般。當將供給正相之資料信號D之資料線22之電位設為VD，將供給反相之資料信號XD之資料線23之電位設為VXD時，資料線22之電位VD與資料線23之電位VXD為以下之關係。而且，輔助驅動電路90電路性檢測電位VD與電位VXD已滿足以下之條件，而進行放大資料線22之電位VD與資料線23之電位VXD之電位差之動作。
此時，在輔助驅動電路90中，因電路性檢測電位差，而無須控制動作時序，亦無須確保無用之動作裕度。且，可以單一之電源電壓Vcc 動作。
在VD＞VXD之情形下： VD＞VXD+Vth_b1 、或VD＞VXD+Vth_a2 此處，當將正相側電路部97之反相器電路93之電晶體MP3a 、MN3a 之各臨限值電壓設為Vthp3a 、Vthn3a ，將反相側電路部98之反相器電路95之電晶體MP1b 、MN1b 之各臨限值電壓設為Vthp1b 、Vthn1b 時， Vth_b1 =Vthp1b +Vthn1b Vth_a2 =Vthp3a +Vthn3a 。
亦即，在VD＞VXD之情形下，反相側電路部98之反相器電路95之電晶體MP1b 、及正相側電路部97之反相器電路93之電晶體MP3a 在與源極電壓相比閘極電壓低臨限值電壓Vthp1b 、Vthp3a 之份額時成為導通狀態。又，反相側電路部98之反相器電路95之電晶體MN1b 、及正相側電路部97之反相器電路93之電晶體MN3a 在與源極電壓相比閘極電壓高臨限值電壓Vthn1b 、Vthn3a 之份額時成為導通狀態。
在VD＜VXD之情形下： VD＜VXD-Vth_a1 、或VD＜VXD-Vth_b2 。 此處，當將正相側電路部97之反相器電路92之電晶體MP1a 、MN1a 之各臨限值電壓設為Vthp1a 、Vthn1a ，將反相側電路部98之反相器電路96之電晶體MP3b 、MN3b 之各臨限值電壓設為Vthp3b 、Vthn3b 時， Vth_a1 =Vthp1a +Vthn1a Vth_b2 =Vthp3b +Vthn3b 。
亦即，在VD＜VXD之情形下，正相側電路部97之反相器電路92之電晶體MP1a 、及反相側電路部98之反相器電路96之電晶體MP3b 在與源極電壓相比閘極電壓低臨限值電壓Vthp1a 、Vthp3b 之份額時成為導通狀態。又，正相側電路部97之反相器電路92之電晶體MN1a 、及反相側電路部98之反相器電路96之電晶體MN3b 在與源極電壓相比閘極電壓高臨限值電壓Vthn1a 、Vthn3b 之份額時成為導通狀態。
[實施例2] 實施例2係實施例1之變化例，係使用專用之驅動信號之例。在圖9中顯示實施例2之輔助驅動電路90之電路例。針對正相側電路部97之輸入電路91、反相器電路92、及反相器電路93之各個電路構成、亦即反相側電路部98之輸入電路94、反相器電路95、及反相器電路96之各個電路構成係與實施例1相同。
在實施例1中，作為正相側電路部97之反相器電路92之電晶體MN1a 及反相器電路93之電晶體MP3a 之驅動信號係使用反相之資料信號XD。又，作為反相側電路部98之反相器電路95之電晶體MN1b 及反相器電路96之電晶體MP3b 之驅動信號係使用正相之資料信號D。
相對於此，在實施例2中，作為電晶體MN1a 、電晶體MP3a 、電晶體MN1b 、及電晶體MP3b 之驅動信號係使用專用之驅動信號。具體而言，在正相側電路部97中，以第1驅動信號VGN驅動反相器電路92之電晶體MN1a ，以第2驅動信號VGP驅動反相器電路93之電晶體MP3a 。又，在反相側電路部98中，以第1驅動信號VGN驅動反相器電路95之電晶體MN1b ，以第2驅動信號VGP驅動反相器電路96之電晶體MP3b 。
上述之構成之實施例2之輔助驅動電路90電路性檢測資料線22之電位VD與資料線23之電位VXD已滿足以下之條件，而進行放大正相之資料信號D與反相之資料信號XD之電位差之動作。
在VD＞VXD之情形下： VD＞VGP+Vth_a2 、或VXD＜VGN-Vth_b1 。 此處，當將正相側電路部97之反相器電路93之電晶體MP3a 、MN3a 之各臨限值電壓設為Vthp3a 、Vthn3a ，將反相側電路部98之反相器電路95之電晶體MP1b 、MN1b 之各臨限值電壓設為Vthp1b 、Vthn1b 時， Vth_a2 =Vthp3a +Vthn3a Vth_b1 =Vthp1b +Vthn1b 。
在VD＜VXD之情形下： VXD＞VGP+Vth_b2 、或VD＜VGN-Vth_a1 。 此處，當將正相側電路部97之反相器電路92之電晶體MP1a 、MN1a 之各臨限值電壓設為Vthp1a 、Vthn1a ，將反相側電路部98之反相器電路96之電晶體MP3b 、MN3b 之各臨限值電壓設為Vthp3b 、Vthn3b 時， Vth_a1 =Vthp1a +Vthn1a Vth_b2 =Vthp3b +Vthn3b 。
在實施例2之輔助驅動電路90中，藉由設定第1驅動信號VGN及第2驅動信號VGP，而可在任意之電壓範圍內設定死區。在圖10中顯示用於說明實施例2之輔助驅動電路90之電路動作之波形圖。在該波形圖中顯示一對資料線22/23之電位、第1驅動信號VGN、第2驅動信號VGP、閘極線21之電位、及驅動信號DHIZ之波形。
[實施例3] 實施例3係使用電源電壓Vcc 及Vcc /2以下之電源電壓VDD 之2個電源電位作為輔助驅動電路90之電源電壓之例。針對電源電壓VDD ，可在顯示裝置之內部產生，亦可自顯示裝置之外部賦予。在圖11中顯示實施例3之輔助驅動電路90之電路例。
輔助驅動電路90包含正相之資料信號D用之正相側電路部97、及反相之資料信號XD用之反相側電路部98。
正相側電路部97為具有P通道型電晶體MP6a 、N通道型電晶體MN6a 、NOR電路971、反相器電路972、及位準移位(LS)電路973的電路構成。
P通道型電晶體MP6a 連接於電源電壓Vcc 之節點與正相之資料信號D之資料線22之間。N通道型電晶體MN6a 連接於資料線22與電源電壓Vss 之節點之間。NOR電路971輸入2個正相之資料信號D及驅動信號DHIZ。反相器電路972將NOR電路971之輸出反轉。位準移位電路973將反相器電路972之輸出作為正相輸入A，將NOR電路971之輸出作為反相輸入XA。
在上述之構成之正相側電路部97中，NOR電路971及反相器電路972以電源電壓VDD 動作，位準移位電路973以電源電壓Vcc 動作。藉此，位準移位電路973將NOR電路971及反相器電路972之輸出之H位準自VDD 位準位準移位為Vcc 位準。
反相側電路部98為具有N通道型電晶體MN6b 、P通道型電晶體MP6b 、NOR電路981、反相器電路982、及位準移位電路983的電路構成。
N通道型電晶體MN6b 連接於電源電壓Vss 之節點與反相之資料信號XD之資料線23之間。P通道型電晶體MP6b 連接於資料線23與電源電壓Vcc 之節點之間。NOR電路981將反相之資料信號XD與驅動信號DHIZ作為2個輸入。反相器電路982將NOR電路981之輸出反轉。位準移位電路983將NOR電路971之輸出作為正相輸入A，將反相器電路982之輸出作為反相輸入XA。
在上述之構成之反相側電路部98中，NOR電路981及反相器電路982以電源電壓VDD 動作，位準移位電路983以電源電壓Vcc 動作。藉此，位準移位電路983將NOR電路981及反相器電路982之輸出之H位準自VDD 位準位準移位為Vcc 位準。
正相側電路部97之位準移位電路973將正相輸出O作為反相側電路部98之P通道型電晶體MP6b 之閘極輸入，將反相輸出XO作為正相側電路部97之N通道型電晶體MN6a 之閘極輸入。反相側電路部98之位準移位電路983將正相輸出O作為反相側電路部98之N通道型電晶體MN6b 之閘極輸入，將反相輸出XO作為正相側電路部97之P通道型電晶體MP6a 之閘極輸入。
上述之構成之實施例3之輔助驅動電路90由於電源電壓VDD 之電壓值被設定為Vcc /2以下，故不會緊接著驅動信號DHIZ自H位準轉變為L位準後開始動作。而且，輔助驅動電路90自資料線22之電位VD低於NOR電路971之邏輯臨限值Vthnor _ a 之時點、或資料線23之電位VXD低於NOR電路971之邏輯臨限值Vthnor_b 之時點起開始動作，以放大資料線22之電位VD與資料線23之電位VXD之電位差之方式動作。
在圖12中顯示用於說明實施例3之輔助驅動電路90之電路動作之波形圖。在該波形圖中顯示一對資料線22/23之電位、閘極線21之電位、及驅動信號DHIZ之波形。 在VD＞VXD之情形下： 自資料線22之電位VD低於NOR電路971之邏輯臨限值Vthnor_a 之時點起輔助驅動電路90開始動作， 在VD＜VXD之情形下： 自資料線23之電位VXD低於NOR電路981之邏輯臨限值Vthnor_b 之時點起輔助驅動電路90開始動作。
＜變化例＞ 以上，基於較佳之實施形態說明了本發明，但本發明並不限定於該實施形態。針對實施形態中所說明之顯示裝置之構成、及構造係例示，可適宜地變更。例如，在上述之實施形態中，舉出應用於液晶顯示裝置之情形為例進行了說明，但本發明之技術並不限定於朝液晶顯示裝置之應用，可對經由就每一像素行配線之一對資料線對像素10寫入影像信號的所有數位驅動式顯示裝置應用。
又，在上述之實施形態中採用相對於配置於資料線群之各資料線22/23之一個端部側之資料線驅動電路40，而在各資料線22/23之另一端部側配置輔助驅動電路90的構成，但其僅為一例，並不限定於此構成。例如，可在各資料線22/23之一個端部與另一端部之中間部更配置輔助驅動電路90，或進一步增加就每一像素行配置之輔助驅動電路90之數目。總而言之，輔助驅動電路90只要為就每一對資料線22/23、亦即就每一像素行至少設置一個的構成即可。而且，就每一像素行配置之輔助驅動電路90之數目越多，藉由設置輔助驅動電路90而獲得之作用、及效果越大。
又，在上述之實施形態中，舉出具備將一對資料線22/23彼此選擇性短路之短路電路60的顯示裝置為例，針對本發明之技術進行了說明，但在不具備短路電路60之顯示裝置中亦可獲得藉由設置輔助驅動電路90而獲得之作用、及效果。亦即，藉由輔助驅動電路在無正相之電位與反相之電位之電位差或該電位差小於特定值之區域具有死區，而可抑制在一對資料線間無電位差或該電位差為小之狀況下的無用之無效電流/貫通電流之產生。
＜本發明之電子機器＞ 以上所說明之本發明之顯示裝置可用作將輸入至電子機器之影像信號或在電子機器內產生之影像信號作為圖像或影像顯示的所有領域之電子機器之顯示部(顯示裝置)。作為一例，可用作投射型顯示裝置(投影機)、電視機、數位靜態相機、視訊攝影機、個人電腦、及行動電話等之可攜式終端機裝置等的顯示部。
本發明之顯示裝置亦包含經密封之構成之模組形狀者。作為一例，相當於在像素陣列部貼附有透明之玻璃等之對向而形成的顯示模組。此外，可在顯示模組設置用於自外部朝像素陣列部輸入/輸出信號等的電路部或撓性印刷電路(FPC)等。以下，作為使用本發明之顯示裝置之電子機器之一具體例係例示投射型顯示裝置(投影機)。惟，此處例示之具體例僅為一例，並不限定於此。
[投射型顯示裝置] 圖13係顯示使用本發明之顯示裝置(液晶面板)之例如3板式投射型顯示裝置的光學系統之概略的構成圖。
在圖13中，自白色燈等之光源101發出之白色光在由偏光變換元件102自P偏光轉換為S偏光後，由複眼透鏡103謀求照明之均一化倂入射至二向分色反射鏡104。而後，僅特定之色成分、例如R(紅色)之光成分透過二向分色反射鏡104，其餘之色之光成分由二向分色反射鏡104反射。透過二向分色反射鏡104之R之光成分在由反射鏡105變更光路後通過透鏡106R入射至R之液晶面板107R。
針對由二向分色反射鏡104反射之光成分，例如G(綠色)之光成分由二向分色反射鏡108反射，且B(藍色)之光成分透過該二向分色反射鏡108。由二向分色反射鏡108反射之G之光成分通過透鏡106G入射至G之液晶面板107G。透過二向分色反射鏡108之B之光成分在通過透鏡109後由反射鏡110改變光路，進而在通過透鏡111後由反射鏡112變更光路，而通過透鏡106B入射至B之液晶面板107B。
此外，在圖13中雖未圖示，但在液晶面板107R、107G、107B之入射側及出射側分別配置有偏光板。如周知般，對入射側及出射側之一對偏光板藉由以偏光方向彼此垂直(正交偏光鏡)之方式設置而可設定常白模式，藉由以偏光方向相互平行(平行偏光鏡)之方式設置而可設定常黑模式。
分別通過液晶面板107R、107G、107B之R、G、B之各光成分在該二向分色稜鏡113中被合成。而且，由該二向分色稜鏡113合成之光入射至投射透鏡114，並由該投射透鏡114投射至螢幕(未圖示)上。
在上述之構成之3板式投射型顯示裝置中，可將上文所述之實施形態之顯示裝置(顯示面板/液晶面板)用作作為光調變機構(光閥)之液晶面板107R、107G、107B。而且，在投射型顯示裝置中，由於藉由將上文所述之實施形態之顯示裝置用作該光調變機構，而該顯示裝置可抑制與資料線驅動電路分開之位置之像素的驅動速度之降低，遍及顯示部整體謀求像素之驅動速度之均一化，故可有助於提高投射型顯示裝置之顯示品質。
＜本發明可採用之構成＞ 本發明亦可採用如以下之構成。 ≪A.顯示裝置≫ [A-1]一種顯示裝置，其具備： 像素陣列部，其係由像素呈行列狀配置而成； 資料線群，其係由一對資料線就每一像素行配線而成； 資料線驅動電路，其對一對資料線之一者供給正相之資料信號，對一對資料線之另一者供給與正相之資料信號為反相之資料信號；及 輔助驅動電路，其對一對資料線之各者設置，處理自資料線驅動電路對一對資料線供給之正相之資料信號及反相之資料信號；且 輔助驅動電路在無正相之電位與反相之電位之電位差或該電位差小於特定值之區域具有死區。 [A-2]如上述[A-1]之顯示裝置，其中輔助驅動電路就每一對資料線至少設置一個。 [A-3]如上述[A-2]之顯示裝置，其中資料線驅動電路配置於資料線群之各資料線之一個端部側；且 輔助驅動電路至少配置於資料線群之各資料線之另一端部側。 [A-4]如上述[A-3]之顯示裝置，其中輔助驅動電路配置於資料線群之各資料線之一個端部與另一端部之中間部。 [A-5]如上述[A-1]至[A-3]中任一項之顯示裝置，其中輔助驅動電路包含正相之資料信號用之正相側電路部、及反相之資料信號用之反相側電路部。 [A-6]如上述[A-5]之顯示裝置，其中正相側電路部及反相側電路部各者具有前段之反相器電路及後段之反相器電路；且 當將被供給正相之資料信號之資料線之電位設為VD，將被供給反相之資料信號之資料線之電位設為VXD，將構成正相側電路部之後段之反相器電路之電晶體之臨限值設為Vth_a2 ，將構成反相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_b1 時， 輔助驅動電路在VD＞VXD之情形下， 電路性檢測VD＞VXD+Vth_b1 、或VD＞VXD+Vth_a2 之條件，而進行放大電位VD與電位VXD之電位差之動作。 [A-7]如上述[A-6]之顯示裝置，其中當將構成正相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_a1 ，將構成反相側電路部之後段之反相器電路之電晶體之臨限值設為Vth_b2 時， 輔助驅動電路在VD＜VXD之情形下， 電路性檢測VD＜VXD-Vth_a1 、或VD＜VXD-Vth_b2 之條件，而進行放大電位VD與電位VXD之電位差之動作。 [A-8]如上述[A-5]之顯示裝置，其中正相側電路部及反相側電路部各者具有由第1驅動信號驅動之前段之反相器電路、及由第2驅動信號驅動之後段之反相器電路；且 當將被供給正相之資料信號之資料線之電位設為VD，將被供給反相之資料信號之資料線之電位設為VXD，將第1驅動信號設為VGN，將第2驅動信號設為VGP， 將構成正相側電路部之後段之反相器電路之電晶體之臨限值設為Vth_a2 ，將構成反相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_b1 時， 輔助驅動電路在VD＞VXD之情形下， 電路性檢測VD＞VGP+Vth_a2 、或VXD＜VGN-Vth_b1 之條件，而進行放大電位VD與電位VXD之電位差之動作。 [A-9]如上述[A-8]之顯示裝置，其中當將構成正相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_a1 ，將構成反相側電路部之後段之反相器電路之電晶體之臨限值設為Vth_b2 時， 輔助驅動電路在VD＜VXD之情形下， 電路性檢測VXD＞VGP+Vth_b2 、或VD＜VGN-Vth_a1 之條件，而進行放大電位VD與電位VXD之電位差之動作。 [A-10]如上述[A-5]之顯示裝置，其中輔助驅動電路使用第1電源電壓及第1電源電壓之1/2以下之電壓值之第2電源電壓；且 正相側電路部及反相側電路部各者具有：藉由第2電源電壓動作而以正相之資料信號/反相之資料信號與特定之驅動信號為輸入的NOR電路、及藉由第1電源電壓動作而將NOR電路之輸出之高位準自第2電源電壓之位準移位為第1電源電壓之位準的位準移位電路；且 輔助驅動電路在VD＞VXD之情形下自資料線之電位VD低於正相側電路部之NOR電路之邏輯臨限值之時點起開始動作。 [A-11]如上述[A-10]之顯示裝置，其中輔助驅動電路在VD＜VXD之情形下，自資料線之電位VXD低於反相側電路部之NOR電路之邏輯臨限值之時點起開始動作。 [A-12]如上述[A-1]至[A-11]中任一項之顯示裝置，其具備對一對資料線之各者設置，將一對資料線彼此選擇性短路的短路電路。 [A-13]如上述[A-12]之顯示裝置，其中短路電路在自資料線驅動電路對一對資料線進行正相之資料信號及反相之資料信號之供給前暫時將一對資料線彼此設為短路狀態，在將一對資料線間之電位設定為正相之電位與反相之電位之中間電位後解除短路狀態。 [A-14]如上述[A-13]之顯示裝置，其中資料線驅動電路在由短路電路將一對資料線彼此短路前，將與一對資料線對應之輸出端設為高阻抗狀態，在由短路電路設定之短路狀態解除後，對一對資料線進行正相之資料信號及反相之資料信號之至少一者之供給。 [A-15]如上述[A-13]或[A-14]之顯示裝置，其中輔助驅動電路與短路電路之短路動作同步地進行正相之資料信號及反相之資料信號之保持動作。
≪B.電子機器≫ [B-1]一種電子機器，其具有顯示裝置，該顯示裝置具備： 像素陣列部，其係由像素呈行列狀配置而成； 資料線群，其係由一對資料線就每一像素行配線而成； 資料線驅動電路，其對一對資料線之一者供給正相之資料信號，對一對資料線之另一者供給與正相之資料信號為反相之資料信號；及 輔助驅動電路，其對一對資料線之各者設置，處理自資料線驅動電路對一對資料線供給之正相之資料信號及反相之資料信號；且 輔助驅動電路在無正相之電位與反相之電位之電位差或該電位差小於特定值之區域具有死區。 [B-2]如上述[B-1]之電子機器，其中輔助驅動電路就每一對資料線至少設置一個。 [B-3]如上述[B-2]之電子機器，其中資料線驅動電路配置於資料線群之各資料線之一個端部側；且 輔助驅動電路至少配置於資料線群之各資料線之另一端部側。 [B-4]如上述[B-3]之電子機器，其中輔助驅動電路配置於資料線群之各資料線之一個端部與另一端部之中間部。 [B-5]如上述[B-1]至[B-3]中任一項之電子機器，其中輔助驅動電路包含正相之資料信號用之正相側電路部、及反相之資料信號用之反相側電路部。 [B-6]如上述[B-5]之電子機器，其中正相側電路部及反相側電路部各者具有前段之反相器電路及後段之反相器電路；且 當將被供給正相之資料信號之資料線之電位設為VD，將被供給反相之資料信號之資料線之電位設為VXD，將構成正相側電路部之後段之反相器電路之電晶體之臨限值設為Vth_a2 ，將構成反相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_b1 時， 輔助驅動電路在VD＞VXD之情形下， 電路性檢測VD＞VXD+Vth_b1 、或VD＞VXD+Vth_a2 之條件，而進行放大電位VD與電位VXD之電位差之動作。 [B-7]如上述[B-6]之電子機器，其中當將構成正相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_a1 ，將構成反相側電路部之後段之反相器電路之電晶體之臨限值設為Vth_b2 時， 輔助驅動電路在VD＜VXD之情形下， 電路性檢測VD＜VXD-Vth_a1 、或VD＜VXD-Vth_b2 之條件，而進行放大電位VD與電位VXD之電位差之動作。 [B-8]如上述[B-5]之電子機器，其中正相側電路部及反相側電路部各者具有由第1驅動信號驅動之前段之反相器電路、及由第2驅動信號驅動之後段之反相器電路；且 當將被供給正相之資料信號之資料線之電位設為VD，將被供給反相之資料信號之資料線之電位設為VXD，將第1驅動信號設為VGN，將第2驅動信號設為VGP， 將構成正相側電路部之後段之反相器電路之電晶體之臨限值設為Vth_a2 ，將構成反相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_b1 時， 輔助驅動電路在VD＞VXD之情形下， 電路性檢測VD＞VGP+Vth_a2 、或VXD＜VGN-Vth_b1 之條件，而進行放大電位VD與電位VXD之電位差之動作。 [B-9]如上述[B-8]之電子機器，其中當將構成正相側電路部之前段之反相器電路之電晶體之臨限值設為Vth_a1 ，將構成反相側電路部之後段之反相器電路之電晶體之臨限值設為Vth_b2 時， 輔助驅動電路在VD＜VXD之情形下， 電路性檢測VXD＞VGP+Vth_b2 、或VD＜VGN-Vth_a1 之條件，而進行放大電位VD與電位VXD之電位差之動作。 [B-10]如上述[B-5]之電子機器，其中輔助驅動電路使用第1電源電壓及第1電源電壓之1/2以下之電壓值之第2電源電壓；且 正相側電路部及反相側電路部各者具有：藉由第2電源電壓動作而以正相之資料信號/反相之資料信號與特定之驅動信號為輸入的NOR電路、及藉由第1電源電壓動作而將NOR電路之輸出之高位準自第2電源電壓之位準移位為第1電源電壓之位準的位準移位電路；且 輔助驅動電路在VD＞VXD之情形下自資料線之電位VD低於正相側電路部之NOR電路之邏輯臨限值之時點起開始動作。 [B-11]如上述[B-10]之電子機器，其中輔助驅動電路在VD＜VXD之情形下自資料線之電位VXD低於反相側電路部之NOR電路之邏輯臨限值之時點起開始動作。 [B-12]如上述[B-1]至[B-11]中任一項之電子機器，其具備對一對資料線之各者設置，將一對資料線彼此選擇性短路的短路電路。 [B-13]如上述[B-12]之電子機器，其中短路電路在自資料線驅動電路對一對資料線進行正相之資料信號及反相之資料信號之供給前暫時將一對資料線彼此設為短路狀態，在將一對資料線間之電位設定為正相之電位與反相之電位之中間電位後解除短路狀態。 [B-14]如上述[B-13]之電子機器，其中資料線驅動電路在由短路電路將一對資料線彼此短路前，將與一對資料線對應之輸出端設為高阻抗狀態，在由短路電路設定之短路狀態解除後，對一對資料線進行正相之資料信號及反相之資料信號之至少一者之供給。 [B-15]如上述[B-13]或[B-14]之電子機器，其中輔助驅動電路與短路電路之短路動作同步地進行正相之資料信號及反相之資料信號之保持動作。
10‧‧‧像素11‧‧‧第1傳輸閘12‧‧‧第2傳輸閘13‧‧‧第3傳輸閘14‧‧‧第4傳輸閘15‧‧‧第1反相器電路20‧‧‧像素陣列部21‧‧‧閘極線211‧‧‧閘極線212‧‧‧閘極線21m‧‧‧閘極線22‧‧‧資料線221‧‧‧資料線222‧‧‧資料線22n‧‧‧資料線23‧‧‧資料線231‧‧‧資料線232‧‧‧資料線23n‧‧‧資料線30‧‧‧閘極線驅動電路40‧‧‧資料線驅動電路40A‧‧‧資料線驅動電路40B‧‧‧資料線驅動電路50‧‧‧信號線601‧‧‧短路電路602‧‧‧短路電路60n‧‧‧短路電路70‧‧‧液晶電容71‧‧‧像素電極72‧‧‧對向電極73‧‧‧液晶材料/液晶層801‧‧‧鎖存電路802‧‧‧鎖存電路80n‧‧‧鎖存電路90‧‧‧輔助驅動電路901‧‧‧輔助驅動電路902‧‧‧輔助驅動電路90n‧‧‧輔助驅動電路91‧‧‧輸入電路92‧‧‧前段之反相器電路/反相器電路93‧‧‧後段之反相器電路/反相器電路94‧‧‧輸入電路95‧‧‧前段之反相器電路/反相器電路96‧‧‧後段之反相器電路/反相器電路97‧‧‧正相側電路部98‧‧‧反相側電路部101‧‧‧光源102‧‧‧偏光變換元件103‧‧‧複眼透鏡104‧‧‧二向分色反射鏡105‧‧‧反射鏡106B‧‧‧透鏡106G‧‧‧透鏡106R‧‧‧透鏡107B‧‧‧液晶面板107G‧‧‧液晶面板107R‧‧‧液晶面板108‧‧‧二向分色反射鏡109‧‧‧透鏡110‧‧‧反射鏡111‧‧‧透鏡112‧‧‧反射鏡113‧‧‧二向分色稜鏡114‧‧‧投射透鏡971‧‧‧NOR電路972‧‧‧反相器電路973‧‧‧位準移位(LS)電路/位準移位電路981‧‧‧NOR電路982‧‧‧反相器電路983‧‧‧位準移位電路A1‧‧‧期間A2‧‧‧期間B1‧‧‧期間B2‧‧‧期間D‧‧‧正相之資料信號/資料信號D1‧‧‧正相之資料信號D2‧‧‧正相之資料信號DHIZ‧‧‧驅動信號Dn‧‧‧正相之資料信號G‧‧‧閘極信號G1‧‧‧閘極信號G2‧‧‧閘極信號Gm‧‧‧閘極信號LS‧‧‧位準移位MN1a‧‧‧N通道型電晶體/電晶體MN1b‧‧‧N通道型電晶體/電晶體MN2a‧‧‧N通道型電晶體/電晶體MN2b‧‧‧N通道型電晶體/電晶體MN3a‧‧‧N通道型電晶體/電晶體MN3b‧‧‧N通道型電晶體/電晶體MN4a‧‧‧N通道型電晶體MN4b‧‧‧N通道型電晶體MN5a‧‧‧N通道型電晶體/電晶體MN5b‧‧‧N通道型電晶體/電晶體MN6a‧‧‧N通道型電晶體MN6b‧‧‧N通道型電晶體MP1a‧‧‧P通道型電晶體/電晶體MP1b‧‧‧P通道型電晶體/電晶體MP2a‧‧‧P通道型電晶體/電晶體MP2b‧‧‧P通道型電晶體/電晶體MP3a‧‧‧P通道型電晶體/電晶體MP3b‧‧‧P通道型電晶體/電晶體MP4a‧‧‧P通道型電晶體MP4b‧‧‧P通道型電晶體MP5a‧‧‧P通道型電晶體/電晶體MP5b‧‧‧P通道型電晶體/電晶體MP6a‧‧‧P通道型電晶體MP6b‧‧‧P通道型電晶體Na‧‧‧節點Nb‧‧‧節點O‧‧‧正相輸出Vcc‧‧‧電源電壓Vcom‧‧‧共通電位VD‧‧‧電位VDD‧‧‧電源電壓VGN‧‧‧第1驅動信號VGP‧‧‧第2驅動信號Vss‧‧‧電源電壓Vthnor_a‧‧‧NOR電路之邏輯臨限值Vthnor_b‧‧‧NOR電路之邏輯臨限值VXD‧‧‧電位XA‧‧‧反相輸入XD‧‧‧反相之資料信號/資料信號XD1‧‧‧反相之資料信號XD2‧‧‧反相之資料信號XDHIZ‧‧‧驅動信號XDn‧‧‧反相之資料信號XO‧‧‧反相輸出
圖1係顯示應用本發明之技術之顯示裝置之系統構成之一例的方塊圖。 圖2係顯示每一像素之驅動電路之電路例之電路圖。 圖3係顯示應用本發明之技術之顯示裝置之寫入時之波形圖像的波形圖。 圖4係顯示參考例1之顯示裝置之系統構成之方塊圖。 圖5係顯示參考例2之顯示裝置之系統構成之方塊圖。 圖6係顯示本發明之實施形態之顯示裝置之系統構成之一例的方塊圖。 圖7係顯示實施例1之輔助驅動電路之電路例之電路圖。 圖8係用於說明實施例1之輔助驅動電路之電路動作之波形圖。 圖9係顯示實施例2之輔助驅動電路之電路例之電路圖。 圖10係用於說明實施例2之輔助驅動電路之電路動作之波形圖。 圖11係顯示實施例3之輔助驅動電路之電路例之方塊圖。 圖12係用於說明實施例3之輔助驅動電路之電路動作之波形圖。 圖13係顯示使用本發明之液晶顯示裝置(液晶面板)之3板式投射型顯示裝置的光學系統之概略的構成圖。
10‧‧‧像素
20‧‧‧像素陣列部
211‧‧‧閘極線
212‧‧‧閘極線
21m‧‧‧閘極線
221‧‧‧資料線
222‧‧‧資料線
22n‧‧‧資料線
231‧‧‧資料線
232‧‧‧資料線
23n‧‧‧資料線
30‧‧‧閘極線驅動電路
40‧‧‧資料線驅動電路
601‧‧‧短路電路
602‧‧‧短路電路
60n‧‧‧短路電路
801‧‧‧鎖存電路
802‧‧‧鎖存電路
80n‧‧‧鎖存電路
D1‧‧‧正相之資料信號
D2‧‧‧正相之資料信號
Dn‧‧‧正相之資料信號
G1‧‧‧閘極信號
G2‧‧‧閘極信號
Gm‧‧‧閘極信號
XD1‧‧‧反相之資料信號
XD2‧‧‧反相之資料信號
XDn‧‧‧反相之資料信號

Claims (16)

  1. 一種顯示裝置，其具備：像素陣列部，其係由像素呈行列狀配置而成；資料線群，其係由一對資料線就每一像素行配線而成；資料線驅動電路，其對一對資料線之一者供給正相之資料信號，對一對資料線之另一者供給與正相之資料信號為反相之資料信號；及輔助驅動電路，其對一對資料線之各者設置，處理自上述資料線驅動電路對一對資料線供給之正相之資料信號及反相之資料信號；且上述輔助驅動電路在無正相之電位與反相之電位之電位差或該電位差小於特定值之區域具有死區。
  2. 如請求項1之顯示裝置，其中上述輔助驅動電路就每一對資料線至少設置一個。
  3. 如請求項2之顯示裝置，其中上述資料線驅動電路配置於上述資料線群之各資料線之一個端部側；且上述輔助驅動電路至少配置於上述資料線群之各資料線之另一端部側。
  4. 如請求項3之顯示裝置，其中上述輔助驅動電路配置於上述資料線群之各資料線之一個端部與另一端部之中間部。
  5. 如請求項1之顯示裝置，其中上述輔助驅動電路包含正相之資料信號用之正相側電路部、及反相之資料信號用之反相側電路部。
  6. 如請求項5之顯示裝置，其中上述正相側電路部及上述反相側電路部各者具有前段之反相器電路及後段之反相器電路；且當將被供給正相之資料信號之資料線之電位設為VD，將被給反相之資料信號之資料線之電位設為VXD，將構成上述正相側電路部之上述後段之反相器電路之電晶體之臨限值設為Vth_a2，將構成上述反相側電路部之上述前段之反相器電路之電晶體之臨限值設為Vth_b1時，上述輔助驅動電路在VD>VXD之情形下，電路性檢測VD>VXD+Vth_b1、或VD>VXD+Vth_a2之條件，而進行放大電位VD與電位VXD之電位差之動作。
  7. 如請求項6之顯示裝置，其中當將構成上述正相側電路部之上述前段之反相器電路之電晶體之臨限值設為Vth_a1，將構成上述反相側電路部之上述後段之反相器電路之電晶體之臨限值設為Vth_b2時，上述輔助驅動電路在VD<VXD之情形下，電路性檢測VD<VXD-Vth_a1、或VD<VXD-Vth_b2之條件，而進行放大電位VD與電位VXD之電位差之動作。
  8. 如請求項5之顯示裝置，其中上述正相側電路部及上述反相側電路部各者具有由第1驅動信號驅動之上述前段之反相器電路、及由第2驅動信號驅動之上述後段之反相器電路；且 當將被供給正相之資料信號之資料線之電位設為VD，將被供給反相之資料信號之資料線之電位設為VXD，將第1驅動信號設為VGN，將第2驅動信號設為VGP，將構成上述正相側電路部之上述後段之反相器電路之電晶體之臨限值設為Vth_a2，將構成上述反相側電路部之上述前段之反相器電路之電晶體之臨限值設為Vth_b1時，上述輔助驅動電路在VD>VXD之情形下，電路性檢測VD>VGP+Vth_a2、或VXD<VGN-Vth_b1之條件，而進行放大電位VD與電位VXD之電位差之動作。
  9. 如請求項8之顯示裝置，其中當將構成上述正相側電路部之上述前段之反相器電路之電晶體之臨限值設為Vth_a1，將構成上述反相側電路部之上述後段之反相器電路之電晶體之臨限值設為Vth_b2時，上述輔助驅動電路在VD<VXD之情形下，電路性檢測VXD>VGP+Vth_b2、或VD<VGN-Vth_a1之條件，而進行放大電位VD與電位VXD之電位差之動作。
  10. 如請求項5之顯示裝置，其中上述輔助驅動電路使用第1電源電壓及第1電源電壓之1/2以下之電壓值之第2電源電壓；且上述正相側電路部及上述反相側電路部各自具有：藉由第2電源電壓動作而以正相之資料信號/反相之資料信號與特定之驅動信號為輸入的NOR電路、及藉由第1電源電壓動作而將上述NOR電路之輸出之高位準自第2電源電壓之位準移位為第1電源電壓之位準的位準移位電路；且 上述輔助驅動電路在VD>VXD時，自資料線之電位VD低於上述正相側電路部之上述NOR電路之邏輯臨限值之時點起開始動作。
  11. 如請求項10之顯示裝置，其中上述輔助驅動電路在VD<VXD之情形下自資料線之電位VXD低於上述反相側電路部之上述NOR電路之邏輯臨限值之時點起開始動作。
  12. 如請求項1之顯示裝置，其具備對一對資料線之各者設置，將一對資料線彼此選擇性短路的短路電路。
  13. 如請求項12之顯示裝置，其中上述短路電路在自上述資料線驅動電路對一對資料線進行正相之資料信號及反相之資料信號之供給前暫時將一對資料線彼此設為短路狀態，在將一對資料線間之電位設定為正相之電位與反相之電位之中間電位後解除短路狀態。
  14. 如請求項13之顯示裝置，其中上述資料線驅動電路在由上述短路電路將一對資料線彼此短路前，將與一對資料線對應之輸出端設為高阻抗狀態，在上述短路電路所致之短路狀態解除後，對一對資料線進行正相之資料信號及反相之資料信號之至少一者之供給。
  15. 如請求項13之顯示裝置，其中上述輔助驅動電路與上述短路電路之短路動作同步地進行正相之資料信號及反相之資料信號之保持動作。
  16. 一種電子機器，其具有顯示裝置，該顯示裝置具備：像素陣列部，其係由像素呈行列狀配置而成；資料線群，其係由一對資料線就每一像素行配線而成；資料線驅動電路，其對一對資料線之一者供給正相之資料信號，對一對資料線之另一者供給與正相之資料信號為反相之資料信號；及輔助驅動電路，其對一對資料線之各者設置，處理自上述資料線驅動電路對一對資料線供給之正相之資料信號及反相之資料信號；且上述輔助驅動電路在無正相之電位與反相之電位之電位差或該電位差小於特定值之區域具有死區。
TW107132736A 2017-11-28 2018-09-18 顯示裝置及電子機器 TWI797162B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-227654 2017-11-28
JP2017227654 2017-11-28

Publications (2)

Publication Number Publication Date
TW201926308A TW201926308A (zh) 2019-07-01
TWI797162B true TWI797162B (zh) 2023-04-01

Family

ID=66664443

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107132736A TWI797162B (zh) 2017-11-28 2018-09-18 顯示裝置及電子機器

Country Status (5)

Country Link
US (1) US10991335B2 (zh)
JP (1) JP7257963B2 (zh)
KR (1) KR20200092321A (zh)
TW (1) TWI797162B (zh)
WO (1) WO2019106989A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716160B (zh) * 2019-10-22 2021-01-11 友達光電股份有限公司 畫素電路
JP2022127174A (ja) * 2021-02-19 2022-08-31 ラピステクノロジー株式会社 出力回路、表示ドライバ及び表示装置
TWI762218B (zh) * 2021-02-25 2022-04-21 友達光電股份有限公司 驅動電路檢測系統

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130076706A1 (en) * 2011-09-22 2013-03-28 Sony Corporation Display device, method of driving the same, and electronic unit
TW201519199A (zh) * 2013-07-11 2015-05-16 Pixtronix Inc 組態以用於類比控制之數位光調變器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11232868A (ja) * 1998-02-10 1999-08-27 Nippon Foundry Inc 半導体記憶集積回路
JP3741199B2 (ja) * 2000-09-13 2006-02-01 セイコーエプソン株式会社 電気光学装置およびその駆動方法、並びに電子機器
US7800959B2 (en) * 2008-09-19 2010-09-21 Freescale Semiconductor, Inc. Memory having self-timed bit line boost circuit and method therefor
JP5187363B2 (ja) * 2010-08-24 2013-04-24 株式会社Ｊｖｃケンウッド 液晶表示装置
JP2012177822A (ja) 2011-02-28 2012-09-13 Jvc Kenwood Corp 液晶表示素子及びその駆動方法
JP5722179B2 (ja) 2011-09-26 2015-05-20 株式会社三貴工業所 車いす用車輪のリム構造
JP2014098863A (ja) * 2012-11-15 2014-05-29 Sharp Corp 表示装置及び表示方法
JP2014215496A (ja) 2013-04-26 2014-11-17 株式会社Ｊｖｃケンウッド 液晶表示装置及び液晶表示装置の検査方法
JP6394715B2 (ja) 2017-02-22 2018-09-26 株式会社Ｊｖｃケンウッド 液晶表示装置及び液晶表示装置の検査方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130076706A1 (en) * 2011-09-22 2013-03-28 Sony Corporation Display device, method of driving the same, and electronic unit
TW201519199A (zh) * 2013-07-11 2015-05-16 Pixtronix Inc 組態以用於類比控制之數位光調變器

Also Published As

Publication number Publication date
TW201926308A (zh) 2019-07-01
KR20200092321A (ko) 2020-08-03
US10991335B2 (en) 2021-04-27
JP7257963B2 (ja) 2023-04-14
WO2019106989A1 (ja) 2019-06-06
US20200312263A1 (en) 2020-10-01
JPWO2019106989A1 (ja) 2020-12-17

Similar Documents

Publication Publication Date Title
KR100910562B1 (ko) 표시 장치의 구동 장치
US8704748B2 (en) Gate driving circuit having improved tolerance to gate voltage ripple and display device having the same
JP4600147B2 (ja) 検査回路、電気光学装置および電子機器
TWI797162B (zh) 顯示裝置及電子機器
US7573333B2 (en) Amplifier and driving circuit using the same
JP5538765B2 (ja) 液晶表示装置
WO2020259450A1 (zh) 防闪屏电路及方法、用于显示面板的驱动电路、显示装置
US10629154B2 (en) Circuit for powering off a liquid crystal panel, peripheral drive device and liquid crystal panel
US10453413B2 (en) Array substrate and driving method, driving circuit, and display apparatus
KR20120061554A (ko) 표시 장치 및 그것의 구동 방법
US9747857B2 (en) Display device, method of driving the same, and electronic unit
JP4691890B2 (ja) 電気光学装置および電子機器
JP2017040881A (ja) 駆動回路、表示装置及び駆動方法
US7427739B2 (en) Electro-optical device and electronic apparatus
TW200402027A (en) Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus
US20070285383A1 (en) Electro-optical device, method for driving electro-optical device, and electronic apparatus
KR20170018173A (ko) 부스팅 전압 발생 회로 및 이를 포함하는 표시 장치
JP3900256B2 (ja) 液晶駆動装置および液晶表示装置
US7623110B2 (en) Systems for displaying images by utilizing horizontal shift register circuit for generating overlapped output signals
US8519933B2 (en) Semiconductor circuit, shift register circuit, display device, and electronic apparatus
KR100980022B1 (ko) 액정 표시 장치의 구동 방법
JP4133707B2 (ja) 半導体回路及びドライバ装置
KR101018750B1 (ko) 액정 표시 장치의 구동 장치
JP2006330510A (ja) 電気光学装置、駆動方法および電子機器
JP2006267359A (ja) 電気光学装置および電子機器