JPWO2019106989A1 - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JPWO2019106989A1 JPWO2019106989A1 JP2019557059A JP2019557059A JPWO2019106989A1 JP WO2019106989 A1 JPWO2019106989 A1 JP WO2019106989A1 JP 2019557059 A JP2019557059 A JP 2019557059A JP 2019557059 A JP2019557059 A JP 2019557059A JP WO2019106989 A1 JPWO2019106989 A1 JP WO2019106989A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- potential
- pair
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Electrophonic Musical Instruments (AREA)
- Electric Clocks (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
画素が行列状に配置されて成る画素アレイ部、
画素列毎に一対のデータ線が配線されて成るデータ線群、
一対のデータ線の一方に正相のデータ信号を供給し、一対のデータ線の他方に正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路、及び、
一対のデータ線のそれぞれに対して設けられ、データ線駆動回路から一対のデータ線に供給される正相のデータ信号及び逆相のデータ信号を処理する補助駆動回路を備え、
補助駆動回路は、正相の電位と逆相の電位との電位差が無い、又は当該電位差が所定値よりも小さい領域に不感帯を持つ。
1.本開示の表示装置及び電子機器、全般に関する説明
2.本開示の技術が適用される表示装置
2−1.システム構成
2−2.画素構成
2−3.表示装置の動作
2−3−1.基本動作
2−3−2.問題点
3.参考例1(画素アレイ部を挟んで両側にデータ線駆動回路を配置する例)
4.参考例2(データ線駆動回路と反対側にラッチ回路を配置する例)
5.実施形態に係る表示装置
5−1.システム構成
5−2.表示装置の動作
5−3.実施例1
5−4.実施例2
5−5.実施例3
6.変形例
7.本開示の電子機器(投射型表示装置の例)
8.本開示がとることができる構成
本開示の表示装置及び電子機器にあっては、補助駆動回路について、一対のデータ線毎に少なくとも一個設けられている構成とすることができる。また、データ線駆動回路がデータ線群の各データ線の一方の端部側に配置されているとき、補助駆動回路については、少なくとも、データ線群の各データ線の他方の端部側に配置されている構成とすることができる。更に、補助駆動回路について、データ線群の各データ線の一方の端部と他方の端部との中間部に配置されている構成とすることもできる。更に、補助駆動回路について、正相のデータ信号用の正相側回路部と、逆相のデータ信号用の逆相側回路部とから成る構成とすることもできる。
補助駆動回路は、VD>VXDの場合、
VD>VXD+Vth_b1、又は、VD>VXD+Vth_a2
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う構成とすることもできる。更に、正相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_a1、逆相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_b2とするとき、
補助駆動回路は、VD<VXDの場合、
VD<VXD−Vth_a1、又は、VD<VXD−Vth_b2
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う構成とすることもできる。
補助駆動回路は、VD>VXDの場合、
VD>VGP+Vth_a2、又は、VXD<VGN−Vth_b1
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う構成とすることができる。更に、逆相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_b2、正相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_a1とするとき、
補助駆動回路は、VD<VXDの場合、
VXD>VGP+Vth_b2、又は、VD<VGN−Vth_a1
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う構成とすることができる。
先ず、本開示の技術が適用される表示装置について説明する。本開示の技術が適用される表示装置は、駆動方式として、デジタル化された映像信号、例えばパルス幅変調(PWM;Pulse Width Modulation)して得たデジタル映像信号によって画素を駆動するデジタル駆動方式の表示装置である。
図1は、本開示の技術が適用される表示装置のシステム構成の一例を示すブロック図である。ここでは、本開示の技術が適用される表示装置として、液晶表示装置を例に挙げて説明する。液晶表示装置は、2枚の基板が対向配置され、これら2枚の基板間に液晶材料(液晶層)が封入されて成るパネル構造(液晶パネル)となっている。
図2は、画素10毎の駆動回路の回路例を示す回路図である。図2に示すように、画素10は、画素電極71と対向電極72との間に液晶材料(液晶層)73が封入されて成る液晶容量70を有している。画素電極71は、互いに対向配置されて液晶パネルを形成する2枚の基板の一方、具体的には、画素基板(図示せず)上にマトリクス状に設けられている。画素基板としては、半導体基板あるいは絶縁基板を例示することができる。対向電極72は、2枚の基板の他方、具体的には、半導体基板あるいは絶縁基板から成る画素基板と対向配置された対向基板(図示せず)上に、画素アレイ部20の各画素10に共通の電極として設けられている。
(基本動作)
次に、上記構成の本開示の技術が適用される表示装置の動作について、図3を参照して説明する。図3は、本開示の技術が適用される表示装置の書き込み時の波形イメージを示す波形図である。図3には、一対のデータ線22/23の電位、ゲート線21の電位、電源・グランド電位、電源電位、及び、グランド電位の波形イメージを示している。
上述した本開示の技術が適用される表示装置では、データ線群の各データ線22/23の一方の端部側にデータ線駆動回路40を配置し、当該データ線駆動回路40によって一対のデータ線22/23を駆動し、画素10に映像信号を書き込む構成を採っている。この構成の場合、データ線群の各データ線22/23の他方の端部側の画素10までの、データ線駆動回路40からの距離が遠くなる。これにより、データ線駆動回路40から遠い画素10の駆動速度が遅くなるため、画質低下の一因となる。
データ線駆動回路40から遠い画素10の駆動速度の遅延を解消するために、画素アレイ部20を挟んで両側にデータ線駆動回路40を配置する構成を採ることが考えられる。この構成を採る表示装置を参考例1として以下に説明する。参考例1に係る表示装置のシステム構成を図4に示す。
信号線50の配線数を増やすことなく、データ線駆動回路40から遠い画素10の駆動速度の遅延を解消するために、画素アレイ部20を挟んでデータ線駆動回路40の反対側にラッチ回路を配置する構成を採ることが考えられる。この構成を採る表示装置を参考例2として以下に説明する。参考例2に係る表示装置のシステム構成を図5に示す。
図6は、本開示の実施形態に係る表示装置のシステム構成の一例を示すブロック図である。本実施形態に係る表示装置も、駆動方式として、デジタル化された映像信号、例えばパルス幅変調(PWM)して得たデジタル映像信号によって画素を駆動するデジタル駆動方式の表示装置である。ここでも、本実施形態に係る表示装置として、液晶表示装置を例に挙げて説明する。
図6に示すように、本実施形態に係る表示装置は、画素アレイ部20の画素列毎に、即ち、一対のデータ線22/23のそれぞれに対して、補助駆動回路901〜90n(以下、総称して「補助駆動回路90」と記述する場合がある)が設けられた構成となっている。補助駆動回路90は、データ線駆動回路40から一対のデータ線22/23に供給される正相のデータ信号D及び逆相のデータ信号XDを処理する、具体的には、一対のデータ線22/23の各電位の電位差を増幅するように動作する。
データ線駆動回路40は、映像信号の書き込み前に、より具体的には、短絡回路60によって一対のデータ線22/23同士が短絡される前に、一対のデータ線22/23が接続される出力端をハイインピーダンス状態にし、当該出力端が短絡回路60によって短絡状態となることを防ぐ。この後、短絡回路60は、駆動信号DHIZ,XDHIZによる駆動の下に、一対のデータ線22/23同士を短絡させる。
実施例1は、補助駆動回路90が正相の電位と逆相の電位との中間電位Vcc/2付近に不感帯を持つ例である。実施例1に係る補助駆動回路90の回路例を図7に示す。実施例1に係る補助駆動回路90は、正相のデータ信号D(D1〜Dn)用の正相側回路部97(図の上段部分)と、逆相のデータ信号XD(XD1〜XDn)用の逆相側回路部98(図の下段部分)とから成る。正相側回路部97は、入力回路91、前段のインバータ回路92、及び、後段のインバータ回路93から構成されている。逆相側回路部98は、入力回路94、前段のインバータ回路95、及び、後段のインバータ回路96から構成されている。
VD>VXD+Vth_b1、又は、VD>VXD+Vth_a2
ここで、正相側回路部97のインバータ回路93におけるトランジスタMP3a,MN3aの各閾値電圧をVthp3a,Vthn3aとし、逆相側回路部98のインバータ回路95におけるトランジスタMP1b,MN1bの各閾値電圧をVthp1b,Vthn1bとするとき、
Vth_b1=Vthp1b+Vthn1b
Vth_a2=Vthp3a+Vthn3a
である。
VD<VXD−Vth_a1、又は、VD<VXD−Vth_b2
ここで、正相側回路部97のインバータ回路92におけるトランジスタMP1a,MN1aの各閾値電圧をVthp1a,Vthn1aとし、逆相側回路部98のインバータ回路96におけるトランジスタMP3b,MN3bの各閾値電圧をVthp3b,Vthn3bとするとき、
Vth_a1=Vthp1a+Vthn1a
Vth_b2=Vthp3b+Vthn3b
である。
実施例2は、実施例1の変形例であり、専用の駆動信号を用いる例である。実施例2に係る補助駆動回路90の回路例を図9に示す。正相側回路部97の入力回路91、インバータ回路92、及び、インバータ回路93の個々の回路構成、並びに、逆相側回路部98の入力回路94、インバータ回路95、及び、インバータ回路96の個々の回路構成については実施例1と同じである。
VD>VGP+Vth_a2、又は、VXD<VGN−Vth_b1
ここで、正相側回路部97のインバータ回路93におけるトランジスタMP3a,MN3aの各閾値電圧をVthp3a,Vthn3aとし、逆相側回路部98のインバータ回路95におけるトランジスタMP1b,MN1bの各閾値電圧をVthp1b,Vthn1bとするとき、
Vth_a2=Vthp3a+Vthn3a
Vth_b1=Vthp1b+Vthn1b
である。
VXD>VGP+Vth_b2、又は、VD<VGN−Vth_a1
ここで、正相側回路部97のインバータ回路92におけるトランジスタMP1a,MN1aの各閾値電圧をVthp1a,Vthn1aとし、逆相側回路部98のインバータ回路96におけるトランジスタMP3b,MN3bの各閾値電圧をVthp3b,Vthn3bとするとき、
Vth_a1=Vthp1a+Vthn1a
Vth_b2=Vthp3b+Vthn3b
である。
実施例3は、補助駆動回路90の電源電圧として、電源電圧Vcc及びVcc/2以下の電源電圧VDDの2つの電源電位を用いる例である。電源電圧VDDについては、表示装置の内部で生成してもよいし、表示装置の外部から与えるようにしてもよい。実施例3に係る補助駆動回路90の回路例を図11に示す。
VD>VXDの場合:
データ線22の電位VDがNOR回路971のロジック閾値Vthnor_aを下回った時点から補助駆動回路90が動作を開始し、
VD<VXDの場合:
データ線23の電位VXDがNOR回路981のロジック閾値Vthnor_bを下回った時点から補助駆動回路90が動作を開始する。
以上、本開示を好ましい実施形態に基づき説明したが、本開示は当該実施形態に限定されるものではない。実施形態において説明した表示装置の構成、構造については例示であり、適宜、変更することができる。例えば、上記の実施形態では、液晶表示装置に適用した場合を例に挙げて説明したが、本開示の技術は、液晶表示装置への適用に限られるものではなく、画素列毎に配線された一対のデータ線を通して画素10に映像信号を書き込むデジタル駆動方式の表示装置全般に対して適用することができる。
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部(表示装置)として用いることができる。一例として、投射型表示装置(プロジェクタ)、テレビジョンセット、デジタルスチルカメラ、ビデオカメラ、パーソナルコンピュータ、携帯電話機等の携帯端末装置などの表示部として用いることができる。
図13は、本開示の表示装置(液晶パネル)を用いる、例えば3板式投射型表示装置の光学系の概略を示す構成図である。
本開示は、以下のような構成をとることもできる。
≪A.表示装置≫
[A−1]画素が行列状に配置されて成る画素アレイ部、
画素列毎に一対のデータ線が配線されて成るデータ線群、
一対のデータ線の一方に正相のデータ信号を供給し、一対のデータ線の他方に正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路、及び、
一対のデータ線のそれぞれに対して設けられ、データ線駆動回路から一対のデータ線に供給される正相のデータ信号及び逆相のデータ信号を処理する補助駆動回路を備え、
補助駆動回路は、正相の電位と逆相の電位との電位差が無い、又は当該電位差が所定値よりも小さい領域に不感帯を持つ、
表示装置。
[A−2]補助駆動回路は、一対のデータ線毎に少なくとも一個設けられている、
上記[A−1]に記載の表示装置。
[A−3]データ線駆動回路は、データ線群の各データ線の一方の端部側に配置されており、
補助駆動回路は、少なくとも、データ線群の各データ線の他方の端部側に配置されている、
上記[A−2]に記載の表示装置。
[A−4]補助駆動回路は、データ線群の各データ線の一方の端部と他方の端部との中間部に配置されている、
上記[A−3]に記載の表示装置。
[A−5]補助駆動回路は、正相のデータ信号用の正相側回路部と、逆相のデータ信号用の逆相側回路部とから成る、
上記[A−1]乃至上記[A−3]のいずれかに記載の表示装置。
[A−6]正相側回路部及び逆相側回路部は各々、前段のインバータ回路及び後段のインバータ回路を有し、
正相のデータ信号が供給されるデータ線の電位をVD、逆相のデータ信号が供給されるデータ線の電位をVXDとし、正相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_a2、逆相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_b1とするとき、
補助駆動回路は、VD>VXDの場合、
VD>VXD+Vth_b1、又は、VD>VXD+Vth_a2
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
上記[A−5]に記載の表示装置。
[A−7]正相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_a1、逆相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_b2とするとき、
補助駆動回路は、VD<VXDの場合、
VD<VXD−Vth_a1、又は、VD<VXD−Vth_b2
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
上記[A−6]に記載の表示装置。
[A−8]正相側回路部及び逆相側回路部は各々、第1の駆動信号によって駆動される前段のインバータ回路、及び、第2の駆動信号によって駆動される後段のインバータ回路を有し、
正相のデータ信号が供給されるデータ線の電位をVD、逆相のデータ信号が供給されるデータ線の電位をVXD、第1の駆動信号をVGN、第2の駆動信号をVGPとし、
正相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_a2、逆相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_b1とするとき、
補助駆動回路は、VD>VXDの場合、
VD>VGP+Vth_a2、又は、VXD<VGN−Vth_b1
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
上記[A−5]に記載の表示装置。
[A−9]正相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_a1、逆相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_b2とするとき、
補助駆動回路は、VD<VXDの場合、
VXD>VGP+Vth_b2、又は、VD<VGN−Vth_a1
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
上記[A−8]に記載の表示装置。
[A−10]補助駆動回路は、第1の電源電圧及び第1の電源電圧の1/2以下の電圧値の第2の電源電圧を用い、
正相側回路部及び逆相側回路部は各々、第2の電源電圧で動作し、正相のデータ信号/逆相のデータ信号と所定の駆動信号とを入力とするNOR回路、及び、第1の電源電圧で動作し、NOR回路の出力の高レベルを第2の電源電圧のレベルから第1の電源電圧のレベルにシフトするレベルシフト回路を有し、
補助駆動回路は、VD>VXDの場合、データ線の電位VDが正相側回路部のNOR回路のロジック閾値を下回った時点から動作を開始する、
上記[A−5]に記載の表示装置。
[A−11]補助駆動回路は、VD<VXDの場合、データ線の電位VXDが逆相側回路部のNOR回路のロジック閾値を下回った時点から動作を開始する、
上記[A−10]に記載の表示装置。
[A−12]一対のデータ線のそれぞれに対して設けられ、一対のデータ線同士を選択的に短絡する短絡回路を備える、
上記[A−1]乃至上記[A−11]のいずれかに記載の表示装置。
[A−13]短絡回路は、データ線駆動回路から一対のデータ線に対して正相のデータ信号及び逆相のデータ信号の供給が行われる前に一旦、一対のデータ線同士を短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間電位に設定した後、短絡状態を解除する、
上記[A−12]に記載の表示装置。
[A−14]データ線駆動回路は、短絡回路によって一対のデータ線同士が短絡される前に、一対のデータ線に対応する出力端をハイインピーダンス状態にし、短絡回路による短絡状態の解除後、一対のデータ線に対して正相のデータ信号及び逆相のデータ信号の少なくとも一方の供給を行う、
上記[A−13]に記載の表示装置。
[A−15]補助駆動回路は、短絡回路の短絡動作に同期して、正相のデータ信号及び逆相のデータ信号の保持動作を行う、
上記[A−13]又は上記[A−14]に記載の表示装置。
[B−1]画素が行列状に配置されて成る画素アレイ部、
画素列毎に一対のデータ線が配線されて成るデータ線群、
一対のデータ線の一方に正相のデータ信号を供給し、一対のデータ線の他方に正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路、及び、
一対のデータ線のそれぞれに対して設けられ、データ線駆動回路から一対のデータ線に供給される正相のデータ信号及び逆相のデータ信号を処理する補助駆動回路を備え、
補助駆動回路は、正相の電位と逆相の電位との電位差が無い、又は当該電位差が所定値よりも小さい領域に不感帯を持つ、
表示装置を有する電子機器。
[B−2]補助駆動回路は、一対のデータ線毎に少なくとも一個設けられている、
上記[B−1]に記載の電子機器。
[B−3]データ線駆動回路は、データ線群の各データ線の一方の端部側に配置されており、
補助駆動回路は、少なくとも、データ線群の各データ線の他方の端部側に配置されている、
上記[B−2]に記載の電子機器。
[B−4]補助駆動回路は、データ線群の各データ線の一方の端部と他方の端部との中間部に配置されている、
上記[B−3]に記載の電子機器。
[B−5]補助駆動回路は、正相のデータ信号用の正相側回路部と、逆相のデータ信号用の逆相側回路部とから成る、
上記[B−1]乃至上記[B−3]のいずれかに記載の電子機器。
[B−6]正相側回路部及び逆相側回路部は各々、前段のインバータ回路及び後段のインバータ回路を有し、
正相のデータ信号が供給されるデータ線の電位をVD、逆相のデータ信号が供給されるデータ線の電位をVXDとし、正相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_a2、逆相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_b1とするとき、
補助駆動回路は、VD>VXDの場合、
VD>VXD+Vth_b1、又は、VD>VXD+Vth_a2
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
上記[B−5]に記載の電子機器。
[B−7]正相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_a1、逆相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_b2とするとき、
補助駆動回路は、VD<VXDの場合、
VD<VXD−Vth_a1、又は、VD<VXD−Vth_b2
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
上記[B−6]に記載の電子機器。
[B−8]正相側回路部及び逆相側回路部は各々、第1の駆動信号によって駆動される前段のインバータ回路、及び、第2の駆動信号によって駆動される後段のインバータ回路を有し、
正相のデータ信号が供給されるデータ線の電位をVD、逆相のデータ信号が供給されるデータ線の電位をVXD、第1の駆動信号をVGN、第2の駆動信号をVGPとし、
正相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_a2、逆相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_b1とするとき、
補助駆動回路は、VD>VXDの場合、
VD>VGP+Vth_a2、又は、VXD<VGN−Vth_b1
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
上記[B−5]に記載の電子機器。
[B−9]正相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_a1、逆相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_b2とするとき、
補助駆動回路は、VD<VXDの場合、
VXD>VGP+Vth_b2、又は、VD<VGN−Vth_a1
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
上記[B−8]に記載の電子機器。
[B−10]補助駆動回路は、第1の電源電圧及び第1の電源電圧の1/2以下の電圧値の第2の電源電圧を用い、
正相側回路部及び逆相側回路部は各々、第2の電源電圧で動作し、正相のデータ信号/逆相のデータ信号と所定の駆動信号とを入力とするNOR回路、及び、第1の電源電圧で動作し、NOR回路の出力の高レベルを第2の電源電圧のレベルから第1の電源電圧のレベルにシフトするレベルシフト回路を有し、
補助駆動回路は、VD>VXDの場合、データ線の電位VDが正相側回路部のNOR回路のロジック閾値を下回った時点から動作を開始する、
上記[B−5]に記載の電子機器。
[B−11]補助駆動回路は、VD<VXDの場合、データ線の電位VXDが逆相側回路部のNOR回路のロジック閾値を下回った時点から動作を開始する、
上記[B−10]に記載の電子機器。
[B−12]一対のデータ線のそれぞれに対して設けられ、一対のデータ線同士を選択的に短絡する短絡回路を備える、
上記[B−1]乃至上記[B−11]のいずれかに記載の電子機器。
[B−13]短絡回路は、データ線駆動回路から一対のデータ線に対して正相のデータ信号及び逆相のデータ信号の供給が行われる前に一旦、一対のデータ線同士を短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間電位に設定した後、短絡状態を解除する、
上記[B−12]に記載の電子機器。
[B−14]データ線駆動回路は、短絡回路によって一対のデータ線同士が短絡される前に、一対のデータ線に対応する出力端をハイインピーダンス状態にし、短絡回路による短絡状態の解除後、一対のデータ線に対して正相のデータ信号及び逆相のデータ信号の少なくとも一方の供給を行う、
上記[B−13]に記載の電子機器。
[B−15]補助駆動回路は、短絡回路の短絡動作に同期して、正相のデータ信号及び逆相のデータ信号の保持動作を行う、
上記[B−13]又は上記[B−14]に記載の電子機器。
Claims (16)
- 画素が行列状に配置されて成る画素アレイ部、
画素列毎に一対のデータ線が配線されて成るデータ線群、
一対のデータ線の一方に正相のデータ信号を供給し、一対のデータ線の他方に正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路、及び、
一対のデータ線のそれぞれに対して設けられ、データ線駆動回路から一対のデータ線に供給される正相のデータ信号及び逆相のデータ信号を処理する補助駆動回路を備え、
補助駆動回路は、正相の電位と逆相の電位との電位差が無い、又は当該電位差が所定値よりも小さい領域に不感帯を持つ、
表示装置。 - 補助駆動回路は、一対のデータ線毎に少なくとも一個設けられている、
請求項1に記載の表示装置。 - データ線駆動回路は、データ線群の各データ線の一方の端部側に配置されており、
補助駆動回路は、少なくとも、データ線群の各データ線の他方の端部側に配置されている、
請求項2に記載の表示装置。 - 補助駆動回路は、データ線群の各データ線の一方の端部と他方の端部との中間部に配置されている、
請求項3に記載の表示装置。 - 補助駆動回路は、正相のデータ信号用の正相側回路部と、逆相のデータ信号用の逆相側回路部とから成る、
請求項1に記載の表示装置。 - 正相側回路部及び逆相側回路部は各々、前段のインバータ回路及び後段のインバータ回路を有し、
正相のデータ信号が供給されるデータ線の電位をVD、逆相のデータ信号が供給されるデータ線の電位をVXDとし、正相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_a2、逆相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_b1とするとき、
補助駆動回路は、VD>VXDの場合、
VD>VXD+Vth_b1、又は、VD>VXD+Vth_a2
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
請求項5に記載の表示装置。 - 正相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_a1、逆相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_b2とするとき、
補助駆動回路は、VD<VXDの場合、
VD<VXD−Vth_a1、又は、VD<VXD−Vth_b2
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
請求項6に記載の表示装置。 - 正相側回路部及び逆相側回路部は各々、第1の駆動信号によって駆動される前段のインバータ回路、及び、第2の駆動信号によって駆動される後段のインバータ回路を有し、
正相のデータ信号が供給されるデータ線の電位をVD、逆相のデータ信号が供給されるデータ線の電位をVXD、第1の駆動信号をVGN、第2の駆動信号をVGPとし、
正相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_a2、逆相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_b1とするとき、
補助駆動回路は、VD>VXDの場合、
VD>VGP+Vth_a2、又は、VXD<VGN−Vth_b1
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
請求項5に記載の表示装置。 - 正相側回路部の前段のインバータ回路を構成するトランジスタの閾値をVth_a1、逆相側回路部の後段のインバータ回路を構成するトランジスタの閾値をVth_b2とするとき、
補助駆動回路は、VD<VXDの場合、
VXD>VGP+Vth_b2、又は、VD<VGN−Vth_a1
の条件を回路的に検知し、電位VD及び電位VXDの電位差を増幅する動作を行う、
請求項8に記載の表示装置。 - 補助駆動回路は、第1の電源電圧及び第1の電源電圧の1/2以下の電圧値の第2の電源電圧を用い、
正相側回路部及び逆相側回路部は各々、第2の電源電圧で動作し、正相のデータ信号/逆相のデータ信号と所定の駆動信号とを入力とするNOR回路、及び、第1の電源電圧で動作し、NOR回路の出力の高レベルを第2の電源電圧のレベルから第1の電源電圧のレベルにシフトするレベルシフト回路を有し、
補助駆動回路は、VD>VXDの場合、データ線の電位VDが正相側回路部のNOR回路のロジック閾値を下回った時点から動作を開始する、
請求項5に記載の表示装置。 - 補助駆動回路は、VD<VXDの場合、データ線の電位VXDが逆相側回路部のNOR回路のロジック閾値を下回った時点から動作を開始する、
請求項10に記載の表示装置。 - 一対のデータ線のそれぞれに対して設けられ、一対のデータ線同士を選択的に短絡する短絡回路を備える、
請求項1に記載の表示装置。 - 短絡回路は、データ線駆動回路から一対のデータ線に対して正相のデータ信号及び逆相のデータ信号の供給が行われる前に一旦、一対のデータ線同士を短絡状態とし、一対のデータ線間の電位を正相の電位と逆相の電位との中間電位に設定した後、短絡状態を解除する、
請求項12に記載の表示装置。 - データ線駆動回路は、短絡回路によって一対のデータ線同士が短絡される前に、一対のデータ線に対応する出力端をハイインピーダンス状態にし、短絡回路による短絡状態の解除後、一対のデータ線に対して正相のデータ信号及び逆相のデータ信号の少なくとも一方の供給を行う、
請求項13に記載の表示装置。 - 補助駆動回路は、短絡回路の短絡動作に同期して、正相のデータ信号及び逆相のデータ信号の保持動作を行う、
請求項13に記載の表示装置。 - 画素が行列状に配置されて成る画素アレイ部、
画素列毎に一対のデータ線が配線されて成るデータ線群、
一対のデータ線の一方に正相のデータ信号を供給し、一対のデータ線の他方に正相のデータ信号とは逆相のデータ信号を供給するデータ線駆動回路、及び、
一対のデータ線のそれぞれに対して設けられ、データ線駆動回路から一対のデータ線に供給される正相のデータ信号及び逆相のデータ信号を処理する補助駆動回路を備え、
補助駆動回路は、正相の電位と逆相の電位との電位差が無い、又は当該電位差が所定値よりも小さい領域に不感帯を持つ、
表示装置を有する電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017227654 | 2017-11-28 | ||
JP2017227654 | 2017-11-28 | ||
PCT/JP2018/038409 WO2019106989A1 (ja) | 2017-11-28 | 2018-10-16 | 表示装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019106989A1 true JPWO2019106989A1 (ja) | 2020-12-17 |
JP7257963B2 JP7257963B2 (ja) | 2023-04-14 |
Family
ID=66664443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019557059A Active JP7257963B2 (ja) | 2017-11-28 | 2018-10-16 | 表示装置及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10991335B2 (ja) |
JP (1) | JP7257963B2 (ja) |
KR (1) | KR20200092321A (ja) |
TW (1) | TWI797162B (ja) |
WO (1) | WO2019106989A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI716160B (zh) * | 2019-10-22 | 2021-01-11 | 友達光電股份有限公司 | 畫素電路 |
JP2022127174A (ja) * | 2021-02-19 | 2022-08-31 | ラピステクノロジー株式会社 | 出力回路、表示ドライバ及び表示装置 |
TWI762218B (zh) * | 2021-02-25 | 2022-04-21 | 友達光電股份有限公司 | 驅動電路檢測系統 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11232868A (ja) * | 1998-02-10 | 1999-08-27 | Nippon Foundry Inc | 半導体記憶集積回路 |
JP2012177822A (ja) * | 2011-02-28 | 2012-09-13 | Jvc Kenwood Corp | 液晶表示素子及びその駆動方法 |
JP2013068837A (ja) * | 2011-09-22 | 2013-04-18 | Sony Corp | 表示装置およびその駆動方法、ならびに電子機器 |
JP2014215496A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社Jvcケンウッド | 液晶表示装置及び液晶表示装置の検査方法 |
JP2017142501A (ja) * | 2017-02-22 | 2017-08-17 | 株式会社Jvcケンウッド | 液晶表示装置及び液晶表示装置の検査方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3741199B2 (ja) * | 2000-09-13 | 2006-02-01 | セイコーエプソン株式会社 | 電気光学装置およびその駆動方法、並びに電子機器 |
US7800959B2 (en) * | 2008-09-19 | 2010-09-21 | Freescale Semiconductor, Inc. | Memory having self-timed bit line boost circuit and method therefor |
JP5187363B2 (ja) * | 2010-08-24 | 2013-04-24 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP5722179B2 (ja) | 2011-09-26 | 2015-05-20 | 株式会社三貴工業所 | 車いす用車輪のリム構造 |
JP2014098863A (ja) * | 2012-11-15 | 2014-05-29 | Sharp Corp | 表示装置及び表示方法 |
US9082340B2 (en) * | 2013-07-11 | 2015-07-14 | Pixtronix, Inc. | Digital light modulator configured for analog control |
-
2018
- 2018-09-18 TW TW107132736A patent/TWI797162B/zh active
- 2018-10-16 KR KR1020207014242A patent/KR20200092321A/ko not_active Application Discontinuation
- 2018-10-16 US US16/765,597 patent/US10991335B2/en active Active
- 2018-10-16 JP JP2019557059A patent/JP7257963B2/ja active Active
- 2018-10-16 WO PCT/JP2018/038409 patent/WO2019106989A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11232868A (ja) * | 1998-02-10 | 1999-08-27 | Nippon Foundry Inc | 半導体記憶集積回路 |
JP2012177822A (ja) * | 2011-02-28 | 2012-09-13 | Jvc Kenwood Corp | 液晶表示素子及びその駆動方法 |
JP2013068837A (ja) * | 2011-09-22 | 2013-04-18 | Sony Corp | 表示装置およびその駆動方法、ならびに電子機器 |
JP2014215496A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社Jvcケンウッド | 液晶表示装置及び液晶表示装置の検査方法 |
JP2017142501A (ja) * | 2017-02-22 | 2017-08-17 | 株式会社Jvcケンウッド | 液晶表示装置及び液晶表示装置の検査方法 |
Also Published As
Publication number | Publication date |
---|---|
US10991335B2 (en) | 2021-04-27 |
WO2019106989A1 (ja) | 2019-06-06 |
TWI797162B (zh) | 2023-04-01 |
TW201926308A (zh) | 2019-07-01 |
US20200312263A1 (en) | 2020-10-01 |
KR20200092321A (ko) | 2020-08-03 |
JP7257963B2 (ja) | 2023-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100910562B1 (ko) | 표시 장치의 구동 장치 | |
US8704748B2 (en) | Gate driving circuit having improved tolerance to gate voltage ripple and display device having the same | |
TWI517119B (zh) | 源極驅動電路、顯示器與其操作方法 | |
WO2019148970A1 (zh) | 移位寄存器单元、驱动移位寄存器单元的方法、栅极驱动电路和触控显示装置 | |
US6621481B1 (en) | Shift register, display device, image sensing element driving apparatus, and image sensing apparatus | |
JP4744851B2 (ja) | 駆動回路及び表示装置 | |
TWI475538B (zh) | 雙向掃描驅動電路 | |
JP7257963B2 (ja) | 表示装置及び電子機器 | |
TWI549107B (zh) | 顯示裝置 | |
US20090109144A1 (en) | Circuit device and active-matrix display apparatus | |
WO2020259450A1 (zh) | 防闪屏电路及方法、用于显示面板的驱动电路、显示装置 | |
KR20120061554A (ko) | 표시 장치 및 그것의 구동 방법 | |
JP2001052494A (ja) | シフトレジスタ及び電子装置 | |
TWI444983B (zh) | 電荷回收裝置與相關之面板驅動裝置及驅動方法 | |
US9747857B2 (en) | Display device, method of driving the same, and electronic unit | |
JP4115842B2 (ja) | 液晶表示装置及びその駆動方法、並びにカメラシステム | |
JP3900256B2 (ja) | 液晶駆動装置および液晶表示装置 | |
JP3843784B2 (ja) | 電気光学装置、その駆動方法および駆動回路、電子機器 | |
US11900868B2 (en) | Display panel and display device | |
US11874543B2 (en) | Liquid crystal display device | |
CN114155812A (zh) | 显示装置和电子设备 | |
JP3937827B2 (ja) | 電子機器、表示装置、カメラシステムおよび携帯端末装置 | |
JP3788435B2 (ja) | 表示装置および投射型表示装置 | |
KR101244597B1 (ko) | 게이트 드라이버 | |
JP3852417B2 (ja) | 表示装置および投射型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210305 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7257963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |