JP4115842B2 - 液晶表示装置及びその駆動方法、並びにカメラシステム - Google Patents

液晶表示装置及びその駆動方法、並びにカメラシステム Download PDF

Info

Publication number
JP4115842B2
JP4115842B2 JP2002574646A JP2002574646A JP4115842B2 JP 4115842 B2 JP4115842 B2 JP 4115842B2 JP 2002574646 A JP2002574646 A JP 2002574646A JP 2002574646 A JP2002574646 A JP 2002574646A JP 4115842 B2 JP4115842 B2 JP 4115842B2
Authority
JP
Japan
Prior art keywords
liquid crystal
driving
crystal display
signal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002574646A
Other languages
English (en)
Other versions
JPWO2002075715A1 (ja
Inventor
満 建内
孝志 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Sony Corp
Original Assignee
Toyota Industries Corp
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp, Sony Corp filed Critical Toyota Industries Corp
Publication of JPWO2002075715A1 publication Critical patent/JPWO2002075715A1/ja
Application granted granted Critical
Publication of JP4115842B2 publication Critical patent/JP4115842B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224Details of interlacing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232Special driving of display border areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0254Control of polarity reversal in general, other than for liquid crystal displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/065Waveforms comprising zero voltage phase or pause
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0442Handling or displaying different aspect ratios, or changing the aspect ratio
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

技術分野
本発明は、液晶表示装置及びその駆動方法、並びに撮像画像をモニタリングする表示装置として液晶表示装置を用いたカメラシステムに関する。
背景技術
近年、アスペクト比が4:3の標準のテレビジョン方式(NTSC方式など)に対して、アスペクト比が16:9のいわゆるワイドビジョン(ハイビジョン)が開発され、これに伴ってワイドビジョン用の撮影モードを持ったビデオカメラ装置も発売されている。
ワイドビジョンには、大画面のディスプレイが必要となる。大画面のディスプレイとしては、液晶表示装置(liquid crystal display;LCD)やEL(electro luminescence;エレクトロルミネッセンス)表示装置など、広い設置場所を必要としないパネルディスプレイが最適である。また、特に液晶表示装置は、原理的に、駆動電力をあまり要しない特性を有することから、ビデオカメラシステムの電子ビューファインダ(EVF;Electrical View Finder)やモニタ等としても用いられている。
ここで、アスペクト比が異なるテレビジョン方式に対応できるようにするためには、テレビジョン方式に応じてアスペクト比を切り替えるようにする必要がある。このため、標準のテレビジョン方式に対応したアスペクト比が4:3の表示画面を有する液晶表示装置において、16:9のワイドビジョン対応の表示が行えるようにするために、従来から、例えば、画素が行列状に配置されてなる画素部の上下の数行(数段)分について黒表示を行うことでワイド画面を構築する技術が一般的に採用されている。
ところで、液晶表示装置の駆動方式として、画素の各々に対して個々の独立した画素電極を配列し、これら画素電極の各々に薄膜トランジスタ(TFT;Thin Film Transistor)などのスイッチング素子を接続して画素を選択的に駆動する、いわゆるアクティブマトリクス駆動方式(以下、単にアクティブマトリクス型と記す)が知られている。
アクティブマトリクス型液晶表示装置では、スイッチング素子として例えばTFTが形成されたTFT基板と、カラーフィルタや対向電極等が形成された対向基板とを重ね合わせ、これら基板間に液晶材料を封入することによって液晶表示パネルが構成されている。そして、この液晶表示パネルにおいて、薄膜トランジスタによるスイッチング制御と映像信号に基づく電圧印加によって液晶の配向を制御し、光の透過率を変えることで画像表示を行っている。
そして、アクティブマトリクス型液晶表示装置においては、一般的に、映像信号と水平、垂直同期信号(または、水平、垂直同期信号を含む複合映像信号)をタイミングジェネレータ及びアナログ信号ドライバが受け、タイミングジェネレータからは各種のタイミング信号を、アナログ信号ドライバからは交流駆動化されたアナログ映像信号をそれぞれ液晶表示パネルに供給することによって表示駆動が行われる。
ここで、交流駆動化されたアナログ映像信号とは、基準電位Vcom(以下、コモン電位Vcomと称す)を中心にある周期にて極性が反転するアナログ映像信号のことを言う。液晶に同極性の直流電圧を印加し続けた場合には、液晶の比抵抗(物質固有の抵抗値)等が劣化し易くなるが、アナログ映像信号を交流駆動化することで、この液晶劣化を防ぐことができる。
また、アナログ映像信号の反転のタイミングにより、フィールド反転駆動とライン(1H:1水平期間)反転駆動とに大別される。ここで、フィールド反転駆動とは、ある極性のアナログ映像信号を全画素に書き込んだ後に、アナログ映像信号の極性を反転させる駆動法である。一方、ライン反転駆動とは、横方向(水平方向)1ラインごとにアナログ映像信号の極性を反転させ、これをさらにフィールドごとに反転させる駆動法である。
フィールド反転駆動法に比べてライン(1H)反転駆動法は、中間信号レベルにおいてHigh側(+側)とLow(−側)側との画素電位が隣接しているため、フリッカ(画像のちらつき)が視認されにくいという利点がある。したがって、アクティブマトリクス型液晶表示装置では、一般的に、ライン反転駆動法が採用されている。
このライン反転駆動のアクティブマトリクス型液晶表示装置において、先述したワイド画面表示での上下の黒表示部分(以下、黒フレーム部分と称す)を表示する際に、従来は、図1に示すように、この黒フレーム部分(本例では、上下各々28段)のゲートラインに対して駆動パルスを共通に与え、同極性の黒レベル信号を各画素に一括して書き込むことで黒色表示を行うようにしていた。この場合、上下の黒フレーム部分には、同極性の画素電位が保持される。この画素電位の保持状態を見ると、黒フレーム部分ではフィールド反転駆動になっている。一方、液晶表示パネル中央の有効表示エリアでは、ライン反転駆動が行われているため、上下の隣接画素には逆極性の電位が保持されている。
しかしながら、ライン反転駆動のアクティブマトリクス型液晶表示装置において、上述したように、ワイド画面表示時に液晶表示パネル内での保持電位としてフィールド反転状態とライン反転状態との2つの状態が存在すると、コモン電位Vcomの調整が困難になる。また、コモン電位Vcomが最適値からずれた場合、フリッカ、焼き付きなどが起こる可能性があり、これらは画品位を落とす要因となる。
発明の開示
本発明は、標準規格の表示画面でワイド規格の画面を表示させる際に、ワイド画面時のコモン電位Vcomの調整のマージンを広げ、かつ画品位を向上することができる液晶表示装置及びその駆動方法、ならびに撮像画像をモニタリングする表示装置として当該液晶表示装置を用いたカメラシステムを提供することを目的とする。
上記目的を達成するために、本発明では、画素が行列状に配置されてなる画素部の上下の複数行分の特定領域に所定の色信号を表示することによってアスペクト比の異なる画面表示が可能な液晶表示装置において、上記特定領域に前記所定の色信号を表示する際に、この特定領域における奇数行のゲートラインと偶数行のゲートラインとを別系統の駆動パルスで駆動する一方、所定の色信号を1水平期間ごとに極性を反転させて特定領域の画素に供給するようにする。この液晶表示装置は、ビデオカメラなどのカメラシステムにおいて、撮像画像をモニタリングする表示装置として用いられる。
上記構成の液晶表示装置あるいはこれを用いたカメラシステムにおいて、アスペクト比の異なる画面表示の際に、特定領域の奇数行と偶数行とを別系統の駆動パルスで駆動する一方、1水平期間ごとに極性が反転する色信号で特定領域の表示を行うことで、特定領域も映像表示部分と同様にライン反転駆動が行われる。これにより、画素の保持電位が特定領域も映像表示部分と同じライン反転状態となり、コモン電位の調整に余裕ができる。
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下において図面を参照して説明される実施の形態の説明から一層明らかにされるであろう。
発明を実施するための最良の形態
以下、本発明の実施の形態について図面を参照して詳細に説明する。図2において、本実施形態に係るアクティブマトリクス型液晶表示装置は、後述するように、画素が行列状(マトリクス状)に配列されてなる画素部(有効画素領域)11と、画素部11の例えば上側に配置され、各画素への表示データの書き込みを点順次で行う水平(H)駆動系12と、画素部11の例えば左側に配置され、各画素を行単位で選択する垂直(V)駆動系13と、各種のタイミング信号を発生するためのタイミングジェネレータ(TG)14とを備えた構成となっている。
画素部11は、2枚の透明絶縁基板(例えば、ガラス基板)間に液晶材料を封入することによって作製される。この画素部11において、行列状に配列された各画素20は、スイッチング素子であるTFT(薄膜トランジスタ)21と、このTFT21のドレイン電極に画素電極が接続された液晶セル22と、TFT21のドレイン電極に一方の電極が接続された補助キャパシタ23とから構成されている。
この画素構造において、各画素20のTFT21は、そのゲート電極が垂直方向(行配列方向)の画素数Y(以下、垂直画素数Yと称す)に対応したy行分のゲートライン24−1,24−2,……,24−y−1,24−yの各々にそれぞれ接続され、かつそのソース電極が水平方向(列配列方向)の画素数X(以下、水平画素数Xと称す)に対応したx列分の信号ライン25−1,25−2,……,25−x−1,25−xの各々にそれぞれ接続されている。また、液晶セル22の対向電極及び補助キャパシタ23の他方の電極は、コモン電位Vcomが与えられるコモンライン26に接続されている。
水平駆動系12は、水平画素数Xに対応した段数のシフトレジスタからなるHスキャナ121と、水平画素数Xに対応して設けられたx個の水平スイッチ122−1〜122−xとを有する構成となっている。Hスキャナ121は、水平走査を指令するための水平スタートパルスHstを、水平走査の基準となる水平クロックHckに同期して順に転送することによって得られる各段の転送パルスを水平走査パルスとして順に出力する。水平スイッチ122−1〜122−xは、例えばMOSトランジスタからなり、Hスキャナ121から順に出力される水平走査パルスに応答して順にオン状態となることで、表示データを画素部11の信号ライン25−1〜25−xに順次供給する。
垂直駆動系13は、アスペクト比が4:3の標準テレビジョン信号に対応した標準モードからアスペクト比が例えば16:9のワイドビジョンに対応したワイドモードに切り替える際に、画面の上下部分に所定の色(本例では、黒色)を表示するための駆動が可能な構成となっている。なお、ここでは、図面の簡略化のために、画面の上下2行(2段)分ずつについて黒色表示を行う場合を例にとって説明するものとする。
具体的には、垂直駆動系13は、垂直画素数Yに対応した段数のシフトレジスタからなるVスキャナ131と、y個のAND回路132−1〜132−y及びy個のOR回路133−1〜133−yを含む論理制御回路134と、駆動パルス(1),(2)を発生する駆動パルス発生回路135と、インバータ136とを有する構成となっている。
この垂直駆動系13において、Vスキャナ131は、垂直走査を指令するための垂直スタートパルスVstを、垂直走査の基準となる垂直クロックVckに同期して順に転送することによって得られる各段の転送パルスを垂直走査パルスとして順に出力する。これら垂直走査パルスは、AND回路132−1〜132−yに対して各一方の入力として与えられる。
AND回路132−1〜132−yのうち、画素部11の黒フレーム部分(黒色表示領域)を担う上側の2行分に対応するAND回路132−1,132−2と下側2行分のAND回路132−y−1,132−yの各々にはその他方の入力として、ワイドモード時に“H”レベルとなるワイドモード制御信号Wideがインバータ136を介して共通に与えられる。画素部11の黒フレーム部分以外の領域、即ちワイド画面に対応した中央部の映像表示領域を担う3行目〜(y−2)行目のAND回路132−3〜132−y−2にはその他方の入力として、正の電源電圧Vddが共通に与えられる。
AND回路132−1〜132−yの各出力は、OR回路133−1〜133−yの各々に対してその一方の入力として与えられる。ここで、黒フレーム部分に対応するOR回路133−1,133−2,133−y−1,133−yのうち、奇数行のOR回路133−1,133−y−1にはその他方の入力として、駆動パルス発生回路135で発生される駆動パルス(1)が与えられ、偶数行のOR回路133−2,133−yにはその他方の入力として、駆動パルス発生回路135で発生される駆動パルス(2)が与えられる。
黒フレーム部分以外の領域に対応するOR回路133−3〜133−y−2にはその他方の入力として、GNDレベル(負の電源電圧Vss)が与えられる。OR回路133−1〜133−yの各出力は、画素部11のゲートライン24−1〜24−yに与えられる。なお、黒フレーム部分以外の領域に対応するOR回路133−3〜133−y−2については省略することも可能である。すなわち、Vスキャナ131から出力される画素部11の黒フレーム部分以外の表示領域についての垂直走査パルスを、AND回路132−3〜132−y−2を通して直接ゲートライン24−3〜24−y−2に与えるようにしても、同様の作用効果を得ることができる。
駆動パルス発生回路135は、外部から与えられるワイドモード制御信号Wideが“H”レベルのとき、即ちワイドモードのとき、図3のタイミングチャートに示すように、垂直スタートパルスVstが発生されることで、垂直クロックVckに同期して位相の異なる別系統の駆動パルス(1),(2)を発生する。例えば、垂直クロックVckが“H”レベルのとき駆動パルス(1)を、垂直クロックVckが“L”レベルのとき駆動パルス(2)をそれぞれ発生する。
タイミングジェネレータ14は、Hスキャナ121に与える水平スタートパルスHst及び水平クロックHck、ならびにVスキャナ131及び駆動パルス発生回路135に与える垂直スタートパルスVst及び垂直クロックVckを含む各種のタイミング信号を発生する。
なお、上述した垂直駆動系13の回路構成は一例に過ぎず、これに限定されるものではなく、要は、ワイドモード時に画素部11の上下に黒フレーム部分を表示するための駆動が可能な回路構成であれば良く、種々の改変が可能である。
次に、上記構成のアクティブマトリクス型液晶表示装置の動作について説明する。
先ず、ワイドモードが設定されると、タイミングジェネレータ14からワイドモード制御信号Wideが出力される。これにより、AND回路132−1,132−2,132−y−1,132−yの各他方の入力が“L”レベルとなるため、黒フレーム部分の各行のゲートライン24−1,24−2,24−y−1,24−yにはVスキャナ131から出力される垂直走査パルスは与えられない。
それに代わって、駆動パルス発生回路135から出力される別系統の駆動パルス(1),(2)が黒フレーム部分の各行のゲートライン24−1,24−2,24−y−1,24−yに与えられる。具体的には、奇数行のゲートライン24−1,24−y−1には駆動パルス(1)がOR回路133−1,133−y−1を介して与えられ、偶数行のゲートライン24−2,24−yには駆動パルス(2)がOR回路133−1,133−yを介して与えられることになる。
なお、黒フレーム部分以外の映像表示領域については、標準モードの場合と同様に、Vスキャナ131から出力される垂直走査パルスが、AND回路132−3〜132−y−2及びOR回路133−3〜133−y−2を介して各行のゲートライン24−3〜24−y−2に与えられる一方、1H周期で極性が反転する映像信号が水平スイッチ122−1〜122−xを介して信号ライン25−1〜25−xに順に供給されることで、ワイドビジョン対応の映像表示が点順次にて行われることになる。
続いて、黒フレーム部分の表示駆動について図4の概念図を用いて説明する。ここでは、ワイドモード設定時に標準画面に対応した有効画素領域の例えば上下28段(行)ずつを黒フレーム部分BLKu,BLKdとすることで、ワイド画面に切り替える場合を例に採って説明するものとする。
先ず、上下の黒フレーム部分BLKu,BLKdの28段は、奇数(ODD)14段、偶数(Even)14段からなり、これらに対して別系統の駆動パルス(1),(2)が与えられる。すなわち、奇数段には駆動パルス(1)が、偶数段には駆動パルス(2)がそれぞれ与えられる。一方、黒レベル信号が水平スイッチ122−1〜122−xを介して信号ライン25−1〜25−xに順次供給される。この黒レベル信号は、1水平期間(1H)ごとに極性が反転する信号である。
図3のタイミングチャートにおいて、先ず、“H”レベルの駆動パルス(1)が黒フレーム部分BLKu,BLKdの奇数段に与えられることで、奇数段の各画素に対してある極性の黒レベル信号が書き込まれる。その際、偶数段の駆動パルス(2)“L”レベル状態にあるため、偶数段の各画素には黒レベル信号は書き込まれない。続いて、駆動パルス(2)が“H”レベルに遷移し、これが黒フレーム部分BLKu,BLKdの偶数段に与えられることで、偶数段の各画素に逆極性の黒レベル信号が書き込まれる。その際、奇数段の駆動パルス(1)が“L”レベルに遷移しているため、奇数段の各画素には黒レベル信号は書き込まれない。
以上の動作がフィールド周期で実行される。これにより、黒フレーム部分において、上下で隣接する画素に対して逆極性の黒レベル信号が書き込まれる。すなわち、映像表示部分と同様に、黒フレーム部分でもライン(1H)反転駆動が実施されることになる。
上述したように、アスペクト比4:3の標準規格の表示画面でワイド規格の画面を表示可能なアクティブマトリクス型液晶表示装置において、ワイド画面表示時の上下の黒フレーム部分BLKu,BLKdでも映像表示部分と同様にライン反転駆動を行うようにしたことで、ワイド画面時の画素の保持電位がライン反転状態のみとなるため、コモン電位Vcomの調整に余裕ができ、画品位の向上を図ることができる。
以上説明した本実施形態に係るアクティブマトリクス型液晶表示装置では、ワイド画面表示を行う際に、いずれのフィールドでも先ず奇数段に駆動パルス(1)を与え、次いで偶数段に駆動パルス(2)を与える、というようにその制御の順番は毎フィールドで同じとなっている。但し、その制御の順番は必ずしも同じである必要はなく、フィールドごとに奇数段と偶数段とを制御する順番を入れ替えるようにすることも可能である。
具体的には、図2の駆動パルス発生回路135において、図5のタイミングチャートに示すように、Nフィールドでは垂直クロックVckに同期して先ず駆動パルス(1)を、次いで駆動パルス(2)を生成し、次のN+1フィールドでは逆に垂直クロックVckに同期して先ず駆動パルス(2)を、次いで駆動パルス(1)を生成するようにする。
これにより、ワイド画面表示の際に、Nフィールドでは先ず奇数段に駆動パルス(1)が与えられ、次いで偶数段に駆動パルス(2)が与えられ、N+1フィールドでは先ず偶数段に駆動パルス(2)が与えられ、次いで奇数段に駆動パルス(1)が与えられる。すなわち、制御の順番が、Nフィールドでは奇数段→偶数段、N+1フィールドでは偶数段→奇数段、N+2フィールドでは奇数段→偶数段、N+3フィールドでは偶数段→奇数段、……というように、奇数行と偶数行との駆動の順番がフィールドごとに入れ替えられる。
ここで、奇数段と偶数段との制御の順番が毎フィールド同じとした場合には、駆動パルス(1)の直後に駆動パルス(2)が発生することから、駆動パルス(1)が消滅した直後に奇数段の画素の保持電位が、引き続き駆動パルス(2)が発生することによって寄生容量などに起因するカップリングの影響を受け、その影響が毎フィールド同じように繰り返されるため、画品位が損なわれる懸念がある。
これに対して、上述したように、フィールドごとに奇数段と偶数段とを制御する順番を入れ替えることにより、Nフィールドで先ず奇数段がカップリングの影響を受け、N+1フィールドで偶数段がカップリングの影響を受け、という具合にフィールドごとにカップリングの影響を受ける状態が変わり、視覚的にはそれが相殺されることになるため、カップリングの影響によって画品位が損なわれることがなくなり、その結果、画品位をより向上できる。
また、駆動パルス(1),(2)の生成に際しては、図6のタイミングチャートに示すように、駆動パルス(1),(2)の相互のパルス間に間隔tを持たせ、駆動パルス(1),(2)をオーバーラップさせないように生成するのが好ましい。これにより、これら駆動パルス(1),(2)を伝送する配線の寄生容量などの影響で、波形に多少のなまりが生じたとしても、間隔tの存在によって両駆動パルス(1),(2)がオーバーラップするのを防ぐことができる。その結果、そのオーバーラップに起因して奇数段と偶数段とに同時に同極性の黒レベル信号が書き込まれることに伴う筋状ノイズの発生を未然に防止できるため、画品位をさらに向上できる。
図7は、より好ましい駆動パルス(1),(2)、即ち図6のタイミングチャートに示す駆動パルス(1),(2)を生成するための駆動パルス発生回路135の具体的な回路構成の一例を示すブロック図である。図8に、垂直スタートパルスVst、垂直クロックVck、イネーブル信号EN、ワイドモード制御信号Wide及び各部の信号A〜Lのタイミング関係を示す。
駆動パルス発生回路135には、ワイドモード時に外部から共に“H”レベルのイネーブル信号EN及びワイドモード制御信号Wideが入力される。モード検出回路31は“H”レベルのイネーブル信号EN及びワイドモード制御信号Wideが入力されることで、“H”レベルのワイドモード判定信号Aを出力する。このワイドモード判定信号Aは、レベルシフタ32〜34及びバッファ35,36に供給される。
レベルシフタ33は、垂直スタートパルスVstを入力としており、ワイドモード判定信号Aが与えられることによって動作状態となり、垂直スタートパルスVstをレベルシフトしてパルス信号Bとして出力する。レベルシフタ34は、垂直クロックVckを入力としており、ワイドモード信号Aが与えられることによって動作状態となり、垂直クロックVckをレベルシフトして同相のクロック信号C及び逆相のクロック信号Dとしてそれぞれ出力する。
パルス信号Bは、OR回路37に対してその一方の入力として与えられるとともに、フィールド判別回路38に供給され、さらにシフトレジスタ39,40,41で順にシフトされる。互いに逆相のクロック信号C,Dはシフトレジスタ39,40,41に対してそれらのクロック信号として与えられる。また、クロック信号Cはシフトレジスタ42にも供給される。
シフトレジスタ39,40,41の各出力信号は、AND回路43,44,45に対して各一方の入力として与えられる。シフトレジスタ40の出力信号Eはさらに、OR回路37に対してその他方の入力としても与えられる。OR回路37の出力信号Fはレベルシフタ32に供給される。レベルシフタ32は、水平クロックHckを入力としており、ワイドモード信号Aが与えられることによって動作状態となり、出力信号Fが与えられる期間において水平クロックHckをレベルシフトして次段のシフトレジスタ42に対してそのクロック信号として供給する。
シフトレジスタ42は、水平クロックHckに同期してクロック信号(垂直クロックVck)Cをシフトして信号Gを内部で生成するとともに、この信号Gの立ち上がりのタイミングで信号Gよりも先述した間隔tだけパルス幅が狭い信号Hを2個出力し、また立ち下がりのタイミングで同じく信号Gよりも間隔tだけパルス幅が狭い信号Iを1個出力する。信号HはAND回路43,45に対してその各他方の入力として与えられ、信号IはAND回路44に対してその他方の入力として与えられる。
その結果、AND回路43,44,45からは、相互のパルス間に間隔tを持ったパルス信号J,K,Lがそれぞれ出力される。これらパルス信号J,K,Lのうち、パルス信号J,Lは切り替え回路46に対してその2入力として与えられ、この切り替え回路46によっていずれか一方が選択されてバッファ35に供給される。パルス信号Kは直接バッファ36に供給される。
フィールド判別回路38はT型フリップフロップからなり、レベルシフタ33から出力されるパルス信号(垂直スタートパルスVst)Bをトリガー入力とすることで、図9のタイミングチャートに示すように、当該パルス信号Bが与えられるごとに極性が反転するフィールド判別信号Mを出力する。このフィールド判別信号Mの極性が例えば“H”レベルのときは奇数フィールド、“L”レベルのときは偶数フィールドとなる。
このフィールド判別信号Mは切り替え回路46に対してその切り替え制御信号として与えられる。切り替え回路46は、フィールド判別信号Mが例えば“H”レベルのときパルス信号Jを選択し、“L”レベルのときパルス信号Lを選択してバッファ35に供給する。すなわち、パルス信号Jとパルス信号Lとは、切り替え回路46によってフィールドごとに交互に選択されることになる。
そして、バッファ35,36はワイドモード判定信号Aが与えられることによって動作状態となり、バッファ35はフィールドごとに交互にパルス信号Jとパルス信号Lとを駆動パルス(1)として出力し、バッファ36はフィールドに関係なく常にパルス信号Kを駆動パルス(2)として出力する。
上述した回路構成の駆動パルス発生回路135によれば、図6のタイミングチャートに示すように、Nフィールドでは垂直クロックVckに同期して先ず駆動パルス(1)を、次いで駆動パルス(2)を生成し、N+1フィールドでは逆に垂直クロックVckに同期して先ず駆動パルス(2)を、次いで駆動パルス(1)を生成するとともに、駆動パルス(1)と駆動パルス(2)との間に間隔tを持たせ、オーバーラップさせないようにした駆動パルス(1),(2)を生成することができる。
なお、駆動パルス(1),(2)を生成するための駆動パルス発生回路135については、画素部11、水平駆動系12及び垂直駆動系13などと共に、同一の基板(液晶表示パネル)上に作製し、上述したように液晶表示パネル内に外部から供給される制御パルスを用いて駆動パルス(1),(2)を生成するようにしても良く、また液晶表示パネル外に設けて外部で生成した駆動パルス(1),(2)を液晶表示パネル内に供給するようにしても良い。
図10は、本発明に係るカメラシステム、例えばVTR機能を一体的に搭載したカムコーダと称されるビデオカメラの構成例を概略的に示すブロック図である。図10において、撮像デバイス、例えばCCD(Charge Coupled Device)撮像素子51で被写体の撮像が行われ、その撮像信号はアナログ信号処理回路52及びカメラ信号処理回路53で各種の信号処理が行われる。
具体的には、アナログ信号処理回路52では、CCD撮像素子51から出力される撮像信号に対して、当該撮像素子51の出力部で発生する1/fノイズなどを除去するためのCDS(相関二重サンプリング)処理や、信号レベルを一定にするためのAGC(自動利得制御)処理などの信号処理が行われる。また、カメラ信号処理回路53では、輝度信号及び色差信号の生成や、オートホワイトバランス等の画質調整などの信号処理が例えばデジタル処理にて行われ、最終的にアナログ映像信号として出力される。
このアナログ映像信号は、記録/再生部54に供給される。記録/再生部54は、入力されるアナログ映像信号を磁気テープなどの記録媒体55に記録(あるいは、画像メモリなどの記憶媒体に記憶)し、また記録媒体55に記録されている記録情報を再生する。
本カムコーダは、撮像中の被写体(撮像画像)を確認するための表示装置として、液晶モニタ56及び液晶ビューファインダ57を備えている。これら液晶モニタ56及び液晶ビューファインダ57として、先述した実施形態に係るアクティブマトリクス型液晶表示装置が用いられる。そして、液晶モニタ56及び液晶ビューファインダ57には、ドライバIC58でコモン電位Vcomを中心に交流駆動化されたアナログ映像信号が、切り替えスイッチ59を介して選択的に供給される。
このように、本発明に係るカムコーダでは、液晶モニタ36及び液晶ビューファインダ37として、先述した実施形態に係るアクティブマトリクス型液晶表示装置を用いていることにより、標準のテレビジョン方式のみならず、アスペクト比が異なるテレビジョン方式、具体的にはワイドビジョンにも対応でき、しかもワイドモードでの画品位を向上できる。
なお、本適用例では、液晶モニタ56及び液晶ビューファインダ57の双方に、先述した実施形態に係るアクティブマトリクス型液晶表示装置を用いるとしたが、いずれか一方のみに用いるようにしても良く、またいずれか一方の液晶表示装置を備えたビデオカメラやスチルカメラなどのカメラシステムに対しても同様に適用可能である。
産業上の利用可能性
本発明によれば、アスペクト比の異なる画面を表示する際に、画素部における上下の特定領域の奇数行と偶数行とを別系統の駆動パルスで駆動し、特定領域も映像表示部分と同様にライン反転駆動を行うことで、ワイド画面表示時の画素の保持電位が特定領域も映像表示部分と同じライン反転状態となるため、コモン電位の調整のマージンを広げ、かつ画品位を向上することができる。
【図面の簡単な説明】
図1は、従来技術を説明するための概念図である。
図2は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の構成例を示す概略構成図である。
図3は、別系統の駆動パルス(1),(2)を示すタイミングチャートである。
図4は、黒フレーム部分の表示駆動を説明する概念図である。
図5は、本発明の変形例に対応した駆動パルス(1),(2)を示すタイミングチャートである。
図6は、本発明のさらに他の変形例に対応した駆動パルス(1),(2)を示すタイミングチャートである。
図7は、駆動パルス(1),(2)を生成するための駆動パルス発生回路の具体的な回路構成の一例を示すブロック図である。
図8は、図7に示す駆動パルス発生回路の回路動作を説明するためのタイミングチャート(その1)である。
図9は、図7に示す駆動パルス発生回路の回路動作を説明するためのタイミングチャート(その2)である。
図10は、本発明に係るカメラシステムの構成例を概略的に示すブロック図である。

Claims (5)

  1. 画素が行列状に配置されてなる画素部の上下の複数行分の特定領域に所定の色信号を表示することによってアスペクト比の異なる画面表示が可能な液晶表示装置であって、
    前記特定領域に前記所定の色信号を表示する際に、前記特定領域における奇数行のゲートラインと偶数行のゲートラインとを別系統の駆動パルスで駆動する駆動手段と、
    前記所定の色信号を1水平期間ごとに極性を反転させて前記特定領域の画素に供給する信号供給手段と
    を備え、
    前記駆動手段は、奇数行のゲートラインと偶数行のゲートラインとを駆動する順番をフィールドごとに切り替える
    ことを特徴とする液晶表示装置。
  2. 前記駆動手段は、前記別系統の駆動パルスを各パルス間に間隔を持たせて生成することを特徴とする請求の範囲第項記載の液晶表示装置。
  3. 画素が行列状に配置されてなる画素部の上下の複数行分の特定領域に所定の色信号を表示することによってアスペクト比の異なる画面表示が可能な液晶表示装置の駆動方法であって、
    前記特定領域に前記所定の色信号を表示する際に、前記特定領域における奇数行のゲートラインと偶数行のゲートラインとを別系統の駆動パルスで駆動する一方、
    前記所定の色信号を1水平期間ごとに極性を反転させて前記特定領域の画素に供給し、
    奇数行のゲートラインと偶数行のゲートラインとを駆動する順番をフィールドごとに切り替える
    ことを特徴とする液晶表示装置の駆動方法。
  4. 前記別系統の駆動パルスが相互のパルス間に間隔を持っていることを特徴とする請求の範囲第項記載の液晶表示装置の駆動方法。
  5. 撮像画像をモニタリングする液晶表示装置を具備するカメラシステムであって、
    前記液晶表示装置は、画素が行列状に配置されてなる画素部の上下の複数行分の特定領域に所定の色信号を表示することによってアスペクト比の異なる画面表示が可能であり、
    前記特定領域に前記所定の色信号を表示する際に、前記特定領域における奇数行のゲートラインと偶数行のゲートラインとを別系統の駆動パルスで駆動する駆動手段と、
    前記所定の色信号を1水平期間ごとに極性を反転させて前記特定領域の画素に供給する信号供給手段と備え、
    前記駆動手段は、奇数行のゲートラインと偶数行のゲートラインとを駆動する順番をフィールドごとに切り替える
    ことを特徴とするカメラシステム。
JP2002574646A 2001-03-21 2002-03-19 液晶表示装置及びその駆動方法、並びにカメラシステム Expired - Fee Related JP4115842B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001079987 2001-03-21
JP2001079987 2001-03-21
PCT/JP2002/002614 WO2002075715A1 (fr) 2001-03-21 2002-03-19 Dispositif d'affichage a cristaux liquides et procede d'activation correspondant, systeme de camera

Publications (2)

Publication Number Publication Date
JPWO2002075715A1 JPWO2002075715A1 (ja) 2004-07-08
JP4115842B2 true JP4115842B2 (ja) 2008-07-09

Family

ID=18936348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002574646A Expired - Fee Related JP4115842B2 (ja) 2001-03-21 2002-03-19 液晶表示装置及びその駆動方法、並びにカメラシステム

Country Status (6)

Country Link
US (1) US20030174109A1 (ja)
EP (1) EP1372134A4 (ja)
JP (1) JP4115842B2 (ja)
CN (1) CN1274149C (ja)
TW (1) TW580664B (ja)
WO (1) WO2002075715A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487437B1 (ko) * 2002-12-31 2005-05-03 엘지.필립스 엘시디 주식회사 와이드 모드 액정표시장치에서 노말 모드 구동 방법
KR100951901B1 (ko) * 2003-08-14 2010-04-09 삼성전자주식회사 신호 변환 장치 및 이를 갖는 표시 장치
JP2007079398A (ja) * 2005-09-16 2007-03-29 Koninkl Philips Electronics Nv 回路装置
TWI469120B (zh) * 2012-10-12 2015-01-11 Raydium Semiconductor Corp 驅動電路
KR20160074761A (ko) * 2014-12-18 2016-06-29 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN108711403B (zh) * 2016-11-10 2021-10-29 拉碧斯半导体株式会社 显示驱动器以及半导体装置
KR102636682B1 (ko) * 2016-12-21 2024-02-15 엘지디스플레이 주식회사 표시장치와 그 구동방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0291252A3 (en) * 1987-05-12 1989-08-02 Seiko Epson Corporation Method of video display and video display device therefor
US5258844A (en) * 1990-07-13 1993-11-02 Casio Computer Co., Ltd. Video camera apparatus having an image projection function
JP3243932B2 (ja) * 1994-04-22 2002-01-07 ソニー株式会社 アクティブマトリクス表示装置
JP2820061B2 (ja) * 1995-03-30 1998-11-05 日本電気株式会社 液晶表示装置の駆動方法
JP3420392B2 (ja) * 1995-06-06 2003-06-23 キヤノン株式会社 液晶表示装置及び垂直走査方法
JPH099180A (ja) * 1995-06-20 1997-01-10 Canon Inc 液晶表示装置の駆動方法
JPH09212139A (ja) * 1996-02-02 1997-08-15 Sony Corp 画像表示システム
KR100608884B1 (ko) * 1999-09-22 2006-08-03 엘지.필립스 엘시디 주식회사 액정표시패널의 구동방법
JP3822060B2 (ja) * 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置

Also Published As

Publication number Publication date
WO2002075715A1 (fr) 2002-09-26
TW580664B (en) 2004-03-21
EP1372134A4 (en) 2006-01-25
US20030174109A1 (en) 2003-09-18
CN1462424A (zh) 2003-12-17
EP1372134A1 (en) 2003-12-17
CN1274149C (zh) 2006-09-06
JPWO2002075715A1 (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
EP0957491B1 (en) Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus
US7808467B2 (en) Electro-optical device, method of driving electro-optical device, driving circuit, and electronic apparatus
JPH1073843A (ja) アクティブマトリクス型液晶表示装置
KR19990045436A (ko) 화상 디스플레이 장치 및 그의 구동 방법
JPS61112188A (ja) 表示装置及びその駆動法
JP3353921B2 (ja) 固体撮像装置
JP3800863B2 (ja) 表示装置
KR100648141B1 (ko) 표시 장치 및 상기 표시 장치의 구동 방법
JP4115842B2 (ja) 液晶表示装置及びその駆動方法、並びにカメラシステム
JPH07199154A (ja) 液晶表示装置
JP2013003223A (ja) 液晶表示装置及びその駆動方法
KR20200092321A (ko) 표시 장치 및 전자 기기
JP3858136B2 (ja) シフトレジスタ及び電子装置
JP2008151986A (ja) 電気光学装置、走査線駆動回路および電子機器
JP3900256B2 (ja) 液晶駆動装置および液晶表示装置
JPH08179364A (ja) アクティブマトリックス液晶表示装置とその駆動方法
JP3243950B2 (ja) 映像表示装置
JP3782668B2 (ja) 画像表示装置およびその駆動方法
JP2003228080A (ja) 表示画素回路および平面表示装置
JPH0830242A (ja) 液晶駆動装置
JPH05265411A (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP2002140028A (ja) 表示装置およびその駆動方法並びに撮像装置
JP2002287710A (ja) 液晶表示装置、カメラシステムおよび携帯端末装置
JP2737226B2 (ja) 液晶ディスプレイ装置
JP2000029437A (ja) 表示駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4115842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees