JPH09212139A - 画像表示システム - Google Patents

画像表示システム

Info

Publication number
JPH09212139A
JPH09212139A JP8040609A JP4060996A JPH09212139A JP H09212139 A JPH09212139 A JP H09212139A JP 8040609 A JP8040609 A JP 8040609A JP 4060996 A JP4060996 A JP 4060996A JP H09212139 A JPH09212139 A JP H09212139A
Authority
JP
Japan
Prior art keywords
signal
scanning circuit
pixels
image
black
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8040609A
Other languages
English (en)
Inventor
Hideyuki Kitagawa
秀行 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8040609A priority Critical patent/JPH09212139A/ja
Priority to US08/789,380 priority patent/US5844539A/en
Priority to CN97101887A priority patent/CN1160224A/zh
Publication of JPH09212139A publication Critical patent/JPH09212139A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0471—Vertical positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0478—Horizontal positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G09G2340/0485—Centering horizontally or vertically
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】 表示パネルの画面に画像信号と黒信号を領域
分割的に書き込む場合、黒信号のレベルが画像信号の輝
度調整の影響を受けない様にする。 【解決手段】 主ドライバ１は異なる解像度の規格を有
する複数種の画像信号ＶＳＩＧを供給する一方、副ドラ
イバ２はこれから独立して輝度調整可能な黒信号ＶＢＬ
Ｋを供給する。表示パネル３は画素３２の行を順次選択
する垂直走査回路３３、画素３２の列に画像信号ＶＳＩ
Ｇを順次分配して選択された画素３２に書き込む水平走
査回路３４及び画素３２の列に黒信号ＶＢＬＫを分配し
て選択された画素３２に書き込む補助走査回路３５を内
蔵している。タイミングジェネレータ４は画像信号ＶＳ
ＩＧの解像度に応じて制御信号を表示パネル３の各走査
回路３３，３４，３５に供給してその動作を制御する。
これにより、解像度に適合した行数及び列数の画素３２
を含む画面３１内の表示領域３６に画像信号ＶＳＩＧを
書き込むと共に、表示領域３６以外の余白領域３７に属
する画素３２に黒信号ＶＢＬＫを書き込む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型の液晶表示パネル等をディスプレイとして用いた画
像表示システムに関する。より詳しくは、解像度の規格
が異なる画像信号を適宜表示可能な画像表示システムに
関する。
【０００２】
【従来の技術】図７を参照して、従来のアクティブマト
リクス型表示パネルの一例を簡潔に説明する。図示する
様に、この表示パネルは駆動基板１０１と対向基板１０
２と両者の間に保持された電気光学物質１０３とを備え
ている。電気光学物質１０３としては液晶材料が広く用
いられている。駆動基板１０１には画面部１０４と周辺
回路部とが集積形成されている。周辺回路部は垂直走査
回路１０５と水平走査回路１０６とに分かれている。
又、駆動基板１０１の上端には外部接続用の端子部１０
７が形成されている。端子部１０７は配線１０８を介し
て垂直走査回路１０５及び水平走査回路１０６に接続し
ている。一方、対向基板１０２の内表面には対向電極
（図示せず）が全面的に形成されている。画面部１０４
には行方向に沿ったゲート線１０９と列方向に沿った信
号線１１０が形成されている。ゲート線１０９は垂直走
査回路１０５に接続し、信号線１１０は水平走査回路１
０６に接続する。両者の交差部には画素電極１１１とこ
れを駆動する薄膜トランジスタ１１２とからなる画素が
集積形成されている。垂直走査回路１０５は外部から入
力される垂直スタート信号や垂直クロック信号に同期し
て動作し、画面部１０４に設けられた画素の行を順次選
択する。水平走査回路１０６も外部から入力される水平
スタート信号や水平クロック信号等の制御信号に応じて
動作し、外部から供給される画像信号を画素の列に順次
分配して選択された画素に書き込む。
【０００３】
【発明が解決しようとする課題】外部から供給される画
像信号は解像度に関して種々の規格があり、例えばテレ
ビジョン用の映像信号ではＮＴＳＣ規格やＰＡＬ規格が
挙げられる。仮に、図７に示した表示パネルの画面部が
ＮＴＳＣ規格に合わせた画素配列を有しているとする。
この表示パネルに例えばＰＡＬ規格の映像信号を表示す
る場合、従来ＰＡＬ映像信号の走査線変換を行ない、所
謂画素行の間引駆動をしていた。この為に、映像信号を
一旦格納する為のフィールドメモリが用いられていた。
さらに、近年ではアクティブマトリクス型の表示パネル
がコンピュータグラフィックスのディスプレイに多用さ
れている。この場合にも、パーソナルコンピュータは種
々の解像度の規格を有する画像信号を出力する。しかし
ながら、パーソナルコンピュータから出力される画像信
号は予めドット単位の信号である為、解像度の規格に合
わせてテレビジョンの映像信号と同様な走査線変換を行
なうと、画面上に所謂モアレが発生してしまう。即ち、
走査線変換の過程で画像信号のサンプリングタイミング
がドット単位のデータ配列から位相的にずれると、画面
の画素配列との間で比較的大きな周期の位相差が生じ、
これがモアレとなって現われてしまう。このモアレの解
消の為には大規模な信号処理が必要となり、コストの増
加を伴なう。従って、パーソナルコンピュータ等から供
給される画像信号の解像度と表示パネル側の画面に設け
られた画素配列とを一致させる事がモアレを抑制する為
に必要である。この場合、比較的高い解像度の画像信号
用に設計された表示パネルに比較的低い解像度の画像信
号を表示させると、必然的に画面の周辺に画像信号が書
き込まれない画素が残る事になり、余白領域が生じる。
従来、画面の見栄えを良くする為、表示領域外の余白領
域は黒表示としていた。この黒表示を行なう駆動法とし
て、垂直ブランキング期間内で画像信号のペデスタルレ
ベルを書き込む方法が採用されている。このペデスタル
レベルは黒レベルの基準を与えるものである。しかしな
がら、この従来方法ではユーザ用の輝度調整（ブライト
コントロール）により、余白領域の黒表示の輝度（ブラ
イト）も変化してしまい、表示領域外を確実に黒表示す
る事が困難であるという課題がある。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる画像表示システムは基本的にドライバと表示パネル
とタイミングジェネレータとから構成されている。前記
ドライバは、異なる解像度の規格を有する複数種の画像
信号及びこれから独立して輝度調整可能な黒信号を供給
する。前記表示パネルは、行列配置した画素からなる画
面と、画素の行を順次選択する垂直走査回路と、画素の
列にドライバから供給された画像信号を順次分配して選
択された画素に書き込む水平走査回路と、画素の列にド
ライバから供給された黒信号を分配して選択された画素
に書き込む補助走査回路とを内蔵している。前記タイミ
ングジェネレータは該ドライバから供給される画像信号
の解像度に応じて制御信号を該表示パネルの各走査回路
に供給してその動作を制御する。かかる構成により、該
解像度に適合した行数及び列数の画素を含む画面内の表
示領域に画像信号を書き込むと共に、該表示領域以外の
余白領域に属する画素に黒信号を書き込む事ができる。
好ましくは、前記タイミングジェネレータは画像信号の
垂直ブランキング期間に該表示パネルの垂直走査回路を
高速動作させ、余白領域の上側及び下側に含まれる画素
の行に黒信号を高速で書き込む。あるいは、前記タイミ
ングジェネレータは画像信号の垂直ブランキング期間に
該表示パネルの垂直走査回路の一部を一斉動作させ、余
白領域の上側及び下側に含まれる画素の行に黒信号を一
括で書き込む様にしても良い。
【０００５】本発明にかかる画像表示システムは、解像
度の異なる画像信号を同一の表示パネルに表示可能な様
に構成されている。表示パネルの画面を構成する画素の
個数に対してドライバから供給される画像信号の解像度
が少ない場合、表示領域外に残された余白領域を黒表示
する。この為、ドライバは画像信号と独立に表示パネル
へ黒信号を入力する為の信号発生回路を備えている。こ
の信号発生回路は画像信号とは独立に輝度調整可能な黒
信号を供給する。これにより、画像信号のブライトコン
トロールにかかわらず常に余白領域に対して一定の黒レ
ベルを表示する事が可能になる。又、表示パネル側にお
いても画像信号書き込み用の水平走査回路とは別に黒信
号書き込み用の補助走査回路を備えている。即ち、画像
信号から分離した黒信号入力用の専用線を備えている。
【０００６】
【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明にかかる画
像表示システムの全体構成を示すブロック図である。図
示する様に、本画像表示システムは主ドライバ１と副ド
ライバ２と表示パネル３とタイミングジェネレータ４と
から構成されている。主ドライバ１は異なる解像度の規
格を有する複数種の画像信号ＶＳＩＧを表示パネル３側
に供給する。主ドライバ１は例えばパーソナルコンピュ
ータ等から出力された元の画像信号ＳＩＧをタイミング
ジェネレータ４から供給される交流化信号ＦＲＰに応じ
て交流化処理を行ないＲＧＢ毎に別れた画像信号ＶＳＩ
Ｇを出力する。一方、副ドライバ（黒信号発生回路）２
は画像信号ＶＳＩＧから独立して輝度調整可能な黒信号
ＶＢＬＫを表示パネル３に供給する。具体的には、レベ
ル調整可能な黒レベル電圧ＢＬＫの供給を受け、これを
タイミングジェネレータ４から供給される交流化信号Ｆ
ＲＰに応じて交流化処理し、最終的な黒信号ＶＢＬＫを
表示パネル３側に出力する。実際には、主ドライバ１と
副ドライバ２はワンチップＩＣとして一体化されてお
り、これをドライバと称している。
【０００７】表示パネル３は画面３１を備えており無数
の画素３２が画面３１に行列配置されている。この表示
パネル３は周辺回路内蔵型であり、画面３１の周囲には
垂直走査回路３３、水平走査回路３４及び補助走査回路
３５が同一基板上に集積形成されている。垂直走査回路
３３は画面３１に設けられた画素３２の行を順次選択す
る。水平走査回路３４は画素３２の列に主ドライバ１か
ら供給された画像信号ＶＳＩＧを順次分配して選択され
た画素３２に書き込む。補助走査回路３５は画素３２の
列に副ドライバ２から供給された黒信号ＶＢＬＫを分配
して選択された画素３２に書き込む。
【０００８】タイミングジェネレータ４はパーソナルコ
ンピュータ１から供給された同期信号ＳＹＮＣに基づ
き、同じく主ドライバ１から表示パネル３側に供給され
る画像信号ＶＳＩＧの解像度に応じて各種の制御信号を
表示パネル３の各走査回路３３，３４，３５に出力して
その動作を制御する。この制御信号には垂直走査回路３
３に供給される垂直スタート信号ＶＳＴ及び垂直クロッ
ク信号ＶＣＫが含まれる。又、水平走査回路３４に供給
される水平スタート信号ＨＳＴ及び水平クロック信号Ｈ
ＣＫが含まれる。さらに、補助走査回路に供給されるス
タート信号ＰＳＴ及びクロック信号ＰＣＫが含まれる。
加えて、解像度に応じた各走査回路３３，３４，３５の
切り換え動作を行なう為の制御信号ＣＴＬが含まれてい
る。かかる構成により、画像信号ＶＳＩＧの解像度に適
合した行数及び列数の画素３２を含む画面３１内の表示
領域３６に画像信号ＶＳＩＧが書き込まれると共に、表
示領域３６以外の余白領域３７に属する画素３２に黒信
号ＶＢＬＫが書き込まれる。ところで、一般にディスプ
レイ用のモニタにおいてはユーザの好みに応じて画面の
輝度を調整するユーザブライト機能が備わっている。こ
の機能もつモニタにおいて、従来の様に余白領域３７に
黒信号として画像信号のペデスタルレベル（黒レベル）
を書き込むと、表示領域３６内のブライトコントロール
より、余白領域３７のブライトも同時に変化してしまい
十分な黒レベルが表示されないという欠点が生じる。そ
こで、本発明では画像信号の供給源となる主ドライバ１
とは独立にブライトコントロールをもつ副ドライバ（黒
信号発生回路）２を設け、表示パネル３側に黒信号を入
力する事により、ユーザブライトとは無関係で確実に余
白領域３７を黒レベルとする事が可能になる。
【０００９】図２を参照して図１に示した画像表示シス
テムの動作を詳細に説明する。（Ａ）に示す様に、本例
では表示パネル３はＸＧＡ規格に従った画面３１を備え
ている。即ち、ＸＧＡ規格の画像信号は高解像度であ
り、これに応じて画面３１には７６８行×１０２４列分
の画素３２が含まれている。主ドライバ１側からＸＧＡ
規格の画像信号ＶＳＩＧが供給された場合、表示パネル
３側では画面３１に含まれる全画素３２を用いて表示駆
動が行なわれる。即ち、この場合には画面３１全体が表
示領域となり余白領域は生じない。
【００１０】（Ｂ）はＸＧＡ規格用に設計された表示パ
ネルにＳＶＧＡ規格の画像信号が供給された場合におけ
る表示状態を表わしている。ＳＶＧＡ規格はＸＧＡ規格
に比べ低解像度であり、６００行×８００列の画素配列
に対応している。そこで本発明では、ＳＶＧＡ規格の解
像度に適合した行数（６００行）及び列数（８００列）
の画素３２を含む画面３１内の表示領域３６に画像信号
を書き込んでいる。この表示領域３６以外の余白領域３
７に属する画素３２には黒信号が書き込まれる。この様
に、本発明では表示すべき画像信号の解像度と表示領域
の画素配列とが完全に対応している為、従来問題となっ
ていたモアレ等が生じない。
【００１１】（Ｃ）はさらにＳＶＧＡ規格より低解像度
のＶＧＡ規格の画像信号が主ドライバ側から供給された
場合における表示パネル側の表示状態を表わしている。
この場合には、ＶＧＡ規格の画像信号は４８０行×６４
０列分の画素３２を含む表示領域３６に限定して書き込
まれる。この表示領域３６以外の余白領域３７には黒信
号が書き込まれる。この場合、タイミングジェネレータ
４は、例えば画像信号の垂直ブランキング期間に表示パ
ネル３の垂直走査回路３３を高速動作させ、余白領域３
７の上側及び下側に含まれる画素の行（上側行及び下側
行）に黒信号を高速で書き込む。この後、上側行と下側
行に挟まれた中間行に対し通常の動作速度で黒信号及び
画像信号を画素毎に順次書き込んでいく。この場合、余
白領域３７に属する左側列には黒信号が順次書き込ま
れ、次いで表示領域３６に含まれる中間列には順次画像
信号が書き込まれ、最後に余白領域３７に含まれる右側
列の画素に黒信号が順次書き込まれる。この様にして、
中間行と中間列の交差部分に規定された表示領域３６に
のみＶＧＡ規格の画像信号が書き込まれる。なお、上側
行及び下側行に対して黒信号を高速で書き込む代りに、
画像信号の垂直ブランキング期間に表示パネル３の垂直
走査回路３３の一部を一斉動作させる事により上側行及
び下側行に黒信号を一括で書き込む様にしても良い。
【００１２】図３は、図１に示した表示パネル３の具体
的な構成例を示すブロック図である。図示する様に、本
表示パネルは行状に配列したゲート線Ｘと列状に配列し
た信号線Ｙとを備えている。又、ゲート線Ｘと信号線Ｙ
の交差部には液晶画素ＬＣが行列状に配されている。本
表示パネルは液晶画素を備えているが、他の電気光学物
質からなる画素であっても良い事はもちろんである。液
晶画素ＬＣは薄膜トランジスタＴｒにより駆動される。
薄膜トランジスタＴｒのソース電極は対応する信号線Ｙ
に接続され、ゲート電極は対応するゲート線Ｘに接続さ
れ、ドレイン電極は対応する液晶画素ＬＣに接続されて
いる。
【００１３】各ゲート線Ｘには垂直走査回路３３が接続
されている。この垂直走査回路３３は例えばＤ型フリッ
プフロップ（ＤＦＦ）を多段接続したシフトレジスタか
らなり、垂直クロック信号ＶＣＫに応じて垂直スタート
信号ＶＳＴを順次転送し、各ゲート線Ｘに対して選択パ
ルスφV1，…，φVMを供給する。これにより各ゲート線
Ｘを順次走査し、１ライン期間毎に１行分の液晶画素Ｌ
Ｃを選択する。
【００１４】一方、個々の信号線Ｙは対応する水平スイ
ッチング素子ＨＳＷを介して入力線３８に接続されてい
る。この入力線３８には主ドライバ１から画像信号ＶＳ
ＩＧが供給される。又、水平走査回路３４を備えてお
り、各水平スイッチング素子ＨＳＷの開閉制御を行な
う。即ち、水平走査回路３４は水平クロック信号ＨＣＫ
に同期して水平スタート信号ＨＳＴを順次転送し、サン
プリングパルスφH1，φH2，φH3，…，φHNを出力して
水平スイッチング素子ＨＳＷを開閉する。かかる動作に
より各信号線Ｙに対して画像信号ＶＳＩＧをサンプリン
グし、１ライン期間内に選択された１行分の画素ＬＣに
対して導通状態にある薄膜トランジスタＴｒを介し画像
信号ＶＳＩＧを書き込む。
【００１５】本発明の特徴事項として、個々の信号線Ｙ
は別の水平スイッチング素子ＰＳＷを介して別の入力線
３９に接続されている。この入力線３９には副ドライバ
２から黒信号ＶＢＬＫが供給される。又、補助走査回路
３５を備えており、各水平スイッチング素子ＰＳＷの開
閉制御を行なう。即ち、補助走査回路３５はクロック信
号ＰＣＫに同期してスタート信号ＰＳＴを順次転送し、
サンプリングパルスφP1，φP2，φP3，…，φPNを出力
して水平スイッチング素子ＰＳＷを開閉する。各信号線
Ｙに対して黒信号ＶＢＬＫをサンプリングし、１ライン
期間内に選択された１行分の画素ＬＣに対して導通状態
にある薄膜トランジスタＴｒを介し黒信号ＶＢＬＫを書
き込む。
【００１６】次に、図３に示した表示パネルの動作を説
明する。図２の（Ａ）に示した様に、ＸＧＡ規格の画像
信号が入力された場合には画面に含まれる全液晶画素Ｌ
Ｃに画像信号ＶＳＩＧのみが書き込まれる。この為、垂
直走査回路３３は先頭段から最終段まで順次選択パルス
φV を出力する。又、水平走査回路３４も制御信号ＣＴ
Ｌに従って通常の転送動作を行ない、先頭段から最終段
まで順次サンプリングパルスφH を出力する。これによ
り、全液晶画素ＬＣにＸＧＡ規格の画像信号ＶＳＩＧが
過不足なく書き込まれる事になる。この場合には、補助
走査回路３５は制御信号ＣＴＬに従って転送動作を全面
的に中止し、全水平スイッチング素子ＰＳＷは開状態に
保たれる。
【００１７】一方、図２の（Ｃ）に示す様にＶＧＡ規格
の画像信号ＶＳＩＧを書き込む場合には、先ず余白領域
に属する上側行及び下側行に対して垂直ブランキング期
間内に高速で黒信号ＶＢＬＫが書き込まれる。この為、
垂直走査回路３３は上側行及び下側行に対応したゲート
線Ｘに対して高速化されたＶＣＫに応じＶＳＴを高速転
送しφV を順次出力する。この際、垂直走査回路３３は
制御信号ＣＴＬに従って中間行に対応した段の転送動作
をスキップする。一方、補助走査回路３５が制御信号Ｃ
ＴＬに応じて動作状態となり選択パルスφP を順次出力
しＰＳＷを閉状態にして黒信号ＶＢＬＫを書き込む。な
お、補助走査回路３５は水平スイッチング素子ＰＳＷを
順次閉じる代わりに、一斉に閉じさせても良い。これに
対し、水平走査回路３４は制御信号ＣＴＬに従って休止
状態におかれる。次に、垂直ブランキング期間が経過す
ると、図２の（Ｃ）に示した様に中間行に対して黒信号
ＶＢＬＫ及び画像信号ＶＳＩＧが列分割的に書き込まれ
る。この場合、垂直走査回路３３は制御信号ＣＴＬに応
じて中間行に対応するゲート線Ｘに対してのみ通常の動
作速度で選択パルスφV を出力する。一方、補助走査回
路３５は図２の（Ｃ）に示した左側列及び右側列に対応
したＰＳＷのみを選択的に閉じる一方、水平走査回路３
４は図２の（Ｃ）に示した中間列に対応するＨＳＷのみ
を順次閉じる様にする。
【００１８】図４を参照して、さらに余白領域に含まれ
る上側行及び下側行に対する黒信号の高速書き込み動作
を具体的に説明する。図４のタイミングチャートに示す
様に、元の画像信号ＳＩＧは垂直ブランキング期間の後
１ライン期間毎に映像データを含んでいる。タイミング
ジェネレータから供給される垂直クロック信号ＶＣＫは
垂直ブランキング期間内のみ高速化される。この後、Ｖ
ＣＫは１ライン期間毎に反転され通常の動作に移る。黒
信号ＶＢＬＫは前述した様に交流化されている。この
際、垂直ブランキング期間ではＶＣＫの高速化に対応し
てＶＢＬＫも高速で交流反転されている。主ドライバか
ら表示パネル側に供給される画像信号ＶＳＩＧも交流化
されており、１ライン期間毎にその極性が反転してい
る。なお、垂直ブランキング期間には映像データが含ま
れておらず、これを利用して黒信号ＶＢＬＫが高速で書
き込まれる。この様に、本例では垂直ブランキング期間
内で垂直走査回路３３の転送速度を速くし、１行（１ラ
イン）ずつ黒信号を画素へ書き込んでいる。この駆動方
法によれば、１ライン分の画素のみに同時に黒信号が書
き込まれる為、負荷が比較的軽くて済むという効果があ
る。又、黒表示される余白領域においてもライン反転駆
動が可能になる。
【００１９】図５は他の黒信号書き込み方法を表わして
いる。本例では画像信号の垂直ブランキング期間に表示
パネルの垂直走査回路の一部を一斉動作させ、余白領域
の上側行及び下側行に黒信号を一括で書き込んでいる。
即ち、タイミングジェネレータは垂直ブランキング期間
に単発のクロック信号ＢＣＫを供給する。表示パネル側
の垂直走査回路はＢＣＫに応じて上側行及び下側行に対
応するゲート線Ｘに対して一斉に選択パルスφV を出力
する。これにより、黒信号ＶＢＬＫが上側行及び下側行
の全てに一括で書き込まれる。この垂直ブランキング期
間経過後、表示パネルは通常の動作に入り１ライン期間
毎に１行分の画素に対して画像信号ＶＳＩＧ及び黒信号
ＶＢＬＫが列分割的に書き込まれる。この様に、本例で
は垂直ブランキング期間内の特定時間（ＢＣＫの出力時
間）で、余白領域の上側行及び下側行を一括選択し、同
時に黒信号を画素へ書き込む。この駆動方法は図４に示
した場合と比較し高速転送を要さないので画素電位の書
き込み期間を十分にとる事が可能である。但し、余白領
域に対しては黒信号をライン反転で書き込む事ができな
い。従って、この駆動方法では余白領域の上側行及び下
側行に対してフィールド反転で黒信号を書き込む事にな
る。
【００２０】図６は図５に示した駆動方法に用いられる
垂直走査回路の具体的な構成例を示している。図示する
様に、垂直走査回路３３はＤＦＦの多段接続からなるシ
フトレジスタを含んでおり、ＶＣＫに応じてＶＳＴを順
次転送し、対応するゲート線Ｘに対し順次選択パルスφ
V を出力する。余白領域の上側行及び下側行に対応する
段のＤＦＦの出力にはオアゲート素子ＯＲが接続されて
いる。余白領域の上側行及び下側行に黒信号を一括書き
込みする場合には、ＢＣＫがこのオアゲート素子を介し
て直接ゲート線Ｘに出力される構成となっている。
【００２１】
【発明の効果】以上説明した様に、本発明によれば、解
像度の異なる画像信号を同一表示パネルで表示する場
合、表示領域外の余白領域を黒表示する手段として、画
像信号と独立な黒信号発生回路を備えており、別の径路
によりパネル内へ黒信号を入力する事により、ユーザブ
ライトコントロールに影響を受ける事なく確実に余白領
域を黒く表示する事が可能になる。
【図面の簡単な説明】
【図１】本発明にかかる画像表示システムの基本的な構
成を示すブロック図である。
【図２】図１に示した画像表示システムの動作説明に供
する模式図である。
【図３】図１に示した画像表示システムに含まれる表示
パネルの具体的な構成例を示すブロック図である。
【図４】図３に示した表示パネルの動作説明に供する波
形図である。
【図５】同じく図３に示した表示パネルの動作説明に供
する波形図である。
【図６】表示パネルに内蔵される垂直走査回路の構成例
を示す回路図である。
【図７】従来の表示パネルの一例を示す模式的な斜視図
である。
【符号の説明】
１…主ドライバ，２…副ドライバ，３…表示パネル，４
…タイミングジェネレータ，３１…画面，３２…画素，
３３…垂直走査回路，３４…水平走査回路，３５…補助
走査回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 異なる解像度の規格を有する複数種の画
    像信号及びこれらから独立して輝度調整可能な黒信号を
    供給するドライバと、 行列配置した画素からなる画面、画素の行を順次選択す
    る垂直走査回路、画素の列にドライバから供給された画
    像信号を順次分配して選択された画素に書き込む水平走
    査回路及び画素の列にドライバから供給された黒信号を
    分配して選択された画素に書き込む補助走査回路を内蔵
    した表示パネルと、 該ドライバ供給される画像信号の解像度に応じて制御信
    号を該表示パネルの各走査回路に供給してその動作を制
    御するタイミングジェネレータとからなり、 該解像度に適合した行数及び列数の画素を含む画面内の
    表示領域に画像信号を書き込むと共に、該表示領域以外
    の余白領域に属する画素に黒信号を書き込む事を特徴と
    する画像表示システム。
  2. 【請求項２】 前記タイミングジェネレータは、画像信
    号の垂直ブランキング期間に該表示パネルの垂直走査回
    路を高速動作させ、余白領域の上側及び下側に含まれる
    画素の行に黒信号を高速で書き込む事を特徴とする請求
    項１記載の画像表示システム。
  3. 【請求項３】 前記タイミングジェネレータは、画像信
    号の垂直ブランキング期間に該表示パネルの垂直走査回
    路の一部を一斉動作させ、余白領域の上側及び下側に含
    まれる画素の行に黒信号を一括で書き込む事を特徴とす
    る請求項１記載の画像表示システム。
  4. 【請求項４】 異なる解像度の規格を有する複数種の画
    像信号及びこれらから独立して輝度調整可能な黒信号を
    供給するドライバと、行列配置した画素からなる画面、
    画素の行を順次選択する垂直走査回路、画素の列にドラ
    イバから供給された画像信号を順次分配して選択された
    画素に書き込む水平走査回路及び画素の列にドライバか
    ら供給された黒信号を分配して選択された画素に書き込
    む補助走査回路を内蔵した表示パネルと、該ドライバか
    ら供給される画像信号の解像度に応じて制御信号を該表
    示パネルの各走査回路に供給してその動作を制御するタ
    イミングジェネレータとからなる画像表示システムの駆
    動方法であって、該解像度に適合した行数及び列数の画
    素を含む画面内の表示領域に画像信号を書き込むと共
    に、該表示領域以外の余白領域に属する画素に黒信号を
    書き込む事を特徴とする画像表示システムの駆動方法。
JP8040609A 1996-02-02 1996-02-02 画像表示システム Pending JPH09212139A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8040609A JPH09212139A (ja) 1996-02-02 1996-02-02 画像表示システム
US08/789,380 US5844539A (en) 1996-02-02 1997-01-28 Image display system
CN97101887A CN1160224A (zh) 1996-02-02 1997-02-02 影像显示系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8040609A JPH09212139A (ja) 1996-02-02 1996-02-02 画像表示システム

Publications (1)

Publication Number Publication Date
JPH09212139A true JPH09212139A (ja) 1997-08-15

Family

ID=12585273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8040609A Pending JPH09212139A (ja) 1996-02-02 1996-02-02 画像表示システム

Country Status (3)

Country Link
US (1) US5844539A (ja)
JP (1) JPH09212139A (ja)
CN (1) CN1160224A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343922A (ja) * 2000-03-30 2001-12-14 Sharp Corp 画像表示装置およびその駆動方法
KR100552906B1 (ko) * 2003-07-04 2006-02-22 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100744740B1 (ko) * 2005-11-29 2007-08-01 노바텍 마이크로일렉트로닉스 코포레이션 패널상에 비-특정 해상도 프레임을 표시하기 위한 방법
JP2007225873A (ja) * 2006-02-23 2007-09-06 Hitachi Displays Ltd 画像表示装置
CN100392478C (zh) * 2003-08-22 2008-06-04 统宝光电股份有限公司 液晶显示面板的变更分辨率电路装置
KR100891593B1 (ko) * 2002-12-12 2009-04-03 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101016558B1 (ko) * 2003-05-22 2011-02-24 소니 주식회사 영상 신호 처리 장치 및 표시 방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6088014A (en) 1996-05-11 2000-07-11 Hitachi, Ltd. Liquid crystal display device
JP3713084B2 (ja) * 1995-11-30 2005-11-02 株式会社日立製作所 液晶表示制御装置
JPH09307839A (ja) * 1996-05-09 1997-11-28 Fujitsu Ltd 表示装置および該表示装置の駆動方法並びに駆動回路
JPH09325741A (ja) * 1996-05-31 1997-12-16 Sony Corp 画像表示システム
TW439000B (en) * 1997-04-28 2001-06-07 Matsushita Electric Ind Co Ltd Liquid crystal display device and its driving method
KR100266211B1 (ko) * 1997-05-17 2000-09-15 구본준; 론 위라하디락사 액정판넬의종횡비와다른종횡비의화상표시기능을가진액정표시장치및그방법
CN100338630C (zh) * 1997-12-18 2007-09-19 富士胶片株式会社 图像合成系统、装置和方法、分离方法及客户机
JP3129271B2 (ja) * 1998-01-14 2001-01-29 日本電気株式会社 ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置
JPH11231844A (ja) * 1998-02-19 1999-08-27 Toshiba Electronic Engineering Corp 画像表示方法及びその装置
JP3734629B2 (ja) * 1998-10-15 2006-01-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 表示装置
US6597373B1 (en) * 2000-01-07 2003-07-22 Intel Corporation System and method of aligning images for display devices
EP1182637A1 (en) * 2000-08-22 2002-02-27 STMicroelectronics S.r.l. Liquid crystal display memory controller using folded addressing
US6961029B1 (en) 2000-11-08 2005-11-01 Palm, Inc. Pixel border for improved viewability of a display device
US7425970B1 (en) * 2000-11-08 2008-09-16 Palm, Inc. Controllable pixel border for a negative mode passive matrix display device
US7724270B1 (en) 2000-11-08 2010-05-25 Palm, Inc. Apparatus and methods to achieve a variable color pixel border on a negative mode screen with a passive matrix drive
US20020067337A1 (en) * 2000-12-01 2002-06-06 Klink Kristopher Allyn Liquid crystal display imager and clock reduction method
TW493159B (en) * 2001-01-05 2002-07-01 Acer Peripherals Inc Method and device to detect the full-screen size by data enable signal
WO2002075715A1 (fr) * 2001-03-21 2002-09-26 Sony Corporation Dispositif d'affichage a cristaux liquides et procede d'activation correspondant, systeme de camera
US20020145580A1 (en) * 2001-04-06 2002-10-10 Waterman John Karl Minimizing frame writing time of a liquid crystal display
US20030001845A1 (en) * 2001-05-11 2003-01-02 Willis Donald Henry Black line insertion for overly tall liquid crystal imagers
US7161576B2 (en) * 2001-07-23 2007-01-09 Hitachi, Ltd. Matrix-type display device
JP4106888B2 (ja) * 2001-09-19 2008-06-25 カシオ計算機株式会社 液晶表示装置および携帯端末装置
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
KR100895303B1 (ko) * 2002-07-05 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100437338B1 (ko) * 2002-08-27 2004-06-25 삼성에스디아이 주식회사 평판 표시 장치
KR100400602B1 (en) * 2003-02-21 2003-10-08 Humax Co Ltd Method for controlling resolution of graphic image
JP4168270B2 (ja) * 2003-08-11 2008-10-22 ソニー株式会社 表示装置及びその駆動方法
WO2006038187A1 (en) * 2004-10-06 2006-04-13 Koninklijke Philips Electronics N.V. Arbitrary addressable row decoder with start/stop resetting of pixels
TW200630951A (en) * 2005-02-21 2006-09-01 Au Optronics Corp Display panels and display device using same
KR101158868B1 (ko) * 2005-06-29 2012-06-25 엘지디스플레이 주식회사 다수의 분할 영역별로 휘도 레벨을 조절할 수 있는 액정표시 장치 및 그의 구동 방법
EP1917659A1 (en) * 2005-08-19 2008-05-07 Telefonaktiebolaget LM Ericsson (publ) Image management
TWI335570B (en) * 2006-04-17 2011-01-01 Au Optronics Corp Active matrix organic light emitting diode display capable of driving pixels according to display resolution and related driving method
CN100405445C (zh) * 2006-05-25 2008-07-23 友达光电股份有限公司 依分辨率调节驱动电路的显示器及驱动方法
KR100948710B1 (ko) * 2006-08-09 2010-03-22 세이코 엡슨 가부시키가이샤 주사형 화상 표시 장치
TW200813914A (en) * 2006-09-04 2008-03-16 Novatek Microelectronics Corp Method for displaying an image of low resolution on a display device of high resolution
US20080127179A1 (en) * 2006-09-25 2008-05-29 Barrie Jon Moss System and apparatus for deployment of application and content to different platforms
TWI414859B (zh) * 2009-05-27 2013-11-11 Mstar Semiconductor Inc 應用於顯示器之控制裝置及控制方法
KR20160074761A (ko) * 2014-12-18 2016-06-29 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN113281983B (zh) * 2021-04-21 2022-06-17 广东瑞芯智能科技有限公司 智能手表画面显示的控制方法、系统、智能手表及介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
JP3094429B2 (ja) * 1990-07-31 2000-10-03 ソニー株式会社 画像撮影記録装置
CA2100322C (en) * 1992-08-06 2004-06-22 Christoph Eisenbarth Method and apparatus for monitoring image processing operations
CA2127942C (en) * 1993-07-14 1999-06-15 Masatoshi Tanaka Video-data transmitter, video-data receiver, and video-data transceiver
JP3546889B2 (ja) * 1993-08-24 2004-07-28 ソニー株式会社 多重化伝送方法および装置
JP3270276B2 (ja) * 1993-12-22 2002-04-02 キヤノン株式会社 表示装置およびその表示方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343922A (ja) * 2000-03-30 2001-12-14 Sharp Corp 画像表示装置およびその駆動方法
KR100891593B1 (ko) * 2002-12-12 2009-04-03 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101016558B1 (ko) * 2003-05-22 2011-02-24 소니 주식회사 영상 신호 처리 장치 및 표시 방법
KR100552906B1 (ko) * 2003-07-04 2006-02-22 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
CN100392478C (zh) * 2003-08-22 2008-06-04 统宝光电股份有限公司 液晶显示面板的变更分辨率电路装置
KR100744740B1 (ko) * 2005-11-29 2007-08-01 노바텍 마이크로일렉트로닉스 코포레이션 패널상에 비-특정 해상도 프레임을 표시하기 위한 방법
JP2007225873A (ja) * 2006-02-23 2007-09-06 Hitachi Displays Ltd 画像表示装置

Also Published As

Publication number Publication date
CN1160224A (zh) 1997-09-24
US5844539A (en) 1998-12-01

Similar Documents

Publication Publication Date Title
JPH09212139A (ja) 画像表示システム
KR100497703B1 (ko) 화상표시시스템 및 그 구동방법
KR100769391B1 (ko) 표시장치 및 그 구동제어방법
US7724269B2 (en) Device for driving a display apparatus
CN100541588C (zh) 液晶显示装置及其控制方法、以及移动终端
US20110285759A1 (en) Liquid crystal display device and method for driving same
US20010033278A1 (en) Display device driving circuit, driving method of display device, and image display device
US20050195150A1 (en) Display panel and display device
US5724061A (en) Display driving apparatus for presenting same display on a plurality of scan lines
EP0834171B1 (en) Computer system with dual-panel lcd display
KR100259262B1 (ko) 액정표시판넬 인터페이스 장치
KR100891593B1 (ko) 액정표시장치 및 그 구동방법
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JP2003330423A (ja) 液晶表示装置及びその駆動制御方法
JP3623304B2 (ja) 液晶表示装置
JP2002040993A5 (ja)
JPH0916131A (ja) 液晶表示装置及び液晶表示素子の駆動方法
JPH10198321A (ja) アクティブマトリクス表示装置
EP1111576A2 (en) Liquid crystal display and driving method for liquid crystal display
JP3360649B2 (ja) 液晶表示装置
JP3826930B2 (ja) 液晶表示装置
JP2002132227A (ja) 表示装置およびその駆動方法
JPH10171420A (ja) アクティブマトリクス型液晶表示装置
JPH09270976A (ja) 液晶表示装置
KR100909051B1 (ko) 액정 표시 장치의 구동 방법