JP2007225873A - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP2007225873A
JP2007225873A JP2006046622A JP2006046622A JP2007225873A JP 2007225873 A JP2007225873 A JP 2007225873A JP 2006046622 A JP2006046622 A JP 2006046622A JP 2006046622 A JP2006046622 A JP 2006046622A JP 2007225873 A JP2007225873 A JP 2007225873A
Authority
JP
Japan
Prior art keywords
image data
image
data
switches
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006046622A
Other languages
English (en)
Inventor
Mitsuhide Miyamoto
光秀 宮本
Hajime Akimoto
肇 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2006046622A priority Critical patent/JP2007225873A/ja
Priority to US11/673,836 priority patent/US20070200818A1/en
Publication of JP2007225873A publication Critical patent/JP2007225873A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0221Addressing of scan or signal lines with use of split matrices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0275Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】内蔵メモリMEM1に記憶された画像データと、動画データの混載画面を低消費電力で表示する。
【解決手段】内蔵メモリを表示領域11外に設け、内蔵メモリに記憶された画像データの表示領域への転送を制御するスイッチと内蔵メモリに記憶された画像データ以外の画像データ(例えば、動画データ)の表示領域への転送を制御するスイッチを持ち、両画像データの表示位置に応じてスイッチの制御を行う。
【選択図】図1

Description

本発明は画像表示装置に係り、特にメモリを内蔵し、低消費電力化を図った画像表示装置に関する。
モバイル機器用の画像表示装置は、高画質かつ低消費電力が要求される。しかし、特に携帯電話用の液晶表示装置では、近年、高精細化が進むと共に、動画表示も行われるようになり、高画質と低消費電力の両立が難しくなってきている。このような問題を解決するため、画像表示装置を低消費電力化する画素構成や駆動方式等が提案されている。例えば、メモリ内蔵の画像表示装置がある。メモリ内蔵の画像表示装置は、静止画用の画像データを内蔵メモリに記憶させるもので、静止画表示を続ける場合には画像データの入力を必要としないため低消費電力化を図ることができる。また、このメモリ内蔵の画像表示装置の使用方法として、メモリに記憶した静止画と画像表示装置外部から送られる動画データを合成して画像を表示する構成が知られている。例えば、特開平8−194205号公報(特許文献1参照)や、特開平9−331490号公報(特許文献2参照)は、画素内にメモリ機能を内蔵させた例であり、動画表示を行う部分の画素のみに動画データが送られる。また特開平8−76721号公報(特許文献3参照)は、液晶ドライバ内にメモリを持ち、メモリ内のデータと外部から送られてくる動画データを液晶ドライバ内で走査線毎に切り替えて、データを液晶に転送する例である。
これらの画像表示装置では、静止画と動画を同一画面に表示する場合、静止画データはあらかじめメモリ内に保存されており、動画データのみを外部から入力するため、全画像データが入力される必要が無く、低消費電力化を図ることができる。
特開平8−194205号公報 特開平9−331490号公報 特開平8−076721号公報
前述した画素内にメモリ機能を内蔵した画像表示装置では、画素の面積が大きくなり、高精細化が困難になる。また、液晶ドライバ内のメモリと動画データを走査線毎に選択してパネル部に転送する画像表示装置では、デジタルアナログ変換器は常にデータを転送する必要があり、液晶ドライバの低消費電力化は難しい。さらに、1走査線毎に静止画と動画を切り替える駆動方式では、走査線方向での静止画と動画の切り替えを行うことができない。
そこで、本発明の目的は画素の面積が大きくならずに、内蔵メモリに記憶された画像データと、他の画像データ(例えば、動画データ)の混載画面を低消費電力で表示できる画像表示装置を提供することである。
本明細書で開示される本明細書において開示される発明のうち代表的手段の一例を示せば下記の通りである。すなわち、本発明に係る画像表示装置は、画像データを転送する複数のデータ配線と、前記複数のデータ配線に直行して配置される複数の走査配線と、前記複数のデータ配線と前記複数の走査配線の各交点に対応した複数の画素を持つ画像表示装置であって、画像を表示する表示領域を搭載した基板上の表示領域外の領域に薄膜トランジスタを用いて構成される第1のデータを記憶する第1メモリと、デジタル画像信号をアナログ画像信号に変換するデジタルアナログ変換器とを具備し、前記複数のデータ配線に転送する画像データは、前記第1メモリに記憶された第1画像データと前記第1画像データとは異なる第2画像データのどちらかが、前記データ配線毎に選択され、選択された前記第1画像データの画像と選択された前記第2画像データの画像とが、前記複数の走査配線のうち1本が選択される期間内に前記データ配線に転送されて前記表示領域に表示されることを特徴とするものである。
本発明に係る画像表示装置は、内蔵メモリを表示領域外に持ち、画像データの入力切替スイッチを、各走査配線が選択される毎に制御することから、静止画と動画を同時に表示する場合、動画データのみを新規に取り込むため、低消費電力化が図れる。
以下、添付図面を参照しながら本発明に係る画像表示装置につき、詳細に説明する。なお、同一もしくは同様の構成部分には、同一の参照符号を付してその重複する説明は省略する。
図1は、本発明に係る画像表示装置の第1実施例を示す構成図である。本実施例の画像表示装置はパネル部1とドライバIC2により構成されており、パネル部1上にはTFT(Thin Film Transistor)を用いて構成された表示領域11、垂直系回路VCIRC、内蔵メモリMEM1、スイッチSWa、スイッチSWbが配置されている。
なお、表示領域11は、液晶や有機EL素子等を用いて表示を行うものである。一方、ドライバIC2はデジタルアナログ変換器DAC、メモリMEM2、タイミングコントローラTcon、アドレスレジスタAREGにより構成されている。パネル部1はドライバIC2からの信号により画像表示を行う。ドライバIC2からパネル部1への信号には、タイミングコントローラTconからの制御信号と、デジタルアナログ変換器DACからのアナログ画像信号がある。タイミングコントローラTconからの制御信号により、パネル部1内の内蔵メモリMEM1、垂直系回路VCIRC、スイッチSWa、スイッチSWbの制御を行う。内蔵メモリMEM1は、容量に電荷を溜めるDRAM構成のもの、或いは、2つのインバータの入力と出力をそれぞれ接続したSRAM構成のものを用いる。
内蔵メモリMEM1の構成例を図2および図3に示す。図2は、容量に電荷を溜めるDRAM構成の内蔵メモリであり、メモリセルCEL1は、容量1個とトランジスタ1個により構成される。なお、図2において、AMPはP型MOSトランジスタとN型MOSトランジスタからなるCMOS(Complimentary MOS)インバータ2個で構成されるアンプであり、データ電圧の微小な電圧変化を増幅して出力するためのものである。簡単に読出し時の動作を説明する。データ読出し時に、まずリセット線RSTをオンにして、データ配線DTの電圧を電源電圧の半分、すなわちVDD/2にする。その後ゲート信号G1をオンにすると、メモリセルCEL1に記憶されたデータがデータ配線DTに出力されるが、この時のデータ電圧の変化は微小なので、増幅する必要がある。ここで、アンプAMPの電源を入れることにより、データ配線の電圧を電源電圧VDDのハイ(High)もしくは接地電位GNDのロー(Low)に、増幅して出力することができる。なお、CNT1は、電圧がVDD/2からアンプ動作時にVDDに変化する制御信号線、CNT2は、電圧がVDD/2からアンプ動作時にGNDに変化する制御信号線である。
図3は、2つインバータの入出力をそれぞれ接続したSRAM構成の内蔵メモリであり、メモリセルCEL2は、6個のトランジスタにより構成される。
次に、図4を用いて、パネル部1内の構成の一例を詳細に説明する。パネル部1内の表示領域11には、縦方向に複数のデータ配線111が配置され、横方向に複数の走査配線112が配置されている。データ配線111は、表示領域上部にある内蔵メモリMEM1と複数のスイッチSWa1、SWa2、…、SWanを介して接続されている。また、パネル部1の外部のデジタルアナログ変換器DACと複数のスイッチSWb1、SWb2、…、SWbnを介して接続されている。ここで、複数のスイッチSWa1と複数のスイッチSWb1は、複数のデータ配線111のうち、同じデータ配線に接続されたスイッチであり、複数のスイッチSWa2と複数のスイッチSWb2以降も同様に同じデータ配線に接続されている。また、複数のスイッチSWa1、SWa2、…、SWan、および複数のスイッチSWb1、SWb2、…、SWbnはn分割されているが、分割数および、各グループ内のスイッチの個数は任意である。
スイッチSWa1、SWa2、…、SWanはそれぞれ制御信号CNTa1、CNTa2、…、CNTanにより制御され、同様にスイッチSWb1、SWb2、…、SWbnは、それぞれ制御信号CNTb1、CNTb2、…、CNTbnにより制御される。
ここで、図2には示していないが、制御信号CNTa1、CNTa2、…、CNTanおよび制御信号CNTb1、CNTb2、…、CNTbnは、図1のドライバIC2内のタイミングコントローラTconから出力された制御信号である。また、走査配線112は垂直系回路VCIRCから駆動される信号配線である。この構成の画像表示装置を用いて、図5に示す表示領域11に、静止画IMGと動画MOVの合成画像を表示する手順を以下で説明する。ここで、静止画IMGを表示する領域には内蔵メモリMEM1に記憶された画像データを表示し、動画MOVを表示する領域には、ドライバIC2内のメモリMEM2の画像データを表示する。
図6および図7は、図5の表示領域11に示した静止画と動画の画像を表示する画像表示装置のパネル部である。表示領域11と内蔵メモリMEM1を接続するスイッチは、スイッチSWa1とスイッチSWa2の2ブロックで構成される。また、表示領域11とデジタルアナログ変換器DACを接続するスイッチも、スイッチSWb1とスイッチSWb2の2ブロックで構成される。図6では、走査配線112aが垂直系回路VCIRCにより選択されているときの画像信号の流れを矢印を使って示してある。走査配線112aに接続された画素は、すべて静止画IMGを表示するため、画素へは内蔵メモリMEM1のデータを転送する必要がある。よって、この時スイッチSWa1、スイッチSWa2をオン状態にし、スイッチSWb1、SWb2をオフ状態に設定する。
一方、図7では走査配線112bが垂直系回路VCIRCにより選択されているときの画像信号の流れを矢印を使って示してある。走査配線112bに接続された画素は、左半分は静止画IMG、右半分は動画MOVを表示するため、左半分の画素には内蔵メモリMEM1のデータを転送し、右半分の画素にはデジタルアナログ変換器DACのデータを転送する。よって、この時スイッチSWa1、スイッチSWb2をオン状態にし、スイッチSWa2、スイッチSWb1をオフ状態に設定する。
本実施例の画像表示装置は、内蔵メモリMEM1を持ち、画像データの入力切替スイッチSWa,SWbを、各走査配線が選択される毎に制御することから、静止画IMGと動画MOVを同時に表示する場合、動画データだけを新規に取り込めばよいので、低消費電力化が図れる。また、内蔵メモリMEM1を表示領域11外のパネル部1上に設ける構成の為、画素が大きくならず高精細化も容易である。
次に、本発明に係る画像表示装置の第2実施例について、図8を用いて説明する。図8は、図4と同様、画像表示装置内のパネル部1を示しているが、第1実施例の図4とはデータ配線111と内蔵メモリMEM1とを接続するスイッチの構成が異なっている。図4では、データ配線111と内蔵メモリMEM1とを接続するスイッチは、複数のスイッチのグループSWa1、SWa2、…、SWanにより構成されていたが、図8では、すべてのスイッチが制御信号CNTaにより制御される複数のスイッチSWaで構成されている。本実施例の画像表示装置において、図5の静止画と動画の合成画像を表示する手順を、以下説明する。
図9は、図5の画像を表示するパネル部1を示した図であり、表示領域11と内蔵メモリMEM1とを接続するスイッチは、スイッチSWaで構成され、また表示領域11とデジタルアナログ変換器DACを接続するスイッチは、スイッチSWb1とスイッチSWb2の2ブロックで構成される。このパネルが走査配線112aを選択し、静止画をデータ配線に転送する時のスイッチ制御信号CNTa、CNTb1、CNTb2のタイミングチャートを図10に示す。
図10に示すように、1走査配線選択期間(SCANSEL)において、前半を静止画データ転送期間TIMG、後半を動画データ転送期間TMOVに設定してある。よって、前半部の静止画データ転送期間TIMGでスイッチ制御信号CNTaをハイにする。一方、後半部の動画データ転送期間TMOVでは、動画の転送を行わないので、スイッチ制御信号CNTb1、CNTb2は前半、後半ともにローのままである。
次に、このパネル部において、走査配線112bが選択され、左半分に静止画データIMG、右半分に動画データMOVをデータ配線に転送する時のスイッチ制御信号CNTa、CNTb1、CNTb2のタイミングチャートを図11に示す。この場合、1走査配線選択期間の前半の静止画データ転送期間TIMGに、スイッチ制御信号CNTaをハイに設定することで、1ライン分の画素に静止画IMGを転送する。その後、後半の動画データ転送期間TMOVに、スイッチ制御信号CNTb2をハイにすることで、動画データを表示する画素のデータを動画データMOVに書き換える。この走査により、図5の画像を表示することができる。
したがって、本実施例でも、内蔵メモリMEM1に記憶された静止画データの表示領域への転送を制御するスイッチSWaと、DACから送られて来る動画データの表示領域への転送を制御するスイッチSWb1,SWb1を持ち、両画像データの表示位置に応じてスイッチの制御を行うことで、静止画IMGと動画MOVを同時に表示する場合、動画データだけを新規に取り込めばよいので、低消費電力化が図れる。また、内蔵メモリMEM1を表示領域11外のパネル部1上に設ける構成の為、画素が大きくならず高精細化も容易である。
本発明に係る画像表示装置の第3実施例について、図12を用いて説明する。本実施例の図12に示す構成は、実施例2で示した図8の構成とは逆に、データ配線111と内蔵メモリMEM1とを接続するスイッチを複数のグループSWa1、SWa2、…、SWanで構成し、データ配線111とデジタルアナログ変換器DACとを接続するスイッチを同一の制御信号CNTbで制御されるスイッチSWbで構成し、1走査配線選択期間の画像データの転送を、前半に動画データMOVの転送、後半に静止画データIMGの転送を行う表示が可能となる。本実施例においても、内蔵メモリMEM1を有し、静止画IMGと動画MOVを同時に表示する場合、スイッチの切替え制御により動画データだけを新規に取り込めばよいので、低消費電力化が図れる。
本発明に係る画像表示装置の第4実施例について、図13および図14を用いて、以下説明する。図13に示した本実施例の画像表示装置の構成は、実施例1の図1で示した構成と異なり、デジタルアナログ変換器DACを、TFTを用いて表示領域11と同じパネル部1の基板上に形成している。この画像表示装置では、表示領域11への画像データの転送経路は、内蔵メモリMEM1から、スイッチSWa、ラッチLAT、アナログデジタル変換器DACを介して表示領域11に行く経路と、ドライバIC2上のメモリMEM2からスイッチSWb、ラッチLAT、アナログデジタル変換器DACを介して表示領域11に行く経路とがある。両入力経路の切り替えを行うのはスイッチSWa、およびスイッチSWbである。
図14に、6ビットのデータを転送する場合のスイッチSWaおよびスイッチSWbの構成を示す。ラッチLATの入力配線は、6個のスイッチSWaおよび6個のスイッチSWbに接続されている。スイッチSWaはタイミングコントローラTconからの制御信号CNTaにより制御され、同様に、スイッチSWbはタイミングコントローラTconからの制御信号CNTbにより制御される。ラッチLATへの画像データの取り込みは、シフトレジスタSREGからの信号により行われるが、ラッチLATがデータを取り込む毎にスイッチSWaとスイッチSWbのうちどちらかのスイッチをオン状態にし、もう一方をオフ状態にすることで表示領域11に内蔵メモリMEM1の静止画データIMGと、ドライバIC2上のメモリMEM2の動画データMOVとの混在画像を表示することができる。したがって、本実施例においても、静止画IMGと動画MOVを同時に表示する場合、動画データだけを新規に取り込めばよいので、低消費電力化が図れる。また、内蔵メモリMEM1を表示領域11外のパネル部1上に設ける構成の為、画素が大きくならず高精細化も容易である。
本発明に係る画像表示装置の第1実施例の構成を示すブロック図。 本発明に係る画像表示装置の内蔵メモリの構成の一例を示す図。 本発明に係る画像表示装置の内蔵メモリの構成の別の例を示す図。 第1実施例のパネル部の構成を示す図。 静止画と動画の合成画面の一例を示す図。 表示領域への画像データの転送を示す図。 表示領域への画像データの転送を示す図。 本発明に係る画像表示装置の第2実施例のパネル部の構成を示す図。 第2実施例のパネル部の構成を示すブロック図。 第2実施例のタイムチャートを示す図。 第2実施例のタイムチャートを示す図。 本発明に係る画像表示装置の第3実施例のパネル部の構成を示す図。 本発明に係る画像表示装置の第4実施例のパネル部の構成を示す図。 第4実施例のスイッチ構成を示す図。
符号の説明
1…パネル部、2…ドライバIC、11…表示領域、111…データ配線、112…走査配線、112,112a,112b…走査配線、AMP…アンプ、AREG…アドレスレジスタ、CEL1,CEL2…メモリセル、CNTa,CNTb,CNTd…制御信号、DAC…デジタルアナログ変換器、DT…データ配線、LAT…ラッチ、MEM1…内蔵メモリ、MEM2…メモリ、SREG…シフトレジスタ、SWa,SWb…スイッチ、Tcon…タイミングコントローラ、VCIRC…垂直系回路。

Claims (6)

  1. 画像データを転送する複数のデータ配線と、前記複数のデータ配線に直行して配置される複数の走査配線と、前記複数のデータ配線と前記複数の走査配線の各交点に対応した複数の画素を持つ画像表示装置であって、
    画像を表示する表示領域を搭載した基板上の表示領域外の領域に薄膜トランジスタを用いて構成される第1のデータを記憶する第1メモリと、
    デジタル画像信号をアナログ画像信号に変換するデジタルアナログ変換器とを具備し、
    前記複数のデータ配線に転送する画像データは、前記第1メモリに記憶された第1画像データと前記第1画像データとは異なる第2画像データのどちらかが、前記データ配線毎に選択され、選択された前記第1画像データの画像と選択された前記第2画像データの画像とが、前記複数の走査配線のうち1本が選択される期間内に前記データ配線に転送されて前記表示領域に表示されることを特徴とする画像表示装置。
  2. 請求項1において、
    前記第1画像データを前記複数のデータ配線に転送するかどうかを選択する複数の第1スイッチと、
    前記第2画像データを前記複数のデータ配線に転送するかどうかを選択する複数の第2スイッチとを具備し、
    前記複数の第1スイッチは同一の制御信号により制御される第1スイッチグループとして構成され、
    前記複数の第2スイッチは同一の制御信号により制御される第2スイッチグループとして構成されることを特徴とする画像表示装置。
  3. 請求項2に記載の画像表示装置において、
    前記複数の走査配線のうち1本が選択されている期間内に、
    前記第1スイッチグループのうちのいずれかの第1スイッチがオン状態にされることで、前記複数のデータ配線のうちのいずれかのデータ配線に前記第1メモリに記憶された第1画像データが転送され、
    前記第2スイッチグループのうちのいずれかの第2スイッチが、前記第1画像データが転送されないデータ配線へ前記第2画像データを転送するためにオン状態にされ、前記第1画像データが転送されない前記複数のデータ配線に転送されることにより、前記複数のデータ配線に記憶された前記第2画像データと、前記第1画像データとを転送することで前記表示領域に前記第1画像データと前記第2画像データの画像を表示させることを特徴とする画像表示装置。
  4. 請求項2に記載の画像表示装置において、
    前記複数の走査配線のうち1本が選択されている期間内に、前記複数の第1スイッチをすべてオン状態にした後、前記複数の第2スイッチをすべてオフ状態にして、前記複数のデータ配線に前記第2画像データを転送し、
    次に、前記複数の第1スイッチをすべてオフ状態にした後、前記複数の第2スイッチのうち所要のグループのスイッチをオン状態に設定することで、前記複数のデータ配線のうち所要のデータ配線に前記第2画像データを転送し、
    前記転送された信号が前記複数の画素に記憶されることで前記表示領域に前記第1画像データと前記第2画像データの画像が表示されることを特徴とする画像表示装置。
  5. 請求項2に記載の画像表示装置において、
    前記複数の走査配線のうち1本が選択されている期間内に、前記複数の第2スイッチをすべてオン状態にした後、前記複数の第1スイッチをすべてオフ状態にして、前記複数のデータ配線に前記第2画像データを転送し、
    次に、前記複数の第2スイッチをすべてオフ状態にした後、前記複数の第1スイッチのうち所要のグループのスイッチをオン状態に設定することで、前記複数のデータ配線のうち所要のデータ配線に、前記第1画像データを転送し、
    前記転送された信号が前記複数の画素に記憶されることで前記表示領域に前記第1画像データと前記第2画像データの画像が表示されることを特徴とする画像表示装置。
  6. 請求項1〜5のいずれかにおいて、前記第1画像データは静止画データであり、前記第2画像データは動画データであることを特徴とする画像表示装置。
JP2006046622A 2006-02-23 2006-02-23 画像表示装置 Pending JP2007225873A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006046622A JP2007225873A (ja) 2006-02-23 2006-02-23 画像表示装置
US11/673,836 US20070200818A1 (en) 2006-02-23 2007-02-12 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006046622A JP2007225873A (ja) 2006-02-23 2006-02-23 画像表示装置

Publications (1)

Publication Number Publication Date
JP2007225873A true JP2007225873A (ja) 2007-09-06

Family

ID=38443517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006046622A Pending JP2007225873A (ja) 2006-02-23 2006-02-23 画像表示装置

Country Status (2)

Country Link
US (1) US20070200818A1 (ja)
JP (1) JP2007225873A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012230395A (ja) * 2010-01-20 2012-11-22 Semiconductor Energy Lab Co Ltd 表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5312779B2 (ja) * 2007-12-13 2013-10-09 ルネサスエレクトロニクス株式会社 液晶表示装置、データ駆動ic、及び液晶表示パネル駆動方法
US8564522B2 (en) * 2010-03-31 2013-10-22 Apple Inc. Reduced-power communications within an electronic display
CN104064141B (zh) * 2014-06-12 2016-12-14 京东方科技集团股份有限公司 显示面板光学补偿装置、显示面板和光学补偿方法
KR102593265B1 (ko) 2019-04-08 2023-10-25 삼성전자주식회사 디스플레이 구동 장치 및 그 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168231A (ja) * 1988-12-22 1990-06-28 Nec Corp 液晶光シャッタ及びその駆動方法
JPH07281639A (ja) * 1994-04-11 1995-10-27 Oki Electric Ind Co Ltd アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ
JPH0876721A (ja) * 1994-09-09 1996-03-22 Hitachi Ltd マトリックスパネル表示装置
JPH09212139A (ja) * 1996-02-02 1997-08-15 Sony Corp 画像表示システム
JPH10319924A (ja) * 1997-05-17 1998-12-04 Lg Electron Inc デジタル方式の液晶表示パネル駆動回路
JPH11305193A (ja) * 1998-04-16 1999-11-05 Semiconductor Energy Lab Co Ltd 表示装置および表示装置補正システム
JP2002323881A (ja) * 2001-02-22 2002-11-08 Seiko Epson Corp 表示ドライバ、表示ユニット及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024496A1 (en) * 1998-03-20 2002-02-28 Hajime Akimoto Image display device
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002014644A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 画像表示装置
JP4545397B2 (ja) * 2003-06-19 2010-09-15 株式会社 日立ディスプレイズ 画像表示装置
JP4533616B2 (ja) * 2003-10-17 2010-09-01 株式会社 日立ディスプレイズ 表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168231A (ja) * 1988-12-22 1990-06-28 Nec Corp 液晶光シャッタ及びその駆動方法
JPH07281639A (ja) * 1994-04-11 1995-10-27 Oki Electric Ind Co Ltd アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ
JPH0876721A (ja) * 1994-09-09 1996-03-22 Hitachi Ltd マトリックスパネル表示装置
JPH09212139A (ja) * 1996-02-02 1997-08-15 Sony Corp 画像表示システム
JPH10319924A (ja) * 1997-05-17 1998-12-04 Lg Electron Inc デジタル方式の液晶表示パネル駆動回路
JPH11305193A (ja) * 1998-04-16 1999-11-05 Semiconductor Energy Lab Co Ltd 表示装置および表示装置補正システム
JP2002323881A (ja) * 2001-02-22 2002-11-08 Seiko Epson Corp 表示ドライバ、表示ユニット及び電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012230395A (ja) * 2010-01-20 2012-11-22 Semiconductor Energy Lab Co Ltd 表示装置
US8957881B2 (en) 2010-01-20 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US9443482B2 (en) 2010-01-20 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device
US10089946B2 (en) 2010-01-20 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device
US10580373B2 (en) 2010-01-20 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US11081072B2 (en) 2010-01-20 2021-08-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US11462186B2 (en) 2010-01-20 2022-10-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US11790866B1 (en) 2010-01-20 2023-10-17 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
US20070200818A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
KR100883812B1 (ko) 화상표시장치
JP4674280B2 (ja) デマルチプレクサ、それを用いた電子装置、液晶表示装置
TWI386897B (zh) 源極驅動器、光電裝置、及電子機器
US7250888B2 (en) Systems and methods for providing driving voltages to a display panel
US20020167504A1 (en) Driving circuit and display including the driving circuit
JP2011059380A (ja) 表示装置及びそれに使用される駆動回路
JP2007225873A (ja) 画像表示装置
JP2007163877A (ja) アレイ基板及び表示装置
US20020175905A1 (en) Driving circuit and display comprising the same
JP2010019914A (ja) 表示装置及び表示駆動方法
JP4832100B2 (ja) 表示装置
US20060238479A1 (en) Display device
JP2006011199A (ja) 平面表示装置のデータ側駆動回路
JP5365098B2 (ja) 表示装置及びその表示駆動方法
KR101456989B1 (ko) 액정표시장치용 게이트구동부
JP4147480B2 (ja) データ転送回路及びフラットディスプレイ装置
US20030137479A1 (en) Planar display device for generating gradation voltage by use of resistance elements
JP2002311883A (ja) 画像表示パネル、画像表示装置、並びに画像表示方法
KR20070042242A (ko) 게이트 구동 회로 및 이를 구비한 표시 장치
JP2007219091A (ja) 駆動回路、電気光学装置及び電子機器
JP2006017797A (ja) 平面表示装置のデータ側駆動回路
JP2007057588A (ja) 平面表示装置
JP3775188B2 (ja) 液晶表示装置及びその液晶表示装置を備えた情報機器
JP2008065244A (ja) 駆動回路および表示装置
JP2006293135A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403