JP2006293135A - 表示装置 - Google Patents

Abstract

【課題】 本発明は、使用するドライバＩＣを低減することが可能な液晶表示装置を提供する。
【解決手段】 マトリックス状に配置された能動素子及び画素を有し、各能動素子を駆動して各画素に電圧を印加することで画像を表示する表示装置であって、能動素子を制御する信号を生成するゲートドライバ回路と、信号を能動素子に供給する複数のゲート配線４と、画素に印加される電圧を生成するソースドライバＩＣ３と、電圧を画素に供給する複数のソース配線２と、ソースドライバ回路と複数のソース配線との間に設けられ、グループ毎に切り換えられることで、全てのソース配線２に、ソースドライバＩＣ３からの電圧を供給するスイッチ回路５とを備える。
【選択図】図１

Description

本発明は、表示装置に係る発明であって、特に、マトリックス状に配置された能動素子及び画素を有する表示装置に関するものである。

近年、薄型、低消費電力等の特徴を有する液晶表示装置が注目されている。この液晶表示装置は、大きくパッシブ型とアクティブ型とに分けられるが、大型化、高精細化の点でアクティブ型の方が優れている。アクティブ型の液晶表示装置（以下、単に液晶表示装置という）では、マトリックス状に能動素子及び画素が配列され、個々の能動素子を駆動することで画素に所定の電圧を印加して液晶の配向を制御している。一般的な液晶表示装置における能動素子には、ＴＦＴ（Thin Film Transistor）が採用される場合が多い。

また、液晶表示装置には、能動素子を駆動し、画素に所定の電圧を印加するために、能動素子及び画素に信号等を供給するゲート配線及びソース配線が設けられている。そして、これらゲート配線及びソース配線には、ドライバＩＣと接続するためのゲート端子及びソース端子が設けられている。なお、ドライバＩＣは、能動素子を駆動するための信号等を生成し供給する回路である。

ＸＧＡ（Extended Graphics Array）の液晶表示装置を例に説明すると、ゲート配線は７６８本、ソース配線は１０２４×３（ＲＧＢのカラー表示の場合）＝３０７２本それぞれ必要となる。一方、ドライバＩＣの出力数は、一般的に３８４本である。そのため、ゲート配線側には２個、ソース配線側には８個のドライバＩＣがそれぞれ必要となる。

さらに、液晶表示装置の解像度を上げると、ドライバＩＣの必要な個数が増加することになる。このような複数のドライバＩＣが接続された液晶表示装置の例を特許文献１に示す。

特開２００４−３５４５６７号公報

しかし、液晶表示装置に使用されるドライバＩＣの数が増えると、製造コストが増大する問題がある。つまり、ドライバＩＣの単価が比較的高いこと、及び端子にドライバＩＣを接続させる工程数が増加することに起因して、製造コストが増大する。また、液晶表示装置に使用されるドライバＩＣの数が増えると、消費電力が増大する。さらに、ドライバＩＣの数が増えるということは、液晶表示装置の部品点数が増えることである。そのため、より故障率の低いドライバＩＣを使用しない限り、液晶表示装置の信頼性が低下することになる。

また、同じ仕様のドライバＩＣであったとしても、個々の製品の出力にはばらつきが発生する場合があった。そのため、ドライバＩＣの数が増えると、ドライバＩＣの出力のばらつきに起因した表示不良（帯状のムラ等）が発生する問題があった。

そこで、本発明は、使用するドライバＩＣを低減することが可能な液晶表示装置を提供することを目的とする。

本発明に係る解決手段は、マトリックス状に配置された能動素子及び画素を有し、各能動素子を駆動して各画素に電圧を印加することで画像を表示する表示装置であって、能動素子を制御する信号を生成するゲートドライバ回路と、信号を能動素子に供給する複数のゲート配線と、画素に印加される電圧を生成するソースドライバ回路と、電圧を画素に供給する複数のソース配線と、ソースドライバ回路と複数のソース配線との間に設けられ、グループ毎に切り換えられることで、全てのソース配線に、ソースドライバ回路からの電圧を供給する第１スイッチ回路とを備える。

本発明に記載の表示装置は、グループ毎に切り換えて、全てのソース配線に、ソースドライバ回路からの電圧を供給する第１スイッチ回路を備えているので、使用するソースドライバ回路の数を低減することが可能となり、表示装置の製造コストを削減し、信頼性を向上させることが可能となる効果がある。

（実施の形態１）
図１に、本実施の形態に係る液晶表示装置の回路構成を示す。図１では、液晶パネル１に設けられたソース配線２にソースドライバＩＣ（回路）３が接続されている。なお、図１では、液晶パネル１内の能動素子や画素は図示されておらず、また、ゲート配線４も１本だけ例示されているだけでゲートドライバＩＣ（回路）についても図示されていない。

但し、能動素子及び画素は、液晶パネル１内にマトリックス状に配列されている。そして、ゲートドライバＩＣからのゲートパルスがゲート配線４を介して個々の能動素子に供給されることで能動素子が駆動される。能動素子が駆動されると、当該能動素子に接続されたソース配線２からソースドライバＩＣ３のソース信号が画素に書き込まれる。ソース信号を画素に書き込むことで、当該画素に所定の電圧が印加され、所望の画像が表示される。

さらに、本実施の形態に係る液晶表示装置では、ソース配線２とソースドライバＩＣ３とを直接接続するのではなく、その間にスイッチ回路５と表示用のメモリ回路６とが設けられている。そして、メモリ回路６は、個々のソース配線２毎にソース信号を蓄積できる構成であり、スイッチ回路５も、個々のソース配線２毎にスイッチングできる構成である。ここで、ソース信号とは、画素に印加する電圧を示す信号である。

また、スイッチ回路５は、ソースドライバＩＣ３の出力数単位でスイッチングの状態を切り換えている。このスイッチングの単位をスイッチンググループと呼んでいる。なお、図１では、スイッチ回路５がスイッチンググループ単位毎にパッケージングする構成を示しているが、本発明はこれに限られず、数スイッチンググループ単位毎にパッケージングする構成であっても、全てのスイッチンググループを１つにパッケージングする構成であっても良い。

本実施の形態に係る液晶表示装置では、スイッチ回路５を設けることで、１つのソースドライバＩＣ３で、複数のスイッチンググループに接続されたソース配線２に、ソース信号を供給することができる。図１を例に説明すると、ソースドライバＩＣ３は、スイッチンググループ５ａ及びスイッチンググループ５ｂを含む、複数のスイッチンググループのスイッチ回路５と接続されている。そして、今スイッチンググループ５ａがＯＮ状態で、スイッチンググループ５ｂがＯＦＦ状態であるので、ソースドライバＩＣ３は、スイッチンググループ５ａに対応するソース信号をメモリ回路６に供給することができる。

次に、１つのソースドライバＩＣ３で全てのソース配線２にソース信号を供給する場合に、必要となるスイッチンググループの数ｓを求める。まず、総ソース配線数（＝水平解像度）をｍとし、１つのソースドライバＩＣ３の出力数をｎとする。そうすると、必要となるスイッチンググループの数ｓは、総ソース配線数ｍ／出力数ｎで求めることができる。具体的に説明すると、ＸＧＡの液晶表示装置の場合、総ソース配線数ｍが３０７２本、ソースドライバＩＣ３の出力数ｎが３８４本であれば、スイッチンググループの数ｓは８個となる。

なお、本発明は、１つのソースドライバＩＣ３で全てのソース配線２にソース信号を供給する必要はなく、複数のソースドライバＩＣ３を設けても良い。但し、ソースドライバＩＣ３の数ｔは、スイッチンググループの数ｓ以下にする必要があり、これにより、従来の液晶表示装置よりソースドライバＩＣ３の数を減らすことができる。ソースドライバＩＣ３を複数設ける場合、１つのソースドライバＩＣ３には、ｓ／ｔ個のスイッチンググループが接続される。

次に、本実施の形態に係る液晶表示装置の動作について図１に基づいて説明する。まず、図示していないが、コントローラ回路からソースドライバＩＣ３（出力数ｎ）にｎ本分のデータが入力される。ソースドライバＩＣ３は、入力されたデータに基づいてｎ本分のソース信号を生成し、スイッチ回路５に供給する。スイッチ回路５では、ｓ個のスイッチンググループが設けられており、それぞれスイッチンググループ単位でＯＮ・ＯＦＦの状態が制御されている。このＯＮ・ＯＦＦの制御は、例えば別に設けられたＡＳＩＣ（Application Specific Integrated Circuit）がそれぞれのスイッチンググループ（スイッチ回路５）と接続され、当該ＡＳＩＣが直接行うことが考えられる。但し、本発明はこれに限られず、スイッチンググループ単位でＯＮ・ＯＦＦを所定のタイミングで制御できれば他の構成であっても良い。

図１では、上述したように、スイッチンググループ５ａがＯＮ状態で、スイッチンググループ５ｂを含む他のスイッチンググループはＯＦＦ状態であるので、ソースドライバＩＣ３の出力は、スイッチンググループ５ａに対応するソース配線２のソース信号として、メモリ回路６に蓄積される。つまり、メモリ回路６のメモリ領域の内、スイッチンググループ５ａと接続されている部分にソース信号が書き込まれる。

続いて、コントローラ回路からソースドライバＩＣ３に、次のｎ本分のデータが入力される。ソースドライバＩＣ３は、入力されたデータに基づいて次のｎ本分のソース信号を生成し、スイッチ回路５に供給する。スイッチ回路５では、ソースドライバＩＣ３の出力に同期して、スイッチンググループ５ｂをＯＮ状態、スイッチンググループ５ａをＯＦＦ状態に切り換える。そのため、次のｎ本分のソース信号は、スイッチンググループ５ｂに対応するソース配線２のソース信号として、メモリ回路６に追加書き込みされる。

上述の動作を、ｓ番目のスイッチンググループまで行うことにより、メモリ回路６に１ライン分のソース信号を蓄積することができる。メモリ回路６は、１ライン分のソース信号が蓄積された時点で、全てのソース配線２に一斉に出力される。この出力と同時に、ゲート配線４には、図示していないゲートドライバＩＣからゲートパルスが入力される。ここで、ゲートパルスとは、能動素子を制御する信号である。このゲートパルスにより、当該ゲート配線４に接続された能動素子（図示せず）がＯＮ状態となり、ソース信号が画素（図示せず）に書き込まれ、所定の電圧が液晶に印加されることになる。

さらに、ソース配線２に対して上記の動作を繰り返しながら、全てのゲート配線４に対して、順次ゲートパルスを入力していくことにより、液晶表示装置に所望の画像を表示させることができる。

以上のように、本実施の形態に係る液晶表示装置では、グループ毎に切り換えて、全てのソース配線２に、ソースドライバＩＣ３からのソース信号（電圧）を供給するスイッチ回路５と、スイッチ回路５からの出力を一旦蓄積し、全てのソース配線２に当該出力を略同時に供給するメモリ回路６とを備えているので、使用するソースドライバＩＣ３の数を低減することが可能となり、液晶表示装置の製造コストを削減し、信頼性を向上させることが可能となる。また、本実施の形態に係る液晶表示装置では、使用するソースドライバＩＣ３が少ないため、消費電力を低減できると共に、出力のばらつきに起因する表示不良（帯状のムラ等）の発生を抑えることができる。

なお、図１に示す例では、スイッチ回路５はスイッチンググループ単位に設けられ、メモリ回路６は全てのスイッチンググループに対して１つ設けられる構成であるが、本発明はこれに限定されない。例えば、メモリ回路６も、スイッチ回路５と同様スイッチンググループ単位に設けても良い。また、メモリ回路６とスイッチ回路５とが一体となるパッケージングであっても良い。また、本実施の形態では、液晶表示装置について説明したが、本発明はこれに限られず、マトリックス状に画素が配置され、ソース配線及びゲート配線を有する構成の表示装置、例えば有機ＥＬ（electro-luminescence）表示装置等にも適用が可能である。

（実施の形態２）
次に、本実施の形態に係る液晶表示装置の回路構成を図２に示す。図２に示す液晶表示装置は、基本的に図１に示す液晶表示装置と同じであるが、メモリ回路６に代わりにバッファ７が設けられている点が異なる。なお、図２に示す液晶表示装置において、図１に示す液晶表示装置と同じ構成の部分には同じ符号を付して詳細な説明を省略する。

バッファ７は、ソース配線２及びスイッチ回路５と直列に接続され、ソースドライバＩＣ３から各ソース配線２に供給されるソース信号を、ソース配線２毎に所定の時間保持している。図２では、バッファ７がスイッチンググループ単位毎に設けられる構成である。具体的には、スイッチンググループ５ａに対してバッファ７ａ、スイッチンググループ５ｂに対してバッファ７ｂが設けられている。しかし、上述したように、バッファ７は、ソース配線２毎に、所定の時間ソース信号を保持できれば良く、物理的なパッケージングについては制限はなく、例えば、全てのスイッチンググループに対して１つのパッケージングであっても良い。

次に、本実施の形態に係る液晶表示装置の動作について図２に基づいて説明する。まず、図示していないが、コントローラ回路からソースドライバＩＣ３（出力数ｎ）にｎ本分のデータが入力される。ソースドライバＩＣ３は、入力されたデータに基づいてｎ本分のソース信号を生成し、スイッチ回路５に供給する。スイッチ回路５では、ｓ個のスイッチンググループが設けられており、それぞれスイッチンググループ単位でＯＮ・ＯＦＦの状態が制御されている。

図２では、スイッチンググループ５ａがＯＮ状態で、スイッチンググループ５ｂを含む他のスイッチンググループはＯＦＦ状態であるので、ソースドライバＩＣ３の出力は、スイッチンググループ５ａに対応するソース配線２のソース信号として、バッファ７ａに供給される。バッファ７ａでは、次のソース信号が供給されるまで、当該ソース信号の電位を保持する。つまり、バッファ７ａに接続されたソース配線２は、バッファ７ａに保持された電位となっている。

続いて、コントローラ回路からソースドライバＩＣ３に、次のｎ本分のデータが入力される。ソースドライバＩＣ３は、入力されたデータに基づいて次のｎ本分のソース信号を生成し、スイッチ回路５に供給する。スイッチ回路５では、ソースドライバＩＣ３の出力に同期して、スイッチンググループ５ｂをＯＮ状態、スイッチンググループ５ａをＯＦＦ状態に切り換える。そのため、次のｎ本分のソース信号は、スイッチンググループ５ｂに対応するソース配線２のソース信号として、バッファ７ｂに供給される。バッファ７ｂでは、次のソース信号が供給されるまで、当該ソース信号の電位を保持する。

上述の動作を、ｓ番目のスイッチンググループまで行うことにより、バッファ７には、ソース信号の電位が１ライン分保持された状態となる。バッファ７は、メモリ回路６のように１ライン分のソース信号が蓄積された時点で、ソース配線２に一斉に出力するのではなく、ソース信号をソース配線２に順次供給しつつ、１ライン分のソース信号が揃うまで、ソース信号の電位を保持する。

そのため、１ライン分のソース信号の電位が保持された時点（ｓ番目のスイッチンググループからバッファ７ｓ（図示せず）にソース信号が供給され、当該ソース信号をバッファ７ｓがソース配線２に供給可能となった時点）で、ゲート配線４には、ゲートドライバＩＣ（図示せず）からゲートパルスが入力される。このゲートパルスにより、当該ゲート配線４に接続された能動素子（図示せず）がＯＮ状態となり、ソース信号が画素（図示せず）に書き込まれ、所定の電圧が液晶に印加されることになる。

さらに、ソース配線２に対して上記の動作を繰り返しながら、全てのゲート配線４に対して、順次ゲートパルスを入力していくことにより、液晶表示装置に所望の画像を表示させることができる。

以上のように、本実施の形態に係る液晶表示装置では、実施の形態１と同様、使用するソースドライバＩＣ３の数を低減することが可能となると共に、メモリ回路６より安価で信頼性の高いバッファ７を備えているので、液晶表示装置の製造コストをより削減し、信頼性をより向上させることが可能となる。

（実施の形態３）
次に、本実施の形態に係る液晶表示装置の回路構成を図３に示す。図３に示す液晶表示装置は、基本的に図１に示す液晶表示装置と同じであるが、メモリ回路６を設けず、スイッチ回路５とソース配線２とを直接接続している点が異なる。なお、図３に示す液晶表示装置において、図１に示す液晶表示装置と同じ構成の部分には同じ符号を付して詳細な説明を省略する。

次に、本実施の形態に係る液晶表示装置の動作について図３に基づいて説明する。まず、図示していないが、コントローラ回路からソースドライバＩＣ３（出力数ｎ）にｎ本分のデータが入力される。ソースドライバＩＣ３は、入力されたデータに基づいてｎ本分のソース信号を生成し、スイッチ回路５に供給する。スイッチ回路５では、ｓ個のスイッチンググループが設けられており、それぞれスイッチンググループ単位でＯＮ・ＯＦＦの状態が制御されている。

図３では、スイッチンググループ５ａがＯＮ状態で、スイッチンググループ５ｂを含む他のスイッチンググループがＯＦＦ状態であるので、ソースドライバＩＣ３の出力は、スイッチンググループ５ａに接続されたソース配線２のソース信号として供給される。この時点で、ゲート配線４には、ゲートドライバＩＣ（図示せず）からゲートパルスが入力される。このゲートパルスにより、当該ゲート配線４に接続され、且つスイッチンググループ５ａに対応する能動素子（図示せず）がＯＮ状態となり、ソース信号が画素（図示せず）に書き込まれ、所定の電圧が液晶に印加される。

続いて、コントローラ回路からソースドライバＩＣ３に、次のｎ本分のデータが入力される。ソースドライバＩＣ３は、入力されたデータに基づいて次のｎ本分のソース信号を生成し、スイッチ回路５に供給する。スイッチ回路５では、ソースドライバＩＣ３の出力に同期して、スイッチンググループ５ｂをＯＮ状態、スイッチンググループ５ａをＯＦＦ状態に切り換える。そのため、次のｎ本分のソース信号は、スイッチンググループ５ｂに接続されたソース配線２のソース信号として供給される。この時点で、ゲート配線４には、ゲートドライバＩＣ（図示せず）からゲートパルスが入力される。

上述の動作を、ｓ番目のスイッチンググループまで行うことにより、１ライン分のソース信号を画素に書き込みことができる。但し、各スイッチンググループに接続されたソース配線２は、次のソース信号が供給されるまで、当該ソース配線２の電位が不安定となる。つまり、スイッチンググループがＯＮ状態以外の時は、ソース配線２はフローティング状態となっている。また、本実施の形態では、次のソース信号が供給されるまでには、同一のゲート配線４上にｓ−１回のゲートパルスが入力される。そのため、表示画像への影響等を考慮すると、１つのソースドライバＩＣ３に接続されるスイッチンググループの数を少なくする方が望ましい。

つまり、１つのソースドライバＩＣ３がｓ個のスイッチンググループと接続されている場合は、次のソース信号が供給されるまでにｓ−１回のゲートパルスを入力する必要がある。しかし、ｓ個のスイッチンググループに対して２つのソースドライバＩＣ３を設けると、１つのソースドライバＩＣ３に接続されるスイッチンググループの数はｓ／２となり、次のソース信号が供給されるまでに必要とされるゲートパルスの入力は、ｓ／２−１回となる。

以上のように、本実施の形態に係る液晶表示装置では、実施の形態１と同様、使用するソースドライバＩＣ３の数を低減することが可能となると共に、メモリ回路６を設けないことにより、液晶表示装置の製造コストをより削減し、信頼性をより向上させることが可能となる。

（実施の形態４）
次に、実施の形態１乃至実施の形態３では、ソースドライバＩＣ３の数を低減していたが、本実施の形態に係る液晶表示装置では、ゲートドライバＩＣの数を低減する場合について説明する。

図４に、本実施の形態に係る液晶表示装置の回路構成を示す。図４では、液晶パネル１に設けられたゲート配線４にゲートドライバＩＣ（回路）８が接続されている。なお、図４でも、液晶パネル１内の能動素子や画素は図示されていない。そして、図４では、ソース配線及びソースドライバＩＣ（回路）についても図示されていない。ソース配線及びソースドライバＩＣについては、従来の構成であっても、実施の形態１乃至実施の形態３で示した構成であっても良い。

さらに、本実施の形態に係る液晶表示装置では、ゲート配線４とゲートドライバＩＣ８とを直接接続するのではなく、その間にスイッチ回路９が設けられている。そして、スイッチ回路９は、個々のゲート配線４毎にスイッチングできる構成である。

また、スイッチ回路９は、ゲートドライバＩＣ８の出力数単位でスイッチングの状態を切り換えている。このスイッチングの単位は、ソース側と同様、スイッチンググループと呼んでいる。なお、図４では、スイッチ回路９がスイッチンググループ単位毎にパッケージングする構成で示されているが、本発明はこれに限られず、数スイッチンググループ単位毎にパッケージングする構成であっても、全てのスイッチンググループを１つにパッケージングする構成であっても良い。

本実施の形態に係る液晶表示装置では、スイッチ回路９を設けることで、１つのゲートドライバＩＣ８で、複数のスイッチンググループに接続されたゲート配線４に、ゲートパルスを供給することができる。図４を例に説明すると、ゲートドライバＩＣ８は、スイッチンググループ９Ｉ及びスイッチンググループ９IIを含む、複数のスイッチンググループのスイッチ回路９と接続されている。そして、今スイッチンググループ９ＩがＯＮ状態で、スイッチンググループ９IIがＯＦＦ状態であるので、ゲートドライバＩＣ８は、スイッチンググループ９Ｉに接続されたゲート配線４にゲートパルスを供給する。

次に、１つのゲートドライバＩＣ８が全てのゲート配線４に対してゲートパルスを供給する場合に、必要となるスイッチンググループの数ｕを求める。まず、総ゲート配線数をｏとし、１つのゲートドライバＩＣ８の出力数をｐとする。そうすると、必要となるスイッチンググループの数ｕは、総ゲート配線数ｏ／出力数ｐで求めることができる。具体的に説明すると、ＸＧＡの液晶表示装置の場合、総ゲート配線数ｏが７５６本、ゲートドライバＩＣ８の出力数ｐが３８４本であれば、スイッチンググループの数ｕは３個となる。

なお、本発明は、１つのゲートドライバＩＣ８で全てのゲート配線４にゲートパルスを供給する必要はなく、複数のゲートドライバＩＣ８を設けても良い。但し、ゲートドライバＩＣ８の数ｖは、スイッチンググループの数ｕ以下にする必要があり、これにより、従来の液晶表示装置よりゲートドライバＩＣ８の数を減らすことができる。ゲートドライバＩＣ８を複数設ける場合、１つのゲートドライバＩＣ８には、ｕ／ｖ個のスイッチンググループが接続される。

次に、本実施の形態に係る液晶表示装置の動作について図４に基づいて説明する。まず、図示していないが、コントローラ回路からゲートドライバＩＣ８（出力数ｐ）にｐ本分のデータが入力される。ゲートドライバＩＣ８は、入力されたデータに基づいてｐ本分のゲートパルスを生成し、順次スイッチ回路９に供給する。ゲートドライバＩＣ８は、ソースドライバＩＣ３と異なり、一斉にゲートパルスを出力するのではなく、ゲート配線４毎に順次ゲートパルスを出力する。

一方、スイッチ回路９では、ｕ個のスイッチンググループが設けられており、それぞれスイッチンググループ単位でＯＮ・ＯＦＦの状態が制御されている。図４では、上述したように、スイッチンググループ９ＩがＯＮ状態で、スイッチンググループ９IIを含む他のスイッチンググループはＯＦＦ状態であるので、ゲートドライバＩＣ８の出力は、スイッチンググループ９Ｉに接続されたゲート配線４のゲートパルスとして、順次出力される。

続いて、コントローラ回路からゲートドライバＩＣ８に、次のｐ本分のデータが入力される。ゲートドライバＩＣ８は、入力されたデータに基づいて次のｐ本分のゲートパルスを生成し、スイッチ回路９に供給する。スイッチ回路９では、ゲートドライバＩＣ８の出力に同期して、スイッチンググループ９IIをＯＮ状態、スイッチンググループ９ＩをＯＦＦ状態に切り換える。そのため、次のｐ本分のゲートパルスは、スイッチンググループ９IIに接続されたゲート配線４のゲートパルスとして、順次出力される。

上述の動作を、ｕ番目のスイッチンググループまで行うことにより、ゲートドライバＩＣ８は、全てのゲート配線４にゲートパルスを順次出力することができる。ゲートパルスがゲート配線４に供給されるタイミングで、ソース配線からソース信号を供給することで、液晶表示装置に所望の画像を表示させることができる。

以上のように、本実施の形態に係る液晶表示装置では、グループ毎に切り換えて、全てのゲート配線４に、ゲートドライバＩＣ８からのゲートパルス（信号）を供給するスイッチ回路９を備えているので、使用するゲートドライバＩＣ８の数を低減することが可能となり、液晶表示装置の製造コストを削減し、信頼性を向上させることが可能となる。

本発明の実施の形態１に係る液晶表示装置の回路構成を示す図である。 本発明の実施の形態２に係る液晶表示装置の回路構成を示す図である。 本発明の実施の形態３に係る液晶表示装置の回路構成を示す図である。 本発明の実施の形態４に係る液晶表示装置の回路構成を示す図である。

符号の説明

１ 液晶パネル、２ ソース配線、３ ソースドライバＩＣ、４ ゲート配線、５，９ スイッチ回路、６ メモリ回路、７ バッファ、８ ゲートドライバＩＣ。

Claims (5)

1. マトリックス状に配置された能動素子及び画素を有し、各前記能動素子を駆動して各前記画素に電圧を印加することで画像を表示する表示装置であって、
   前記能動素子を制御する信号を生成するゲートドライバ回路と、
   前記信号を前記能動素子に供給する複数のゲート配線と、
   前記画素に印加される電圧を生成するソースドライバ回路と、
   前記電圧を前記画素に供給する複数のソース配線と、
   前記ソースドライバ回路と前記複数のソース配線との間に設けられ、グループ毎に切り換えられることで、全ての前記ソース配線に、前記ソースドライバ回路からの前記電圧を供給する第１スイッチ回路とを備える表示装置。
2. 請求項１に記載の表示装置であって、
   前記第１スイッチ回路からの出力を一旦蓄積し、全ての前記ソース配線に当該出力を略同時に供給するメモリ回路をさらに備える表示装置。
3. 請求項１に記載の表示装置であって、
   前記第１スイッチ回路からの出力を所定の期間保持するバッファ回路をさらに備える表示装置。
4. 請求項１乃至請求項３のいずれか１つに記載の表示装置であって、
   前記ソースドライバ回路と前記複数のソース配線との間に設けられ、グループ毎に切り換えられることで、全ての前記ゲート配線に、前記ゲートドライバ回路からの前記信号を供給する第２スイッチ回路をさらに備える表示装置。
5. マトリックス状に配置された能動素子及び画素を有し、各前記能動素子を駆動して各前記画素に電圧を印加することで画像を表示する表示装置であって、
   前記能動素子を制御する信号を生成するゲートドライバ回路と、
   前記信号を前記能動素子に供給する複数のゲート配線と、
   前記画素に印加される電圧を生成するソースドライバ回路と、
   前記電圧を前記画素に供給する複数のソース配線と、
   前記ゲートドライバ回路と前記複数のゲート配線との間に設けられ、グループ毎に切り換えられることで、全ての前記ゲート配線に、前記ゲートドライバ回路からの前記信号を供給する第２スイッチ回路をさらに備える表示装置。
   

Images