JPH02168231A - 液晶光シャッタ及びその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は主にプリンタなどの感光ドラムに光信号を書き
込む液晶光シャッタとその駆動方法に関する。

（従来の技術） 液晶プリンタに用いられている従来の液晶光シャッタと
その駆動方法を第４図に示す。図において、４０１は画
素毎に信号電圧を印加するための、透明基板（図は省略
）上に形成された画素電極、４０２は液晶を挾んで画素
電極の対向にある、透明基板（図は省略）上に形成され
た対向ｉ！極である。液晶光シャッタは、上記電極４０
１．４０２がそれぞれ形成された透明基板間に液晶を挾
持した構成となっており、１画素に１個の画素毎（会が
対応している。４０３は対向電極４０２に電圧を加える
ための基準電源、４０４は画素電極に信号電圧を入力す
るための駆動用ＩＣで、この駆動用ＩＣは、画素電極用
インバータ４０５と、走査回路４０６とから構成されて
いる。４０７は、画素電極用インバータ４０５に電圧を
供給するための画素電源、４０８は画素信号を入力する
信号入力端子、４０９は走査回路４０６にクロックを入
力するためのクロック入力端子である。上記要素から構
成される液晶光シャッタにおいては、ラインスピードを
速くするために液晶材料として、電圧に対し１００μｓ
ｅのオーダーで応答する強誘電性カイラルスメクテイツ
クＣ液晶が主に用いられる。この液晶の応答時間は液晶
デイスプレィの主流となっているネマティック液晶に比
べて、数桁速い。

上記＃夜晶光シャッタの駆動方法を以下に説明する。第
４図では、６画素の液晶光シャッタを示したもので、こ
の例では１つの駆動用ＩＣが３画素を受は持っているが
、通常は６４から１２８画素程度を受は持つ。これら駆
動用ＩＣ４０４にはクロック、及びディジタル画素信号
が、それぞれクロック入力端子４０９、及び信号入力端
子４０８から入力される。上記クロック１こより動作す
る走査回路によりて、上記画素信号を順次転送し、画素
ｒ江極用インバータ４０５に各画素の画素信号を与える
。基準電源４０３の電圧１厘を上６ピインバータ出力の
振れ幅の半分に設定することにより、各画素の液晶に、
画素信号のバイナリ−コードで０．１に対応する、大き
さが同じで極性の反転した電圧を印加し、前記強誘電性
液晶を駆動する。

（発明が解決しようとする課題） 以上述べた従来の液晶光シャッタにおいては、各画素電
極が駆動用ＩＣと個々ζこ接続されている為に、画素数
を増加した分、駆動用ＩＣの数と接続端子数が増加する
。これはプリンタ装置の小型化、低コスト化に対し非常
に大きな妨げとなるだけでなく、ポンディング密度の限
界で、液晶光シャッタの解像度及びサイズも制限されて
しまうという欠点を持っている。

ま九、かかる液晶光シャッタにおいては、液晶材料とし
て、主に強誘電性液晶を用いているが、その閾値制御が
困難な為、上記強誘電性液晶は一般に２値しか取り得な
い。その為、上ｇ＋２液晶光シャッタの駆動方法として
、２値のディジタル画素信号を入力する駆動方法をとっ
ており、中間調表示ができないという欠点を持っている
。現在のプリンタは２値異示が中心であるが、近年、中
間調表示やカラー表示の要求も高まってきており、上記
欠点は液晶プリンタが普及する上で大きな障害となって
いる。

本発明は従来技術の上記問題点を解決した液晶光シャッ
タ及びその、駆動方法を提供することを目的とする。

（課題を解決するだめの手段） 本発明は、対向°ＩＩｔ極が形成された第１の透明基板
と、複数の画素電極が形成された第２の透明基板との間
に液晶を挾持した液晶光シャッタ１こおいて、前記画素
電極の各々が、１画素を形成する電極面ｍ　ノ２　”−
”／（’　２　”　−１）、２ｎ−”／（２ｎ−１）、
・・１／（２ｎ−１）（ｎは整数）の面積を有するｎ個
の電極群からなり、さらＩこ、アナログ画素信号を２×
ｎビットのディジタル信号−こ変換するＡ／Ｄコンバー
タと、前記ディジタル信号を前記液晶シャッタの１ライ
ン分だけ記憶する記憶回路と、前記ディジタル信号の上
位ｎビット、もしくは下位ｎビットをそれぞれ１ライ／
分記憶、転送して、前記ｎ個の画素電極群をそれぞれ独
立に駆動する駆動回路と、前記記憶回路の上位ｎビット
出力と下位ｎビット出力をそれぞれｌラインずつ交互に
ｉ記駆動回路に転送するための制御スイッチとを備え、
前記駆動回路と前記制御スイッチが前記第２の透明基板
上に形成した薄膜トランジスタで構成されたことを特徴
とする液晶光シャッタである。

また、この液晶光シャッタを駆動する本発明の方法は、
アナログ画素信号を２Ｘｎピツトのディジタル信号に変
換し、このディジタル信号を上記液晶光シャッタの１ラ
イ／分だけ記憶し、かかる１ライ／の走査時間をＴとし
た場合、Ｔ　Ｘ　２ｎ　／（２ｎ＋１）の期間１こおい
ては予め記憶しておいた前記ディジタル信号の上位ｎビ
ットの信号を、ＴＸＩ／（２ｎ＋１）の期間ｌこおいて
は予め記憶しておいた＃紀ディジタル信号の下位ｎビッ
トの信号を、前記液晶光シャッタの１画素を形盛するｎ
個の画素電極群Ｉこそれぞれ独立に入力することを特徴
とする構成ｌこなっている。

（作用） 液晶光シャッタの１画素を形成している画素電極全体の
面積を８１それを走査する時間をＴとし、また、画素電
極の面積ＳをＴ期間だけＯＮ状態（シャッタを閉じた状
態）ｆこした時、Ｔ期間にかかる１画素を透過する総光
１ｔＳＴを１とすると、画素電極のＳ／α（１≦α≦ｏ
ｏ）の面積をＴ／β（１≦β≦０３）Ｍ間だけＯＮ伏態
ｌこしたとき、Ｔ期間ｊこかかる画素を透過する総光量
は１−（１／α・β）（１） となる。この際ＯＮ状態をシャッタが閉じられた状態と
したしたが、ＯＮ状態をシャッタが開かれた状態とする
こともでき、その場合、（１）式に対応する総光量は ｌ／α・β　　　　　　　　　　（２）となる。（１）
式、（２）式の意味するところは、Ｔ期間に、ある一画
素を透過する総光量は、走査面積とそれをＯＮ状態に保
持する時間との横で決定されることである。この原理を
利用することにより、二値表示しか取り得なかった液晶
光シャッタに中間調表示を与えることが可能となる。本
発明の液晶光シャッタは、各画素電極が、１画素を形成
する電極面積の２ｎ−”／（２ｎ−１）、２ｎ−”／（
２ｎ−１λ・・・１／（２ｎ−１）（ｎは整数）の面積
を有するｎ個の電極群からなり、ｌラインの走査時間Ｔ
をＴｘ２ｎ／（２’＋１）とＴＸＩ／（２１ｎ＋１）の
２つの期間ｌこ分割し、前記ｎ個の’４極群をそれぞれ
独立に走査することにより、（（２ｎ−１）Ｘ（２ｎ十
１）＋１）階調、すなわち４０階調の表示を実現するこ
とができる。

上記のようｔこ１画素をｎ個の電極群に分割すると、外
部駆動ＩＣと個々の電極を結ぶ為の接続端子の数が画素
を分割しない場合に比べ、ｎ倍に増大するという問題が
生じるが、不発明の液晶光シャッタにおいては以下に示
す理由ｌζより、その問題が回避される。

液晶光シャッタを駆動する為の駆動ＩＣを画素電極が形
成された透明基板と同一の基板上ζこ薄膜トランジスタ
で形成した場合、各画素電極と駆動ＩＣを結ぶ接続線を
前記基板上に前記薄膜トランジスタ形成時において同時
配線することができる。

それ故、通常の駆動ＩＣを外部に用いた場合ｆこ画素数
の増加とともに増大する各画素電極と駆動ＩＣを結ぶ為
の接続端子が無くなり、ボンディング工程が不要となる
。その結果、ボンディング密度の限界からぐる液晶光シ
ャッタの解像度及びサイズの制限がなくなるとともに、
外部駆動ＩＣ及び接続端子の数が大ｌｉｔこ消滅される
ことから、プリンタ装置の小型化、低コスト化を図るこ
とができる。

以下本発明の実施例を図に基いて詳細に説明する。

（実施例１） 第１図は本発明の液晶光シャッタとその駆動方法の一実
施例を示す図であり、図において、１０１は信号入力端
子、１０２はＡ／Ｄコンバータ、１０３は記憶回路、１
０４は制御スイッチ、１０７はシフトレジスタ回路、１
０９は転送スイッチ、１１１はラッチ回路、１１３は画
素スイッチ、ｉｏｓと１０６、及び１０８，１１０．１
１２、１１４はそれぞれ制御スイッチ１０４、シフトレ
ジスタ回路１０７、転送スイッチ１０９、ラッチ回＠１
１１、画素スイッチ１１３の各クロック入力端子である
。１１５は画素？４他用インバータ、１１６は画素電源
、１１７は第２の透明基板ｌこ形成した画素′ｆＩ＆極
、１１８は第１の透明基板に形成された対向電極、１１
９は基準ｌａ源、１２０はシフトレジスタ回路１０７と
、転送スイッチ１０９と、ラッチ回路１１１と、画素ス
イッチ１１３と、画素電極用インバータ１１５から構成
される駆動用ＩＣである。第１、第２の透明基板は対向
して配置され、この間ｌこ液晶を挾持している。

この実施例では、１２画素／ｍｍの解像度（画素ピッチ
８４μｍ）で、１画素の画素′ＩＩＬ極をその面積の２
／３及び１／３の面積を有する２個の電極で構成し、ま
た駆動用ＩＣＩ　２０及び制御スイッチ１０４はポリシ
リコン薄膜トランジスタを画素！極と同一基板上に形成
した。この構造、製造方法は従来通りである。この他の
回路、スイッチ等も従来用いられているものを用いた。

さらに記憶回路１０３も、駆動用ＩＣ１２０、制御スイ
ッチ１０４と同様にポリシリコン薄膜トランジスタで形
成することも自然可能である。

駆動用ＩＣ１２０及び制御スイッチ１０４をポリシリコ
ン薄膜トランジスタで形成したことによって、駆動回路
と画素電極を結ぶ為の外部接続端子が不要となり、接続
端子数を大幅に低減することができた。すなわち、１２
画素／ｍｍの解像度の場合、Ａ４判サイズでは画素数が
２５００画素となり、さらｌこ１画素が２個の電極ｌこ
分割されているために、他の外部接続端子も含めると合
計５０００個以上の接続端子が従来必要であったが、本
発明によればクロック入力端子、電源端子等、約２０個
の接続端子で対応することが可能となった。

以下に本実施例の液晶光シャッタの駆動方法ｊこつ、い
て詳細に説明する。

信号入力端子１０１に入力したアナログ画素信号はＡ／
Ｄコンバータ１０２によって４ビツトのディジタル信号
に変換され、１２４７分だけ記憶回路１０３に記憶され
る。記憶された４ビツトのディジタル画素信号の上位２
ビツトが制御スイッチ１０４によりシフトレジスタ回路
１０７Ｊこ転送され、転送が終了すると１ライン分のそ
れぞれ上位２ビツトの信号が、転送スイッチ１０９１こ
よって同一タイミングでラッチ回路１１１へ転送される
。このようにしてラッチ回路１１１に保持された１ライ
ン分の上位２ビツトの信号は、同一タイミングで画素電
極用インバータｌこ入力され、各画素電極は各々の画素
信号１こよって独立（こ駆動される。一方、予め記憶回
路１０３に記憶されていた下位２ビツトの信号は、上位
２ビツトの信号がラッチ回路１１１へ転送された直後に
シフトレジスタ回路１０７に転送され始め、それ以後は
上位２ビツトの信号と同様の経路で画素゛電極１こ伝達
される。また画素スイッチ１１３のクロック入力端子１
１４には、走査時間をＴとすると、ＴＸ４１５０期間に
おいては上位２ビット信号が、Ｔ×１１５の期間に２い
ては下位２ビツトの信号が画素電極に入力されるような
タイミングのクロックを入力する。本実施例では１ライ
ンの走査時間Ｔを２ｍ　ｓ　ｅ　ｃとしたので、上記タ
イミングで画素信号を各ＩＩ！ＩＩ；４＋５′屯極に入
力するためには１ライン分の上位２ビツト、もしくは下
位２ビツトの信号を少なくとも１ｍ５ｅｃ以下でシフト
レジスタ回路１０７へ転送しなければならない。これを
達成するには駆動用ＩＣＩ　２０が高移動度なポリシリ
コン薄膜トランジスタで形成されていることが必須であ
るが、製作したポリシリコン薄膜トランジスタは２０　
ｃｍ”／ｖ−ｓｅｃ以上の高移動度を有し、１２ＭＨｚ
で駆動できるシフトレジスタ回路１０７を実現した。本
実施例のように１画素が２個に分割された液晶シャッタ
において、解像度１２画素／ｍｎ＋、　　ラインスピー
ド２ｍ５ｅｃという粂件で、上記駆動周波数１２ＭＨｚ
はＡ３判サイズにも十分対応できるスピードである。

第２図（ω〜（鰺は上記のように液晶光シャエタを駆動
した場合、異なる４ビツトのディジタル信号（バイナリ
−コードで００００〜１１１１）によって、第２図（ω
〜第２図（ｐ）まで１６階調の中間表示が得られること
を示したモデル図である。図において、斜線密度は、走
査時間Ｔの期間に、分割された個々の画素を透過する総
光量を表しており、斜軸密度が高い程、よりシャッタの
閉じられた暗い状態を示す。すなわち、バイナリ−コー
ドで００００のディジタル信号が送られた時に相当する
第２図（−の状態が最も光を透過した明るい状態、１１
１１のディジタル信号が送られた時に相当する第２図（
ｐ）の状態が最も光を遮断した暗い状態を示す。また、
０００１から１１１０のディジタル信号が送られた時に
相当する第２図（υへ（０）においては、上記２つのど
ちらの伏瓢でもなく、その中間の状態を示し、どの状態
も画素を透過する総光量が異なる。

その理由を以下ｌこ説明する。分割された個々の画素は
、走査時間Ｔの期間に送られてくる２ビツト分ｌこ相当
するディジタル信号により、総光量の異なる４つの状態
を取ることができる。すなわち、第２図（尋の最も明る
い状態のｌＩｉ＃Ｉｉ素全体の総光量を１とすると、１
画素全体の面積の１／３の面積を有する電極画素は総光
量Ｉこしてｏ／１５．１／１５％４／１５．５／１５の
４つの状態、２／３の面積を有する電極画素は０／１５
．２／ｌ　５．８／１５．１０／１５の４つの状態を取
る仁とができる。上記総光量は画素電極の面積とそれを
ＯＮ状態に保持する時間との横によって与えられるもの
である。従って、画素が２個に分割された本実流側イこ
おいては、個々の画素が有する上記４つの状態からそれ
ぞれ状態を１つずつ選択してその和をとることにより、
１ｉｉｈｌ素全体では１６の状態、すなわち１６階調（
０／１５〜１ｓ／１５　）の表示が実現される。

（実施例２） 第３図は本発明の液晶光シャッタとその駆動方法の一実
施例を示す図である。本実施例はアナログ画素信号が６
ビツトのディジタル信号に変換され、１画素が３個に分
割された点Ｉこおいて実施例１と異なり、駆動方法、基
本構成は実施例１と同様である。図において３０１は信
号入力端子、３０２は人／Ｄコンバータ、３０３は紀し
＃回路、３０４は制御スイッチ、３０５及び３０６はそ
のクロック入力端子、３０７は駆動用ＩＣ，３０８は画
素電極、３０９は対向電極、３１０は基準電源である。

駆動用ＩＣ３０７は、Ａ／Ｄコンバータで変換された６
ビツトのディジタル信号を３個に分割され念画素電極へ
転送するための、シフトレジスタ回路、転送スイッチ、
ラッチ回路、画素スイッチ、１ＩｌＩＩ累電極用インバ
ータから構成されており、実施例１と同様である。駆動
用ＩＣのクロック入力端子は省略している。また、本実
施例では、１２画素／ｍｍの解像度（画素ピッチ８４μ
ｍ）で、画素電極をその画素全体面積の４／７．２／７
．１／７の面積を有する３個の電極で構成し、また、実
、ｉ＊？１１と同様ｌこ駆動用ＩＣ３０７及び制御スイ
ッチ３０４は画素電極と同一基板上ｌこポリシリコン薄
膜トランジスタで形成した。さらに記憶回路３０３も同
様にポリシリコン薄膜トランジスタで形成してもよい。

本実施例１こおいて、ｌラインの走査時間をＴとする（
！：、ＴＸ４１５の期間ｆこおいてはＡ／Ｄコ／パータ
で変換された６ビツトのディジタル信号の上位３ビツト
の信号を、ＴＸＩ１５０期間！こおいては下位３ピツト
の信号を分割された各々の画素電極に入力する仁とによ
り、バイナリ−コードでｏｏｏｏｏｏ〜１１１１１　Ｈ
こ対応する６４階調表示の液晶光シャッタを実現してい
る。駆動用■Ｃ３０７に含まれるシフトレジスタ回路の
駆動周波数は１２ＭＨｚであり、解像度１２画２　／　
ｍｍ。

ラインスピード２ｍ５ｅｃという条件で、Ａ３判サイズ
まで対応できる性能を有している。また、１２画素／ｍ
ｍのレベルでＡ判すイズはこの実施例の場合、実施例１
の場合をこ比べて２５０ｏ個多＆Ｎ７５００個のＵｆＪ
素電極が必要であるＩこもががわらず、外部接続端子の
数は実施例１と変わらない約２０個の接続端子を必要と
するだけである。

（発明の効果） 以上説明したように本発明を適用すれば、液晶が２値し
か取ることができなくても容易に階調性を持つ液晶光シ
ャッタを実現することができるとともに、外部接続端子
数を大幅に低減することができる。

本発明の実施例においては、１２画素／ｍｍの解像度、
Ａ３判サイズで６４階調の表示が可能となり、その場合
、外部接続端子の数は従来では１００００個以上必要で
構成不可能であったとξろ、約２０個の接続端子で構成
することができた。

これｄこより、液晶プリンタのフルカラー化、小型化、
低コスト化が同時ｉこ可能となり上記効果は液晶プリン
タが普及する上で極めて大きいものである。

【図面の簡単な説明】

第１図は本発明の実施例１の概略図、第２図は本発明の
動作原理を示す図、第３図は本発明の実施例２の概略図
、Ｍ４図は従来型の液晶光シャッタの概略図である。 第１図において、１０１・・・・・・信号入力端子、１
０２・・・・・・Ａ／Ｄコンバータ、１０３・・・・・
・記憶回路、１０４・・・・・・制御スイッチ、１０７
・・・・・・シフトレジスタ回路、１０９・・・・・・
転送スイッチ、１１１・・・・・・ラッチ回路、１１３
・・・・・・画素スイッチ、１０５．１０６，１０８，
１１０，１１２，１１４・・・・・・クロック入力端子
、１２０・・・・・・、駆動用ＩＣ，１１６・・・・・
・画素電源、１１７・・・・・・画素絵電極、１１８・
・・・・・対向電極、１１９・・・・・・基準電源であ
る。 第３図において、３０１・・・・・・信号入力端子、３
０２・・・・・・Ａ／Ｄコンバータ、３０３・・・・・
・記憶回路、３０４・・・・・・制御スイッチ、３０５
，３０６・・・・・・クロック入力端子、３０７・・・
・・・駆動用ＩＣ。 ３０８・・・・・・画素電極、３１０・・・・・・基準
１１Ｌ源である。 第４図において、４０１・・・・・・画素を極、４０２
・・・・・・対向電極、４０３・・・・・・基準電源、
４０４・・・・・・駆動用ＩＣ，４０５・・・・・・画
素電極用インバータ、４０６・・・・・・走査回路、４
０７・・・・・・画素電源、４０８・・・・・・１ｇ号
入力端子、４０９・・・・・・クロック入力端子である
。 代理人　弁理士　　　内　原　　　晋 （久ン （ｂ ｆ／−） ｊＪ） ｊｅ　） μ′： （ｈ） 、Ｃノ （、Ｅ３ １（Ｌ） （、Ｊり 月　　２　７

Claims (2)

【特許請求の範囲】
1. （１）対向電極が形成された第１の透明基板と、複数の
   画素電極が形成された第２の透明基板との間に液晶を挾
   持した液晶光シャッタにおいて、前記画素電極の各々が
   、１画素を形成する電極面積の２＾ｎ＾−＾１／（２＾
   ｎ−１）、２＾ｎ＾−＾２／（２＾ｎ−１）、・・・１
   ／（２＾ｎ−１）（ｎは整数）の面積を有するｎ個の電
   極群からなり、さらに、アナログ画素信号を２×ｎビッ
   トのディジタル信号に変換するＡ／Ｄコンバータと、前
   記ディジタル信号を１ライン分だけ記憶する記憶回路と
   、前記ディジタル信号の上位ｎビット、もしくは下位ｎ
   ビットをそれぞれ１ライン分記憶、転送して、前記ｎ個
   の画素電極群をそれぞれ独立に駆動する駆動回路と、前
   記記憶回路の上位ｎビット出力と下位ｎビット出力をそ
   れぞれ１ラインずつ交互に前記駆動回路に転送するため
   の制御スイッチとを備え、前記駆動回路と前記制御スイ
   ッチが前記第２の透明基板上に形成された薄膜トランジ
   スタで構成されたことを特徴とする液晶光シャッタ。
2. （２）アナログ画素信号を２×ｎビット（ｎは整数）の
   ディジタル信号に変換し、このディジタル信号を１ライ
   ン分だけ記憶し、かかる１ラインの走査時間をＴとした
   場合、（Ｔ×２＾ｎ）／（２＾ｎ＋１）の期間において
   は予め記憶しておいた前記ディジタル信号の上位ｎビッ
   トの信号を、（Ｔ×１）／（２＾ｎ＋１）の期間におい
   ては予め記憶しておいた前記ディジタル信号の下位ｎビ
   ットの信号を、請求項１に記載の液晶光シャッタの１画
   素を形成するｎ個の画素電極群にそれぞれ独立に入力す
   ることを特徴とする液晶光シャッタの駆動方法。