JPH1195251A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 周辺駆動回路の高速駆動を行うとともに超高
解像度の液晶表示装置を提供すること。 【解決手段】 本発明の液晶表示装置は、液晶を駆動す
る複数の画素トランジスタＴｒおよびその複数の画素ト
ランジスタＴｒを駆動する垂直駆動回路２が同一工程で
形成された液晶駆動基板と、この液晶駆動基板と対向し
て配置され複数の画素トランジスタＴｒに対応する電極
および水平駆動回路１が同一工程で形成された対向基板
とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶を動作させる
ための回路を各々の基板に内蔵する液晶表示装置に関す
る。

【０００２】

【従来の技術】液晶表示装置においては、正確な階調を
表示させるため正確な画素充電量と低リーク電流とが要
求される。これには長い充電時間と十分大きい補助容量
とが必要であるが、高解像度の液晶表示装置では高速駆
動が要求されることから充電時間が短くなり、また開口
率の低下を招くことから大きい補助容量の形成が困難と
なっている。

【０００３】一方、液晶表示装置の駆動方法には様々な
ものが考えられているが、従来から知られているアナロ
グ入力の点順次法では、画素密度の増大、画面サイズの
大型化に伴い消費電力の増大が避けられなくなってい
る。

【０００４】これに対しデジタル入力の線順次法では、
消費電力の低減は図れるものの、特に６ビット以上の多
階調表示を行う場合に多結晶シリコンＴＦＴ（Thin Fil
m Transistor）で構成したデジタル駆動回路を内蔵する
と回路規模が非常に大きくなってしまう。これによっ
て、画面サイズに比べてその周辺の縁のサイズが大きく
なりすぎるという問題が生じている。

【０００５】そこで、画像信号をディザ変調し、１ビッ
ト（すなわち２値）の信号で疑似中間調表示させること
が考えられている。これによりグレイ階調を表現する必
要がなくなり、画素充電量に正確さは要求されず、また
補助容量も最低限でよいことになる。

【０００６】また、駆動回路も１ビットすなわちＯＮ／
ＯＦＦのみを制御するだけの非常に簡素なものとなる。
このディザ表示は解像度が高くなるほど表示品質が向上
する。そこで、例えばJournal of SID,4/2,1996,p.65等
に開示されるように、超高解像度の液晶表示装置をディ
ザ階調表示で駆動させ、駆動回路の簡素化と表示品質の
高精細化を図る試みが知られている。

【０００７】

【発明が解決しようとする課題】しかしながら、超高解
像度の液晶表示装置を実現するためには、周辺駆動回路
と信号線とのワイヤーボンディングを高密度で行うこと
が非常に難しいという問題がある。すなわち、現状のＴ
ＡＢ（Tape Automated Bonding）技術でも、ワイヤーボ
ンディングピッチが１５０μｍ以下になると非常に困難
で実装コストの増加を招き、さらにワイヤーボンディン
グの接続信頼性に問題が生じてしまう。また、配線密度
が高まることで信号線と走査線との重なり容量が増加
し、負荷容量の増加によって高速駆動の妨げとなってし
まう。

【０００８】

【課題を解決するための手段】本発明はこのような課題
を解決するために成された液晶表示装置である。すなわ
ち、本発明の液晶表示装置は、液晶を動作させる複数の
画素トランジスタおよびその複数の画素トランジスタを
駆動する駆動回路の一部が同一工程で形成された液晶駆
動基板と、この液晶駆動基板と対向して配置され複数の
画素トランジスタに対応する電極および駆動回路の他部
が同一工程で形成された対向基板とを備えている。

【０００９】この液晶表示装置では、液晶駆動基板に形
成する複数の画素トランジスタとこれを駆動する駆動回
路の一部とを同一工程で形成し、対向基板に形成する電
極と駆動回路の他部とを同一工程で形成していることか
ら、駆動回路が液晶駆動基板と対向基板との各々に組み
込まれるようになる。このため、液晶駆動基板と対向基
板とを対向配置すると駆動回路が２段で構成され、液晶
駆動基板にのみ駆動回路を形成する場合に比べて信号線
と走査線との重なり容量を小さくできるようになる。ま
た、駆動回路が基板に内蔵されることから、駆動回路と
各画素の信号線との接続が不要となる。

【００１０】また、本発明は、液晶を動作させるための
第１電極およびその第１電極に所定の電圧を印加する第
１電極用回路が同一工程で形成された第１基板と、第１
基板と対向して配置され液晶を動作せせるための第２電
極およびその第２電極に所定の電圧を印加する第２電極
用回路が同一工程で形成された第２基板とを備えている
液晶表示装置でもある。

【００１１】この液晶表示装置では、第１基板に形成す
る液晶を動作させるための第１電極とこれに所定の電圧
を印加する第１電極用回路とを同一工程で形成し、第２
基板に形成する液晶を動作させるための第２電極とこれ
に所定の電圧を印加する第２電極用回路とを同一工程で
形成していることから、第１基板と第２基板とを対向配
置することで２つの電極に電圧を印加する回路を２段で
構成することができるようになる。このため、いずれか
一方の基板にのみ２つの電極に電圧を印加する回路を形
成する場合に比べて信号線と走査線との重なり容量を小
さくできるようになる。また、駆動回路が基板に内蔵さ
れることから、駆動回路と各画素の信号線との接続が不
要となる。

【００１２】

【発明の実施の形態】以下に、本発明の液晶表示装置に
おける実施の形態を図に基づいて説明する。図１は第１
実施形態を説明する回路構成図である。すなわち、第１
実施形態における液晶表示装置は、マトリクス状に配置
された複数の画素トランジスタＴｒと、各画素トランジ
スタＴｒに対応して配置される複数の画素電極Ｄと、水
平クロックＨclk によって複数の選択スイッチＳＷを水
平方向に沿って順に動作させる水平駆動回路１と、垂直
クロックＶclk によって垂直方向に沿って順に画素トラ
ンジスタＴｒを駆動する垂直駆動回路２と、ビデオ信号
Ｖsig に対するディザ変調を行うため、水平クロックＨ
clk および垂直クロックＶclk によって画素位置に対応
した基準電圧を発生してコンパレータＣに入力するディ
ザ基準電圧発生回路３とを備えている。

【００１３】このような回路構成から成る本実施形態の
液晶表示装置においては、図１のＡ−Ａ’線を境として
液晶駆動基板と対向基板とが重ね合わされた構成となっ
ている。

【００１４】このうち、透明ガラス基板等を基材とした
液晶駆動基板に、多結晶シリコン等を用いて形成する複
数の画素トランジスタＴｒと画素電極Ｄ、および垂直駆
動回路２、ディザ基準電圧発生回路３およびコンパレー
タＣが同一工程で形成されている。

【００１５】また、透明ガラス基板等を基材とした対向
基板に、多結晶シリコン等を用いて形成する画素トラン
ジスタＴｒと対向する透明電極（図示せず）、および水
平駆動回路１および選択スイッチＳＷが同一工程で形成
されている。

【００１６】すなわち、この液晶駆動基板と対向基板と
を重ね合わせて液晶表示装置を組立てた場合、液晶駆動
を行う水平駆動回路１等と垂直駆動回路２等とが画素周
辺で２段となって構成され、１つの基板のみに全ての駆
動回路が形成されている場合に比べて信号線と走査線と
の重なり容量を小さくできるようになる。したがって、
負荷容量を低減でき高速駆動を行うことができるように
なる。

【００１７】次に、この液晶表示装置におけるディザ階
調表示の動作を説明する。先ず、ディザ階調を生成する
原理を以下に説明する。ディザ階調は密度変調の一種
で、疑似乱数を発生させ、外部入力する中間調のビデオ
信号を、疑似乱数信号をしきい値としてコンパレートし
２値化して出力する。

【００１８】疑似乱数の発生のさせ方は種々あるが、２
次元のブロックを単位とするBayerのパターンがよく知
られている。Bayer のパターンは次の数１、数２、数３
で示す漸化式で表される。

【００１９】

【数１】

【００２０】

【数２】

【００２１】

【数３】

【００２２】Bayer マトリクスは４×４または８×８行
列で実用上十分なことが多い。図２はBayer の４×４転
値行列を示す図である。すなわち、各画素に入力される
中間調のビデオ信号に対する各しきい値レベルが図２で
示す値となっている。

【００２３】ディザ階調は、図２に示す各画素に対応す
るしきい値レベルと、その各画素に送られる中間調のビ
デオ信号とを比較して、中間調のビデオ信号の値が対応
するしきい値レベルよりも大きい場合は白信号を出力
し、小さい場合は黒信号を出力してその画素の信号とし
ている。

【００２４】実際の動作を図１に基づいて説明する。先
ず、ディザ基準電圧発生回路３でビデオ信号Ｖsig の中
間調電圧と比較する基準電圧を発生する。この基準電圧
は例えば４×４行列のBayer マトリクスを用いる場合に
は１６レベルの電圧をとることになる。

【００２５】ディザ基準電圧発生回路３では、外部クロ
ック（水平クロックＨclk および垂直クロックＶclk ）
により、水平駆動回路１および垂直駆動回路２と同期し
てBayer の漸化式に従い、各画素アドレスに対応する１
６レベルのうちのいずれかの基準電圧を選択して出力す
る。

【００２６】そして、この基準電圧値とビデオ信号Ｖsi
g の中間調電圧とをコンパレータＣに入力し、しきい値
レベルとの比較を行い、黒または白いずれかの２値レベ
ルの電圧を各画素に出力してディザ階調を得るようにし
ている。

【００２７】以上説明したディザ基準電圧発生回路３、
コンパレータＣはともに多結晶シリコンの薄膜トランジ
スタで構成することができる。なお、必要に応じてディ
ザ基準電圧発生回路３を外部回路として外付けし、コン
パレータＣのみを形成するようにしてもよい。

【００２８】また、水平駆動回路１、垂直駆動回路２、
選択スイッチＳＷ、画素トランジスタＴｒ、は全て多結
晶シリコンの薄膜トランジスタで構成できるので、水平
駆動回路１および垂直駆動回路２と各画素の信号線との
接続も同一工程で形成することができ、別途ワイヤーボ
ンディングによる接続を行わずに済む。したがって、外
部から入力する信号としては、ビデオ信号Ｖsig とクロ
ック信号（水平クロックＨclk 、垂直クロックＶclk ）
だけとなり、これらの信号線を接続すればよいことにな
る。

【００２９】なお、上記図１に示す液晶表示装置はモノ
クロ画像表示を行う回路構成例であるが、同様な回路構
成を３組並べることでカラーディザ階調の画像を出力で
きるようになる。図３はカラーディザ階調画像出力を行
う液晶表示装置の回路構成図である。

【００３０】この液晶表示装置では、マトリクス状に配
置された複数の画素トランジスタＴｒと、各画素トラン
ジスタＴｒに対応して配置される複数の画素電極Ｄと、
水平クロックＨclk によって複数の選択スイッチＳＷを
水平方向に沿って順に動作させる水平駆動回路１と、垂
直クロックＶclk によって垂直方向に沿って順に画素ト
ランジスタＴｒを駆動する垂直駆動回路２とを備えると
ともに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応した各ビ
デオ信号ＶsigR、ＶsigG、ＶsigBに対するディザ変調を
行うため、水平クロックＨclk および垂直クロックＶcl
k によって画素位置に対応した基準電圧を発生して、各
ビデオ信号ＶsigR、ＶsigG、ＶsigBに対応した３つのコ
ンパレータＣR 、ＣG 、ＣB に入力するディザ基準電圧
発生回路３とを備えている。

【００３１】このような回路構成から成る液晶表示装置
においても先の例と同様に、図３のＡ−Ａ’線を境とし
て液晶駆動基板と対向基板とが重ね合わされた構成とな
っている。

【００３２】また、この液晶駆動基板には、多結晶シリ
コン等を用いて形成する複数の画素トランジスタＴｒと
画素電極Ｄ、および垂直駆動回路２、ディザ基準電圧発
生回路３、３つのコンパレータＣR 、ＣG 、ＣB が同一
工程で形成され、対向基板には、多結晶シリコン等を用
いて形成する画素トランジスタＴｒと対向する透明電極
（図示せず）、および水平駆動回路１、選択スイッチＳ
Ｗが同一工程で形成されている。

【００３３】これにより、液晶駆動基板と対向基板とを
重ね合わせて液晶表示装置を組立てた場合、液晶駆動を
行う水平駆動回路１等と垂直駆動回路２等とが画素周辺
で２段になって構成され、１つの基板のみに全ての駆動
回路が形成されている場合に比べて周辺回路の信号線と
走査線との重なり容量を小さくできるようになる。つま
り、カラーディザ階調の画像を出力する液晶表示装置に
おいても、負荷容量を低減でき、高速駆動を行うことが
可能となる。

【００３４】また、基板に駆動回路を内蔵することか
ら、駆動回路と各画素の信号線との接続を駆動回路の形
成と同一工程で行うことができ、別途ワイヤーボンディ
ングによる接続を行わずに済むようになる。

【００３５】次に、本発明の第２実施形態を説明する。
第２実施形態における液晶表示装置では、強誘電液晶を
用いてその双安定性の性質を利用し、電極のみを形成し
て（画素トランジスタを形成しないで）２値表示を得る
ものである。

【００３６】図４は第２実施形態の液晶表示装置におけ
る第１基板側の回路構成図、図５は第２実施形態の液晶
表示装置における第２基板側の回路構成図である。すな
わち、図４に示すように、第１基板側には、垂直方向に
伸び、水平方向に所定のピッチで複数本形成される第１
電極Ｄ１と、水平クロックＨclk によって複数の選択ス
イッチＳＷを水平方向に沿って順に動作させる水平駆動
回路１と、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応した各
ビデオ信号ＶsigR、ＶsigG、ＶsigBに対するディザ変調
を行うため、水平クロックＨclk および垂直クロックＶ
clk によって画素位置に対応した基準電圧を発生して、
各ビデオ信号ＶsigR、ＶsigG、ＶsigBに対応した３つの
コンパレータＣR 、ＣG 、ＣB に入力するディザ基準電
圧発生回路３とが形成されている。

【００３７】また、図５に示すように、第２基板には、
水平方向に伸び、垂直方向に所定のピッチで複数本形成
される第２電極Ｄ２と、この第２電極Ｄ２に所定の電圧
を印加する垂直駆動回路２とが形成されている。

【００３８】このような電極および各回路が形成された
第１基板と第２基板とを重ね合わせ、その間に強誘電液
晶を挟持して上下のコンタクトをとり、両者の同期をと
ることで強誘電液晶の双安定モードでディザ階調を表示
する液晶表示装置を構成することができる。

【００３９】すなわち、この第１基板と第２基板とを重
ね合わせて液晶表示装置を組立てた場合、強誘電液晶の
駆動を行う水平駆動回路１等と垂直駆動回路２等とが画
素周辺で２段になって構成され、１つの基板のみに全て
の駆動回路が形成されている場合に比べて周辺回路の信
号線と走査線との重なり容量を小さくできるようにな
る。

【００４０】また、第１基板、第２基板に水平駆動回路
１、垂直駆動回路２を各々内蔵することから、水平駆動
回路１、垂直駆動回路２と第１電極Ｄ１、第２Ｄ２の信
号線との接続を水平駆動回路１、垂直駆動回路２の形成
と同一工程で行うことができ、別途ワイヤーボンディン
グによる接続を行わずに済むようになる。

【００４１】この強誘電液晶を用いる利点は、応答速度
が速く、かつ画素トランジスタを用いないことから第１
基板および第２基板へ形成する回路構成を簡素化するこ
とができる点である。したがって、本実施形態のような
周辺回路の平面視面積を小さくできる回路構成で強誘電
液晶を用いることにより、画素領域を有効に利用するこ
とができ、ディザ階調表示を行うことができる高精細な
液晶表示装置を構成できるようになる。

【００４２】次に、本発明の第３実施形態を説明する。
第３実施形態における液晶表示装置は、多ビットのディ
ザ表示をさせる回路構成となっている点に特徴がある。
図６は第３実施形態における液晶表示装置を説明する回
路構成図である。すなわち、この液晶表示装置では、３
階調ディザ表示の線順次駆動方式を採用した例となって
いる。

【００４３】第３実施形態の液晶表示装置は、マトリク
ス状に配置された複数の画素トランジスタＴｒと、各画
素トランジスタＴｒに対応して配置される複数の画素電
極Ｄと、水平クロックＨclk によって複数のラッチＲを
水平方向に沿って順に動作させる水平駆動回路１と、垂
直クロックＶclk によって垂直方向に沿って順に画素ト
ランジスタＴｒを駆動する垂直駆動回路２と、ビデオ信
号Ｖsig に対する多値ディザ変調を行うため、水平クロ
ックＨclk および垂直クロックＶclk によって画素位置
に対応したしきい値電圧を発生してコンパレータＣに入
力するしきい電圧発生回路４と、複数の基準電圧を発生
する基準電圧発生回路５と、ラッチＲからの信号に基づ
き基準電圧発生回路５から発生された複数の基準電圧の
うちいずれかを選択する基準電圧セレクタＳＬとを備え
ている。

【００４４】このような回路構成から成る本実施形態の
液晶表示装置においては、図６のＡ−Ａ’線を境として
液晶駆動基板と対向基板とが重ね合わされた構成となっ
ている。

【００４５】このうち、透明ガラス基板等を基材とした
液晶駆動基板に、多結晶シリコン等を用いて形成する複
数の画素トランジスタＴｒ画素電極Ｄ、および垂直駆動
回路２、しきい電圧発生回路４、コンパレータＣ、基準
電圧発生回路５を同一工程で形成している。

【００４６】また、透明ガラス基板等を基材とした対向
基板に、多結晶シリコン等を用いて形成する画素トラン
ジスタＴｒと対向する透明電極（図示せず）、および水
平駆動回路１、ラッチＲ、基準電圧セレクタＳＬを同一
工程で形成している。

【００４７】すなわち、この液晶駆動基板と対向基板と
を重ね合わせて液晶表示装置を組立てた場合、液晶駆動
を行う水平駆動回路１等と垂直駆動回路２等とが画素周
辺で２段になって構成され、１つの基板のみに全ての駆
動回路が形成されている場合に比べて周辺回路の信号線
と走査線との重なり容量を小さくすることができるよう
になる。

【００４８】また、基板に駆動回路を内蔵することか
ら、駆動回路と各画素の信号線との接続を駆動回路の形
成と同一工程で行うことができ、別途ワイヤーボンディ
ングによる接続を行わずに済むようになる。

【００４９】液晶駆動基板に形成されるしきい電圧発生
回路４からは、例えば数４に示すような２×２行列のし
きい電圧値を発生させる。

【００５０】

【数４】

【００５１】そして、しきい電圧発生回路４は駆動クロ
ック（水平クロックＨclk 、垂直クロックＶclk ）と同
期して各画素にしきい電圧を図７に示すように割り当て
る。

【００５２】また、各画素に対応したビデオ信号Ｖsig
が例えば０〜１６Ｖのアナログ信号であり、各画素に図
８に示すような値のビデオ信号Ｖsig が与えられた場合
には、図９に示す条件に従って演算を行い、３階調の出
力信号を発生させる。

【００５３】すなわち、ビデオ信号Ｖsig としきい電圧
との差をＶdiffとした場合、 Ｖdiff≦０の場合は黒レベル電圧 ０＜Ｖdiff≦８の場合は中間調レベル電圧 ８＜Ｖdiffの場合は白レベル電圧 の条件に従い、各画素に対して３階調の画素電位を出力
する。

【００５４】基準電圧発生回路５は、この３階調の画素
電位をラッチＲに送り、ラッチＲは１Ｈの期間（１水平
期間）信号をホールドした後、基準電圧セレクタＳＬに
出力する。

【００５５】基準電圧セレクタＳＬは、ここで画素電位
に対応した３レベルの基準電位のうちのいずれかを選択
し、各画素にその信号を書き込む。これによって、図１
０に示すような中間調レベルを含む多値のディザ表示を
得ることができるようになる。

【００５６】このような多階調のディザ変調をかける場
合は、前述の２値のディザ階調よりもやらわかいトーン
の画像を得ることができ、より原画に近い画像を得るこ
とが可能となる。

【００５７】また、このように回路（周辺回路）構成が
複雑となっても、周辺回路の一部を液晶駆動基板に形成
し、周辺回路の他部の対向基板に形成することで、いず
れか一方の基板に全ての周辺回路を形成する場合に比べ
てその負荷容量をを小さくすることができ、駆動回路の
高速駆動を行うことが可能となる。

【００５８】なお、上記例では、ディザ階調を生成する
回路を全て同一基板に形成する場合について説明した
が、必要に応じてディザ基準電圧発生回路３（図１参
照）やコンパレータＣは外部回路として構成し、信号処
理したものを液晶表示装置へ入力するようにしてもよ
い。

【００５９】

【発明の効果】以上説明したように、本発明の液晶表示
装置によれば次のような効果がある。すなわち、本発明
では画素領域の周辺に配置される駆動回路を２枚の基板
の各々に分けて形成していることから、１枚の基板に全
ての駆動回路を形成する場合に比べて基板を重ね合わせ
た際の駆動回路の負荷容量を小さくすることができ、駆
動回路の高速駆動を行うことが可能となる。

【００６０】また、基板に駆動回路を内蔵することか
ら、駆動回路と各画素の信号線との接続を駆動回路の形
成と同一工程で行うことができ、超高密度の画素配列で
あってもワイヤーボンディングによる接続を行わずにパ
ターン形成によって確実な接続を行うことが可能とな
る。さらに、駆動回路を各々の基板に分けて形成してい
ることから、良品の基板同士を重ね合わせることがで
き、製造歩留りを向上させることが可能となる。

【図面の簡単な説明】

【図１】第１実施形態を説明する回路構成図である。

【図２】Bayer の４×４転値行列を示す図である。

【図３】カラーディザ階調画像出力を行う液晶表示装置
の回路構成図である。

【図４】第２実施形態における液晶表示装置の第１基板
側の回路構成図である。

【図５】第２実施形態における液晶表示装置の第２基板
側の回路構成図である。

【図６】第３実施形態を説明する回路構成図である。

【図７】しきい電圧値の例を示す図である。

【図８】ビデオ信号値の例を示す図である。

【図９】３階調出力の条件を示す図である。

【図１０】中間調レベルを含む多値ディザ表示例を示す
図である。

【符号の説明】

１…水平駆動回路、２…垂直駆動回路、３…ディザ基準
電圧発生回路、Ｃ…コンパレータ、Ｄ…画素電極、ＳＷ
…選択スイッチ、Ｔｒ…画素トランジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 液晶を動作させる複数の画素トランジス
   タおよびその複数の画素トランジスタを駆動する駆動回
   路の一部が同一工程で形成された液晶駆動基板と、 前記液晶駆動基板と対向して配置され前記複数の画素ト
   ランジスタに対応する電極および前記駆動回路の他部が
   同一工程で形成された対向基板とを備えていることを特
   徴とする液晶表示装置。
2. 【請求項２】 液晶を動作させるための第１電極および
   その第１電極に所定の電圧を印加する第１電極用回路が
   同一工程で形成された第１基板と、 前記第１基板と対向して配置され前記液晶を動作させる
   ための第２電極およびその第２電極に所定の電圧を印加
   する第２電極用回路が同一工程で形成された第２基板と
   を備えていることを特徴とする液晶表示装置。