JP2001184012A - マトリクス型表示装置 - Google Patents

マトリクス型表示装置

Info

Publication number
JP2001184012A
JP2001184012A JP2000291321A JP2000291321A JP2001184012A JP 2001184012 A JP2001184012 A JP 2001184012A JP 2000291321 A JP2000291321 A JP 2000291321A JP 2000291321 A JP2000291321 A JP 2000291321A JP 2001184012 A JP2001184012 A JP 2001184012A
Authority
JP
Japan
Prior art keywords
source signal
pixel electrode
signal line
pixel
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000291321A
Other languages
English (en)
Inventor
Toshihiro Yanagi
俊洋 柳
Yoshiyuki Nishikubo
圭志 西久保
Katsuya Mizukata
勝哉 水方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000291321A priority Critical patent/JP2001184012A/ja
Priority to TW089121219A priority patent/TW548619B/zh
Priority to CNB001285874A priority patent/CN1198251C/zh
Priority to KR1020000060008A priority patent/KR100354795B1/ko
Publication of JP2001184012A publication Critical patent/JP2001184012A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 シャドーイングの発生を防止できるカラー表
示可能なマトリクス型表示装置を提供する。 【解決手段】 マトリクス型表示装置１００は、複数の
ゲート信号線１２１と、複数のゲート信号線１２１を駆
動するゲート信号線駆動手段１２０と、複数のソース信
号線１１１と、複数のソース信号線１１１を駆動するソ
ース信号線駆動手段１１０と、複数の画素電極１３０と
を備えている。複数のソース信号線１１１のそれぞれに
は、第１の色要素Ｒに割り当てられた少なくとも１つの
第１の画素電極と、第２の色要素Ｇに割り当てられた少
なくとも１つの第２の画素電極と、第３の色要素Ｂに割
り当てられた少なくとも１つの第３の画素電極とが接続
されており、ソース信号線駆動手段１１０は、複数のソ
ース信号線１１１に含まれる第１のソース信号線に第１
の表示信号を供給し、第１のソース信号線に隣接する第
２のソース信号線に第１の表示信号とは逆極性の第２の
表示信号を供給し、所定の周期で第１の表示信号の極性
と第２の表示信号の極性とを反転させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に関し、特にカラー表示が可能なマ
トリクス型表示装置に関する。
【０００２】
【従来の技術】カラー表示が可能なマトリクス型表示装
置は、一般に、ストライプ配列とよばれる画素配列が採
用される。
【０００３】図１７は、ストライプ配列の画素配列の例
を示す。図１７においてＲ、ＧおよびＢで示される矩形
はそれぞれ、赤色、緑色および青色に割り当てられた画
素（それぞれ、赤色画素、緑色画素および青色画素と呼
ぶ）を示す。赤色画素、緑色画素および青色画素はそれ
ぞれ、点灯時に赤色、緑色および青色を発色する。
【０００４】図１７に示されるように、ストライプ配列
を採用したマトリクス型表示装置では、ｙ方向には同じ
色の画素が配列し、ｘ方向には３色の画素がＲＧＢの順
に繰り返し配列している。ｘ方向に並ぶ画素の画素電極
は１つのゲート信号線に接続されており、ｙ方向に並ぶ
画素の画素電極は１つのソース信号線に接続されてい
る。
【０００５】
【発明が解決しようとする課題】ストライプ配列を採用
した従来のマトリクス型液晶表示装置では、クロストー
クまたはシャドーイング現象によって、表示画面に影が
発生し表示品位に悪影響を及ぼすという問題点があっ
た。表示画面に影が発生する原理を以下に説明する。
【０００６】図１８は、ストライプ配列を採用したマト
リクス型表示装置１８０の表示画面に影が発生すること
を示す。
【０００７】マトリクス型表示装置１８０は、ソース信
号線駆動手段１、ゲート信号線駆動手段２、ソース信号
線ＤＳ１Ｈ、ＤＳ２Ｈ、ＤＳ１ＷおよびＤＳ２Ｗ、ゲー
ト信号線ＤＧ１，画素電極ＤＰ１Ｈ、ＤＰ１Ｗを備え
る。
【０００８】図１８に示される例では、マトリクス型表
示装置１８０の表示面１８１に、背景１８２とウインド
ウパターン５が表示されている。ウインドウパターンと
は、表示面に表示される図形を意味する。ウインドウパ
ターン５をマトリクス型表示装置１８０の表示面に表示
する場合、クロストークまたはシャドーイング現象によ
って、影６がウインドウパターン５の上下の領域に生じ
ることがある。ここで、上下とは、ソース信号線に沿っ
た方向を意味する。影６は、画素電極とソース信号線間
に生じる寄生容量を介してソース信号線に供給される信
号が画素電極に影響を及ぼすために生じる。
【０００９】ソース信号線ＤＳ１ＨおよびＤＳ２Ｈは、
ウインドウパターン５が表示されていない領域を通るソ
ース信号線であり、ソース信号線ＤＳ２Ｈはソース信号
線ＤＳ１Ｈに隣接している。ソース信号線ＤＳ１Ｈおよ
びＤＳ２Ｈには、背景１８２の明るさに相当する信号が
供給される。
【００１０】ソース信号線ＤＳ１ＷおよびＤＳ２Ｗは、
ウインドウパターン５が表示されている領域を通るソー
ス信号線であり、ソース信号線ＤＳ２Ｗはソース信号線
ＤＳ１Ｗに隣接している。ソース信号線ＤＳ１Ｗおよび
ＤＳ２Ｗには、ある期間には背景１８２の明るさに相当
する信号が供給され、別の期間にはウインドウパターン
５に相当する信号が供給される。
【００１１】画素電極ＤＰ１Ｈは、ソース信号線ＤＳ１
Ｈにアクティブ素子（例えば、ＴＦＴ：Ｔｈｉｎ Ｆｉ
ｌｍ Ｔｒａｎｓｉｓｔｏｒ）を介して接続される１つ
の画素電極である。画素電極ＤＰ１Ｗは、ソース信号線
ＤＳ１Ｗにアクティブ素子を介して接続されている。
【００１２】ストライプ配列を採用したマトリクス型表
示装置では、同一のソース信号線には同一の色の画素の
画素電極が接続されている。図１８において、ソース信
号線ＤＳ１ＨおよびＤＳ１Ｗにはともに、青色画素の画
素電極が接続され、ソース信号線ＤＳ２ＨおよびＤＳ２
Ｗにはともに、赤色画素の画素電極が接続されているも
のとする。
【００１３】ソース信号線ＤＳ１Ｈ、ＤＳ２Ｈ、ＤＳ１
ＷおよびＤＳ２Ｗに供給される信号をそれぞれ信号ＶＳ
１Ｈ、ＶＳ２Ｈ、ＶＳ１ＷおよびＶＳ２Ｗとする。
【００１４】ゲート信号線ＤＧ１に供給される信号を信
号ＶＧ１とする。
【００１５】画素電極ＤＰ１ＨおよびＤＰ１Ｗに印加さ
れる電圧をそれぞれ液晶印加電圧ＶＰ１ＨおよびＶＰ１
Ｗとする。
【００１６】また、マトリクス型表示装置１８０の駆動
方式は、ソースライン反転駆動方式であるとする。ソー
スライン反転駆動方式では、隣接するソース信号線には
互いに逆極性の信号が供給され、１垂直走査期間ごとに
ソース信号線に供給される信号の極性が反転される。
【００１７】図１９は、マトリクス型表示装置１８０に
背景１８２とウインドウパターン５とを表示した場合
に、ソース信号線、画素電極およびゲート信号線に供給
される信号の波形図である。
【００１８】画素電極ＤＰ１Ｈには、背景表示に相当す
る所望の電圧ＶＷが印加されている（液晶印加電圧ＶＰ
１Ｈ）。
【００１９】画素電極ＤＰ１Ｗには、本来画素電極ＤＰ
１Ｈと同様に所望の電圧ＶＷが印加されなければならな
いが、ウインドウ表示期間では所望の電圧ＶＷとは異な
る電圧が印加される（液晶印加電圧ＶＰ１Ｗ）。
【００２０】背景１８２（図１８）がシアン色（緑色画
素と青色画素が点灯で、赤色画素が非点灯）で、ウイン
ドウパターン５が黒色（緑色画素、青色画素および赤色
画素ともに非点灯）であると仮定する。
【００２１】マトリクス型表示装置１８０では、液晶印
加電圧が所定の電圧（基準電圧）よりも大きい場合に暗
表示、液晶印加電圧が基準電圧よりも小さい場合に明表
示が得られるものとする（ノーマリホワイト表示）。
【００２２】液晶印加電圧ＶＰ１Ｗは、ウインドウ表示
期間Ｗの間、所望の電圧ＶＷに影響電圧ＶＳが加えられ
た値となる。ウインドウ表示期間とは、１垂直走査期間
Ｖのうち、ウインドウパターン５が表示される領域が垂
直走査される期間を指す。影響電圧ＶＳは、ソース信号
線ＤＳ１Ｗと画素電極ＤＰ１Ｗ間の寄生容量ＣＳＤ１を
介して、信号ＶＳ１Ｗが液晶印加電圧ＶＰ１Ｗに影響す
るために生じる。
【００２３】ここで影響電圧ＶＳは図１９中の電圧Ｖ
Ｂ、電圧ＶＷを用いて、（数１）により表される。電圧
ＶＢは、暗表示に相当する電圧を示し、電圧ＶＷは、明
表示に相当する電圧を示す。
【００２４】
【数１】 ここで、ＣＰは画素電極ＤＰ１Ｗ（図１８）とその対向
電極（図示せず）との間の容量を示し、ＣＳＤ１は、画
素電極ＤＰ１Ｗとソース信号線ＤＳ１Ｗとの間の寄生容
量を示し、ＣＳＤ２は、画素電極ＤＰ１Ｗとソース信号
線ＤＳ２Ｗとの間の寄生容量を示す。
【００２５】（数１）に示されるように、影響電圧ＶＳ
は０とはならない。また、画素電極ＤＰ１Ｈにおける液
晶印加電圧ＶＰ１Ｈの実効値と、画素電極ＤＰ１Ｗにお
ける液晶印加電圧ＶＰ１Ｗの実効値とは異なる。このた
め、画素電極ＤＰ１Ｈにおける液晶材料の透過率と、画
素電極ＤＰ１Ｗにおける液晶材料の透過率とは異なり、
影６が発生し表示品位に悪影響を及ぼすという問題が発
生する。
【００２６】特に、マトリクス型表示装置１８０に、画
素電極間隔がソース信号線の線幅以下になる構造を採用
した場合、影響電圧ＶＳが大きく、影６が表示品位に与
える影響が大きくなる。寄生容量ＣＳＤ１および寄生容
量ＣＳＤ２が大きくなるからである。
【００２７】図２０は、画素電極間隔がソース信号線の
線幅以下になるマトリクス型表示装置の構造の例を示
す。図２０において、参照番号２７はゲート信号線を表
し、参照番号２０ａおよび２０ｂはソース信号線を表
し、参照番号２２ａおよび２２ｂは画素電極を表し、参
照番号２６はＴＦＴを表す。図２０に示される構造を有
するマトリクス型表示装置は、例えば、特許第２８１４
７５２号公報に記載されている。このようなマトリクス
型表示装置では、開口率を大きくすることができる。
【００２８】図２０に示されるように、画素電極２２ａ
と画素電極２２ｂとの間隔ｄ1は、ソース信号線２０ｂ
の幅ｄ2よりも小さくなっている。また、画素電極（２
２ａおよび２２ｂ）の少なくとも一部と、ソース信号線
（２０ａおよび２０ｂ）の少なくとも一部とは重なって
おり、重なり部２８が存在する。このために、画素電極
２２ａとソース信号線２０ａの間に発生する寄生容量Ｃ
ＳＤ１および画素電極２２ａとソース信号線２０ｂの間
に発生する寄生容量ＣＳＤ２が大きくなる。
【００２９】図２１は、図２０に示されるマトリクス型
表示装置のＡ−Ａ断面図を示す。図２２において、図２
１と同一の構成要素には同一の参照番号を付す。図２１
において、参照番号２５は基板を表し、参照番号２１は
対向電極を表し、参照番号２３は絶縁層を表し、参照番
号２１００は液晶材料を示す。このように、画素電極
（２２ａおよび２２ｂ）の一部が絶縁層２３を介してソ
ース信号線（２０ａおよび２０ｂ）の一部と重なるよう
に配置されている。
【００３０】また、ストライプ配列を採用した従来のマ
トリクス型液晶表示装置では、ステッパによる露光条件
のばらつきに起因するブロック分れが生じるという問題
があった。
【００３１】このようなステッパによる露光条件のばら
つきは、例えば、液晶表示パネルの製造過程において、
パネルの全画面を一括処理せずに、パネル上部と下部に
分割して処理した場合に発生し得る。このような場合に
表示面に画像を表示すると、パネルの上部と下部とで表
示される画像の明るさが異なってしまう。この現象を
「ブロック分れ」と呼ぶ。
【００３２】図２２は、ストライプ配列を採用したマト
リクス型表示装置２２０においてブロック分れが生じる
例を示す。
【００３３】マトリクス型表示装置２２０は、ソース信
号線駆動手段１、ゲート信号線駆動手段２、ソース信号
線ＤＳ１、ＤＳ２、ゲート信号線ＤＧＵ、ＤＧＤ、画素
電極ＤＰ１Ｕ、ＤＰ１Ｄを備える。
【００３４】領域２９は、マトリクス型表示装置２２０
の表示面の上部の領域を示す。領域３０は、マトリクス
型表示装置２２０の表示面の下部の領域を示す。
【００３５】ソース信号線ＤＳ１とＤＳ２とは互いに隣
接する。ゲート信号線ＤＧＵは領域２９を通るゲート信
号線である。ゲート信号線ＤＧＤは、領域３０を通るゲ
ート信号線である。
【００３６】画素電極ＤＰ１Ｕは、上部の領域２９にあ
る画素電極の１つを示し、画素電極ＤＰ１Ｄは、下部の
領域３０にある画素電極の１つを示す。画素電極ＤＰ１
Ｕおよび画素電極ＤＰ１Ｄはソース信号線ＤＳ１にアク
ティブ素子（図示せず）を介して接続されている。
【００３７】ストライプ配列を採用したマトリクス型表
示装置では、同一のソース信号線には同一の色に割り当
てられた画素電極が接続されている。図２２において、
ソース信号線ＤＳ１には青色画素の画素電極が接続さ
れ、ソース信号線ＤＳ２には赤色画素の画素電極が接続
されているものとする。
【００３８】ソース信号線ＤＳ１、ＤＳ２に供給される
信号をそれぞれ信号ＶＳ１、ＶＳ２とする。
【００３９】ゲート信号線ＤＧＵ、ＤＧＤに供給される
信号をそれぞれ信号ＶＧＵ、ＶＧＤとする。
【００４０】画素電極ＤＰ１ＵおよびＤＰ１Ｄに印加さ
れる電圧をそれぞれ液晶印加電圧ＶＰ１ＵおよびＶＰ１
Ｄとする。
【００４１】また、マトリクス型表示装置２２０の駆動
方式は、ソースライン反転駆動方式であるとする。ソー
スライン反転駆動方式では、隣接するソース信号線には
互いに逆極性の信号が供給され、１垂直走査期間ごとに
ソース信号線に供給される信号の極性が反転される。
【００４２】画素電極ＤＰ１Ｕとソース信号線ＤＳ１と
の間には寄生容量ＣＳＤ１ｕが形成されており、画素電
極ＤＰ１Ｕとソース信号線ＤＳ２との間には寄生容量Ｃ
ＳＤ２ｕが形成されている。画素電極ＤＰ１Ｄとソース
信号線ＤＳ１との間には寄生容量ＣＳＤ１ｄが形成され
ており、画素電極ＤＰ１Ｄとソース信号線ＤＳ２との間
には寄生容量ＣＳＤ２ｄが形成されている。ここで、Ｃ
ＳＤ１ｕ＞ＣＳＤ２ｕおよびＣＳＤ１ｄ＜ＣＳＤ２ｄが
成立する。このような寄生容量の不一致は、液晶表示パ
ネルの製造過程において、パネルの全画面を一括処理せ
ずに、パネル上部と下部と別々にステッパ処理を行った
ことに起因する。
【００４３】いま、マトリクス型表示装置２２０の表示
面全体に、シアン色の一様なパターンを表示させるもの
とする。
【００４４】図２３は、マトリクス型表示装置２２０の
表示面全体に、シアン色の一様なパターンを表示した場
合のソース信号線、画素電極およびゲート信号線に供給
される信号の波形図である。
【００４５】液晶印加電圧ＶＰ１Ｕは、ソース信号線Ｄ
Ｓ１に供給される信号ＶＳ１の影響を多く受ける。これ
はＣＳＤ１ｕ＞ＣＳＤ２ｕのためである。一方液晶印加
電圧ＶＰ１Ｄは、ソース信号線ＤＳ２に供給される信号
ＶＳ２の影響を多く受ける。これはＣＳＤ１ｄ＜ＣＳＤ
２ｄのためである。液晶印加電圧ＶＰ１ＵおよびＶＰ１
Ｄの電圧の実効値に応じて、画素電極ＤＰ１ＵおよびＤ
Ｐ１Ｄと対応する画素の輝度が変化する。図２３に示さ
れるように、液晶印加電圧ＶＰ１Ｄの実効値は、液晶印
加電圧ＶＰ１Ｕの実効値よりも大きい。従って、画面下
部の領域３０の輝度が画面上部の領域２９の輝度より暗
く表示され、画面の上下でブロック分れが生じる。
【００４６】本発明は、上記問題点に鑑みてなされたも
のであり、シャドーイングの発生を防止できるカラー表
示可能なマトリクス型表示装置を提供することを目的と
する。
【００４７】特に開口率を高めるために画素電極間がソ
ース信号線の線幅以下になるような構造を有し、寄生容
量ＣＳＤ１および寄生容量ＣＳＤ２が大きい場合であっ
てもシャドーイングが発生しないカラー表示可能なマト
リクス型表示装置を提供することを目的とする。
【００４８】また、ブロック分れが発生しにくいカラー
表示可能なマトリクス型表示装置を提供することを目的
とする。
【００４９】
【課題を解決するための手段】本発明のマトリクス型表
示装置は、第１の方向に沿って延びる複数のゲート信号
線と、前記複数のゲート信号線を駆動するゲート信号線
駆動手段と、前記第１の方向と直交する第２の方向に沿
って延びる複数のソース信号線と、前記複数のソース信
号線を駆動するソース信号線駆動手段と、複数の画素電
極とを備え、前記複数の画素電極のそれぞれは、前記複
数のソース信号線のうち対応する１つのソース信号線と
前記複数のゲート信号線のうち対応する１つのゲート信
号線とに接続されており、前記複数のソース信号線のそ
れぞれには、第１の色要素に割り当てられた少なくとも
１つの第１の画素電極と、第２の色要素に割り当てられ
た少なくとも１つの第２の画素電極と、第３の色要素に
割り当てられた少なくとも１つの第３の画素電極とが接
続されており、前記ソース信号線駆動手段は、前記複数
のソース信号線に含まれる第１のソース信号線に第１の
表示信号を供給し、前記第１のソース信号線に隣接する
第２のソース信号線に前記第１の表示信号とは逆極性の
第２の表示信号を供給し、所定の周期で前記第１の表示
信号の極性と前記第２の表示信号の極性とを反転させ、
これにより上記目的が達成される。
【００５０】前記複数の画素電極のうちの少なくとも１
つの画素電極は、前記少なくとも１つの画素電極の一部
が前記複数のソース信号線のうちの１つの一部に重なる
ように配置されていてもよい。
【００５１】前記複数の画素電極のうち、前記第１の方
向に隣接した２つの画素電極の間隔が、前記複数のソー
ス信号線のうち前記第１の方向に隣接した２つの画素電
極の間に位置するソース信号線の幅よりも小さくてもよ
い。
【００５２】前記ソース信号線駆動手段は、前記少なく
とも１つの第１の画素電極と、前記少なくとも１つの第
２の画素電極と、前記少なくとも１つの第３の画素電極
とのうち、互いに隣接する２つの画素電極に印加される
電圧の極性が同一となるように前記複数のソース信号線
を駆動してもよい。
【００５３】前記ソース信号線駆動手段は、前記少なく
とも１つの第１の画素電極と、前記少なくとも１つの第
２の画素電極と、前記少なくとも１つの第３の画素電極
とのうち、互いに隣接する２つの画素電極に印加される
電圧の極性が異なるように前記複数のソース信号線を駆
動してもよい。
【００５４】前記複数のソース信号線のそれぞれに接続
されている前記少なくとも１つの第１の画素電極の数
と、前記少なくとも１つの第２の画素電極の数と、前記
少なくとも１つの第３の画素電極の数とは実質的に等し
くてもよい。
【００５５】前記複数のゲート信号線のそれぞれには、
前記第１の色要素に割り当てられた少なくとも１つの第
１の画素電極と、前記第２の色要素に割り当てられた少
なくとも１つの第２の画素電極と、前記第３の色要素に
割り当てられた少なくとも１つの第３の画素電極とが接
続されており、前記複数のゲート信号線のそれぞれに接
続されている前記少なくとも１つの第１の画素電極の数
と、前記少なくとも１つの第２の画素電極の数と、前記
少なくとも１つの第３の画素電極の数とは実質的に等し
く、かつ、前記第１の方向に沿った前記複数の画素電極
の配列ピッチが前記第２の方向に沿った前記複数の画素
電極の配列ピッチの３分の１と実質的に等しくてもよ
い。
【００５６】前記ソース信号線駆動手段には、前記第１
の色要素に対応した第１の外部表示信号と、前記第２の
色要素に対応した第２の外部表示信号と、前記第３の色
要素に対応した第３の外部表示信号とが入力され、前記
ソース信号駆動手段は、前記第１の外部表示信号と、前
記第２の外部表示信号と、前記第３の外部表示信号とか
ら１つの外部表示信号を選択するスイッチを備え、前記
選択された外部表示信号に基づいて、前記複数のソース
信号線を駆動してもよい。
【００５７】本発明の他のマトリクス型表示装置は、第
１の方向に沿って延びる複数のゲート信号線と、前記複
数のゲート信号線を駆動するゲート信号線駆動手段と、
前記第１の方向と直交する第２の向きに延びる複数のソ
ース信号線と、前記複数のソース信号線を駆動するソー
ス信号線駆動手段と、複数の画素電極とを備え、前記複
数の画素電極のそれぞれは、前記複数のソース信号線の
うち対応する１つのソース信号線と前記複数のゲート信
号線のうち対応する１つのゲート信号線とに接続されて
おり、前記複数のソース信号線のそれぞれには、第１の
色要素に割り当てられた少なくとも１つの第１の画素電
極と、第２の色要素に割り当てられた少なくとも１つの
第２の画素電極と、第３の色要素に割り当てられた少な
くとも１つの第３の画素電極とが接続されており、前記
複数の画素電極は、第１のソース信号線と前記第１のソ
ース信号線に隣接する第２のソース信号線との間の位置
に配置された第４の画素電極と、前記第１のソース信号
線と前記第２のソース信号線との間の位置であって、前
記第４の画素電極が配置されている位置とは異なる位置
に配置された第５の画素電極とを含み、前記第４の画素
電極と前記第１のソース信号線との間には、第１の容量
が形成され、前記第４の画素電極と前記第２のソース信
号線との間には、第２の容量が形成され、前記第５の画
素電極と前記第１のソース信号線との間には、第３の容
量が形成され、前記第５の画素電極と前記第２のソース
信号線との間には、第４の容量が形成され、前記第１の
容量と前記第２の容量との比は、前記第３の容量と前記
第４の容量との比と異なり、これにより上記目的が達成
される。
【００５８】前記複数の画素電極のうちの少なくとも１
つの画素電極は、前記少なくとも１つの画素電極の一部
が前記複数のソース信号線のうちの１つの一部に重なる
ように配置されていてもよい。
【００５９】前記複数の画素電極のうち、前記第１の方
向に隣接した２つの画素電極の間隔が、前記複数のソー
ス信号線のうち前記第１の方向に隣接した２つの画素電
極の間に位置するソース信号線の幅よりも小さくてもよ
い。
【００６０】前記複数のソース信号線のそれぞれに接続
されている前記少なくとも１つの第１の画素電極の数
と、前記少なくとも１つの第２の画素電極の数と、前記
少なくとも１つの第３の画素電極の数とは実質的に等し
くてもよい。
【００６１】前記複数のゲート信号線のそれぞれには、
前記第１の色要素に割り当てられた少なくとも１つの第
１の画素電極と、前記第２の色要素に割り当てられた少
なくとも１つの第２の画素電極と、前記第３の色要素に
割り当てられた少なくとも１つの第３の画素電極とが接
続されており、前記複数のゲート信号線のそれぞれに接
続されている前記少なくとも１つの第１の画素電極の数
と、前記少なくとも１つの第２の画素電極の数と、前記
少なくとも１つの第３の画素電極の数とは実質的に等し
く、かつ、前記第１の方向に沿った前記複数の画素電極
の配列ピッチが前記第２の方向に沿った前記複数の画素
電極の配列ピッチの３分の１と実質的に等しくてもよ
い。
【００６２】前記ソース信号線駆動手段には、前記第１
の色要素に対応した第１の外部表示信号と、前記第２の
色要素に対応した第２の外部表示信号と、前記第３の色
要素に対応した第３の外部表示信号とが入力され、前記
ソース信号駆動手段は、前記第１の外部表示信号と、前
記第２の外部表示信号と、前記第３の外部表示信号とか
ら１つの外部表示信号を選択するスイッチを備え、前記
選択された外部表示信号に基づいて、前記複数のソース
信号線を駆動してもよい。
【００６３】
【発明の実施の形態】はじめに、図１Ａ〜図１Ｄを参照
して、アクティブマトリクス型液晶表示装置に用いられ
る駆動方法を説明する。
【００６４】アクティブマトリクス型液晶表示装置で
は、液晶材料の劣化を防止するために、単位時間ごとに
液晶材料に印加される電圧の極性を反転する必要があ
る。
【００６５】図１Ａ〜図１Ｄにおいて、それぞれの矩形
はマトリクス型表示装置に含まれる１つの画素を示す。
ｘ方向に並ぶ画素は１つのゲート信号線に接続されてお
り、ｙ方向に並ぶ画素は１つのソース信号線に接続され
ている。また、各画素に示された「＋」または「−」の
記号は、その画素に対応する画素電極に印加される液晶
印加電圧（すなわち、その画素内の液晶材料に印加され
る電圧）の極性がそれぞれ正または負であることを示
す。また、マトリクス型表示装置の表示面には、第１フ
ィールドとして示される極性の状態と、第２フィールド
として示される極性の状態とが交互に現れる。
【００６６】図１Ａは、フィールド反転とよばれる駆動
方法の原理を示す。フィールド反転駆動方法では、同一
のフィールドにおいては全ての画素の極性が同一であ
る。
【００６７】図１Ｂは、ゲートライン反転とよばれる駆
動方法の原理を示す。ゲートライン反転駆動方法では、
同一のゲート信号線に接続される画素の極性は同一であ
るが、隣接するゲート信号線に接続される画素の極性は
異なる。
【００６８】図１Ｃは、ソースライン反転とよばれる駆
動方法の原理を示す。ソースライン反転駆動方法では、
同一のソース信号線に接続される画素の極性は同一であ
るが、隣接するソース信号線に接続される画素の極性は
異なる。
【００６９】図１Ｄは、ドット反転とよばれる駆動方法
の原理を示す。ドット反転駆動方法では、同一のソース
信号線に接続される画素のうち、隣接する画素の極性が
異なり、また隣接するソース信号線に接続される画素の
極性は異なる。
【００７０】以下、図２から図１６を参照して、本発明
の実施の形態を説明する。
【００７１】（実施の形態１）図２（ａ）および（ｂ）
は、本発明の実施の形態１のマトリクス型表示装置１０
０の構造を示す。
【００７２】マトリクス型表示装置１００は、ソース信
号線駆動手段１１０と、ゲート信号線駆動手段１２０
と、複数の画素電極１３０と、複数のゲート信号線１２
１と、複数のソース信号線１１１とを含む。
【００７３】複数のゲート信号線１２１は、ｘ方向（第
１の方向）に沿って延びており、複数のソース信号線１
１１は、ｙ方向（第２の方向）に沿って延びている。ｘ
方向とｙ方向とは直交する。
【００７４】複数の画素電極１３０は、マトリクス状に
配置されており、複数の画素電極１３０のそれぞれは、
複数のソース信号線１１１のうち対応する１つのソース
信号線と、複数のゲート信号線１２１のうち対応する１
つのゲート信号線とに接続されている。
【００７５】マトリクス型表示装置１００は、モザイク
配列の画素配列を有する。モザイク配列とは、複数のソ
ース信号線１１１のそれぞれに、赤色画素の画素電極、
緑色画素の画素電極および青色画素の画素電極が接続さ
れている画素配列をいう。
【００７６】図２（ａ）および（ｂ）において、矩形Ｒ
は赤色画素を、矩形Ｇは緑色画素を、矩形Ｂは青色画素
を示す。さらに、それぞれの画素の極性（その画素の画
素電極に印加される液晶印加電圧の極性）を「＋」また
は「−」で示す。図２（ａ）に示されるそれぞれの画素
の極性は、第１フィールドにおける極性を表している。
図２（ｂ）に示されるそれぞれの画素の極性は、第２フ
ィールドにおける極性を表している。第１フィールドと
第２フィールドとは、１垂直走査期間ごとに交互に切り
替えられる。
【００７７】ソース信号線駆動手段１１０は、複数のソ
ース信号線１１１を駆動する。例えば、ソース信号線駆
動手段１１０は、複数のソース信号線１１１のそれぞれ
に表示信号を供給する機能を有する。
【００７８】ゲート信号線駆動手段１２０は、複数のゲ
ート信号線１２１を駆動する。例えば、ゲート信号線駆
動手段１２０は、複数のゲート信号線１２１のそれぞれ
に走査信号を供給することにより、垂直走査を行う機能
を有する。
【００７９】図３は、マトリクス型表示装置１００の画
素の構造を模式的に示す。寄生容量ＣＳＤ１は、第１の
ソース信号線ＤＳ１と、第１のソース信号線ＤＳ１に接
続された画素電極ＤＰ１との間の寄生容量を示す。寄生
容量ＣＳＤ２は、ソース信号線ＤＳ１に隣接しかつ画素
電極ＤＰ１と隣接した第２のソース信号線ＤＳ２と、画
素電極ＤＰ１との間の寄生容量を示す。画素電極ＤＰ１
はアクティブ素子ＴＦＴ１を介してソース信号線ＤＳ１
およびゲート信号線ＤＧ１に接続されている。画素電極
ＤＰ１に対向して配置される対向電極ＤＴは、対向電極
駆動手段１４０に接続されている。画素電極ＤＰ１と対
向電極ＤＴとの間には、画素容量ＣＰが形成されてい
る。実際のマトリクス型表示装置では画素容量ＣＰと並
列に画素容量ＣＰを補助する補助容量が装備されるが、
本明細書中では簡略化のために補助容量についての説明
は省略する。
【００８０】１垂直走査期間中に１回ある１水平走査期
間に、アクティブ素子ＴＦＴ１はオンとなる。この期間
以外の期間では、アクティブ素子ＴＦＴ１はオフとなっ
ている。テレビジョン信号であるＮＴＳＣ信号の場合、
１垂直走査期間は約１６．７ｍｓであり、１水平走査期
間は約６３．５μｓである。このように、１垂直走査期
間の大部分の期間において、アクティブ素子ＴＦＴ１は
オフしており、そのオフ期間中、画素容量ＣＰには、オ
ン期間で印加された電圧に応じた電荷が保持される。ア
クティブ素子ＴＦＴ１のオンとオフとは、ゲート信号線
に供給される信号（走査信号）によって制御される。
【００８１】画素電極ＤＰ１と対向電極ＤＴの間には液
晶材料が挿入されている。画素電極ＤＰ１と対向電極Ｄ
Ｔとの間に印加された液晶印加電圧ＶＰ１に応じて液晶
材料の透過率が変化する。マトリクス型表示装置１００
では、液晶印加電圧ＶＰ１が所定の電圧（基準電圧）よ
りも大きい場合に暗表示、液晶印加電圧ＶＰ１が基準電
圧よりも小さい場合に明表示が得られる（ノーマリホワ
イト表示）。また、対向電極ＤＴには一定電圧の直流電
圧が印加されるものとする。
【００８２】マトリクス型表示装置１００に含まれるそ
れぞれの画素電極は、図３に示される画素電極ＤＰ１と
同様の構造を有している。
【００８３】図４は、マトリクス型表示装置１００の表
示面に背景４２とウインドウパターン５とを表示した例
を示す。
【００８４】図４において、ＤＳ１Ｈ、ＤＳ２Ｈ、ＤＳ
１ＷおよびＤＳ２Ｗはそれぞれ、ソース信号線１１１
（図２）を表し、ＤＧ１はゲート信号線１２１（図２）
を表す。
【００８５】図４に示される例では、マトリクス型表示
装置１００の表示面４１に、背景４２とウインドウパタ
ーン５が表示されている。ウインドウパターンとは、表
示面に表示される図形を意味する。
【００８６】ソース信号線ＤＳ１ＨおよびＤＳ２Ｈは、
ウインドウパターン５が表示されていない領域を通るソ
ース信号線であり、ソース信号線ＤＳ２Ｈはソース信号
線ＤＳ１Ｈに隣接している。ソース信号線ＤＳ１Ｈおよ
びＤＳ２Ｈには、背景４２の明るさに相当する信号が供
給される。
【００８７】ソース信号線ＤＳ１ＷおよびＤＳ２Ｗは、
ウインドウパターン５が表示されている領域を通るソー
ス信号線であり、ソース信号線ＤＳ２Ｗはソース信号線
ＤＳ１Ｗに隣接している。ソース信号線ＤＳ１Ｗおよび
ＤＳ２Ｗには、ある期間には背景４２の明るさに相当す
る信号が供給され、別の期間にはウインドウパターン５
の明るさに相当する信号が供給される。
【００８８】画素電極ＤＰ１Ｈは、ソース信号線ＤＳ１
Ｈにアクティブ素子（例えば、ＴＦＴ）を介して接続さ
れる１つの画素電極である。画素電極ＤＰ１Ｗは、ソー
ス信号線ＤＳ１Ｗにアクティブ素子を介して接続される
１つの画素電極である。
【００８９】モザイク配列を採用したマトリクス型表示
装置では、それぞれのソース信号線に、赤色画素の画素
電極（第１の画素電極）と、緑色画素の画素電極（第２
の画素電極）と、青色画素の画素電極（第３の画素電
極）とが接続されている。それぞれのソース信号線に接
続される赤色画素の画素電極の数と、緑色画素の画素電
極の数と、青色画素の画素電極の数とは実質的に等しい
ことが好ましい。また、ｘ方向およびｙ方向に隣接する
２つの画素の色は互いに異なる。
【００９０】ソース信号線ＤＳ１Ｈ、ＤＳ２Ｈ、ＤＳ１
ＷおよびＤＳ２Ｗに供給される信号をそれぞれ信号ＶＳ
１Ｈ、ＶＳ２Ｈ、ＶＳ１ＷおよびＶＳ２Ｗとする。
【００９１】ゲート信号線ＤＧ１に供給される信号を信
号ＶＧ１とする。
【００９２】画素電極ＤＰ１ＨおよびＤＰ１Ｗに印加さ
れる電圧をそれぞれ液晶印加電圧ＶＰ１ＨおよびＶＰ１
Ｗとする。
【００９３】また、マトリクス型表示装置１００の駆動
方法は、ソースライン反転である。ソースライン反転で
は、隣接するソース信号線には互いに逆極性の信号が供
給され、１垂直走査期間ごとにソースラインに供給され
る信号の極性が反転される。例えば、ソース信号線駆動
手段１１０は、ソース信号線ＤＳ１Ｗ（第１のソース信
号線）に信号ＶＳ１Ｗ（第１の表示信号）を供給し、ソ
ース信号線ＤＳ１Ｗに隣接するソース信号線ＤＳ２Ｗ
（第２のソース信号線）に信号ＶＳ１Ｗとは逆極性の信
号ＶＳ２Ｗ（第２の表示信号）を供給し、１垂直走査期
間（所定の周期）ごとに信号ＶＳ１Ｗの極性と信号ＶＳ
２Ｗの極性とを反転させる。また、ソース信号線駆動手
段１１０は、それぞれのソース信号線に接続される画素
電極のうち、互いに隣接する２つの画素電極に印加され
る電圧の極性が同一となるように複数のソース信号線１
１１を駆動する。
【００９４】図５は、本発明の実施の形態１のマトリク
ス型表示装置１００に背景４２とウインドウパターン５
とを表示した場合のソース信号線、画素電極およびゲー
ト信号線に供給される信号の波形図である。
【００９５】信号ＶＧ１は、１垂直走査期間ごとに画素
電極ＤＰ１ＨおよびＤＰ１Ｗにそれぞれ接続されるアク
ティブ素子をオンさせる走査信号である。アクティブ素
子がオンしている期間に、ソース信号線ＤＳ１Ｈおよび
ＤＳ１Ｗに供給されている信号ＶＳ１ＨおよびＶＳ１Ｗ
が、アクティブ素子を介してそれぞれ画素電極ＤＰ１Ｈ
およびＤＰ１Ｗに供給される。これにより、画素電極Ｄ
Ｐ１Ｈと、画素電極ＤＰ１Ｈに対向して配置された対向
電極との間の電位差が液晶印加電圧ＶＰ１Ｈとなり、画
素電極ＤＰ１Ｗと、画素電極ＤＰ１Ｗに対向して配置さ
れた対向電極との間の電位差が液晶印加電圧ＶＰ１Ｗと
なる。ここで、それぞれの対向電極に供給される信号は
一定電圧の直流信号であるので、画素電極ＤＰ１Ｈに印
加される電圧の波形は、液晶印加電圧ＶＰ１Ｈの波形に
ほぼ等しくなり、画素電極ＤＰ１Ｗに印加される電圧の
波形は、液晶印加電圧ＶＰ１Ｗの波形にほぼ等しくな
る。
【００９６】ここで、背景４２はシアン色であり、ウイ
ンドウパターン５は黒色であるとする。シアン色は、赤
色画素を非点灯とし、緑色画素と青色画素とを点灯する
ことにより得られる。黒色は、赤色画素、緑色画素およ
び青色画素を非点灯とすることにより得られる。
【００９７】信号ＶＳ１Ｈ、信号ＶＳ２Ｈ、信号ＶＳ１
Ｗおよび信号ＶＳ２Ｗはソース信号線に供給される信号
であり、それぞれ１垂直走査期間Ｖごとに極性が正から
負へ、または負から正へ変化する。電圧ＶＢは、暗表示
に相当する電圧を示し、電圧ＶＷは、明表示に相当する
電圧を示す。電圧ＶＢおよび電圧ＶＷは、信号が極性反
転の中心から正側または負側にどれだけ離れているかに
よって表される。極性反転の中心は、図５において１点
鎖線で示されている。ソース信号線に供給される信号が
正の極性を有する場合の暗表示に相当する電圧の絶対値
と、負の極性を有する場合の暗表示に相当する電圧の絶
対値とは等しく、また、ソース信号線に供給される信号
が正の極性を有する場合の明表示に相当する電圧の絶対
値と、負の極性を有する場合の明表示に相当する電圧の
絶対値とは等しいとする。
【００９８】それぞれのソース信号線には赤色画素、緑
色画素および青色画素が接続されている。従って、ソー
ス信号線ＤＳ１Ｈには、赤色画素を非点灯（暗表示）と
するための電圧ＶＢと、緑色画素および青色画素を点灯
（明表示）させるための電圧ＶＷとが印加される（信号
ＶＳ１Ｈ）。また、ソース信号線ＤＳ１Ｗには、ウイン
ドウ表示期間Ｗ以外の期間にはソース信号線ＤＳ１Ｈと
同様の電圧が印加されるが、ウインドウ表示期間Ｗには
電圧ＶＢが印加される（信号ＶＳ１Ｗ）。
【００９９】ウインドウ表示期間Ｗは、図４のウインド
ウ５に含まれるいずれか画素の画素電極に接続されたア
クティブ素子がオンになる期間である。
【０１００】信号ＶＧ１のオン期間中、信号ＶＳ１Ｈお
よび信号ＶＳ１Ｗがそれぞれ画素電極ＤＰ１Ｈおよび画
素電極ＤＰ１Ｗに印加され、この期間に画素電極ＤＰ１
Ｈおよび画素電極ＤＰ１Ｗに蓄えられた電荷が、信号Ｖ
Ｇ１のオフ期間中にも保持される。
【０１０１】影響電圧ＶＳは、液晶印加電圧ＶＰ１Ｈ
が、信号ＶＳ１Ｈおよび信号ＶＳ２Ｈから寄生容量を介
して影響を受ける電圧である。
【０１０２】同様に、液晶印加電圧ＶＰ１Ｗが、信号Ｖ
Ｓ１Ｗおよび信号ＶＳ２Ｗから寄生容量を介して影響を
受ける電圧もＶＳとして表される。
【０１０３】影響電圧ＶＳは、図３における寄生容量Ｃ
ＳＤ１、寄生容量ＣＳＤ２および画素容量ＣＰを用い
て、（数２）により表される。
【０１０４】
【数２】 信号ＶＳ１Ｗと信号ＶＳ２Ｗとは、同時に変化しない。
このため、寄生容量ＣＳＤ１、寄生容量ＣＳＤ２とが等
しい場合、ＣＳＤ１＝ＣＳＤ２＝Ｃとおくと、（数２）
は（数３）のように表される。
【０１０５】
【数３】 （数３）に示されるように、影響電圧ＶＳは０とはなら
ない。
【０１０６】液晶は液晶印加電圧の実効値ＶＲＭＳに従
いその透過率が変化する。一般的に実効値ＶＲＭＳは、
電圧の２乗値を単位周期Ｔの間時間積分し平方根をとっ
た値である。関数ｆが時間ｔの関数ｆ（ｔ）である場
合、ｆ（ｔ）の実効値ＶＲＭＳは、（数４）により表さ
れる。
【０１０７】
【数４】 関数ｆが矩形波であり、その振幅が２×Ｖである場合、
関数ｆの実効値ＶＲＭＳは１×Ｖとなる。
【０１０８】図５における信号ＶＰ１Ｈおよび信号ＶＰ
１Ｗは、概ね矩形波とみなすことができるので、液晶印
加電圧ＶＰ１Ｈおよび液晶印加電圧ＶＰ１Ｗの実効値Ｖ
ＲＭＳはともにＶＷ＋ＶＳとなる。画素電極ＤＰ１Ｈと
画素電極ＤＰ１Ｗに印加される電圧の実効値が等しくな
るので、画素電極ＤＰ１Ｈと画素電極ＤＰ１Ｗの画素の
輝度差がなくなり、マトリクス型表示装置１００には、
図１８に示されるような影６が発生しない。すなわち、
シャドーイングが防止できる。
【０１０９】以上の説明では、背景４２がシアン色でウ
インドウパターン５が黒色であるとしたが、背景４２お
よびウインドウパターン５が他の色である場合でも、本
発明のマトリクス型表示装置１００によればシャドーイ
ングの発生が防止できる。
【０１１０】このようにして、本発明の実施の形態１の
マトリクス型表示装置１００によればシャドーイングの
発生が防止できる。
【０１１１】特に、ｘ方向に隣接した画素電極間隔がソ
ース信号線の線幅以下であり、画素電極の一部がソース
信号線の一部に重なるように配置された構造（図２０お
よび図２１参照）をマトリクス型表示装置１００が有す
る場合には、モザイク配列の画素配列を採用し、ソース
ライン反転駆動方法を用いることが好ましい。なぜな
ら、このような構造では、画素電極の一部が、複数のソ
ース信号線のうちの１つの一部に重なることによって、
その画素電極と、複数のソース信号線のうちの１つとの
間の寄生容量が画素容量ＣＰに対して大きくなり、本発
明によってシャドーイングの問題点が解決される効果が
大きいからである。
【０１１２】図６は、ソース信号線駆動手段１１０とし
て採用され得る回路の構成を示す。
【０１１３】図６に示すブロック図は、スイッチ７と、
フリップフロップ８と、Ｄ／Ａ変換器９と、出力バッフ
ァ１０と、インバータ１１と、サンプリング回路１２
と、シフトレジスタ１３と、ラッチ回路１４とを示す。
外部表示信号Ｒ、外部表示信号Ｇおよび外部表示信号Ｂ
はそれぞれ、赤、緑および青の外部表示信号として信号
源（図示せず）からマトリクス型表示装置１００に入力
される信号である。
【０１１４】スイッチ７は、アナログスイッチまたはセ
レクタで制御信号ＳＥＬ１およびＳＥＬ２により接続点
が変更できる。スイッチ７は、例えばアナログスイッチ
あるいはセレクタである。
【０１１５】インバータ１１は、ソース信号線１本おき
に配置される。ＰＯＬ信号を反転した信号またはＰＯＬ
信号が各々のＤ／Ａ変換器の極性を制御する制御信号と
なる。
【０１１６】サンプリング回路１２は、スイッチ７によ
って選択された外部表示信号をサンプリング信号により
サンプリングする。
【０１１７】Ｄ／Ａ変換器９は、制御信号により極性を
反転することができる。
【０１１８】シフトレジスタ１３は、クロック信号ＣＫ
によって与えられるタイミングに基づいてサンプリング
スタート信号ＳＰを順次転送する。
【０１１９】ラッチ回路１４は、サンプリング回路でサ
ンプリングされた信号をラッチ信号ＬＳによって与えら
れるタイミングに基づいてラッチする。
【０１２０】画素配列がモザイク配列である場合、１の
ソース信号線に電気的に接続される画素が赤、緑、青と
いうように１水平走査期間ごとに変化する。そのため、
画素の色に応じた表示信号がソース信号線に供給される
ように、１水平走査期間ごとにスイッチ７が切り換えら
れる。ここで、電気的に接続されるとは、１のソース信
号線と画素電極との間のアクティブ素子がオンになるこ
とである。スイッチ７の切り替えは、制御信号ＳＥＬ１
および制御信号ＳＥＬ２により制御される。スイッチ７
により、外部表示信号Ｒ、外部表示信号Ｇおよび外部表
示信号Ｂのうちのいずれかが選択される。
【０１２１】シフトレジスタ１３には、１水平走査期間
ごとにサンプリングスタート信号ＳＰが入力され、シフ
トレジスタ１３は、サンプリング信号を発生する。スイ
ッチ７によって選択された外部表示信号は、サンプリン
グ信号によりサンプリング回路１２でサンプリングされ
る。１水平走査期間分のサンプリングが終了すると、ラ
ッチ回路１４は、ラッチ信号ＬＳに応答して、サンプリ
ングされた信号をラッチし、ラッチされた信号はバッフ
ァ１０を介してソース信号線に出力される。
【０１２２】本発明の実施の形態１では、駆動方法とし
てソースライン反転を用いるので、ＰＯＬ信号は１垂直
走査期間ごとに反転する。
【０１２３】このように、ソース信号線駆動手段１１０
には、外部表示信号Ｒ（赤色に対応した第１の外部表示
信号）と、外部表示信号Ｇ（緑色に対応した第２の外部
表示信号）と、外部表示信号Ｂ（青色に対応した第３の
外部表示信号）とが入力され、ソース信号線駆動手段１
１０は、外部表示信号Ｒと、外部表示信号Ｇと、外部表
示信号Ｂとから１つの外部表示信号を選択するスイッチ
７を備え、スイッチ７により選択された外部表示信号に
基づいて、複数のソース信号線１１１を駆動する。
【０１２４】図７は、ソース信号線駆動手段１１０とし
て採用され得る別の回路の構成を示す。
【０１２５】図７に示される回路は、図６に示される回
路と比較してスイッチ７の位置が異なるのみである。図
７において、図６示される構成要素と同一の構成要素に
は同一の参照番号を付して、重複しての説明を省略す
る。
【０１２６】図６および図７に示される回路では、表示
信号（Ｒ、ＧおよびＢ）のビット数は１ビットとしてい
る。しかし、表示信号のビット数の多い場合でも、その
ビット数と等しい数のスイッチ７、サンプリング回路１
２およびラッチ回路１４を用意すれば、マトリクス型表
示装置１００を作動し得る。
【０１２７】表示信号（Ｒ、ＧおよびＢ）がアナログ信
号の場合には、サンプリング回路１２およびラッチ回路
１４をコンデンサ等で構成し、Ｄ／Ａ変換器９を廃し、
かつ入力される表示信号を予め正負両極性に変換するこ
とによりマトリクス型表示装置１００を作動し得る。
【０１２８】なお、マトリクス型表示装置１００の駆動
方法として、ドット反転を用いてもよい。ドット反転を
用いた場合でも、画素電極ＤＰ１ＨとＤＰ１Ｗにかかる
信号波形を時間積分すると、両電極間で実効値ＶＲＭＳ
の差がなくなるからである。
【０１２９】ドット反転駆動方式では、隣接するソース
信号線には互いに逆極性の信号が供給され、１垂直走査
期間ごとにソースラインに供給される信号の極性が反転
される。例えば、ソース信号線駆動手段１１０は、ソー
ス信号線ＤＳ１Ｗ（第１のソース信号線）に信号ＶＳ１
Ｗ（第１の表示信号）を供給し、ソース信号線ＤＳ１Ｗ
に隣接するソース信号線ＤＳ２Ｗ（第２のソース信号
線）に信号ＶＳ１Ｗとは逆極性の信号ＶＳ２Ｗ（第２の
表示信号）を供給し、１垂直走査期間（所定の周期）ご
とに信号ＶＳ１Ｗの極性と信号ＶＳ２Ｗの極性とを反転
させる。また、ソース信号線駆動手段１１０は、それぞ
れのソース信号線に接続される画素電極のうち、互いに
隣接する２つの画素電極に印加される電圧の極性が異な
るように複数のソース信号線１１１を駆動する。
【０１３０】図８（ａ）および（ｂ）は、マトリクス型
表示装置１００に駆動方法としてドット反転を用いた例
を示す。図８（ａ）に示されるそれぞれの画素の極性
（「＋」または「−」）は、第１フィールドにおける極
性を表している。図８（ｂ）に示されるそれぞれの画素
の極性は、第２フィールドにおける極性を表している。
第１フィールドと第２フィールドとは、１垂直走査期間
ごとに交互に切り替えられる。
【０１３１】この場合でも、画素電極間隔がソース信号
線の線幅以下であり、かつ前記画素電極間が絶縁層を介
して前記ソース信号線と重なるように配置された構造を
マトリクス型表示装置１００が有していてもよい。
【０１３２】マトリクス型表示装置１００に駆動方法と
してドット反転を用いた場合のソース信号線駆動手段と
しては、図６または図７に示される回路が採用され得
る。ただし、この場合、信号ＰＯＬは１水平走査期間ご
とでかつ１垂直走査期間ごとに反転させられる。
【０１３３】次に、マトリクス型表示装置１００に採用
されるモザイク配列のバリエーションを説明する。
【０１３４】図９（ａ）および（ｂ）は、図２（ａ）お
よび（ｂ）に示されるモザイク配列のバリエーションを
示す。図９（ａ）に示されるそれぞれの画素の極性
（「＋」または「−」）は、第１フィールドにおける極
性を表している。図９（ｂ）に示されるそれぞれの画素
の極性は、第２フィールドにおける極性を表している。
第１フィールドと第２フィールドとは、１垂直走査期間
ごとに交互に切り替えられる。
【０１３５】図９（ａ）および（ｂ）に示されるバリエ
ーション配列では、斜め方向に同一の画素ができるだけ
続かないような配列としている。
【０１３６】図２（ａ）および（ｂ）に示されるモザイ
ク配列では、斜め方向に同一色の画素が配列するため、
表示面上に斜め線が知覚され、目障りであるという問題
点があった。図９（ａ）および（ｂ）に示されるバリエ
ーション配列のように、斜め方向に同一色の画素ができ
るだけ続かないようにすることにより、斜め線が知覚さ
れ、目障りであるというモザイク配列の問題点を緩和し
得る。
【０１３７】図９（ａ）および（ｂ）に示される例は、
駆動方法としてソースライン反転を用いているが、駆動
方法としてドット反転を用いてもよい。
【０１３８】図１０（ａ）および（ｂ）は、モザイク配
列のバリエーションを採用したマトリクス型表示装置に
おいて、駆動方法としてドット反転を用いた例を示す。
図１０（ａ）に示されるそれぞれの画素の極性（「＋」
または「−」）は、第１フィールドにおける極性を表し
ている。図１０（ｂ）に示されるそれぞれの画素の極性
は、第２フィールドにおける極性を表している。第１フ
ィールドと第２フィールドとは、１垂直走査期間ごとに
交互に切り替えられる。
【０１３９】図９（ａ）および（ｂ）および図１０
（ａ）および（ｂ）に示されるような、モザイク配列の
バリエーションを採用したマトリクス型表示装置のソー
ス信号線駆動手段１１０としては、基本的には実施の形
態１に示す図６または図７に示される回路が採用され得
る。ただし、図６または図７に示される回路において、
ソース信号線３本ごとにＲ、Ｇ、Ｂのそれぞれの外部表
示信号をソース信号線に入力するための接続位置を変更
することが必要であり、また図７に示される回路におい
てソース信号線３本ごとにスイッチ７の接続位置を変更
することが必要である。
【０１４０】マトリクス型表示装置１００の各画素の縦
横比を３対１にしてもよい。
【０１４１】図１１（ａ）および（ｂ）は、各画素の縦
横比が３対１であるマトリクス型表示装置の例を示す。
図１１（ａ）に示されるそれぞれの画素の極性（「＋」
または「−」）は、第１フィールドにおける極性を表し
ている。図１１（ｂ）に示されるそれぞれの画素の極性
は、第２フィールドにおける極性を表している。第１フ
ィールドと第２フィールドとは、１垂直走査期間ごとに
交互に切り替えられる。
【０１４２】図１１（ａ）に示される各画素のｙ方向の
寸法（ｙ方向の画素ピッチ）ａと、ｘ方向の寸法（ｘ方
向の画素ピッチ）ｂとは、関係式ａ＝３×ｂを満たす。
ここで、ｙ方向とは、ソース信号線に沿った方向を意味
し、ｘ方向とはゲート信号線に沿った方向を意味する。
なお、それぞれのゲート信号線には、赤色画素の画素電
極、緑色画素の画素電極、青色画素の画素電極が接続さ
れており、それぞれのゲート信号線に接続される赤色画
素の画素電極の数と、緑色画素の画素電極の数と、青色
画素の画素電極の数とは実質的に等しい。
【０１４３】モザイク配列において、画素の縦横比を略
１対１にし、水平方向に隣接する、色の３原色にそれぞ
れ対応する３画素（赤色画素、緑色画素、青色画素）を
表示単位とする場合、表示単位の縦横比が１対３になり
コンピュータ等でデータを作ることが困難である。図１
１（ａ）および（ｂ）に示されるように、画素の縦横比
を３対１にした場合、表示単位の縦横比が１対１となる
ので、コンピュータ等でデータを作ることが比較的容易
になる。表示単位の１つを図１１（ａ）に参照番号１１
０１により示す。
【０１４４】図１１（ａ）および（ｂ）に示される例
は、反転駆動方法としてソースライン反転を用いている
が、駆動方法としてドット反転を用いてもよい。
【０１４５】図１２（ａ）および（ｂ）は、各画素の縦
横比（ｙ方向の寸法とｘ方向の寸法との比）が３対１で
あるマトリクス型表示装置において、反転駆動方法とし
てドット反転を用いた例を示す。図１２（ａ）に示され
るそれぞれの画素の極性（「＋」または「−」）は、第
１フィールドにおける極性を表している。図１２（ｂ）
に示されるそれぞれの画素の極性は、第２フィールドに
おける極性を表している。第１フィールドと第２フィー
ルドとは、１垂直走査期間ごとに交互に切り替えられ
る。
【０１４６】図１１（ａ）および（ｂ）および図１２
（ａ）および（ｂ）に示されるソース信号線駆動手段１
１０としては、図６または図６に示される回路が採用さ
れ得る。
【０１４７】以上のように、本発明のカラー表示可能な
マトリクス型表示装置によれば、画素配列をモザイク配
列あるいはモザイク配列のバリエーションとして、駆動
方法をソースライン反転あるいはドット反転にすること
により、シャドーイングの発生を防止することができ
る。
【０１４８】特にマトリクス型表示装置が、開口率を高
めるために隣接する画素電極の間隔がソース信号線の線
幅以下になるような構造を有し、寄生容量が大きい場合
であってもシャドーイングの発生を防止することができ
る。
【０１４９】マトリクス型表示装置１００は、モザイク
配列の画素配列を採用しているために、ソース信号線に
供給される表示信号（信号ＶＳ１Ｈ、信号ＶＳ２Ｈ、信
号ＶＳ１Ｗおよび信号ＶＳ２Ｗ）は、Ｒ、ＧおよびＢの
画素に対する信号が１水平走査期間ごとに切り替えられ
た信号である。さらに、マトリクス型表示装置１００は
駆動方法としてソース反転またはドット反転を用いてい
るので、隣接するソース信号線には、極性が異なる表示
信号が供給される。ソース信号線にこのような表示信号
を供給することにより、画素電極に隣接するソース信号
線に供給される表示信号が寄生容量を介して画素電極の
電圧の実効値に与える影響をキャンセルでき、シャドー
イングの発生が防止できる。
【０１５０】なお、上記の説明では、それぞれの画素電
極に割り当てられている色要素は赤、緑および青の３つ
の色要素であるとした。しかし、本発明に適用可能な色
要素は、これに限定されない。例えば、色要素としてシ
アン、マゼンタおよびイエローの３つの色要素を使用す
ることもできる。
【０１５１】（実施の形態２）以下、図１３から図１６
を参照して、本発明の実施の形態２を説明する。
【０１５２】図１３（ａ）および（ｂ）は、本発明の実
施の形態２のマトリクス型表示装置２００の構造を示
す。
【０１５３】マトリクス型表示装置２００は、ソース信
号線駆動手段２１０と、ゲート信号線駆動手段２２０
と、複数の画素電極２３０と、複数のゲート信号線２２
１と、複数のソース信号線２１１とを含む。
【０１５４】複数のゲート信号線２２１は、ｘ方向（第
１の方向）に沿って延びており、複数のソース信号線２
１１は、ｙ方向（第２の方向）に沿って延びている。ｘ
方向とｙ方向とは直交する。
【０１５５】複数の画素電極２３０は、マトリクス状に
配置されており、複数の画素電極２３０のそれぞれは、
複数のソース信号線２１１のうち対応する１つのソース
信号線と、複数のゲート信号線２２１のうち対応する１
つのゲート信号線とに接続されている。
【０１５６】マトリクス型表示装置２００は、モザイク
配列の画素配列を有する。モザイク配列とは、複数のソ
ース信号線２１１のそれぞれに、赤色画素の画素電極、
緑色画素の画素電極および青色画素の画素電極が接続さ
れている画素配列をいう。
【０１５７】図１３（ａ）および（ｂ）において、矩形
Ｒは赤色画素を、矩形Ｇは緑色画素を、矩形Ｂは青色画
素を示す。さらに、それぞれの画素の極性（その画素の
画素電極に印加される液晶印加電圧の極性）を「＋」ま
たは「−」で示す。図１３（ａ）に示されるそれぞれの
画素の極性（「＋」または「−」）は、第１フィールド
における極性を表している。図１３（ｂ）に示されるそ
れぞれの画素の極性は、第２フィールドにおける極性を
表している。第１フィールドと第２フィールドとは、１
垂直走査期間ごとに交互に切り替えられる。
【０１５８】ソース信号線駆動手段２１０は、複数のソ
ース信号線２１１を駆動する。例えば、ソース信号線駆
動手段２１０は、複数のソース信号線２１１のそれぞれ
に表示信号を供給する機能を有する。
【０１５９】ゲート信号線駆動手段２２０は、複数のゲ
ート信号線２２１を駆動する。例えば、ゲート信号線駆
動手段２２０は、複数のゲート信号線２２１のそれぞれ
に走査信号を供給することにより、垂直走査を行う機能
を有する。
【０１６０】図１４は、マトリクス型表示装置２００に
おける信号線と電極の関係を説明する図である。
【０１６１】画素電極ＤＰ１Ｕは、表示面の上部の領域
２９にある１つの画素電極を示し、画素電極ＤＰ１Ｄ
は、表示面の下部の領域３０にある１つの画素電極を示
す。
【０１６２】信号線ＤＳ１およびＤＳ２はそれぞれ、ソ
ース信号線２１１（図１３）を示し、信号線ＤＧＵおよ
びＤＧＤはそれぞれ、ゲート信号線２２１（図１３）を
示す。ソース信号線ＤＳ１とソース信号線ＤＳ２とは互
いに隣接している。
【０１６３】画素電極ＤＰ１Ｕおよび画素電極ＤＰ１Ｄ
は、ソース信号線ＤＳ１とソース信号線ＤＳ２との間に
配置されている。
【０１６４】画素電極ＤＰ１Ｕおよび画素電極ＤＰ１Ｄ
は同一のソース信号線ＤＳ１にアクティブ素子（図示せ
ず）を介して接続される。
【０１６５】モザイク配列を採用したマトリクス型表示
装置では、それぞれのソース信号線に、赤色画素の画素
電極（第１の画素電極）、緑色画素の画素電極（第２の
画素電極）および青色画素の画素電極（第３の画素電
極）とが接続されている。それぞれのソース信号線に接
続される赤色画素の画素電極の数と、緑色画素の画素電
極の数と、青色画素の画素電極の数とは実質的に等しい
ことが好ましい。また、ｘ方向およびｙ方向に隣接する
２つの画素の色は互いに異なる。
【０１６６】ソース信号線ＤＳ１、ＤＳ２に供給される
信号をそれぞれ信号ＶＳ１、ＶＳ２とする。
【０１６７】ゲート信号線ＤＧＵ、ＤＧＤに供給される
信号をそれぞれ信号ＶＧＵ、ＶＧＤとする。
【０１６８】画素電極ＤＰ１ＵおよびＤＰ１Ｄに印加さ
れる信号をそれぞれ液晶印加電圧ＶＰ１ＵおよびＶＰ１
Ｄとする。
【０１６９】また、マトリクス型表示装置２２０の駆動
方式は、ソースライン反転駆動方式であるとする。ソー
スライン反転駆動方式では、隣接するソース信号線には
互いに逆極性の信号が供給され、１垂直走査期間ごとに
ソース信号線に供給される信号の極性が反転される。例
えば、ソース信号線駆動手段２１０は、ソース信号線Ｄ
Ｓ１（第１のソース信号線）に信号ＶＳ１（第１の表示
信号）を供給し、ソース信号線ＤＳ１に隣接するソース
信号線ＤＳ２（第２のソース信号線）に信号ＶＳ１とは
逆極性の信号ＶＳ２（第２の表示信号）を供給し、１垂
直走査期間（所定の周期）ごとに信号ＶＳ１の極性と信
号ＶＳ２の極性とを反転させる。また、ソース信号線駆
動手段２１０は、それぞれのソース信号線に接続される
画素電極のうち、互いに隣接する２つの画素電極に印加
される電圧の極性が同一となるように複数のソース信号
線２１１を駆動する。
【０１７０】画素電極ＤＰ１Ｕとソース信号線ＤＳ１と
の間には寄生容量ＣＳＤ１ｕが形成されており、画素電
極ＤＰ１Ｕとソース信号線ＤＳ２との間には寄生容量Ｃ
ＳＤ２ｕが形成されている。画素電極ＤＰ１Ｄとソース
信号線ＤＳ１との間には寄生容量ＣＳＤ１ｄが形成され
ており、画素電極ＤＰ１Ｄとソース信号線ＤＳ２との間
には寄生容量ＣＳＤ２ｄが形成されている。ここで、Ｃ
ＳＤ１ｕ＞ＣＳＤ２ｕおよびＣＳＤ１ｄ＜ＣＳＤ２ｄが
成立する。このような寄生容量の不一致は、液晶表示パ
ネルの製造過程において、パネルの全画面を一括処理せ
ずに、パネル上部と下部とに分割してステッパ処理を行
ったことに起因する。
【０１７１】寄生容量の不一致が生じる原理を、図１５
Ａおよび図１５Ｂを参照して説明する。
【０１７２】図１５Ａは、上部の領域２９に属する画素
電極ＤＰ１Ｕの周辺の構造を示す。
【０１７３】画素電極ＤＰ１Ｕの一部（重なり部２８
ａ）は、ソース信号線ＤＳ１の一部と絶縁層（図示せ
ず）を介して重なっている。また、画素電極ＤＰ１Ｕの
一部（重なり部２８ｂ）は、ソース信号線ＤＳ２の一部
と絶縁層（図示せず）を介して重なっている。画素電極
ＤＰ１Ｕとソース信号線ＤＳ１との間の寄生容量ＣＳＤ
１ｕは、重なり部２８ａの面積に応じて決まる。また、
画素電極ＤＰ１Ｕとソース信号線ＤＳ２との間の寄生容
量ＣＳＤ２ｕは、重なり部２８ｂの面積に応じて決ま
る。図１５Ａに示されるように、重なり部２８ａの面積
は重なり部２８ｂの面積よりも大きい。従って、寄生容
量ＣＳＤ１ｕと寄生容量ＣＳＤ２ｕとは、不等式ＣＳＤ
１ｕ＞ＣＳＤ２ｕを満たす。
【０１７４】図１５Ｂは、下部の領域３０に属する画素
電極ＤＰ１Ｄの周辺の構造を示す。
【０１７５】画素電極ＤＰ１Ｄの一部（重なり部２８
ｃ）は、ソース信号線ＤＳ１の一部と絶縁層（図示せ
ず）を介して重なっている。また、画素電極ＤＰ１Ｄの
一部（重なり部２８ｄ）は、ソース信号線ＤＳ２の一部
と絶縁層（図示せず）を介して重なっている。画素電極
ＤＰ１Ｄとソース信号線ＤＳ１との間の寄生容量ＣＳＤ
１ｄは、重なり部２８ｃの面積に応じて決まる。また、
画素電極ＤＰ１Ｄとソース信号線ＤＳ２との間の寄生容
量ＣＳＤ２ｄは、重なり部２８ｄの面積に応じて決ま
る。図１５Ｂに示されるように、重なり部２８ｃの面積
は重なり部２８ｄの面積よりも小さい。従って、寄生容
量ＣＳＤ１ｄと寄生容量ＣＳＤ２ｄとは、不等式ＣＳＤ
１ｄ＜ＣＳＤ２ｄを満たす。
【０１７６】このように、不等式ＣＳＤ１ｕ＞ＣＳＤ２
ｕが満たされ、不等式ＣＳＤ１ｄ＜ＣＳＤ２ｄが満たさ
れる場合に、従来のストライプ配列を採用したマトリク
ス型表示装置ではブロック分れが生じる。なお、従来の
マトリクス型表示装置でブロック分れが生じる場合は、
不等式ＣＳＤ１ｕ＞ＣＳＤ２ｕが満たされ、不等式ＣＳ
Ｄ１ｄ＜ＣＳＤ２ｄが満たされる場合に限定されない。
寄生容量の比ＣＳＤ１ｕ／ＣＳＤ２ｕと、寄生容量の比
ＣＳＤ１ｄ／ＣＳＤ２ｄとが異なる場合に、従来のマト
リクス型表示装置ではブロック分れが生じ得る。
【０１７７】以上のように、画素電極ＤＰ１Ｕ（第４の
画素電極）がソース信号線ＤＳ１（第１のソース信号
線）とソース信号線ＤＳ２（第２のソース信号線）との
間の位置に配置され、画素電極ＤＰ１Ｄ（第５の画素電
極）がソース信号線ＤＳ１とソース信号線ＤＳ２との間
の位置であって、画素電極ＤＰ１Ｕが配置されている位
置とは異なる位置に配置されており、画素電極ＤＰ１Ｕ
とソース信号線ＤＳ１との間に寄生容量ＣＳＤ１ｕ（第
１の容量）が形成され、画素電極ＤＰ１Ｕとソース信号
線ＤＳ２との間に寄生容量ＣＳＤ２ｕ（第２の容量）が
形成され、画素電極ＤＰ１Ｄとソース信号線ＤＳ１との
間に寄生容量ＣＳＤ１ｄ（第３の容量）が形成され、画
素電極ＤＰ１Ｄとソース信号線ＤＳ２との間に寄生容量
ＣＳＤ２ｄ（第４の容量）が形成され、寄生容量の比Ｃ
ＳＤ１ｕ／ＣＳＤ２ｕと、寄生容量の比ＣＳＤ１ｄ／Ｃ
ＳＤ２ｄとが異なっている場合に、ストライプ配列を採
用した従来のマトリクス型表示装置ではブロック分れが
生じ得る。このような場合に、本発明のマトリクス型表
示装置２００によってブロック分れが低減されるという
効果が得られる。
【０１７８】以下、図１６を参照して、本発明のマトリ
クス型表示装置２００によってブロック分れが低減され
る原理を説明する。なお、マトリクス型表示装置２００
では、液晶印加電圧が所定の電圧（基準電圧）よりも大
きい場合に暗表示、液晶印加電圧が基準電圧よりも小さ
い場合に明表示が得られる（ノーマリホワイト表示）。
【０１７９】図１６は、マトリクス型表示装置２００の
表示面全体に、シアン色の一様なパターンを表示した場
合にソース信号線、画素電極およびゲート信号線に供給
される信号の波形図である。
【０１８０】液晶印加電圧ＶＰ１Ｕは、ソース信号線Ｄ
Ｓ１に供給される信号ＶＳ１の影響を多く受ける。これ
はＣＳＤ１ｕ＞ＣＳＤ２ｕのためである。一方液晶印加
電圧ＶＰ１Ｄは、ソース信号線ＤＳ２に供給される信号
ＶＳ２の影響を多く受ける。これはＣＳＤ１ｄ＜ＣＳＤ
２ｄのためである。液晶印加電圧ＶＰ１ＵおよびＶＰ１
Ｄの電圧の実効値に応じて、画素電極ＤＰ１ＵおよびＤ
Ｐ１Ｄと対応する画素の輝度が変化する。図１６に示さ
れるように、液晶印加電圧ＶＰ１Ｄの実効値は、液晶印
加電圧ＶＰ１Ｕの実効値よりも大きくなっている。しか
し、従来技術（ストライプ配列）の図２３に示されるＶ
Ｐ１ＵとＶＰ１Ｄとの実効値の差より、図１６に示され
るＶＰ１ＵとＶＰ１Ｄとの実効値の差の方が小さい。こ
のため、本発明の実施の形態２のマトリクス型表示装置
２００では、上部の領域２９と下部の領域３０との輝度
差は軽減され画面の上下でブロック別れが生じにくくな
っていることがわかる。
【０１８１】マトリクス型表示装置２００は、モザイク
配列の画素配列を採用しているために、ソース信号線に
供給される表示信号（信号ＶＳ１、信号ＶＳ２）は、
Ｒ、ＧおよびＢの画素に対する信号が１水平走査期間ご
とに切り替えられた信号である。ソース信号線にこのよ
うな表示信号を供給することにより、画素電極に隣接す
るソース信号線に供給される表示信号が寄生容量を介し
て画素電極の電圧の実効値に与える影響を軽減でき、ブ
ロック分れが低減される。
【０１８２】なお、以上の説明では、マトリクス型表示
装置２００の表示面全体に、シアン色の一様なパターン
を表示する例を用いて、ブロック分れ低減の原理を説明
した。表示面に表示される一様なパターンの色が他の色
であっても、同様にブロック分れを低減する効果は得ら
れる。
【０１８３】また、以上の説明では、マトリクス型表示
装置２００の駆動方法はソースライン反転であるとし
た。しかし、マトリクス型表示装置２００の駆動方法は
これに限定されない。マトリクス型表示装置２００の駆
動方法として、フィールド反転（図１Ａ）、ドット反転
（図１Ｄ）およびゲートライン反転（図１Ｂ）を用いた
場合でも、ブロック分れを低減する効果は得られる。
【０１８４】さらに、モザイク配列の画素の配列パター
ンは、図１３（ａ）および（ｂ）に示される配列パター
ンに限定されない。例えば、図９（ａ）および（ｂ）に
示されるような、斜め方向に同一色の画素ができるだけ
続かないような配列パターンのバリエーションを用いて
もよい。そのようなバリエーション配列を用いることに
より、斜め線が知覚され、目障りであるというモザイク
配列の問題点を緩和し得る。
【０１８５】マトリクス型表示装置２００に含まれる画
素の縦横比（ｙ方向の寸法とｘ方向の寸法との比）を３
対１にしてもよい。すなわち、図１３（ａ）に示される
各画素のｙ方向の寸法（ｙ方向の画素ピッチ）をａと
し、ｘ方向の寸法（ｘ方向の画素ピッチ）をｂとし、寸
法ａとｂとが、関係式ａ＝３×ｂを満たすようにしても
よい。このようにした場合、表示単位の縦横比が１対１
となるので、マトリクス型表示装置２００の表示面に表
示させるデータをコンピュータ等で作成することが比較
的容易になる。なお、この場合、それぞれのゲート信号
線には、赤色画素の画素電極、緑色画素の画素電極、青
色画素の画素電極が接続されており、それぞれのゲート
信号線に接続される赤色画素の画素電極の数と、緑色画
素の画素電極の数と、青色画素の画素電極の数とは実質
的に等しい。
【０１８６】マトリクス型表示装置２００は、開口率を
高めるために、隣接する画素電極の間隔がソース信号線
の線幅以下になるような構造を有していてもよい。
【０１８７】以上のように、本発明のカラー表示可能な
マトリクス型表示装置によれば、画素配列をモザイク配
列あるいはモザイク配列のバリエーション配列にし、駆
動方法をフィールド反転、ゲートライン反転、ソースラ
イン反転、あるいはドット反転にすることにより、ブロ
ック分れの発生を防止することができる。
【０１８８】なお、上記の説明では、それぞれの画素電
極に割り当てられている色要素は赤、緑および青の３つ
の色要素であるとした。しかし、本発明に適用可能な色
要素は、これに限定されない。例えば、色要素としてシ
アン、マゼンタおよびイエローの３つの色要素を使用す
ることもできる。
【０１８９】
【発明の効果】本発明のカラー表示可能なマトリクス型
表示装置によれば、画素配列をモザイク配列あるいはモ
ザイク配列のバリエーション配列であって、極性反転が
ソースライン反転あるいはドット反転にすることによ
り、シャドーイングの発生を防止することができる。
【０１９０】また、本発明のカラー表示可能なマトリク
ス型表示装置によれば、特に開口率を高めるために隣接
する画素電極の間がソース信号線の線幅以下になるよう
な構造とし、寄生容量が大きくなる場合であってもシャ
ドーイングの発生を防止することができる。
【０１９１】さらに、本発明のカラー表示可能なマトリ
クス型表示装置によれば、画素配列をモザイク配列ある
いはそれのバリエーション配列にし、極性反転を、フィ
ールド反転、ゲートライン反転、ソースライン反転、あ
るいはドット反転にすることにより、ブロック分れの発
生を低減することができる。
【図面の簡単な説明】
【図１Ａ】フィールド反転とよばれる駆動方法の原理を
示す図である。
【図１Ｂ】ゲートライン反転とよばれる駆動方法の原理
を示す図である。
【図１Ｃ】ソースライン反転とよばれる駆動方法の原理
を示す図である。
【図１Ｄ】ドット反転とよばれる駆動方法の原理を示す
図である。
【図２】（ａ）および（ｂ）は、本発明の実施の形態１
のマトリクス型表示装置１００の構造を示す図である。
【図３】マトリクス型表示装置１００の画素の構造を模
式的に示す図である。
【図４】マトリクス型表示装置１００の表示面に背景４
２とウインドウパターン５とを表示した例を示す図であ
る。
【図５】本発明の実施の形態１のマトリクス型表示装置
１００に背景４２とウインドウパターン５とを表示した
場合のソース信号線、画素電極およびゲート信号線に供
給される信号の波形図である。
【図６】ソース信号線駆動手段１１０として採用され得
る回路の構成を示すブロック図である。
【図７】ソース信号線駆動手段１１０として採用され得
る別の回路の構成を示すブロック図である。
【図８】（ａ）および（ｂ）は、マトリクス型表示装置
１００に駆動方法としてドット反転を用いた例を示す図
である。
【図９】（ａ）および（ｂ）は、図２（ａ）および
（ｂ）に示されるモザイク配列のバリエーションを示す
図である。
【図１０】（ａ）および（ｂ）は、モザイク配列のバリ
エーションを採用したマトリクス型表示装置において、
駆動方法としてドット反転を用いた例を示す図である。
【図１１】（ａ）および（ｂ）は、各画素の縦横比が３
対１であるマトリクス型表示装置の例を示す図である。
【図１２】（ａ）および（ｂ）は、各画素の縦横比が３
対１であるマトリクス型表示装置において、反転駆動方
法としてドット反転を用いた例を示す図である。
【図１３】（ａ）および（ｂ）は、本発明の実施の形態
２のマトリクス型表示装置２００の構造を示す図であ
る。
【図１４】マトリクス型表示装置２００における信号線
と電極の関係を説明する図である。
【図１５Ａ】上部の領域２９に属する画素電極ＤＰ１Ｕ
の周辺の構造を示す図である。
【図１５Ｂ】下部の領域３０に属する画素電極ＤＰ１Ｄ
の周辺の構造を示す図である。
【図１６】マトリクス型表示装置２００の表示面全体
に、シアン色の一様なパターンを表示した場合にソース
信号線、画素電極およびゲート信号線に供給される信号
の波形図である。
【図１７】ストライプ配列の画素配列の例を示す図であ
る。
【図１８】ストライプ配列を採用したマトリクス型表示
装置１８０の表示画面に影が発生することを示す図であ
る。
【図１９】マトリクス型表示装置１８０に背景１８２と
ウインドウパターン５とを表示した場合に、ソース信号
線、画素電極およびゲート信号線に供給される信号の波
形図である。
【図２０】画素電極間隔がソース信号線の線幅以下にな
るマトリクス型表示装置の構造の例を示す図である。
【図２１】図２０に示されるマトリクス型表示装置のＡ
−Ａ断面図である。
【図２２】ストライプ配列を採用したマトリクス型表示
装置２２０においてブロック分れが生じる例を示す図で
ある。
【図２３】マトリクス型表示装置２２０の表示面全体
に、シアン色の一様なパターンを表示した場合のソース
信号線、画素電極およびゲート信号線に供給される信号
の波形図である。
【符号の説明】
７ スイッチ ８ フリップフロップ ９ Ｄ/Ａ変換機 １０ 出力バッファ １１ インバータ １２ サンプリング回路 １３ シフトレジスタ １４ ラッチ回路 １００、２００ マトリクス型表示装置 １１０、２１０ ソース信号線駆動手段 １１１、２１１ ソース信号線 １２０、２２０ ゲート信号線駆動手段 １２１、２２１ ゲート信号線 １３０、２３０ 画素電極
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０２Ｆ 1/1343 Ｇ０２Ｆ 1/1343 Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 (72)発明者 水方 勝哉 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H092 GA23 JA24 JB04 JB64 JB68 NA01 PA08 2H093 NA16 NA31 NA33 NA43 NA53 NA64 NC21 NC22 NC23 NC26 NC34 NC35 NC36 ND15 ND17 NH18 5C006 AA22 AC02 AC24 AC27 AC28 AF42 AF43 AF44 AF64 BB16 BC03 BC06 BC13 BC16 BF03 BF04 BF06 BF25 BF27 BF49 FA22 FA25 5C080 AA10 BB05 CC03 DD05 DD30 EE28 FF09 JJ02 JJ03 JJ04 JJ06 KK02

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 第１の方向に沿って延びる複数のゲート
    信号線と、 前記複数のゲート信号線を駆動するゲート信号線駆動手
    段と、 前記第１の方向と直交する第２の方向に沿って延びる複
    数のソース信号線と、 前記複数のソース信号線を駆動するソース信号線駆動手
    段と、 複数の画素電極とを備え、 前記複数の画素電極のそれぞれは、前記複数のソース信
    号線のうち対応する１つのソース信号線と前記複数のゲ
    ート信号線のうち対応する１つのゲート信号線とに接続
    されており、 前記複数のソース信号線のそれぞれには、第１の色要素
    に割り当てられた少なくとも１つの第１の画素電極と、
    第２の色要素に割り当てられた少なくとも１つの第２の
    画素電極と、第３の色要素に割り当てられた少なくとも
    １つの第３の画素電極とが接続されており、 前記ソース信号線駆動手段は、前記複数のソース信号線
    に含まれる第１のソース信号線に第１の表示信号を供給
    し、前記第１のソース信号線に隣接する第２のソース信
    号線に前記第１の表示信号とは逆極性の第２の表示信号
    を供給し、所定の周期で前記第１の表示信号の極性と前
    記第２の表示信号の極性とを反転させる、マトリクス型
    表示装置。
  2. 【請求項２】 前記複数の画素電極のうちの少なくとも
    １つの画素電極は、前記少なくとも１つの画素電極の一
    部が前記複数のソース信号線のうちの１つの一部に重な
    るように配置されている、請求項１に記載のマトリクス
    型表示装置。
  3. 【請求項３】 前記複数の画素電極のうち、前記第１の
    方向に隣接した２つの画素電極の間隔が、前記複数のソ
    ース信号線のうち前記第１の方向に隣接した２つの画素
    電極の間に位置するソース信号線の幅よりも小さい、請
    求項２に記載のマトリクス型表示装置。
  4. 【請求項４】 前記ソース信号線駆動手段は、前記少な
    くとも１つの第１の画素電極と、前記少なくとも１つの
    第２の画素電極と、前記少なくとも１つの第３の画素電
    極とのうち、互いに隣接する２つの画素電極に印加され
    る電圧の極性が同一となるように前記複数のソース信号
    線を駆動する、請求項１に記載のマトリクス型表示装
    置。
  5. 【請求項５】 前記ソース信号線駆動手段は、前記少な
    くとも１つの第１の画素電極と、前記少なくとも１つの
    第２の画素電極と、前記少なくとも１つの第３の画素電
    極とのうち、互いに隣接する２つの画素電極に印加され
    る電圧の極性が異なるように前記複数のソース信号線を
    駆動する、請求項１に記載のマトリクス型表示装置。
  6. 【請求項６】 前記複数のソース信号線のそれぞれに接
    続されている前記少なくとも１つの第１の画素電極の数
    と、前記少なくとも１つの第２の画素電極の数と、前記
    少なくとも１つの第３の画素電極の数とは実質的に等し
    い、請求項１に記載のマトリクス型表示装置。
  7. 【請求項７】 前記複数のゲート信号線のそれぞれに
    は、前記第１の色要素に割り当てられた少なくとも１つ
    の第１の画素電極と、前記第２の色要素に割り当てられ
    た少なくとも１つの第２の画素電極と、前記第３の色要
    素に割り当てられた少なくとも１つの第３の画素電極と
    が接続されており、前記複数のゲート信号線のそれぞれ
    に接続されている前記少なくとも１つの第１の画素電極
    の数と、前記少なくとも１つの第２の画素電極の数と、
    前記少なくとも１つの第３の画素電極の数とは実質的に
    等しく、かつ、前記第１の方向に沿った前記複数の画素
    電極の配列ピッチが前記第２の方向に沿った前記複数の
    画素電極の配列ピッチの３分の１と実質的に等しい、請
    求項６に記載のマトリクス型表示装置。
  8. 【請求項８】 前記ソース信号線駆動手段には、前記第
    １の色要素に対応した第１の外部表示信号と、前記第２
    の色要素に対応した第２の外部表示信号と、前記第３の
    色要素に対応した第３の外部表示信号とが入力され、 前記ソース信号駆動手段は、 前記第１の外部表示信号と、前記第２の外部表示信号
    と、前記第３の外部表示信号とから１つの外部表示信号
    を選択するスイッチを備え、 前記選択された外部表示信号に基づいて、前記複数のソ
    ース信号線を駆動する、請求項１に記載のマトリクス型
    表示装置。
  9. 【請求項９】 第１の方向に沿って延びる複数のゲート
    信号線と、 前記複数のゲート信号線を駆動するゲート信号線駆動手
    段と、 前記第１の方向と直交する第２の向きに延びる複数のソ
    ース信号線と、 前記複数のソース信号線を駆動するソース信号線駆動手
    段と、 複数の画素電極とを備え、 前記複数の画素電極のそれぞれは、前記複数のソース信
    号線のうち対応する１つのソース信号線と前記複数のゲ
    ート信号線のうち対応する１つのゲート信号線とに接続
    されており、 前記複数のソース信号線のそれぞれには、第１の色要素
    に割り当てられた少なくとも１つの第１の画素電極と、
    第２の色要素に割り当てられた少なくとも１つの第２の
    画素電極と、第３の色要素に割り当てられた少なくとも
    １つの第３の画素電極とが接続されており、 前記複数の画素電極は、第１のソース信号線と前記第１
    のソース信号線に隣接する第２のソース信号線との間の
    位置に配置された第４の画素電極と、前記第１のソース
    信号線と前記第２のソース信号線との間の位置であっ
    て、前記第４の画素電極が配置されている位置とは異な
    る位置に配置された第５の画素電極とを含み、 前記第４の画素電極と前記第１のソース信号線との間に
    は、第１の容量が形成され、前記第４の画素電極と前記
    第２のソース信号線との間には、第２の容量が形成さ
    れ、前記第５の画素電極と前記第１のソース信号線との
    間には、第３の容量が形成され、前記第５の画素電極と
    前記第２のソース信号線との間には、第４の容量が形成
    され、 前記第１の容量と前記第２の容量との比は、前記第３の
    容量と前記第４の容量との比と異なる、マトリクス型表
    示装置。
  10. 【請求項１０】 前記複数の画素電極のうちの少なくと
    も１つの画素電極は、前記少なくとも１つの画素電極の
    一部が前記複数のソース信号線のうちの１つの一部に重
    なるように配置されている、請求項９に記載のマトリク
    ス型表示装置。
  11. 【請求項１１】 前記複数の画素電極のうち、前記第１
    の方向に隣接した２つの画素電極の間隔が、前記複数の
    ソース信号線のうち前記第１の方向に隣接した２つの画
    素電極の間に位置するソース信号線の幅よりも小さい、
    請求項１０に記載のマトリクス型表示装置。
  12. 【請求項１２】 前記複数のソース信号線のそれぞれに
    接続されている前記少なくとも１つの第１の画素電極の
    数と、前記少なくとも１つの第２の画素電極の数と、前
    記少なくとも１つの第３の画素電極の数とは実質的に等
    しい、請求項９に記載のマトリクス型表示装置。
  13. 【請求項１３】 前記複数のゲート信号線のそれぞれに
    は、前記第１の色要素に割り当てられた少なくとも１つ
    の第１の画素電極と、前記第２の色要素に割り当てられ
    た少なくとも１つの第２の画素電極と、前記第３の色要
    素に割り当てられた少なくとも１つの第３の画素電極と
    が接続されており、前記複数のゲート信号線のそれぞれ
    に接続されている前記少なくとも１つの第１の画素電極
    の数と、前記少なくとも１つの第２の画素電極の数と、
    前記少なくとも１つの第３の画素電極の数とは実質的に
    等しく、かつ、前記第１の方向に沿った前記複数の画素
    電極の配列ピッチが前記第２の方向に沿った前記複数の
    画素電極の配列ピッチの３分の１と実質的に等しい、請
    求項１２に記載のマトリクス型表示装置。
  14. 【請求項１４】 前記ソース信号線駆動手段には、前記
    第１の色要素に対応した第１の外部表示信号と、前記第
    ２の色要素に対応した第２の外部表示信号と、前記第３
    の色要素に対応した第３の外部表示信号とが入力され、 前記ソース信号駆動手段は、 前記第１の外部表示信号と、前記第２の外部表示信号
    と、前記第３の外部表示信号とから１つの外部表示信号
    を選択するスイッチを備え、 前記選択された外部表示信号に基づいて、前記複数のソ
    ース信号線を駆動する、請求項９に記載のマトリクス型
    表示装置。
JP2000291321A 1999-10-12 2000-09-25 マトリクス型表示装置 Pending JP2001184012A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000291321A JP2001184012A (ja) 1999-10-12 2000-09-25 マトリクス型表示装置
TW089121219A TW548619B (en) 1999-10-12 2000-10-11 Matrix type display device
CNB001285874A CN1198251C (zh) 1999-10-12 2000-10-12 矩阵型显示器
KR1020000060008A KR100354795B1 (ko) 1999-10-12 2000-10-12 매트릭스형 표시 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-288991 1999-10-12
JP28899199 1999-10-12
JP2000291321A JP2001184012A (ja) 1999-10-12 2000-09-25 マトリクス型表示装置

Publications (1)

Publication Number Publication Date
JP2001184012A true JP2001184012A (ja) 2001-07-06

Family

ID=26557410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000291321A Pending JP2001184012A (ja) 1999-10-12 2000-09-25 マトリクス型表示装置

Country Status (4)

Country Link
JP (1) JP2001184012A (ja)
KR (1) KR100354795B1 (ja)
CN (1) CN1198251C (ja)
TW (1) TW548619B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007119454A1 (ja) * 2006-03-30 2007-10-25 Sharp Kabushiki Kaisha 表示装置およびカラーフィルタ基板
JP2007322904A (ja) * 2006-06-02 2007-12-13 Sony Corp 液晶表示装置
US7522127B2 (en) 2003-12-17 2009-04-21 Sharp Kabushiki Kaisha Driving method for driving a display device including display pixels, each of which includes a switching element and a pixel electrode, display device, and medium
WO2010058659A1 (ja) * 2008-11-20 2010-05-27 シャープ株式会社 画像表示装置
CN101320184B (zh) * 2002-06-28 2013-07-10 三星显示有限公司 液晶显示器及其薄膜晶体管阵列面板
JP2013246408A (ja) * 2012-05-29 2013-12-09 Japan Display Inc 液晶表示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8717268B2 (en) * 2007-06-14 2014-05-06 Sharp Kabushiki Kaisha Display device
CN102402088A (zh) * 2011-12-02 2012-04-04 深圳市华星光电技术有限公司 像素矩阵、阵列基板、液晶显示装置和一种驱动方法
CN104898317B (zh) * 2015-06-15 2019-04-30 深圳市华星光电技术有限公司 像素结构及液晶显示面板
CN107065355A (zh) * 2017-05-10 2017-08-18 深圳市华星光电技术有限公司 一种液晶显示面板及装置
CN109709735A (zh) * 2019-03-07 2019-05-03 昆山龙腾光电有限公司 像素排列结构、显示面板及其制作方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103217834B (zh) * 2002-06-28 2016-06-08 三星显示有限公司 液晶显示器
CN101320184B (zh) * 2002-06-28 2013-07-10 三星显示有限公司 液晶显示器及其薄膜晶体管阵列面板
CN103217834A (zh) * 2002-06-28 2013-07-24 三星显示有限公司 液晶显示器及其薄膜晶体管阵列面板
US10969635B2 (en) 2002-06-28 2021-04-06 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
US10620488B2 (en) 2002-06-28 2020-04-14 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
US9477121B2 (en) 2002-06-28 2016-10-25 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
US8743331B2 (en) 2002-06-28 2014-06-03 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
US8698990B2 (en) 2002-06-28 2014-04-15 Samsung Display Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
US7522127B2 (en) 2003-12-17 2009-04-21 Sharp Kabushiki Kaisha Driving method for driving a display device including display pixels, each of which includes a switching element and a pixel electrode, display device, and medium
US7834946B2 (en) 2006-03-30 2010-11-16 Sharp Kabushiki Kaisha Display device and color filter substrate
JP4969568B2 (ja) * 2006-03-30 2012-07-04 シャープ株式会社 表示装置
WO2007119454A1 (ja) * 2006-03-30 2007-10-25 Sharp Kabushiki Kaisha 表示装置およびカラーフィルタ基板
JPWO2007119454A1 (ja) * 2006-03-30 2009-08-27 シャープ株式会社 表示装置およびカラーフィルタ基板
JP2007322904A (ja) * 2006-06-02 2007-12-13 Sony Corp 液晶表示装置
WO2010058659A1 (ja) * 2008-11-20 2010-05-27 シャープ株式会社 画像表示装置
US9733533B2 (en) 2012-05-29 2017-08-15 Japan Display Inc. Liquid crystal display device
JP2013246408A (ja) * 2012-05-29 2013-12-09 Japan Display Inc 液晶表示装置

Also Published As

Publication number Publication date
KR20010050983A (ko) 2001-06-25
CN1198251C (zh) 2005-04-20
KR100354795B1 (ko) 2002-10-05
CN1294376A (zh) 2001-05-09
TW548619B (en) 2003-08-21

Similar Documents

Publication Publication Date Title
KR100242110B1 (ko) 도트인버전 구동방식의 액정표시장치와 그 구동회로
CA2046357C (en) Liquid crystal display
JP3799307B2 (ja) 液晶表示装置及びその駆動方法
US7825886B2 (en) Liquid crystal display device driven with a small number of data lines
US7489326B2 (en) Method and apparatus for driving liquid crystal display panel
US20110285759A1 (en) Liquid crystal display device and method for driving same
JP2010286849A (ja) 携帯情報機器の表示用画素駆動方法
JP2011018020A (ja) 表示パネルの駆動方法、ゲートドライバ及び表示装置
JPH04346390A (ja) 液晶表示装置並びにその駆動方法及び駆動装置
KR20000059665A (ko) 액정표시장치의 구동방법
KR100272152B1 (ko) 액정표시장치의 구동방법
KR20020052137A (ko) 액정표시장치
JP2001184012A (ja) マトリクス型表示装置
KR100317823B1 (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
KR20010020935A (ko) 표시 장치 및 상기 표시 장치의 구동 방법
JP2011232568A (ja) 電気光学装置及び電子機器
JPH11109313A (ja) アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム
JP2002149117A (ja) 液晶表示装置
JP2001343636A (ja) マトリクス型カラー表示装置
KR100965587B1 (ko) 액정표시장치 및 이의 구동방법
JP2000193929A (ja) 液晶表示装置
KR100878235B1 (ko) 액정 표시 장치 및 그 구동 방법
CN113192467A (zh) 背光面板的扫描方法、led背光面板、驱动单元及显示面板
JP2010113247A (ja) 液晶表示装置
JP2011164236A (ja) 表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050401