KR20010050983A - 매트릭스형 표시 장치 - Google Patents

매트릭스형 표시 장치 Download PDF

Info

Publication number
KR20010050983A
KR20010050983A KR1020000060008A KR20000060008A KR20010050983A KR 20010050983 A KR20010050983 A KR 20010050983A KR 1020000060008 A KR1020000060008 A KR 1020000060008A KR 20000060008 A KR20000060008 A KR 20000060008A KR 20010050983 A KR20010050983 A KR 20010050983A
Authority
KR
South Korea
Prior art keywords
source signal
pixel electrode
signal line
signal lines
display device
Prior art date
Application number
KR1020000060008A
Other languages
English (en)
Other versions
KR100354795B1 (ko
Inventor
도시히로야나기
니시쿠보케이시
미주카타카쯔야
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20010050983A publication Critical patent/KR20010050983A/ko
Application granted granted Critical
Publication of KR100354795B1 publication Critical patent/KR100354795B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

매트릭스형 표시 장치는 제 1 방향으로 연장하는 복수의 게이트신호선; 상기 복수의 게이트신호선을 구동하는 게이트신호선 드라이버; 제 1 방향에 수직한 제 2 방향으로 연장하는 복수의 소스신호선; 상기 복수의 소스신호선을 구동하는 소스신호선 드라이버; 및 복수의 화소전극을 포함한다. 상기 복수의 화소전극들이 상기 복수의 소스신호선들중 대응하는 하나의 소스신호선 및 상기 복수의 게이트신호선들중 대응하는 하나의 게이트신호선에 각각 접속된다. 상기 복수의 소스신호선들이 상기 복수의 화소전극들중 제 1 칼라 소자에 할당된 적어도 하나의 제 1 화소전극, 제 2 칼라 소자에 할당된 적어도 하나의 제 2 화소전극, 및 제 3 칼라 소자에 할당된 적어도 하나의 제 3 화소전극에 각각 접속된다. 상기 소스신호선 드라이버가 상기 복수의 소스신호선들중 제 1 소스신호선에 제 1 표시 신호를 공급하고, 상기 복수의 소스신호선들중 상기 제 1 소스신호선에 인접한 제 2 소스신호선에 제 1 표시 신호와 극성이 반대인 제 2 표시 신호를 공급하며, 제 1 표시 신호의 극성과 제 2 표시 신호의 극성을 소정 사이클마다 반전시킨다.

Description

매트릭스형 표시 장치{MATRIX TYPE DISPLAY DEVICE}
본 발명은 액티브 매트릭스 액정 표시장치에 관한 것으로, 더 구체적으로는 칼라 표시가 가능한 매트릭스형 표시장치에 관한 것이다.
칼라 표시가 가능한 매트릭스형 표시장치는 일반적으로 스트라이프 배열(stripe arrangement)로 일컬어지는 화소 배열을 채용하고 있다.
도17은 예시적인 스트라이프 배열을 보여준다. 도17에서 R, G, 및 B로 표시된 장방형의 박스는 각각 적색, 녹색, 및 청색으로 할당된 화소(각각 적색 화소, 녹색 화소, 및 청색 화소로 일컬어진다)를 나타낸다. 적색 화소, 녹색 화소, 및 청색 화소는 온(ON)되었을 때 각각 적색, 녹색, 및 청색 광을 방사한다.
도17에 나타낸 바와 같이, 스트라이프 배열을 채용한 매트릭스형 표시장치는 y 방향으로 배열된 같은 색의 화소들과 x 방향으로 적색, 녹색, 및 청색의 순서로 교대로 배열된 세 개의 적색, 녹색, 및 청색 화소들을 포함한다. x 방향으로 배열된 화소에 대응하는 화소전극은 하나의 게이트 신호선과 연결되어 있고, y 방향의 화소에 대응하는 화소전극은 하나의 소스 신호선과 연결되어 있다.
스트라이프 배열을 채용한 종래의 매트릭스형 액정 표시장치는 표시 품질에 악영향을 미치는 크로스토크(crosstalk) 또는 섀도잉(shadowing)이 장치의 표시 화면에 섀도우를 발생하는 문제점이 있다.
도18은 스트라이프 배열을 채용하고 있는 매트릭스형 표시장치(180)의 표시 화면에 섀도우가 나타나는 것을 보여준다.
매트릭스형 표시장치(180)는 소스 신호선 드라이버(1), 게이트 신호선 드라이버(2), 소스 신호선들(DS1H,DS2H,DS1W,DS2W), 게이트 신호선(DG1), 및 화소전극(DP1H,DP1W)을 포함한다. 비록 도시되지는 않았지만, 매트릭스형 표시장치(180)는 게이트 신호선(DG1)을 포함하는 복수의 게이트 신호선과 각 소스 신호선 및 각 게이트 신호선과 연결된 화소전극을 포함한다.
매트릭스형 표시장치(180)의 표시화면(181)에는, 백그라운드(182)와 윈도우 패턴(window pattern)(5)이 표시되어 있다. 윈도우 패턴은 표시화면에 표시된 그래픽 패턴(graphic pattern)을 의미한다. 매트릭스형 표시장치(180)의 표시화면에 윈도우 패턴(5)이 표시되면, 크로스토크나 섀도잉때문에 윈도우 패턴(5)과 관련하여 섀도우(6)가 표시화면(181)의 상부 및 하부 영역에 종종 나타난다. "상부" 및 "하부" 용어는 소스 신호선(DS1H,DS2H,DS1W,DS2W)에 따른 방향과 관련하여 사용되는 것이다. 섀도우(6)가 생성되는 이유는 화소전극(DP1W)과 소스 신호선(DS1W) 사이에 생성된 기생용량(parasitic capacitance)(CSD1) 및 화소전극(DP1W)과 소스 신호선(DS2W) 사이에 생성된 기생용량(CSD2)을 통해 소스 신호선(DS1W,DS2W)으로 공급된 신호들이 화소전극(DP1W)에 영향을 미치기 때문이다.
소스 신호선들(DS1H,DS2H)은 윈도우 패턴이 표시되지 않는 영역을 통과하며, 소스 신호선(DS2H)은 소스 신호선(DS1H)과 인접해 있다. 소스 신호선들(DS1H 및 DS2H)은 백그라운드(182)의 휘도 레벨(brightness level)에 대응하는 신호를 공급받는다.
소스 신호선(DS1W,DS2W)은 윈도우 패턴이 표시되는 영역을 통과하며, 소스 신호선(DS2W)은 소스 신호선(DS1W)과 인접해 있다. 소스 신호선들(DS1W,DS2W)은 소정 시간 주기(time period)동안 백그라운드(182)의 휘도 레벨에 대응하는 신호를 공급받고, 또 다른 시간 주기동안 윈도우 패턴의 휘도 레벨에 대응하는 신호를 공급받는다.
화소전극(DP1H)은 예컨대, 박막 트랜지스터 등의 액티브 소자를 통해 소스 신호선(DS1H)과 연결되어 있다. 화소전극(DP1W)도 역시 액티브 소자를 통해 소스 신호선(DS1W)과 연결되어 있다.
상기와 같이, 스트라이프 배열을 채용하고 있는 매트릭스형 표시장치에서, 동일 색상의 화소에 대응하는 화소전극은 하나의 소스 신호선과 연결되어 있다. 도18에서 소스 신호선들(DS1H,DS1W)과 연결된 모든 화소전극들은 청색 화소에 대응하고, 소스 신호선들(DS2H,DS2W)과 연결된 모든 화소전극들은 적색 화소에 대응하는 것으로 가정된다.
소스 신호선들(DS1H,DS2H,DS1W,DS2W)에 공급되는 신호들은 각각 신호(VS1H, VS2H,VS1W,VS2W)로 호칭된다.
게이트 신호선(DG1)에 공급되는 신호는 신호(VG1)로 호칭된다.
화소전극(DP1H,DP1W)에 인가되는 전압은 각각 액정 인가전압(VP1H,VP1W)으로 호칭된다.
매트릭스형 표시장치(180)는 소스선 반전 구동방법에 의해 구동된다. 소스 선 반전 구동방법에 의해, 인접한 소스 신호선들은 반대 극성을 가진 신호를 공급받고, 신호들의 극성은 매 수직 주사 기간(vertical scanning period)마다 반전된다.
도19는 소스 신호선(DS1H,DS2H,DS1W,DS2W)(도18), 화소전극(DP1H,DP1W), 및 게이트 신호선(DG1)에 공급되는 신호들의 파형을 나타내는 파형도(waveform diagram)이다.
화소전극(DP1H)은 백그라운드(182)(도18)의 휘도 레벨에 대응하는 소망의 전압(VW)(액정 인가전압(VP1H))을 공급받는다.
화소전극(DP1W)은 또한 소망의 전압(VW)(액정 인가전압(VP1H))도 공급받아야 하지만, 윈도우 표시 기간(window display period)동안 액정 인가전압(VP1H)과는 다른 액정 인가전압(VP1W)을 공급받는다. "윈도우 표시 기간"은 하나의 수직 주사 기간(vertical scanning period)에서 윈도우 패턴(5)의 영역이 수직으로 주사되는 기간을 말한다.
백그라운드(182)(도18)는 청록색(녹색 화소와 청색 화소가 온 상태이고, 적색 화소는 오프 상태)이고 윈도우 패턴(5)은 블랙(적색, 녹색, 및 청색 화소가 모두 오프 상태)이라고 가정된다. 본 명세서에서 광원(light source)으로부터 화소를 통해 빛이 방사될 때, 화소는 온 되었다고 표현된다.
상기 매트릭스형 표시장치(180)에서, 액정 인가전압이 규정 전압(기준 전압)보다 높으면 블랙 표시가 얻어지고(즉, 화소가 오프 된다), 액정 인가전압이 기준 전압(통상적으로 화이트 모드(white mode))보다 낮으면 화이트 표시가 얻어진다(즉 화소가 온 된다).
윈도우 표시 기간동안, 액정 인가전압(VP1W)은 소망의 전압(VW)과 영향 전압(influence voltage)의 합에 해당하는 값을 갖는다. 영향 전압(VS)은 소스 신호선(DS1W)과 화소전극(DP1W) 사이의 기생용량(CSD1)을 통해 액정 인가전압(VP1W)에 영향을 미치는 신호(VS1W)에 의해 생성된다.
영향 전압(VS)은 도19의 전압들(VB,VW)을 사용한 식(1)으로 대표된다. 본 명세서에서 전압(VB)은 블랙 표시와 대응하고, 전압(VW)은 화이트 표시와 대응한다.
VS = (VS-VW) X CSD1 / (CP + CSD1 +CSD2) ..... (1)
여기서 CP는 화소전극(DP1W)(도18)과 대향전극(도시 안됨) 사이의 용량이고, CSD1은 소스 신호선(DS1W)과 화소전극(DP1W) 사이의 기생용량이며, CSD2는 소스 신호선(DS2W)과 화소전극(DP1W) 사이의 기생용량이다.
식(1)에서 보듯이, 영향 전압(VS)은 결코 영이 아니다. 화소전극(DP1H)에서의 액정 인가전압(VP1H)의 유효치는 화소전극(DP1W)에서의 액정 인가전압(VP1W)의 유효치와 다르다. 따라서, 화소전극(DP1H)에서의 액정 재료의 투과율은 화소전극(DP1W)에서의 액정 재료의 투과율과 다르다. 이것은 표시 품질에 악영향을 미치는 섀도우(6)가 표시 화면(182)(도18)에 나타나는 이유를 설명해준다.
특히, 두 개의 인접하는 화소전극 사이의 거리는 각 소스 신호선의 폭보다 짧은 구조를 갖는 매트릭스형 표시장치의 경우에, 영향 전압(VS)은 상당히 높고, 따라서 새도우(6)는 표시 품질에 상당한 영향을 미치는데, 이는 기생용량(CSD1,CSD2)이 상당히 크기 때문이다.
도20은 두 개의 인접한 화소전극의 거리가 각 소스 신호선의 폭보다 짧은 매트릭스형 표시장치(190)의 예시적인 구조를 나타낸다. 도20에 나타낸 바와 같이, 매트릭스형 표시장치(190)는 게이트 신호선(27), 소스 신호선(20a,20b), 화소전극(22a,22b), 및 박막 트랜지스터(26)를 포함한다. 상기 매트릭스형 표시장치(190)는, 예컨대, 일본국 특허 제2,814,752호에 설명되어 있다. 매트릭스형 표시장치(190)는 충분히 큰 개구율을 가질 수 있다.
도20에 나타낸 바와 같이, 화소전극(22a,22b) 사이의 거리(d1)는 소스 신호선(20b)의 폭(d2)보다 짧다. 각 화소전극(20a,20b)의 적어도 한 부분은 소스 신호선(22a,22b)의 적어도 한 부분과 겹친 부분(28)(복수의 겹친 부분(28)이 도20에 나타나 있다)에서 겹쳐진다. 따라서, 화소전극(22a)과 소스 신호선(20a) 사이에 생성된 기생용량(CSD1) 및 화소전극(22a)과 소스 신호선(20b) 사이에 생성된 기생용량(CSD2)이 증가한다.
도21은 도20에 나타낸 매트릭스형 표시장치(190)의 A-A선 단면도이다. 수직방향으로, 매트릭스형 표시장치(190)는 기판(25), 기판(25)위에 제공된 소스 신호선(20a,20b), 소스 신호선(20a,20b)을 차폐하기 위해서 기판(25)위에 제공된 절연층(23), 및 절연층(23) 위에 제공된 화소전극(22a,22b)을 포함한다. 더 나아가서, 매트릭스형 표시장치(190)는 다른 기판(25), 다른 기판(25)위에 제공된 대향전극(21), 화소전극(22a,22b)과 대향전극(21) 사이에 삽입된 액정재료를 포함하는 액정층(2100)을 포함한다. 도21에 나타낸 바와 같이, 화소전극(22a,22b)은 절연층(23)이 그 사이에 삽입되어 있으면서 소스 신호선(20a,20b)의 부분과 부분적으로 겹쳐지도록 위치하고 있다.
스트라이프 배열을 채용한 종래의 매트릭스형 액정 표시장치는, 아래에서 자세히 설명될 스테퍼 공정(stepper processing)동안에 발생되는 노출 상태의 분산으로 인한 "블록 바이 블록 휘도차(block-by-block brightness difference)"가 발생하는 다른 문제점을 갖고 있다.
액정 표시장치의 생산중에, 예컨대, 액정표시 패널이 동시에 스테퍼 공정에 좌우될 뿐만 아니라, 상부 부분과 하부 부분으로 구분되는 상태에서의 스테퍼 공정에도 좌우될 때에, 상부 부분에 표시된 화상과 하부 부분에 표시된 화상은 그 휘도에서 차이가 난다. 이 현상을 "블록 바이 블록 휘도차"라고 한다.
도22는 블록 바이 블록 휘도차가 발생하는 매트릭스형 표시장치(220)의 구성을 나타낸다. 매트릭스형 표시장치(220)는 스트라이프 배열을 채용하고 있다.
매트릭스형 표시장치(220)는 소스 신호선 드라이버(1), 게이트 신호선 드라이버(2), 소스 신호선(DS1,DS2), 게이트 신호선(DGU,DGD), 및 화소전극(DP1U,DP1D)을 포함한다. 도시되지는 않았지만, 매트릭스형 표시장치(220)는 게이트 신호선(DGU,DGD)을 포함하는 복수의 게이트 신호선들과 각 소스 신호선 및 각 게이트 신호선과 연결된 화소전극들을 포함한다.
매트릭스형 표시장치(220)의 표시화면은 상부영역(29) 및 하부영역(30)으로 구분된다.
소스 신호선(DS1,DS2)은 서로 인접한다. 게이트 신호선(DGU)은 영역(29)을 통과한다. 게이트 신호선(DGD)은 영역(30)을 통과한다.
화소전극(DP1U)이 영역(29)에 있고, 화소전극(DP1D)은 영역(30)에 있다. 화소전극(DP1U,DP1D)은 액티브 소자(도시 안됨)를 통해 소스 신호선(DS1)에 접속된다.
상기와 같이, 스트라이프 배열을 채용하는 매트릭스형 표시장치에서, 동일 색상의 화소에 해당하는 화소전극은 하나의 소스 신호선에 접속된다. 도22에서, 소스 신호선(DS1)에 접속되는 모든 화소전극은 청색 화소에 대응하고, 소스 신호선(DS2)에 접속된 모든 화소전극은 적색 화소에 대응하는 것으로 가정한다.
소스 신호선(DS1,DS2)에 공급된 신호는 각각 신호(VS1,VS2)로 호칭된다.
게이트 신호선(DGU,DGD)에 공급된 신호는 각각 신호(VGU,VGD)로 호칭된다.
화소전극(DP1U,DP1D)에 인가된 전압은 각각 액정 인가전압(VP1U,VP1D)으로 호칭된다.
매트릭스형 표시장치(220)는 소스선 반전 구동방법에 의해 구동된다. 상기와 같이, 소스선 반전 구동방법에 의해, 인접 소스 신호선에는 반대 극성의 신호가 공급되고, 신호의 극성은 매 수직 주사 기간마다 반전된다.
기생용량(CSD1u)이 화소전극(DP1U)과 소스 신호선(DS1) 사이에서 발생하고, 기생용량(CSD2u)은 화소전극(DP1U)과 소스 신호선(DS2) 사이에서 발생한다. 기생용량(CSD1d)이 화소전극(DP1D)과 소스 신호선(DS1) 사이에서 발생하고, 기생용량(CSD2d)은 화소전극(DP1D)과 소스 신호선(DS2) 사이에서 발생한다. CSD1u는 CSD2u보다 크고, CSD1d는 CSD2d보다 작다. 기생용량에 있어서의 상기 불일치는 표시화면의 상부 영역(29) 및 하부 영역(30)에 대해 따로따로 행해지는 스테퍼 공정에 기인한다.
이제, 균일 시안(cyan) 패턴이 매트릭스형 표시장치(220)의 전체 표시화면에 표시되는 것으로 가정한다.
도23은 소스 신호선(DS1,DS2)(도22), 화소전극(DP1U,DP1D) 및 게이트 신호선(DGU,DGD)에 공급되는 신호의 파형을 나타내는 파형도이다.
액정 인가전압(VP1U)은, CSD1u가 CSD2u보다 크기 때문에, 소스 신호선(DS1)에 공급되는 신호(VS1)에 의해 큰 영향을 받는다. 액정 인가전압(VP1D)은, CSD1d가 CSD2d보다 작기 때문에, 소스 신호선(DS2)에 공급되는 신호(VS2)에 의해 큰 영향을 받는다. 화소전극(DP1U,DP1D)에 대응하는 화소의 휘도는 액정 인가전압(VP1U,VP1D)의 유효치에 따라 변한다. 도23에 나타난 바와 같이, 액정 인가전압(VP1D)의 유효치는 액정 인가전압(VP1U)의 유효치보다 크다. 따라서, 하부 영역(30)은 상부 영역(29)보다 어둡게 표시된다. 즉, 영역(29,30) 사이에 블록간의 휘도차가 발생한다.
본 발명의 일 양태에 따르면, 매트릭스형 표시 장치는 제 1 방향으로 연장하는 복수의 게이트신호선; 상기 복수의 게이트신호선을 구동하는 게이트신호선 드라이버; 제 1 방향에 수직한 제 2 방향으로 연장하는 복수의 소스신호선; 상기 복수의 소스신호선을 구동하는 소스신호선 드라이버; 및 복수의 화소전극을 포함한다. 상기 복수의 화소전극들이 상기 복수의 소스신호선들중 대응하는 하나의 소스신호선 및 상기 복수의 게이트신호선들중 대응하는 하나의 게이트신호선에 각각 접속된다. 상기 복수의 소스신호선들이 상기 복수의 화소전극들중 제 1 칼라 소자에 할당된 적어도 하나의 제 1 화소전극, 제 2 칼라 소자에 할당된 적어도 하나의 제 2 화소전극, 및 제 3 칼라 소자에 할당된 적어도 하나의 제 3 화소전극에 각각 접속된다. 상기 소스신호선 드라이버가 상기 복수의 소스신호선들중 제 1 소스신호선에 제 1 표시 신호를 공급하고, 상기 복수의 소스신호선들중 상기 제 1 소스신호선에 인접한 제 2 소스신호선에 제 1 표시 신호와 극성이 반대인 제 2 표시 신호를 공급하며, 제 1 표시 신호의 극성과 제 2 표시 신호의 극성을 소정 사이클마다 반전시킨다.
본 발명의 일실시예에서, 상기 복수의 화소전극들중 적어도 하나의 일부분은 상기 복수의 소스신호선들중 하나의 일부분과 겹치도록 배치된다.
본 발명의 일실시예에서, 상기 복수의 화소전극들중 제 1 방향으로 인접한 모든 2개의 화소전극들 사이의 거리가 상기 2개의 화소전극들 사이에 배치된 복수의 소스신호선들중의 소스신호선의 폭보다 짧다.
본 발명의 일실시예에서, 상기 소스신호선 드라이버는 상기 적어도 하나의 제 1 화소전극, 적어도 하나의 제 2 화소전극 및 적어도 하나의 제 3 화소전극중, 2개의 인접한 화소전극들에 인가되는 전압들이 동일 극성을 가지도록 상기 복수의 소스신호선을 구동한다.
본 발명의 일실시예에서, 상기 소스신호선 드라이버는 상기 적어도 하나의 제 1 화소전극, 적어도 하나의 제 2 화소전극 및 적어도 하나의 제 3 화소전극중, 2개의 인접한 화소전극들에 인가되는 전압들이 다른 극성을 가지도록 상기 복수의 소스신호선을 구동한다.
본 발명의 일실시예에서, 상기 복수의 소스신호선들 각각에 접속된 상기 적어도 하나의 제 1 화소전극의 수, 적어도 하나의 제 2 화소전극의 수 및 적어도 하나의 제 3 화소전극의 수는 서로 동일하다.
본 발명의 일실시예에서, 상기 복수의 게이트신호선은 상기 복수의 화소전극들중 제 1 칼라 소자에 할당된 적어도 하나의 제 1 화소전극, 제 2 칼라 소자에 할당된 적어도 하나의 제 2 화소전극, 및 제 3 칼라 소자에 할당된 적어도 하나의 제 3 화소전극에 각각 접속된다. 상기 복수의 게이트신호선들 각각에 접속된 상기 적어도 하나의 제 1 화소전극의 수, 적어도 하나의 제 2 화소전극의 수 및 적어도 하나의 제 3 화소전극의 수는 서로 동일하다. 제 1 방향의 복수의 화소전극의 피치는 제 2 방향의 복수의 화소전극의 피치의 1/3로 된다.
본 발명의 일실시예에서, 상기 소스신호선 드라이버는 제 1 칼라 소자에 대응하는 제 1 외부 표시 신호, 제 2 칼라 소자에 대응하는 제 2 외부 표시 신호 및 제 3 칼라 소자에 대응하는 제 3 외부 표시 신호를 수신한다. 상기 소스신호선 드라이버는 제 1 외부 표시 신호, 제 2 외부 표시 신호 및 제 3 외부 표시 신호중 하나를 선택하는 스위치를 포함하고, 선택된 외부 표시 신호에 따라 상기 복수의 소스신호선을 구동한다.
본 발명의 다른 양태에 따르면, 매트릭스형 표시 장치는 제 1 방향으로 연장하는 복수의 게이트신호선; 상기 복수의 게이트신호선을 구동하는 게이트신호선 드라이버; 제 1 방향에 수직한 제 2 방향으로 연장하는 복수의 소스신호선; 상기 복수의 소스신호선을 구동하는 소스신호선 드라이버; 및 복수의 화소전극을 포함한다. 상기 복수의 화소전극들이 상기 복수의 소스신호선들중 대응하는 하나의 소스신호선 및 상기 복수의 게이트신호선들중 대응하는 하나의 게이트신호선에 각각 접속된다. 상기 복수의 소스신호선들이 상기 복수의 화소전극들중 제 1 칼라 소자에 할당된 적어도 하나의 제 1 화소전극, 제 2 칼라 소자에 할당된 적어도 하나의 제 2 화소전극, 및 제 3 칼라 소자에 할당된 적어도 하나의 제 3 화소전극에 각각 접속된다. 상기 복수의 화소전극들이 상기 복수의 소스신호선들중 제 1 소스신호선 및 상기 복수의 소스신호선들중 상기 제 1 소스신호선에 인접한 제 2 소스신호선 사이에 배치된 제 4 화소전극, 및 상기 제 1 소스신호선 및 상기 제 4 화소전극의 위치와 다른 위치에 있는 제 2 소스신호선 사이에 배치된 제 5 화소전극을 포함한다. 상기 제 4 화소전극과 제 1 소스신호선 사이에 제 1 용량이 생성되고, 상기 제 4 화소전극과 제 2 소스신호선 사이에 제 2 용량이 생성되고, 상기 제 5 화소전극과 제 1 소스신호선 사이에 제 3 용량이 생성되고, 상기 제 5 화소전극과 제 2 소스신호선 사이에 제 4 용량이 생성된다. 상기 제 1 용량과 제 2 용량의 비가 제 3 용량과 제 4 용량의 비와 다르다.
본 발명의 일실시예에서, 상기 복수의 화소전극들중 적어도 하나의 일부분이 상기 복수의 소스신호선들중 하나의 일부분과 겹치도록 배치된다.
본 발명의 일실시예에서, 상기 복수의 화소전극들중 제 1 방향으로 인접한 모든 2개의 화소전극들 사이의 거리가 상기 2개의 화소전극들 사이에 배치된 복수의 소스신호선들중의 소스신호선의 폭보다 짧다.
본 발명의 일실시예에서, 상기 복수의 소스신호선들 각각에 접속된 상기 적어도 하나의 제 1 화소전극의 수, 적어도 하나의 제 2 화소전극의 수 및 적어도 하나의 제 3 화소전극의 수는 서로 동일하다.
본 발명의 일실시예에서, 상기 복수의 게이트신호선은 상기 복수의 화소전극들중 제 1 칼라 소자에 할당된 적어도 하나의 제 1 화소전극, 제 2 칼라 소자에 할당된 적어도 하나의 제 2 화소전극, 및 제 3 칼라 소자에 할당된 적어도 하나의 제 3 화소전극에 각각 접속된다. 상기 복수의 게이트신호선들 각각에 접속된 상기 적어도 하나의 제 1 화소전극의 수, 적어도 하나의 제 2 화소전극의 수 및 적어도 하나의 제 3 화소전극의 수는 서로 동일하다. 제 1 방향의 복수의 화소전극의 피치는 제 2 방향의 복수의 화소전극의 피치의 1/3로 된다.
본 발명의 일실시예에서, 상기 소스신호선 드라이버는 제 1 칼라 소자에 대응하는 제 1 외부 표시 신호, 제 2 칼라 소자에 대응하는 제 2 외부 표시 신호 및 제 3 칼라 소자에 대응하는 제 3 외부 표시 신호를 수신한다. 상기 소스신호선 드라이버는 제 1 외부 표시 신호, 제 2 외부 표시 신호 및 제 3 외부 표시 신호중 하나를 선택하는 스위치를 포함하고, 선택된 외부 표시 신호에 따라 상기 복수의 소스신호선을 구동한다.
따라서, 본 발명에서는 (1) 섀도잉이 없는 칼라 표시를 할 수 있는 매트릭스형 표시 장치, 특히 2개의 인접한 화소전극들 사이의 거리가 개구율을 향상시키도록 소스신호선의 폭보다 짧아서 소스신호선과 화소전극 사이에 기생용량이 존재하더라도 섀도잉이 야기되지 않는 칼라 표시 가능한 매트릭스형 표시 장치; 및 (2) 블록 바이 블록 휘도차에 영향을 미치지 않는 칼라 표시 가능한 매트릭스형 표시 장치를 제공할 수 있다.
본 발명의 이들 및 다른 장점들은 첨부 도면들을 참조하여 이하의 상세한 설명을 이해함에 의해 더욱 분명하게 될 것이다.
도 1a∼도 1d는 매트릭스형 표시장치를 구동하는 상이한 방법들의 원리를 나타낸다.
도 2a∼도 2b는 본 발명에 따른 제 1 예에 있어서의 매트릭스형 표시장치의 구성을 나타낸다.
도 3은 도 2a 및 도 2b에 나타낸 상기 매트릭스형 표시장치의 화소구성을 개략적으로 나타낸다.
도 4는 배경과 윈도우패턴이 표시스크린상에 표시되는 상태에서의 도 2a 및 도 2b에 나타낸 매트릭스형 표시장치를 나타낸다.
도 5는 도 4에 나타낸 상태에서의 도 2a 및 도 2b에 나타낸 매트릭스형 표시장치의 상기 소스신호선, 화소전극, 및 게이트신호선에 공급되는 신호의 파형을 나타낸 파형도이다.
도 6은 도 2a 및 2b에 나타낸 구성의 소스신호선 드라이버로서 사용될 수 있는 회로구성을 나타낸다.
도 7은 도 2a 및 2b에 나타낸 구성의 소스신호선 드라이버로서 사용될 수 있는 다른 회로구성을 나타낸다.
도 8a 및 8b는 도트반전 구동방법에 의해 구동될 때 도 2a 및 2b에 나타낸 매트릭스형 표시장치의 구성을 나타낸다.
도 9a 및 9b는 도 2a 및 2b에 나타낸 화소의 모자이크 배열의 변화를 나타낸다.
도 10a 및 10b는 도트반전 구동방법에 의해 구동될 때의 도 9a 및 9b에 나타낸 매트릭스형 표시장치의 구성을 나타낸다.
도 11a 및 11b는 각 화소의 y방향 길이와 x방향 길이가 3:1인, 도 2a 및 2b에 나타낸 매트릭스형 표시장치의 변형을 나타낸다.
도 12a 및 12b는 도트반전 구동방법에 의해 구동될 때 도 11a 및 11b에 나타낸 매트릭스형 표시장치의 구성을 나타낸다.
도 13a 및 13b는 본 발명에 의한 제 2 예에 있어서의 매트릭스형 표시장치의 구성을 나타낸다.
도 14는 도 13a 및 13b에 나타낸 매트릭스형 표시장치의 신호선과 화소전극간의 관계를 나타낸다.
도 15a 및 15b는 도 13a 및 13b에 나타낸 매트릭스형 표시장치의 표시 스크린의 상부영역 및 하부영역의 화소전극과 그 근방의 구성을 나타낸다.
도 16은 균일한 시얀패턴이 도 13a 및 13b에 나타낸 매트릭스형 표시장치의 표시스크린에 표시될 때, 소스신호선, 화소전극, 및 게이트신호선에 공급되는 신호들의 파형을 나타낸 파형도이다.
도 17은 종래의 매트릭스형 표시장치의 화소들의 예시적인 스트라이프(stripe) 배열을 나타낸다.
도 18은 화소의 스트라이프 배열을 갖는 종래 매트릭스형 표시장치의 섀도우의 발생원리를 나타낸다.
도 19는 배경과 윈도우패턴이 표시스크린상에 표시될 때, 종래 매트릭스형 표시장치의 소스신호선, 화소전극, 및 게이트신호선에 공급되는 신호들의 파형을 나타낸 파형도이다.
도 20은 인접한 화소전극들 사이의 거리가 소스신호선의 폭보다 짧은 매트릭스형 표시장치의 예시적인 구성을 나타낸다.
도 21은 도 20에 나타낸 매트릭스형 표시장치의 단면도이다.
도 22는 블록마다 휘도차가 발생하는 종래의 매트릭스형 표시장치의 구성을 나타낸다.
도 23은 균일한 시얀패턴이 상기 장치의 표시스크린에 표시될 때, 도 22에 나타낸 종래의 매트릭스형 표시장치의 소스신호선, 화소전극, 및 게이트신호선에 공급되는 신호들의 파형을 나타낸 파형도이다.
도 1a 내지 1d를 참조하면, 액티브 매트릭스 액정 표시 장치를 구동하는 방법이 설명되어 있다.
액티브 매트릭스 액정 표시 장치를 구동하기 위해서는, 액정 재료의 열화를 방지하도록 단위 시간에 따라 액정 재료에 인가되는 전압의 극성을 반전시킬 필요가 있다.
도 1a 내지 1d에서는, 장방형 박스들이 각각 액티브 매트릭스 표시 장치에 포함될 화소를 나타낸다. X방향으로 배열된 화소들은 하나의 게이트 신호선에 접속되고, y방향으로 배열된 화소들은 하나의 소스 신호선에 접속된다. 일부 화소들에 나타낸 "+" 기호는 액정 인가 전압(즉, 화소의 액정 재료에 인가되는 전압)이 포지티브임을 나타내고, 다른 화소들에 나타낸 "-" 기호는 액정 인가 전압(즉, 화소의 액정 재료에 인가되는 전압)이 네가티브임을 나타낸다. 액티브 매트릭스 표시 장치의 표시 화면상에는, "제 1 필드"로 나타낸 극성 상태 및 "제 2 필드"로 나타낸 극성 상태가 교대로 나타난다.
도 1a는 "필드 반전"이라 하는 구동 방법의 원리를 나타낸다. 필드 반전법에 의해, 모든 화소들이 동일 필드에서 동일 극성을 갖는다.
도 1b는 "게이트선 반전"이라 하는 구동 방법의 원리를 나타낸다. 게이트선 반전법에 의하면, 동일 게이트 신호선에 접속된 화소들이 동일 극성을 갖지만, 인접 게이트 신호선에 접속된 화소들은 반대 극성을 가진다.
도 1c는 "소스선 반전"이라 하는 구동 방법의 원리를 나타낸다. 소스선 반전법에 의하면, 동일 소스 신호선에 접속된 화소들이 동일 극성을 갖지만, 인접 소스 신호선에 접속된 화소들은 반대 극성을 가진다.
도 1d는 "도트 반전"이라 하는 구동 방법의 원리를 나타낸다. 도트 반전법에 의하면, 동일 소스 신호선에 접속된 2개의 인접 화소들이 반대 극성을 가지며, 인접 소스 신호선에 접속된 화소들도 반대 극성을 가진다.
이하, 도 2a 내지 16을 참조하여 본 발명의 실시예들을 설명한다.
(실시예 1)
도 2a 및 2b는 본 발명에 따른 실시예 1의 매트릭스형 표시 장치(100)를 나타낸다.
상기 매트릭스형 표시 장치(100)는 소스신호선 드라이버(110), 게이트신호선 드라이버(120), 복수의 소스신호선(111), 복수의 게이트신호선(112) 및 복수의 화소전극(130)을 포함한다.
상기 복수의 게이트신호선(121)은 x방향(제 1 방향)으로 연장되고, 복수의 소스신호선(111)은 y방향(제 2 방향)으로 연장한다. x방향 및 y방향은 서로 수직하다.
상기 복수의 화소전극(130)은 매트릭스상으로 배열되며, 각 화소전극(130)은 복수의 소스신호선(111)중 대응하는 하나의 소스신호선 및 복수의 게이트신호선(121)중 대응하는 하나의 게이트신호선에 접속된다.
상기 매트릭스형 표시 장치(100)는 모자이크 배열의 화소를 가진다. 모자이크 배열에서, 적색 화소에 대응하는 화소전극(적색 화소전극; 제 1 전극), 녹색 화소에 대응하는 화소 전극(녹색 화소 전극; 제 2 전극), 및 청색 화소에 대응하는 화소전극(청색 화소전극; 제 3 전극)이 복수의 소스신호선(111) 각각에 접속된다.
도 2a 및 2b에서, 장방형 박스 라벨(R)은 적색 화소를 나타내고, 장방형 박스 라벨(G)은 녹색 화소를 나타내며, 장방형 박스 라벨(B)은 청색 화소를 나타낸다. 각 화소의 극성(액정인가전압의 극성)은 "+" 또는 "-"로 나타낸다. 도2a는 제 1 필드의 각 화소의 극성을 나타내고, 도 2b는 제 2 필드의 각 화소의 극성을 나타낸다. 제 1 필드 및 제 2 필드는 모든 수직 주사 기간마다 교대로 절환된다.
소스신호선 드라이버(110)는 복수의 소스신호선(111)을 구동한다. 예컨대, 소스신호선 드라이버(110)는 복수의 소스신호선(111) 각각에 표시 신호를 제공하는 기능을 가진다.
게이트신호선 드라이버(120)는 복수의 게이트신호선(121)을 구동한다. 예컨대, 상기 게이트신호선 드라이버(120)는 수직 주사를 실행하도록 복수의 게이트신호선(121) 각각에 주사 신호를 제공하는 기능을 가진다.
도 3은 매트릭스형 표시 장치(100)의 화소 구조를 개략적으로 나타낸다. 제 1 소스신호선(DS1)과 상기 제 1 소스신호선(DS1)에 접속된 화소전극(DP1)(도 2a 및 2b에 도시된 화소전극(130)중 하나) 사이에 기생 용량(CSD1)이 발생된다. 제 2 신호선(DS2)과 화소전극(DP1) 사이에 기생 용량(CSD2)이 발생된다. 제 2 소스신호선(DS2)은 제 1 소스신호선(DS1)에 인접해 있고 화소전극(DP1)에 인접해 있다. 화소전극(DP1)은 액티브 소자(TFT1)를 통해 게이트신호선(DG1) 및 소스신호선(DS1)에 접속된다. 화소전극(DP1)을 향하여 배치된 대향전극(DT)은 대향전극 드라이버(140)에 접속된다. 화소전극(DP1)과 대향전극(DT) 사이에 화소 용량(CP)이 생성된다. 실제의 매트릭스형 표시 장치에서는, 화소 용량(CP)에 병렬로, 화소 용량(CP)을 보조하는 보조 용량이 생성된다. 본 명세서에서, 보조 용량은 간단화를 위해 설명되지 않는다.
일 수직주사기간은 일 수평주사기간을 포함하며, 상기 수평주사기간중에 액티브 소자(TFT1)가 온된다(이 기간을 "ON 기간"이라 한다). 수평주사기간을 제외하면, 액티브소자(TFT1)는 오프된다(이 기간을 "OFF 기간"이라 한다). TV 신호가 NTSC 신호인 경우에, 일 수직주사기간은 약 16.7ms이고 일 수평주사기간은 62.5μs이다. 상기한 바와 같이, 액티브 소자(TFT1)는 수직주사기간 대부분 동안 오프된다. 액티브 소자(TFT1)는 오프되지만, 화소 커패시터(CP)는 ON 기간중에 인가되는 전압에 대응하는 전하를 보유한다. 액티브 소자(TFT1)는 게이트신호선(DG1)(주사 신호)에 공급된 신호에 의해 온 및 오프되도록 제어된다.
화소전극(DP1)과 대향전극(DT) 사이에 액정 재료가 삽입된다. 액정 재료의 투과율은 화소 전극(DP1)과 대향 전극(DT) 사이에 인가된 액정 인가 전압(VP1)에 따라 변화한다. 상기 매트릭스형 표시 장치(100)에서, 액정 인가 전압(VP1)이 소정 전압(기준 전압)보다 높을 때, 흑표시가 얻어지고; 액정 인가 전압(VP1)이 기준 전압보다 낮을 때, 백표시가 얻어진다(노멀리 화이트 모드). 대향 전극(DT)에는 일정 직류 전압이 공급된다.
매트릭스형 표시 장치(100)에 포함된 화소 전극(130)은 모두 도 3에 도시된 화소전극(DP1)과 거의 동일한 구조를 가진다.
도 4는 표시 화면(41)상에 백그라운드(42) 및 윈도우 패턴(5)을 표시하는 매트릭스형 표시 장치(100)를 나타낸다. 상기한 바와 같이, "윈도우 패턴"은 표시 화면상에 표시되는 그래픽 패턴을 의미한다.
도 4에서, 복수의 소스신호선(111)(도 2a 및 2b)중 일부는 참조부호(DS1H,DS2H,DS1W,DS2W)로 나타내진다. 하나의 게이트신호선(121)(도 2a 및 2b)을 참조부호(DG1)로 나타낸다. 복수의 화소전극(130)(도 2a 및 2b)중 일부는 참조부호(DP1H,DP1W)로 나타내진다.
소스신호선(DS1H,DS2H)은 윈도우 패턴이 표시되지 않는 영역을 통과하며, 소스신호선(DS2H)은 소스신호선(DS1H)에 인접해 있다. 소스신호선(DS1H,DS2H)에는 백그라운드(42)의 휘도 레벨에 대응하는 신호가 공급된다.
소스신호선(DS1W,DS2W)은 윈도우 패턴(5)이 표시되는 영역을 통과한다. 소스신호선(DS2W)은 소스신호선(DS1W)에 인접해 있다. 소스신호선(DS1W,DS2W)에는 일정 시간동안 백그라운드(42)의 휘도 레벨에 대응하는 신호가 공급되고 다른 시간동안에는 윈도우 패턴(5)의 휘도 레벨에 대응하는 신호선이 공급된다.
화소전극(DP1H)은 액티브소자(예컨대, TFT)를 통해 소스신호선(DS1H)에 접속된다. 화소전극(DP1W)은 액티브소자를 통해 소스신호선(DS1W)에 접속된다.
모자이크 배열을 채용한 매트릭스형 표시 장치(100)에서, 각 소스신호선은 적색 화소전극, 녹색 화소전극, 및 청색 화소전극에 접속된다. 소스신호선들 각각에 접속되는 적색 화소전극의 개수, 녹색 화소전극의 개수 및 청색 화소전극의 개수는 서로 거의 동일하다. x 방향의 2개의 인접한 화소전극들은 서로 다른 색상으로 되어 있고, y 방향의 2개의 인접한 화소전극들도 서로 다른 색상으로 되어 있다.
소스신호선(DS1H,DS2H,DS1W,DS2W)에 공급되는 신호를 각각 신호(VS1H,VS2H,VS1W,VS2W)라 한다.
게이트신호선(DG1)에 공급되는 신호는 신호(VG1)로서 나타낸다.
화소전극(DP1H,DP1W)에 인가되는 전압은 각각 액정인가전압(VP1H,VP1W)이라 한다.
상기 매트릭스형 표시 장치(100)는 소스선 반전 구동법에 의해 구동된다. 상기한 바와 같이, 소스선 반전 구동법에 의해, 인접한 소스신호선에는 반대 극성의 신호들이 공급되고, 신호들의 극성은 모든 수직 주사 기간에 반전된다. 예컨대, 소스신호선 드라이버(110)는 소스신호선(DS1W)(제 1 소스신호선)에 신호(VS1W)를 공급하고, 소스신호선(DS2W)(제 2 소스신호선)에 신호(VS2W)를 공급한다. 상기 신호(VS2W)는 신호(VS1W)와 반대 극성을 가진다. 신호들(VS1W,VS2W)의 극성은 모든 수직주사기간(소정 기간)마다 반전된다. 소스신호선 드라이버(110)는 서로 동일 극성을 가진 각 소스신호선(111)에 접속된 2개의 인접한 화소전극(130)(도 2a 및 2b)에 전압이 인가되도록 복수의 소스신호선(111)을 구동한다.
도 5는 소스신호선(DS1H,DS2H,DS1W,DS2W)(도 4), 화소전극(DP1H,DP1W), 및 게이트신호선(DG1)에 상기 백그라운드(42) 및 윈도우 패턴(5)이 도 4에 도시된 바와 같이 매트릭스형 표시 장치(100)의 표시 화면(41)상에 표시되는 상태로 공급되는 신호들의 파형을 나타낸 파형도이다.
상기 신호(VG1)는 모든 수직주사기간에 화소전극(DP1H,DP1W)에 접속된 액티브 소자들을 온시키기 위한 주사 신호이다. 액티브 소자가 온되어 있는 동안, 소스신호선(DS1H,DS1W)에 공급된 신호들(VS1H,VS1W)이 대응하는 액티브 소자들을 통해 화소전극(DP1H,DP1W)에 공급된다. 따라서, 화소전극(DP1H) 및 상기 화소전극(DP1H)을 향하여 배치된 대향 전극 사이에 액정인가전압(VP1H)이 발생되고, 화소전극(DP1W) 및 상기 화소전극(DP1W)을 향하여 배치된 대향 전극 사이에 액정인가전압(VP1W)이 발생된다. 각 대향 전극에 공급된 신호가 일정 전압의 직류 신호이므로, 화소전극(DP1H)에 공급되는 전압의 파형은 액정 인가 전압(VP1H)의 파형과 거의 동일하며, 화소전극(DP1W)에 공급되는 전압의 파형은 액정 인가 전압(VP1W)의 파형과 거의 동일하다.
상기 백그라운드(42)가 시안이고 윈도우 패턴(5)이 블랙이라고 가정한다. 적색 화소를 오프하고 녹색 및 청색 화소를 온함에 의해 시안 칼라가 얻어진다. 또한, 적색, 녹색 및 청색 화소를 오프함에 의해 블랙 칼라가 얻어진다.
상기 신호들(VS1H,VS2H,VS1W,VS2W)이 소스신호선(111)에 공급되고, 그의 극성들이 모든 수직주사기간마다 네가티브에서 포지티브로 그리고 포지티브에서 네가티브로 변화한다. 전압(VB)은 블랙 표시에 대응하고, 전압(VW)은 화이트 표시에 대응한다. 상기 전압들(VB,VW)은, 극성 반전의 중심을 도 5에서 점선으로 나타낸 경우에, 극성 반전의 중심으로부터 포지티브 방향 및 네가티브 방향으로의 신호들의 거리에 의해 나타내진다. 소스신호선에 공급된 신호가 포지티브일 때 블랙 표시에 대응하는 전압의 절대치는 소스신호선에 공급되는 신호가 네가티브일 때 블랙 표시에 대응하는 전압의 절대치와 동일하다. 소스신호선에 공급된 신호가 포지티브일 때 화이트 표시에 대응하는 전압의 절대치는 소스신호선에 공급되는 신호가 네가티브일 때 화이트 표시에 대응하는 전압의 절대치와 동일하다.
소스신호선(DS1H,DS1W) 각각은 적색, 녹색 및 청색 화소에 접속된다. 따라서, 소스신호선(DS1H)에는 적색 화소(블랙 표시)를 오프시키는 전압(VB) 및 녹색 및 청색 화소(화이트 표시)(신호 VS1H)를 온시키는 전압(VW)이 공급된다. 윈도우 표시 기간(W)중을 제외하면, 소스신호선(DS1W)에는 소스신호선(DS1H)의 전압과 동일한 전압이 공급되지만, 윈도우 표시 기간(W)중에는, 소스신호선(DS1W)에 전압(VB)(신호 VS1W)이 공급된다.
윈도우 표시 기간(W)중에, 윈도우 패턴(5)에 포함된 화소에 대응하는 화소전극들중 하나에 접속된 액티브 소자가 온된다.
신호(VG1)의 ON 기간중에, 신호들(VS1H,VS1W)이 각각 화소전극(DP1H,DP1W)에 인가된다. 이 기간중에 액티브 소자(도시 안됨)에 의해 소스신호선(DS1H,DS1W)에서 화소전극(DP1H,DP1W)에 제공된 전하는 신호(VG1)의 OFF 기간동안 유지된다.
도 5에 도시된 바와 같이, 대응하는 기생 용량을 통해 신호들(VS1H,VS2H)에 의해 액정 인가 전압(VP1H)에 영향 전압(VS)이 추가된다.
유사하게, 대응하는 기생 용량을 통해 신호들(VS1W,VS2W)에 의해 액정 인가 전압(VP1W)에 추가되는 전압도 영향 전압(VS)으로서 나타내진다.
영향 전압(VS)은 도 3에 도시된 기생 용량(CSD1,CSD2) 및 화소 용량(CP)을 이용하여 식 (2)로 나타내진다.
VS=(VB-VW)xCSD1/(CP+CSD1+CSD2)+(VW-VB)xCSD2/(CP+CSD1+CSD2)....(2)
상기 신호들(VS1W,VS2W)은 동시에 변화하지 않는다. 식 (2)는 기생 용량(CSD1,CSD2)이 서로 동일하며 따라서 CSD1=CSD2=C일 때 식 (3)으로 나타내진다.
VS=(VB-VW)xC/(CP+2C)........(3)
식 (3)에서 이해되는 바와 같이, 영향 전압(VS)은 0이다.
액정 재료의 투과율은 액정 인가 전압의 유효치(VRMS)에 따라 변화한다. 일반적으로, 상기 유효치(VRMS)는 단위 사이클 시간(T)에서의 전압의 제곱을 적분하여 얻어진 값의 제곱근이다. 상기 함수(f)가 시간(t)의 함수일 때, f(t)는 식 (4)로 나타내진다.
상기 함수(f)가 구형파이고 그의 진폭이 2xV일 때, 함수(f)의 유효치(VRMS)는 1xV이다.
도 5에서 액정 인가 전압(VP1H,VP1W)은 일반적으로 구형파로 간주되기 때문에, 그의 유효치(VRMS)는 둘다 (VW+VS)이다. 화소전극(DP1H,DP1W)에 인가되는 전압의 유효치는 서로 동일하기 때문에, 화소전극(DP1H,DP1W)에 대응하는 화소의 루미넌스는 서로 다르지 않다. 따라서, 도 18에 도시된 섀도우(6)가 매트릭스형 표시 장치(100)에서는 발생되지 않는다. 즉, 섀도잉이 방지된다.
상기한 설명에서, 백그라운드(42)는 시안이고 윈도우 패턴(5)은 블랙이다. 상기 매트릭스형 표시 장치(100)는 백그라운드(42) 및 윈도우 패턴(5)이 다른 색상일때도 섀도잉을 방지할 수 있다.
특히 상기 매트릭스형 표시 장치(100)가 x 방향으로 배열된 2개의 인접한 화소전극들 사이의 거리가 소스신호선의 폭보다 짧고 각 화소전극의 일부분이 복수의 소스신호선들중 하나의 일부분과 그들 사이에 절연층이 삽입된 상태로 겹치는 구조(도 20 및 21에 도시된 구조와 대응함)를 가질 때, 다음과 같은 이유로 모자이크 배열 및 소스선 반전 구동법이 바람직하다. 상기한 구조에서, 각 화소전극의 일부분은 복수의 소스신호선들중 하나의 일부분과 겹치게 되며 따라서 화소전극과 일 소스신호선 사이의 기생 용량이 화소 용량(CP)보다 커지게 되어, 섀도잉이 야기된다. 따라서, 모자이크 배열 및 소스선 반전 구동법에 의해 제공되는 섀도잉을 제거하는 효과가 중요하다.
도 6은 매트릭스형 표시 장치(100)의 소스신호선 드라이버(110)로서 채용될 수 있는 회로(110a)의 구성을 나타낸다.
도 6에 도시된 회로(소스신호선 드라이버)(110a)는 스위치(7), D/A 컨버터(9), 출력 버퍼(10), 인버터(11)(도 6에 하나만 도시됨), 샘플링 회로(12), 시프트 레지스터(13) 및 래치 회로(14)를 포함한다. 샘플링 회로(12), 시프트 레지스터(13) 및 래치 회로(14)는 각각 플립플롭 회로(8)를 포함한다. 신호 소스(도시 안됨)로부터 매트릭스형 표시 장치(100)로 외부 적색 표시 신호(R)(적색에 대응하는 제 1 외부 표시 신호), 외부 녹색 표시 신호(G)(녹색에 대응하는 제 2 외부 표시 신호), 및 외부 청색 표시 신호(B)(청색에 대응하는 제 3 외부 표시 신호)가 입력된다.
예컨대, 스위치(7)는 아날로그 스위치 또는 셀렉터로 될 수 있다. 그의 접속점은 제어신호(SEL1,SEL2)에 의해 변화될 수 있다.
모든 다른 소스신호선(111)에 대해 인버터(11)가 제공된다. POL 신호 또는 상기 POL 신호를 반전하여 얻어진 신호가 각 D/A 컨버터(9)의 극성을 제어하기 위한 제어 신호로서 작용한다.
샘플링 회로(12)는 샘플링 신호에 따라 스위치(7)에 의해 선택된 외부 표시 신호를 샘플링한다.
시프트 레지스터(13)는 클럭 신호(CK)로 주어진 타이밍에 따라 샘플링 스타트 신호(SP)를 순차 전송하여, 샘플링 회로(12)에 샘플링 신호를 제공한다.
래치 회로(14)는 래치 신호(LS)로 주어진 타이밍에 따라 샘플링 회로(12)에 의해 샘플링된 신호를 래치한다.
모자이크 배열의 경우에, 일 소스신호선(111)에 전기적으로 접속된 화소전극에 대응하는 화소의 칼라는 모든 수평주사기간에 적색으로부터, 녹색으로, 다시 청색으로 변화한다. 소스신호선에 화소의 칼라에 대응하는 표시 신호를 공급하도록, 스위치(7)가 모든 수평주사기간에 절환된다. 본 명세서에서, "전기적 접속"의 의미는 소스신호선과 화소전극 사이의 액티브 소자가 온되는 것을 뜻한다. 스위치(7)는 제어신호(SEL1,SEL2)에 의해 절환된다. 스위치(7)는 외부의 적색, 녹색 및 청색 표시 신호들(R,G,B)중 하나를 선택한다.
시프트 레지스터(13)는 모든 수평주사기간에 샘플링 스타트 신호(SP)를 수신하여 샘플링 신호를 생성한다. 스위치(7)에 의해 선택된 외부 표시 신호는 샘플링 신호에 의해 샘플링 회로(12)에서 샘플링된다. 일 수평주사기간에 대한 샘플링이 완료될 때, 샘플링된 신호는 래치 신호(LS)에 응답하여 래치 회로(14)에 의해 래치되며, 상기 래치된 신호는 출력 버퍼(10)를 통해 소스신호선(111)으로 출력된다.
이 예에서는, 소스선 반전 구동법이 사용되며, 따라서 POL 신호는 모든 수직주사기간에 반전된다.
요약하면, 소스신호선 드라이버(110a)는 외부 적색, 녹색 및 청색 표시 신호(R,G,B)를 수신하여, 각 스위치(7)에 의해 그둘중 하나를 선택하며, 상기 선택된 외부 표시 신호에 따라 복수의 소스신호선(111)을 구동한다.
도 7은 매트릭스형 표시 장치(100)의 소스신호선 드라이버(110)로서 채용될 수 있는 회로(110b)의 구성을 나타낸다.
도 7에 도시된 회로(소스신호선 드라이버)(110b)는 각 스위치(7)의 위치에서 소스신호선 드라이버(110a)와 다르다. 도 6에서 설명된 동일 요소들은 동일 참조 부호로 나타내며 그의 설명은 생략한다.
도 6 및 7에 도시된 소스신호선 드라이버(110a,110b)에서는, 외부 표시 신호(R,G,B)의 비트 수는 1이다. 외부표시신호(R,G,B)가 1비트 이상인 경우에도, 매트릭스형 표시 장치(100)는 비트 수와 동일한 수의 스위치(7), 샘플링 회로(12), 및 래치 회로(14)에 의해 구동될 수 있다.
외부표시신호(R,G,B)가 아날로그 신호일 때, 상기 매트릭스형 표시 장치(100)는, D/A 컨버터(9)를 제외하고 커패시터등을 갖는 래치 회로(14)와 샘플링 회로(12)로 구성하여, 외부 입력 표시 신호를 포지티브 및 네가티브신호로 변환함에 의해 구동될 수 있다.
또한, 상기 매트릭스형 표시 장치(100)는 도트 반전 구동법에 의해 구동될 수 있다. 도트 반전 구동법이 사용될때에도, 화소전극(DP1H,DP1W)(도 4)에 인가된 전압의 유효치는 화소전극(DP1H,DP1W)에 인가된 전압의 파형을 단위 사이클 시간으로 적분함에 의해 서로 동일하게 된다.
도트 반전 구동법에 의해, 인접한 소스신호선들에는 반대 극성의 신호들이 공급되고, 소스신호선에 공급되는 신호의 극성들이 모든 수직주사기간마다 반전된다. 예컨대, 도 4 및 5를 참조하면, 소스신호선 드라이버(110)는 소스신호선(DS1W)(제 1 소스신호선)에 신호(VS1W)(제 1 표시 신호)를 공급하고, 소스신호선(DS2W)(제 2 소스신호선)에 신호(VS2W)(제 2 표시 신호)를 공급한다. 상기 신호(VS2W)는 신호(VS1W)와 반대 극성을 가지며, 신호들(VS1W,VS2W)의 극성은 모든 수직주사기간(소정 기간)마다 반전된다. 소스신호선 드라이버(110)는 각 소스신호선(111)에 접속된 2개의 인접한 화소전극(130)(도 2a 및 2b)이 서로 동일한 극성을 가지도록 복수의 소스신호선(111)을 구동한다.
도 8a 및 8b는 도트 반전 구동법에 의해 구동될 때 매트릭스형 표시 장치(100)의 구성을 나타낸다. 도 8a는 제 1 필드에서의 각 화소의 극성("+","-")을 나타내며, 도 8b는 제 2 필드에서 각 화소의 극성을 나타낸다. 제 1 필드 및 제 2 필드는 모든 수직주사기간마다 교대로 절환된다.
이 경우에도, 매트릭스형 표시 장치(100)는 2개의 인접한 화소전극들 사이의 거리가 소스신호선의 폭보다 짧고 각 화소전극의 일부분이 복수의 소스신호선들중 하나의 일부분과 그들 사이에 절연층이 삽입된 상태로 겹치는 구조를 가진다.
도트 반전 구동법이 매트릭스형 표시 장치(100)를 구동하도록 이용될 때, 소스신호선 드라이버(110a)는 회로(110a)(도 6) 또는 회로(110b)(도 7)로 될 수 있다. 모든 수평주사기간 및 수직주사기간에 POL 신호가 반전된다.
매트릭스형 표시 장치(100)에 채용될 수 있는 모자이크 배열의 변형예를 설명한다.
도 9a 및 9b는 도 2a 및 2b에 도시된 모자이크 배열의 변형을 나타낸다. 도 9a는 제 1 필드의 각 화소의 극성("+","-")을 나타내며, 도 9b는 제 2 필드의 각 화소의 극성을 나타낸다. 제 1 필드 및 제 2 필드는 모든 수직주사기간마다 교대로 절환된다.
도 9a 및 9b에 도시된 배열에서, 동일 칼라의 화소들이 경사 방향에서 불연속적이다. 이러한 배열에서는 경사 방향에서 연속적인 동일 칼라의 화소들로 인해 표시 화면상에 감지되는 경사선이 눈에 방해되는, 도 2a 및 2b에 도시된 배열에서의 불편함을 제거해 준다.
도 9a 및 9b에 도시된 실시예는 소스선 반전 구동법에 의해 구동되지만 도트 반전 구동법에 의해서도 구동될 수 있다.
도 10a 및 10b는 도트 반전 구동법에 의해 구동될 때 도 2a 및 2b에 도시된 매트릭스형 표시 장치(100)의 모자이크 배열을 나타낸다. 도 10a는 제 1 필드에서의 각 화소의 극성("+","-")을 나타내며, 도 10b는 제 2 필드에서의 각 화소의 극성을 나타낸다. 제 1 필드 및 제 2 필드는 모든 수직주사기간에 교대로 절환된다.
모자이크 배열의 변형을 이용한 도 9a 및 9b 및 도 10a 및 10b에 도시된 매트릭스형 표시 장치(100)의 구성에서, 소스신호선 드라이버(110)는 회로(110a)(도 6) 또는 회로(110b)(도 7)로 될 수 있다. 그러나, 소스신호선(111)에 외부 표시 신호(R,G,B)를 입력하기 위한 접속 위치들이 3개의 소스신호선(111) 모두에서 변화되도록 회로(110a)가 개조될 필요가 있다. 유사하게, 회로(110b)도 스위치(7)의 접속 위치들이 3개의 소스신호선(111) 모두에서 변화되도록 개조될 필요가 있다.
도 11a 및 11b에 도시된 바와 같이, 매트릭스형 표시 장치(100)의 화소들 각각은 수직 길이 : 수평 길이의 비가 3:1로 될 수 있다. 도 11a는 제 1 필드에서의 각 화소의 극성("+","-")을 나타내며, 도 11b는 제 2 필드에서의 각 화소의 극성을 나타낸다. 제 1 필드 및 제 2 필드는 모든 수직주사기간에 교대로 절환된다.
도 11a 및 11b에서, "a"는 y 방향에서의 각 화소의 길이(y 방향에서의 화소 피치)이고 "b"는 x 방향에서의 각 화소의 길이(x 방향에서의 화소 피치)이며, a=3xb이다. y 방향은 소스신호선(111)에 평행하고, x 방향은 게이트신호선(121)(도 2a 및 2b)에 평행하다.
게이트신호선(121)은 각각 적색 화소전극, 녹색 화소전극 및 청색 화소전극에 접속된다. 각 게이트신호선에 접속된 적색 화소전극의 수, 녹색 화소전극의 수 및 청색 화소전극의 수는 서로 거의 동일하다.
도 11a 및 11b에 도시된 모자이크 배열은 다음 이유로 바람직하다. RGB 칼라에 대응하는 3개의 화소(적색 화소, 녹색 화소 및 청색 화소)가 각각 x 방향 길이 : y 방향 길이의 비가 1:1이고 일 표시 유닛을 형성하도록 수평방향으로 인접해 있는 경우에, 표시 유닛의 x 방향 길이 : y 방향 길이는 1:3이다. 따라서, 컴퓨터등에 의해 데이터를 형성하기가 어렵다. 도 11a 및 11b에 도시된 배열에서, 표시 유닛의 x 방향 길이 : y 방향 길이의 비는 1:1(도 11a에 참조 부호(1101)로 나타냄)이며, 따라서 컴퓨터등에 의해 데이터를 형성하기가 훨씬 용이하다.
도 11a 및 11b에 도시된 예에서는 소스선 반전 구동법에 의해 구동되지만 도트 반전 구동법에 의해서도 구동될 수 있다.
도 12a 및 12b는 도트 반전 구동법에 의해 구동될 때 도 11a 및 11b에 도시된 매트릭스형 표시 장치(100)의 모자이크 배열을 나타낸다. 도 12a는 제 1 필드의 각 화소의 극성("+","-")을 나타내고, 도 12b는 제 2 필드의 각 화소의 극성을 나타낸다. 제 1 필드 및 제 2 필드는 모든 수직주사기간마다 교대로 절환된다.
도 11a 및 11b 및 도 12a 및 12b에 도시된 모자이크 배열의 경우에, 소스신호선 드라이버(110)는 회로(110a)(도 6) 또는 회로(110b)(도 7)로 될 수 있다.
상기한 바와 같이, 본 발명에 따른 실시예 1의 매트릭스형 표시 장치는 화소의 다양한 모자이크 배열들중 하나 및 소스선 반전 구동법 또는 도트 반전 구동법을 채용함에 의해 섀도잉을 방지할 수 있다.
개구율을 향상시키도록 2개의 인접한 소스신호선들 사이의 거리가 소스신호선의 폭보다 짧게 되어, 기생 용량이 상당히 커지는 경우에도, 섀도잉이 방지될 수 있다.
상기 매트릭스형 표시 장치(100)는 화소의 모자이크 배열을 채용한다. 따라서, 소스신호선(111)에 공급된 외부 표시 신호(도 2a 및 2b, 즉 도 5의 신호(VS1H,VS2H,VS1W,VS2W)의 레벨)는 모든 수평주사기간에 적색 화소, 녹색 화소 및 청색 화소에 대해 변화한다. 또한, 상기 매트릭스형 표시 장치(100)는 소스선 반전 구동법 또는 도트 반전 구동법에 의해 구동된다. 따라서, 인접한 소스신호선들에 반대 극성의 표시 신호들이 공급된다. 이 방식으로 소스신호선에 표시 신호를 제공함에 의해, 기생 용량을 통해 화소전극의 전압의 유효치에 따라 작용하는 화소전극에 인접한 소스신호선에 공급되는 표시신호의 영향이 소거될 수 있고 따라서 섀도잉이 방지될 수 있다.
상기한 설명에서는, RGB 칼라가 화소들에 할당된다. 본 발명은 시안, 마그네타 및 옐로우가 화소들에 할당되는 경우에도 적용가능하다.
(실시예 2)
도 13a 및 16을 참조하여 본 발명의 실시예 2의 매트릭스형 표시 장치(200)에 대해 설명한다.
도 13a 및 13b는 상기 매트릭스형 표시 장치(200)의 예시적인 구성을 나타낸다.
상기 매트릭스형 표시 장치(200)는 소스신호선 드라이버(210), 게이트신호선 드라이버(220), 복수의 소스신호선(211), 복수의 게이트신호선(221) 및 복수의 화소전극(230)을 포함한다.
상기 복수의 게이트신호선(221)은 x방향(제 1 방향)으로 연장되고, 복수의 소스신호선(211)은 y방향(제 2 방향)으로 연장한다. x방향 및 y방향은 서로 수직하다.
상기 복수의 화소전극(230)은 매트릭스상으로 배열되며, 각 화소전극(230)은 복수의 소스신호선(211)중 대응하는 하나의 소스신호선 및 복수의 게이트신호선(221)중 대응하는 하나의 게이트신호선에 접속된다.
상기 매트릭스형 표시 장치(200)는 모자이크 배열의 화소를 가진다. 모자이크 배열에서, 적색 화소에 대응하는 화소전극(적색 화소전극; 제 1 전극), 녹색 화소에 대응하는 화소 전극(녹색 화소 전극; 제 2 전극), 및 청색 화소에 대응하는 화소전극(청색 화소전극; 제 3 전극)이 복수의 소스신호선(211) 각각에 접속된다.
도 13a 및 13b에서, 장방형 박스 라벨(R)은 적색 화소를 나타내고, 장방형 박스 라벨(G)은 녹색 화소를 나타내며, 장방형 박스 라벨(B)은 청색 화소를 나타낸다. 각 화소의 극성(액정인가전압의 극성)은 "+" 또는 "-"로 나타낸다. 도 13a는 제 1 필드의 각 화소의 극성을 나타내고, 도 13b는 제 2 필드의 각 화소의 극성을 나타낸다. 제 1 필드 및 제 2 필드는 모든 수직 주사 기간마다 교대로 절환된다.
소스신호선 드라이버(210)는 복수의 소스신호선(211)을 구동한다. 예컨대, 소스신호선 드라이버(210)는 복수의 소스신호선(211) 각각에 표시 신호를 제공하는 기능을 가진다.
게이트신호선 드라이버(220)는 복수의 게이트신호선(221)을 구동한다. 예컨대, 상기 게이트신호선 드라이버(220)는 수직 주사를 실행하도록 복수의 게이트신호선(221) 각각에 주사 신호를 제공하는 기능을 가진다.
도 14는 매트릭스형 표시 장치(200)의 신호선과 화소전극 사이의 관계를 나타낸다.
상기 매트릭스형 표시 장치(200)의 표시 화면은 상부 영역(29) 및 하부 영역(30)으로 분할된다.
도 14에서, 복수의 소스신호선(211)(도 13a 및 13b)중 2개를 참조부호(DS1,DS2)로 나타낸다. 복수의 게이트신호선들(221)중 2개를 참조부호(DGU,DGD)로 나타낸다. 복수의 화소전극들(130)중 2개를 참조부호(DP1U)(상부 영역(29)) 및 (DP1D)(하부 영역(30))로 나타낸다. 소스신호선(DS1,DS2)은 서로 인접해 있다.
화소전극(제 4 화소전극)은 소스신호선(DS1)(제 1 소스신호선)과 소스신호선(DS2)(제 2 소스신호선) 사이에 제공된다. 화소전극(DP1D)(제 5 화소전극)은 소스신호선(DS1)(제 1 소스신호선)과 소스신호선(DS2)(제 2 소스신호선) 사이에서 화소전극(DP1U)과 다른 위치에 제공된다.
각 화소전극(DP1U,DP1D)은 액티브 소자(도시 안됨)를 통해 동일 소스신호선(DS1)에 접속된다.
모자이크 배열을 채용한 매트릭스형 표시 장치(200)에서, 각 소스신호선은 적색 화소전극, 녹색 화소전극 및 청색 화소전극에 접속된다. 소스신호선들 각각에 접속되는 적색 화소전극의 개수, 녹색 화소전극의 개수 및 청색 화소전극의 개수는 서로 거의 동일하다. x 방향의 2개의 인접한 화소전극들은 서로 다른 색상으로 되어 있고, y 방향의 2개의 인접한 화소전극들도 서로 다른 색상으로 되어 있다.
소스신호선(DS1,DS2)에 공급되는 신호를 각각 신호(VS1,VS2)라 한다.
게이트신호선(DGU)에 공급되는 신호는 신호(VGU,VGD)로서 나타낸다.
화소전극(DP1U,DP1D)에 인가되는 전압은 각각 액정인가전압(VP1U,VP1D)이라 한다.
상기 매트릭스형 표시 장치(200)는 소스선 반전 구동법에 의해 구동된다. 소스선 반전 구동법에 의해, 인접한 소스신호선에는 반대 극성의 신호들이 공급되고, 신호들의 극성은 모든 수직 주사 기간마다 반전된다. 예컨대, 소스신호선 드라이버(210)는 소스신호선(DS1)에 신호(VS1)(제 1 표시 신호)를 공급하고, 소스신호선(DS2)에 신호(VS2)(제 2 표시신호)를 공급한다. 상기 신호(VS2)는 신호(VS1)와 반대 극성을 가진다. 신호들(VS1,VS2)의 극성은 모든 수직주사기간(소정 기간)마다 반전된다. 소스신호선 드라이버(210)는 서로 동일 극성을 가진 각 소스신호선(211)에 접속된 2개의 인접한 화소전극(230)(도 13a 및 13b)에 전압이 인가되도록 복수의 소스신호선(211)을 구동한다.
화소전극(DP1U)과 소스신호선(DS1) 사이에 기생 용량(CSD1u)(제 1 용량)이 생성되고, 화소전극(DP1U)과 소스신호선(DS2) 사이에 기생 용량(CSD2u)(제 2 용량)이 생성된다. 화소전극(DP1D)과 소스신호선(DS1) 사이에 기생 용량(CSD1d)(제 3 용량)이 생성되고, 화소전극(DP1D)과 소스신호선(DS2) 사이에 기생 용량(CSD2d)이 발생된다. CSD1u〉CSD2u이고 CSD1d〈CSD2d이다. 기생 용량의 비동일성은 표시 화면의 상부 영역 및 하부 영역에 대해 분리되어 실행되는 스테퍼(stepper) 공정에 의해 야기된다. 그 결과, 상기한 "블록 바이 블록 휘도차"가 발생한다. 상기 블록 바이 블록 휘도차는 CSD1u/CSD2u의 비 및 CSD1d/CSD2d의 비가 서로 다를 때 발생하고, CSD1u〉CSD2u 및 CSD1d〈CSD2d일때만 발생하지 않는다. 블록 바이 블록 휘도차는 상기 매트릭스형 표시 장치(200)에 의해 소거된다.
먼저, 기생 용량의 비동일성의 발생 원리를 도 15a 및 15b를 참조하여 설명한다.
도 15a는 화소전극(DP1U) 및 그의 근방의 구조를 나타낸다. 상기 화소전극(DP1U)은 도 14에 도시된 표시 화면의 상부 영역(29)이다.
화소전극(DP1U)의 일부는 소스신호선(DS1)의 일부와 그들 사이에 절연층(도시 안됨)이 삽입된 상태로 겹쳐 있다. 화소전극(DP1U)의 이 부분을 "겹친 부분(28a)"이라 한다. 화소전극(DP1U)의 다른 부분은 소스신호선(DS2)의 일부와 그들 사이에 절연층(도시 안됨)이 삽입된 상태로 겹쳐 있다. 화소전극(DP1U)의 이 부분을 "겹친 부분(28b)"이라 한다. 화소전극(DP1U)과 소스신호선(DS1) 사이의 기생 용량(CSD1u)은 겹친 부분(28a)의 영역에 따라 결정된다. 화소전극(DP1U)과 소스신호선(DS2) 사이의 기생 용량(CSD2u)은 겹친 부분(28b)의 영역에 따라 결정된다. 도 15a에 도시된 바와 같이, 겹친 부분(28a)의 영역은 겹친 부분(28b)의 영역보다 크다. 따라서, 기생용량(CSD1u,CSD2u)은 CSD1u〉CSd2u를 만족한다.
도 15b는 화소전극(DP1D) 및 그의 근방의 구조를 나타낸다. 상기 화소전극(DP1D)은 도 14에 도시된 표시 화면의 하부 영역(30)이다.
화소전극(DP1D)의 일부는 소스신호선(DS1)의 일부와 그들 사이에 절연층(도시 안됨)이 삽입된 상태로 겹쳐 있다. 화소전극(DP1D)의 이 부분을 "겹친 부분(28c)"이라 한다. 화소전극(DP1D)의 다른 부분은 소스신호선(DS2)의 일부와 그들 사이에 절연층(도시 안됨)이 삽입된 상태로 겹쳐 있다. 화소전극(DP1D)의 이 부분을 "겹친 부분(28d)"이라 한다. 화소전극(DP1D)과 소스신호선(DS1) 사이의 기생 용량(CSD1d)은 겹친 부분(28c)의 영역에 따라 결정된다. 화소전극(DP1D)과 소스신호선(DS2) 사이의 기생 용량(CSD2d)은 겹친 부분(28d)의 영역에 따라 결정된다. 도 15b에 도시된 바와 같이, 겹친 부분(28c)의 영역은 겹친 부분(28d)의 영역보다 작다. 따라서, 기생용량(CSD1d,CSD2d)은 CSD1d〈CSd2d를 만족한다.
상기 부등식 CSD1u〉CSd2u 및 CSD1d〈CSd2d이 만족될 때, 블록 바이 블록 휘도차는 본 명세서의 종래 기술의 설명부분중 화소들의 스트라이프 배열 부분에 설명된 이유에 의해 발생한다.
화소의 모자이크 배열을 채용한 매트릭스형 표시 장치(200)는 도 16을 참조한 이하의 원리에 의해 블록 바이 블록 휘도차를 소거한다.
상기 매트릭스형 표시 장치(200)에서, 액정 인가 전압이 소정 전압(기준 전압)보다 높을 때 블랙 표시가 얻어지고 액정 인가 전압이 기준 전압보다 낮을 때 얻어진다(노멀리 화이트 모드).
도 16은 상기 매트릭스형 표시 장치(200)의 표시 화면에 균일한 시안 패턴이 표시될 때 소스신호선(DS1,DS2), 화소전극(DP1U,DP1D) 및 게이트신호선(DGU,DGD)에 공급된 신호의 파형도이다.
액정인가전압(VP1U)은 CSD1u〉CSD2u 이므로 소스신호선(DS1)에 공급되는 신호(VS1)에 의해 크게 영향을 받는다. 액정인가전압(VP1D)은 CSD1d〈CSD2d 이므로 소스신호선(DS2)에 공급되는 신호(VS2)에 의해 크게 영향을 받는다. 화소전극(DP1U,DP1D)에 대응하는 화소의 루미넌스는 액정인가전압(VP1U,VP1D)의 각각의 유효치에 따라 변화한다. 도 16에 도시된 바와 같이, 액정 인가 전압(VP1D)의 유효치는 액정 인가 전압(VP1U)의 유효치보다 크다. 그러나, 도 16에 도시된 액정 인가 전압(VP1U,VP1D)의 유효치들 사이의 차는 도 23에 도시된 화소들의 스트라이프 배열(종래 장치)에서 얻어진 액정 인가 전압(VP1U,VP1D)의 유효치들 사이의 차보다 작다. 따라서, 상부 영역 및 하부 영역 사이의 루미넌스의 차가 감소되고, 따라서 블록 바이 블록 휘도차가 소거된다.
상기 매트릭스형 표시 장치(200)는 화소의 모자이크 배열을 채용한다. 따라서, 소스신호선(211)에 공급된 표시 신호(도 13a 및 13b, 즉 도 16의 신호(VS1,VS2)의 레벨)는 모든 수평주사기간에 적색 화소, 녹색 화소 및 청색 화소에 대해 변화한다. 이 방식으로 소스신호선에 표시 신호를 제공함에 의해, 기생 용량을 통해 화소전극의 전압의 유효치에 따라 작용하는 화소전극에 인접한 소스신호선에 공급되는 표시신호의 영향이 감소될 수 있고 따라서 블록 바이 블록 휘도차가 소거될 수 있다.
상기한 설명에서, 상기 매트릭스형 표시 장치(200)의 표시 화면에 균일한 시안 패턴이 표시된다. 표시 화면에 표시된 균일한 패턴이 다른 색상일때에도 블록 바이 블록 휘도차의 소거 효과가 얻어진다.
상기한 설명에서, 상기 매트릭스형 표시 장치(200)는 소스선 반전 구동법(도 1c)에 의해 구동된다. 블록 바이 블록 휘도차의 소거 효과는 상기 매트릭스형 표시 장치(200)가 필드 반전 구동법(도 1a), 게이트선 반전 구동법(도 1b) 또는 도트 반전 구동법(도 1d)에 의해 구동될 때 얻어진다.
화소배열패턴은 도 13a 및 13b에 도시된 것으로 제한되지 않는다. 예컨대, 동일 칼라의 화소가 경사 방향으로 불연속적인 도 9a 및 9b에 도시된 패턴이 이용될 수 있다. 이 경우, 감지될 경사 라인을 방해하는 불편이 소거될 수 있다.
상기 매트릭스형 표시 장치(200)에 포함된 각 화소의 y 방향 길이 : x 방향 길이의 비는 도 11a 및 11b에서 상세하게 설명한 바와 같이 3:1이고(즉, "a"가 y 방향의 각 화소의 길이(y 방향 화소 피치)이고 "b"가 x 방향의 각 화소의 길이(x 방향의 화소 피치)인 경우, a=3b 이다). 이러한 배열은 표시 유닛의 x 방향 길이 ; y 방향 길이의 비가 1:1이고, 따라서 데이터가 컴퓨터등에 의해 용이하게 형성될 수 있다는 점에서 유익하다. 이 경우, 각 게이트신호선은 적색 화소전극, 녹색 화소전극 및 청색 화소전극에 접속된다. 각 게이트신호선에 접속된 적색 화소전극의 수, 녹색 화소전극의 수 및 청색 화소전극의 수는 서로 거의 동일하다.
상기 매트릭스형 표시 장치(200)는 2개의 인접한 소스신호선 사이의 거리가 개구율을 향상시키도록 소스신호선의 폭보다 짧은 구조를 가진다.
상기한 바와 같이, 본 발명의 실시예 2의 매트릭스형 표시 장치(200)는 화소들의 다양한 모자이크 배열들중 하나, 및 필드 반전 구동법, 게이트선 반전 구동법, 소스선 반전 구동법 또는 도트 반전 구동법을 채용함에 의해 블록 바이 블록 휘도차를 소거할 수 있다.
상기한 설명에서, RGB 칼라들이 화소들에 할당된다. 본 발명은 시안, 마그네타 및 옐로우가 화소들에 할당되는 경우에 적용가능하다.
상기한 바와 같이, 본 발명에 따른 매트릭스형 표시 장치는 화소들의 다양한 모자이크 배열들중 하나 및 소스선 반전 구동법 또는 도트 반전 구동법을 채용함에 의해 섀도잉을 방지할 수 있다.
2개의 인접한 소스신호선들 사이의 거리가 개구율을 향상시키도록 소스신호선의 폭보다 짧은 경우에도 섀도잉이 방지될 수 있다.
또한, 본 발명에 따른 매트릭스형 표시 장치는 화소들의 다양한 모자이크 배열들중 하나, 및 필드 반전 구동법, 게이트선 반전 구동법, 소스선 반전 구동법 또는 도트 반전 구동법을 채용함에 의해 블록 바이 블록 휘도차를 소거할 수 있다.
당업자들에 의해 본 발명의 정신과 범위를 벗어나지 않고 여러 가지 다른 개조가 용이하게 실시될 수 있을 것이다. 따라서, 첨부된 특허청구의 범위는 본 명세서에서 설명된 내용으로 제한되지 않고, 더 넓게 해석되어야 한다.

Claims (14)

  1. 제 1 방향으로 연장하는 복수의 게이트신호선;
    상기 복수의 게이트신호선을 구동하는 게이트신호선 드라이버;
    제 1 방향에 수직한 제 2 방향으로 연장하는 복수의 소스신호선;
    상기 복수의 소스신호선을 구동하는 소스신호선 드라이버; 및
    복수의 화소전극을 포함하며,
    상기 복수의 화소전극들이 상기 복수의 소스신호선들중 대응하는 하나의 소스신호선 및 상기 복수의 게이트신호선들중 대응하는 하나의 게이트신호선에 각각 접속되며;
    상기 복수의 소스신호선들이 상기 복수의 화소전극들중 제 1 칼라 소자에 할당된 적어도 하나의 제 1 화소전극, 제 2 칼라 소자에 할당된 적어도 하나의 제 2 화소전극, 및 제 3 칼라 소자에 할당된 적어도 하나의 제 3 화소전극에 각각 접속되며;
    상기 소스신호선 드라이버가 상기 복수의 소스신호선들중 제 1 소스신호선에 제 1 표시 신호를 공급하고, 상기 복수의 소스신호선들중 상기 제 1 소스신호선에 인접한 제 2 소스신호선에 제 1 표시 신호와 극성이 반대인 제 2 표시 신호를 공급하며, 제 1 표시 신호의 극성과 제 2 표시 신호의 극성을 소정 사이클마다 반전시키는 매트릭스형 표시 장치.
  2. 제 1 항에 있어서, 상기 복수의 화소전극들중 적어도 하나의 일부분은 상기 복수의 소스신호선들중 하나의 일부분과 겹치도록 배치되는 매트릭스형 표시 장치.
  3. 제 2 항에 있어서, 상기 복수의 화소전극들중 제 1 방향으로 인접한 모든 2개의 화소전극들 사이의 거리가 상기 2개의 화소전극들 사이에 배치된 복수의 소스신호선들중의 소스신호선의 폭보다 짧은 매트릭스형 표시 장치.
  4. 제 1 항에 있어서, 상기 소스신호선 드라이버는 상기 적어도 하나의 제 1 화소전극, 적어도 하나의 제 2 화소전극 및 적어도 하나의 제 3 화소전극중, 2개의 인접한 화소전극들에 인가되는 전압들이 동일 극성을 가지도록 상기 복수의 소스신호선을 구동하는 매트릭스형 표시 장치.
  5. 제 1 항에 있어서, 상기 소스신호선 드라이버는 상기 적어도 하나의 제 1 화소전극, 적어도 하나의 제 2 화소전극 및 적어도 하나의 제 3 화소전극중, 2개의 인접한 화소전극들에 인가되는 전압들이 다른 극성을 가지도록 상기 복수의 소스신호선을 구동하는 매트릭스형 표시 장치.
  6. 제 1 항에 있어서, 상기 복수의 소스신호선들 각각에 접속된 상기 적어도 하나의 제 1 화소전극의 수, 적어도 하나의 제 2 화소전극의 수 및 적어도 하나의 제 3 화소전극의 수는 서로 동일한 매트릭스형 표시 장치.
  7. 제 6 항에 있어서, 상기 복수의 게이트신호선은 상기 복수의 화소전극들중 제 1 칼라 소자에 할당된 적어도 하나의 제 1 화소전극, 제 2 칼라 소자에 할당된 적어도 하나의 제 2 화소전극, 및 제 3 칼라 소자에 할당된 적어도 하나의 제 3 화소전극에 각각 접속되며;
    상기 복수의 게이트신호선들 각각에 접속된 상기 적어도 하나의 제 1 화소전극의 수, 적어도 하나의 제 2 화소전극의 수 및 적어도 하나의 제 3 화소전극의 수는 서로 동일하고;
    제 1 방향의 복수의 화소전극의 피치는 제 2 방향의 복수의 화소전극의 피치의 1/3로 되는 매트릭스형 표시 장치.
  8. 제 1 항에 있어서, 상기 소스신호선 드라이버는 제 1 칼라 소자에 대응하는 제 1 외부 표시 신호, 제 2 칼라 소자에 대응하는 제 2 외부 표시 신호 및 제 3 칼라 소자에 대응하는 제 3 외부 표시 신호를 수신하며;
    상기 소스신호선 드라이버는 제 1 외부 표시 신호, 제 2 외부 표시 신호 및 제 3 외부 표시 신호중 하나를 선택하는 스위치를 포함하고, 선택된 외부 표시 신호에 따라 상기 복수의 소스신호선을 구동하는 매트릭스형 표시 장치.
  9. 제 1 방향으로 연장하는 복수의 게이트신호선;
    상기 복수의 게이트신호선을 구동하는 게이트신호선 드라이버;
    제 1 방향에 수직한 제 2 방향으로 연장하는 복수의 소스신호선;
    상기 복수의 소스신호선을 구동하는 소스신호선 드라이버; 및
    복수의 화소전극을 포함하며,
    상기 복수의 화소전극들이 상기 복수의 소스신호선들중 대응하는 하나의 소스신호선 및 상기 복수의 게이트신호선들중 대응하는 하나의 게이트신호선에 각각 접속되며;
    상기 복수의 소스신호선들이 상기 복수의 화소전극들중 제 1 칼라 소자에 할당된 적어도 하나의 제 1 화소전극, 제 2 칼라 소자에 할당된 적어도 하나의 제 2 화소전극, 및 제 3 칼라 소자에 할당된 적어도 하나의 제 3 화소전극에 각각 접속되며;
    상기 복수의 화소전극들이 상기 복수의 소스신호선들중 제 1 소스신호선 및 상기 복수의 소스신호선들중 상기 제 1 소스신호선에 인접한 제 2 소스신호선 사이에 배치된 제 4 화소전극, 및 상기 제 1 소스신호선 및 상기 제 4 화소전극의 위치와 다른 위치에 있는 제 2 소스신호선 사이에 배치된 제 5 화소전극을 포함하고;
    상기 제 4 화소전극과 제 1 소스신호선 사이에 제 1 용량이 생성되고, 상기 제 4 화소전극과 제 2 소스신호선 사이에 제 2 용량이 생성되고, 상기 제 5 화소전극과 제 1 소스신호선 사이에 제 3 용량이 생성되고, 상기 제 5 화소전극과 제 2 소스신호선 사이에 제 4 용량이 생성되며,
    상기 제 1 용량과 제 2 용량의 비가 제 3 용량과 제 4 용량의 비와 다른 매트릭스형 표시 장치.
  10. 제 9 항에 있어서, 상기 복수의 화소전극들중 적어도 하나의 일부분이 상기 복수의 소스신호선들중 하나의 일부분과 겹치도록 배치되는 매트릭스형 표시 장치.
  11. 제 10 항에 있어서, 상기 복수의 화소전극들중 제 1 방향으로 인접한 모든 2개의 화소전극들 사이의 거리가 상기 2개의 화소전극들 사이에 배치된 복수의 소스신호선들중의 소스신호선의 폭보다 짧은 매트릭스형 표시 장치.
  12. 제 9 항에 있어서, 상기 복수의 소스신호선들 각각에 접속된 상기 적어도 하나의 제 1 화소전극의 수, 적어도 하나의 제 2 화소전극의 수 및 적어도 하나의 제 3 화소전극의 수는 서로 동일한 매트릭스형 표시 장치.
  13. 제 12 항에 있어서, 상기 복수의 게이트신호선은 상기 복수의 화소전극들중 제 1 칼라 소자에 할당된 적어도 하나의 제 1 화소전극, 제 2 칼라 소자에 할당된 적어도 하나의 제 2 화소전극, 및 제 3 칼라 소자에 할당된 적어도 하나의 제 3 화소전극에 각각 접속되며;
    상기 복수의 게이트신호선들 각각에 접속된 상기 적어도 하나의 제 1 화소전극의 수, 적어도 하나의 제 2 화소전극의 수 및 적어도 하나의 제 3 화소전극의 수는 서로 동일하고;
    제 1 방향의 복수의 화소전극의 피치는 제 2 방향의 복수의 화소전극의 피치의 1/3로 되는 매트릭스형 표시 장치.
  14. 제 9 항에 있어서, 상기 소스신호선 드라이버는 제 1 칼라 소자에 대응하는 제 1 외부 표시 신호, 제 2 칼라 소자에 대응하는 제 2 외부 표시 신호 및 제 3 칼라 소자에 대응하는 제 3 외부 표시 신호를 수신하며;
    상기 소스신호선 드라이버는 제 1 외부 표시 신호, 제 2 외부 표시 신호 및 제 3 외부 표시 신호중 하나를 선택하는 스위치를 포함하고, 선택된 외부 표시 신호에 따라 상기 복수의 소스신호선을 구동하는 매트릭스형 표시 장치.
KR1020000060008A 1999-10-12 2000-10-12 매트릭스형 표시 장치 KR100354795B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-288991 1999-10-12
JP28899199 1999-10-12
JP2000-291321 2000-09-25
JP2000291321A JP2001184012A (ja) 1999-10-12 2000-09-25 マトリクス型表示装置

Publications (2)

Publication Number Publication Date
KR20010050983A true KR20010050983A (ko) 2001-06-25
KR100354795B1 KR100354795B1 (ko) 2002-10-05

Family

ID=26557410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000060008A KR100354795B1 (ko) 1999-10-12 2000-10-12 매트릭스형 표시 장치

Country Status (4)

Country Link
JP (1) JP2001184012A (ko)
KR (1) KR100354795B1 (ko)
CN (1) CN1198251C (ko)
TW (1) TW548619B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840326B1 (ko) 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
JP4184334B2 (ja) 2003-12-17 2008-11-19 シャープ株式会社 表示装置の駆動方法、表示装置、およびプログラム
WO2007119454A1 (ja) * 2006-03-30 2007-10-25 Sharp Kabushiki Kaisha 表示装置およびカラーフィルタ基板
JP5242894B2 (ja) * 2006-06-02 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶表示装置
CN101681609B (zh) * 2007-06-14 2012-05-30 夏普株式会社 显示装置
US20110221797A1 (en) * 2008-11-20 2011-09-15 Ken Inada Image display device
CN102402088A (zh) * 2011-12-02 2012-04-04 深圳市华星光电技术有限公司 像素矩阵、阵列基板、液晶显示装置和一种驱动方法
JP5906138B2 (ja) 2012-05-29 2016-04-20 株式会社ジャパンディスプレイ 液晶表示装置
CN104898317B (zh) * 2015-06-15 2019-04-30 深圳市华星光电技术有限公司 像素结构及液晶显示面板
CN107065355A (zh) * 2017-05-10 2017-08-18 深圳市华星光电技术有限公司 一种液晶显示面板及装置
CN109709735A (zh) * 2019-03-07 2019-05-03 昆山龙腾光电有限公司 像素排列结构、显示面板及其制作方法

Also Published As

Publication number Publication date
KR100354795B1 (ko) 2002-10-05
TW548619B (en) 2003-08-21
CN1294376A (zh) 2001-05-09
JP2001184012A (ja) 2001-07-06
CN1198251C (zh) 2005-04-20

Similar Documents

Publication Publication Date Title
US7116297B2 (en) Liquid crystal display device and driving method for liquid crystal display device
US7084848B2 (en) Liquid crystal display device, electroluminescent display device, method of driving the devices, and method of evaluating subpixel arrangement patterns
JP3799307B2 (ja) 液晶表示装置及びその駆動方法
US7126574B2 (en) Liquid crystal display apparatus, its driving method and liquid crystal display system
US6961042B2 (en) Liquid crystal display
KR100371841B1 (ko) 전기 광학 장치의 구동 방법, 전기 광학 장치의 구동회로, 전기 광학 장치 및 전자기기
EP0536964B1 (en) Active matrix-type display device having a reduced number of data bus lines
EP1174849A2 (en) Display apparatus and method of driving same, and portable terminal apparatus
JP2010033038A (ja) 表示パネル駆動方法及び表示装置
JP4720261B2 (ja) 電気光学装置、駆動方法および電子機器
KR20040004858A (ko) 액정 표시 장치 및 그 구동 방법
US20020067330A1 (en) Active matrix-type liquid crystal display device
US20080084379A1 (en) Display device
JP3520131B2 (ja) 液晶表示装置
KR100272152B1 (ko) 액정표시장치의 구동방법
KR100354795B1 (ko) 매트릭스형 표시 장치
TWI408648B (zh) 液晶顯示器之驅動方法
JP2001075534A (ja) 液晶表示装置
WO2001024154A1 (en) Liquid crystal display device with driving voltage correction for reducing negative effects caused by capacitive coupling between adjacent pixel electrodes
JP3481349B2 (ja) 画像表示装置
EP0907159B1 (en) Active matrix liquid crystal display panel and method of driving the same
JP4417043B2 (ja) 表示装置
KR101169050B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR100853215B1 (ko) 액정 표시 장치
KR101001052B1 (ko) 액정표시패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee