KR101456989B1

KR101456989B1 - 액정표시장치용 게이트구동부

Info

Publication number: KR101456989B1
Application number: KR1020080057800A
Authority: KR
Inventors: 문수환
Original assignee: 엘지디스플레이 주식회사
Priority date: 2008-06-19
Filing date: 2008-06-19
Publication date: 2014-11-03
Also published as: KR20090131844A

Abstract

본 발명은 액정표시장치용 게이트구동부에 관한 것으로서, 종속 연결되어 출력신호를 순차적으로 출력하며, 제1클럭신호와 제1클럭바신호 중 하나의 신호가 각각 입력되는 다수개의 쉬프트레지스터와; 상기 다수개의 쉬프트레지스터 각각에 일대일 연결되며, 인에이블신호 입력에 따라 상기 출력신호를 출력하며, 제2클럭신호와 제2클럭바신호 중 하나의 신호가 각각 입력되는 다수개의 인에이블레지스터와; 상기 인에이블신호를 출력하며, 상기 다수개의 인에이블레지스터 중 상기 인에이블신호와 상기 제2클럭신호와 상기 제2클럭바신호가 입력될 인에이블레지스터를 선택하는 파셜 컨트롤러를 포함하는 액정표시장치용 게이트구동부를 제안하며, 이를 통해 액정표시장치의 파셜 모드 구동에서 선택된 인에이블레지스터만 구동시킴으로써 전력소비를 크게 절감시키는 효과를 제공하며, 이에 액정표시장치 및 이를 채용한 전자기기를 보다 장시간 구동할 수 있도록 한다.

Description

액정표시장치용 게이트구동부{Gate driving unit for liquid crystal display device}

본 발명은 액정표시장치용 게이트구동부에 관한 것으로서, 특히 표시패널에 화상의 일부분만 표시하는 파셜 모드(Partial mode) 구동에서 소비전력을 저감할 수 있는 액정표시장치용 게이트구동부에 관한 것이다.

디스플레이 장치 중 특히 액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.

도 1은 일반적인 액정표시장치(100)를 도시한 블록구성도로서, 설명의 편의를 위해 액정표시패널(110)과 다수의 소스구동부(SD1~SD4)와 다수의 게이트구동부(GD1~GD4)만을 도시하였다.

상기 액정표시패널(110)은 다수개의 데이터라인(DL1~DLm)과 다수개의 게이트라인(GL1~GLn)이 서로 교차되게 형성되고, 상기 교차되는 영역에 박막트랜지스터(TFT)와 액정커패시터(Clc)와 저장커패시터(Cst)를 구비하여 화소(pixel:P1,P2)로 정의한다.

상기 화소는 상기 다수개의 데이터라인(DL1~DLm)과 다수개의 게이트라인(GL1~GLn)이 서로 교차되는 영역마다 형성되어 매트릭스 형태로 배치되며, 상기 다수의 화소에 영상데이터가 기입되어 영상을 표시하는 영역을 액티브영역(Active area, A/A)이라 한다.

상기 다수의 소스구동부(SD1~SD4)는 영상데이터(D)를 상기 다수개의 데이터라인(DL1~Dlm)으로 출력하여 상기 액정표시패널(110)로 제공하며, 이에 상기 다수의 게이트구동부(GD1~GD4)는 각각의 게이트라인(GL1~GLn)으로 게이트구동신호(Vg)를 순차 출력하여 각각의 화소에 구성된 박막트랜지스터(TFT)의 스위칭을 제어함으로써 상기 영상데이터가 화소에 기입되어 영상을 표시하도록 한다.

물론 일반적인 액정표시장치는 상기한 구성 이외에, 상기 다수의 소스구동부(SD1~SD4)로 영상데이터와 다수의 제어신호를 제공하고, 또한 상기 다수의 게이트구동부(GD1~GD4)로 상기 게이트구동신호(Vg)의 출력을 지시하는 게이트출력인에이블(GOE)신호를 포함한 다수의 제어신호를 제공하는 타이밍제어부와, 상기 액정표시패널(110)로 빛을 공급하는 백라이트 유닛부, 상기 각 구성부의 동작전압을 제공하는 전원공급부를 더욱 포함한다.

이러한 구성 중 상기 게이트구동부(GD1~GD4)는 최근 들어 휴대폰 등과 같이 배터리로 기동되는 전자기기에서 소비전력을 절감하기 위해 실제 영상이 표시되는 시간 이외의 대기시간 등에서 화면의 일부분만 표시되도록 하는 파셜 모드(Partial mode) 구동을 지원하고 있다.

도 2는 종래 기술에 따른 파셜 모드 구동을 설명하기 위한 게이트구동부 구성블록도로서, 클럭신호(CLK) 및 상기 클럭신호(CLK)의 역위상 신호인 클럭바신호(CLKB)가 교차 입력되고 스타트신호(Vst)에 의해 최초 구동되어 순차로 스캔신호(Vg1~Vg5)를 출력하는 제1쉬프트레지스터 내지 제5쉬프트레지스터(S/R1 내지 S/R5)와, 역시 상기 클럭신호(CLK) 및 클럭바신호(CLKB)가 교차 입력되고 상기 제1쉬프트레지스터 내지 제5쉬프트레지스터(S/R1 내지 S/R5)의 출력신호를 스타트신호로 입력받아 최종적으로 스캔신호(Vg1~Vg5)를 출력하는 제1인에이블레지스터 내지 제5인에이블레지스터(E-S/R1 내지 E-S/R5)로 구성된다. 상기 클럭신호(CLK)와 클럭바신호(CLKB)는 각각 다수개의 신호로 더욱 구분되어 질수 있으며 통상 2개 내지 4개의 클럭신호 및 클럭바신호를 이용한다.

물론 상기 각 쉬프트레지스터(S/R1 내지 S/R5) 및 인에이블레지스터(E-S/R1 내지 E-S/R5)는 그 구성 개수에 제한이 없으며, 도 2에서는 각각 5단의 레지스터만 예시로 구성하였다.

이때 상기 제1인에이블레지스터 내지 제5인에이블레지스터(E-S/R1 내지 E-S/R5) 각각은 파셜 컨트롤러(partial controller:10)로부터 인에이블신호(Ven)가 인가되어야만 동작되며, 이에 상기 파셜 컨트롤러(10)는 파셜 모드 구동시 선택된 인에이블레지스터로만 상기 인에이블신호(Ven)를 공급한다.

그런데, 상기한 구성의 게이트구동부를 액정표시패널 상에 실장하는 게이트 인 패널(Gate in panel:이하 GIP) 방식의 경우 상기 쉬프트레지스터(S/R1 내지 S/R5)와 인에이블레지스터(E-S/R1 내지 E-S/R5)의 출력단에 형성되는 박막트랜지스터의 크기가 서로 상이하게 구성된다.

즉, 상기 제1쉬프트레지스터 내지 제5쉬프트레지스터(S/R1 내지 S/R5) 각각의 경우 상기 제1인에이블레지스터 내지 제5인에이블레지스터(E-S/R1 내지 E-S/R5)의 입력단(즉, 스터트신호 입력단(ST))에 구성된 박막트랜지스터를 그 출력 부하(load)로 가지게 되는 반면, 상기 제1인에이블레지스터 내지 제5인에이블레지스터(E-S/R1 내지 E-S/R5) 각각은 게이트라인 및 그와 연결된 액정표시패널 전체를 그 출력 부하(load)로 가지게 되된다.

따라서 전하 이동도가 낮은 비정질 실리콘 박막트랜지스터를 이용하여 상기 각 쉬프트레지스터(S/R1 내지 S/R5) 및 인에이블레지스터(E-S/R1 내지 E-S/R5)를 구성할 경우, 그 출력 부하의 차이로 인해 상기 쉬프트레지스터(S/R1 내지 S/R5)와 인에이블레지스터(E-S/R1 내지 E-S/R5)의 출력단에 형성되는 박막트랜지스터의 크기는 수배~수십배 정도로 상기 인에이블레지스터(E-S/R1 내지 E-S/R5) 출력단의 박막트랜지스터를 크게 형성하여야 하는데 이는 결국 그 박막트랜지스터의 기생 커패시턴스 역시 비례하여 증가되는 것을 의미한다.

따라서 크기가 훨씬 큰 박막트랜지스터를 구성한 상기 인에이블레지스터(E-S/R1 내지 E-S/R5)에서의 전력 소비량이 상기 쉬프트레지스터(S/R1 내지 S/R5)보다 훨씬 높다.

본 발명은 상기와 문제점을 해결하기 위해 안출된 것으로서, 높은 소비 전력이 요구되는 인에이블레지스터(E-S/R1 내지 E-S/R5)에서의 전력 소비를 저감시켜 장시간 구동이 가능하도록 하는 액정표시장치용 게이트구동부를 제공하는데 목적이 있다.

상기와 같은 목적을 달성하기 위해 본 발명은, 종속 연결되어 출력신호를 순차적으로 출력하며, 제1클럭신호와 제1클럭바신호 중 하나의 신호가 각각 입력되는 다수개의 쉬프트레지스터와; 상기 다수개의 쉬프트레지스터 각각에 일대일 연결되며, 인에이블신호 입력에 따라 상기 출력신호를 출력하며, 제2클럭신호와 제2클럭바신호 중 하나의 신호가 각각 입력되는 다수개의 인에이블레지스터와; 상기 인에이블신호를 출력하며, 상기 다수개의 인에이블레지스터 중 상기 인에이블신호와 상기 제2클럭신호와 상기 제2클럭바신호가 입력될 인에이블레지스터를 선택하는 파셜 컨트롤러를 포함하는 액정표시장치용 게이트구동부를 제안한다.

상기 액정표시장치용 게이트구동부에 있어서, 상기 쉬프트레지스터와 상기 인에이블레지스터는 서로 동일한 것을 특징으로 한다.

상기 액정표시장치용 게이트구동부에 있어서, 상기 파셜 컨트롤러는 상기 제 2클럭신호와 상기 제2클럭바신호를 생성하여 출력하는 것을 특징으로 한다.

상기 액정표시장치용 게이트구동부에 있어서, 상기 파셜 컨트롤러는 상기 제1클럭신호와 상기 제1클럭바신호를 생성하여 출력하는 것을 특징으로 한다.

상기 액정표시장치용 게이트구동부에 있어서, 상기 임의의 n 번째 쉬프트레지스터로부터 출력된 출력신호는 n-1번째 쉬프트레지스터와 n+1 번째 쉬프트레지스터, n 번째 인에이블레지스터와 n-2 번째 인에이블레지스터에 제공되는 것을 특징으로 한다.

상기 액정표시장치용 게이트구동부에 있어서, 상기 다수개의 쉬프트레지스터와 상기 다수개의 인에이블레지스터는 동일한 투명 기판 상에 구성되는 것을 특징으로 한다.

상기한 특징의 본 발명에 따르면, 액정표시장치의 파셜 모드 구동에서 선택된 인에이블레지스터만 구동시킴으로써 전력소비를 크게 절감시키는 효과를 제공하며, 이에 액정표시장치 및 이를 채용한 전자기기를 보다 장시간 구동할 수 있도록 한다.

이하 첨부된 도면을 참조하여 본 발명에 대해 상세하게 설명한다.

도 3은 본 발명에 따른 액정표시장치용 게이트구동부의 구성을 도시한 구성 블록도로서, 제1클럭신호(1CLK) 및 제1클럭바신호(1CLKB)가 교차 입력되고 스타트신호(Vst)에 의해 최초 구동되어 순차로 스캔신호(Vg1~Vg5)를 출력하는 제1쉬프트레지스터 내지 제5쉬프트레지스터(S/R1 내지 S/R5)와, 제2클럭신호(2CLK) 및 제2클럭바신호(2CLKB)가 교차 입력되고 상기 제1쉬프트레지스터 내지 제5쉬프트레지스터(S/R1 내지 S/R5)의 출력신호를 스타트신호로 입력받아 최종적으로 스캔신호(Vg1~Vg5)를 출력하는 제1인에이블레지스터 내지 제4인에이블레지스터(E-S/R1 내지 E-S/R4)로 구성된다.

상기 클럭바신호(1CLKB, 2CLKB)는 각각 상기 클럭신호(1CLK, 2CLK)의 역위상 신호이며, 또한 상기 각각의 클럭신호 및 클럭바신호는 각각 다수개의 신호로 더욱 구분되어 질수 있으며 통상 2개 내지 4개의 클럭신호 및 이에 따른 클럭바신호를 이용한다.

또한 상기 쉬프트레지스터(S/R1 내지 S/R5) 및 인에이블레지스터(E-S/R1 내지 E-S/R4)는 실질적으로 동일한 회로이고, 또한 그 구성 개수에 제한이 없는 바, 도 3의 실시도면에서는 각각 5단 및 4단의 쉬프트레지스터와 인에이블레지스터를 예시로 구성하였다.

이에 각 레지스터간 연결을 보면, 임의의 n 번째 쉬프트레지스터로부터 출력된 출력신호(즉, Vg(n))는 n+1 번째 쉬프트레지스터의 시작신호 및 n-1 번째 쉬프트레지스터의 리셋신호로 제공되고, 또한 n 번째 인에이블레지스터의 시작신호가 됨과 동시에 n-2 번째 인에이블레지스터의 리셋신호로 제공된다.

상기 제1인에이블레지스터 내지 제4인에이블레지스터(E-S/R1 내지 E-S/R4) 각각은 파셜 컨트롤러(partial controller:20)로부터 인에이블신호(Ven)가 인가되어야만 동작되며, 이에 상기 파셜 컨트롤러(20)는 파셜 모드 구동시 선택된 인에이블레지스터로만 상기 인에이블신호(Ven)를 공급한다.

또한 본 발명에 있어서 상기 제1클럭신호(1CLK)와 상기 제2클럭신호(2CLK)는 동일하거나 또는 서로 다른 신호일 수 있고 이에 따라 상기 제1클럭바신호(1CLKB)와 상기 제2클럭바신호(2CLKB) 역시 서로 동일하거나 서로 다른 신호일 수 있으며, 상기 제1클럭신호군(1CLK, 1CLKB)과 상기 제2클럭신호군(2CLK, 2CLKB)의 출력소스를 서로 다르게 구성한다. 즉, 상기 제1클록신호군(1CLK, 1CLKB)과 상기 제2클럭신호군(2CLK, 2CLKB)의 출력을 별도로 제어하는 것이다.

이에 상기 제1클럭신호군(1CLK, 1CLKB)과 상기 제2클럭신호군(2CLK, 2CLKB)의 생성회로를 별도록 구성될 수 있으며 또는 동일한 회로부에 구성될 경우 그 출력단은 각각 별개로 제공될 것이 당연하며, 예를 들어 상기 파셜 컨트롤러(20) 내에 제1클럭신호군생성부(미도시함)와 제2클럭신호군생성부(미도시함)와 같이 별도로 출력이 가능하도록 개별 회로를 구성하는 것도 가능하다.

이와 같이 상기 제1클럭신호군(1CLK, 1CLKB)과 제2클럭신호군(2CLK, 2CLKB)의 출력소스를 상이하게 구성하는 목적은 상기 제2클럭신호군(2CLK, 2CLKB)의 출력신호를 상기 인에이블신호(Ven)와 같이 선택된 인에이블레지스터로만 제공하기 위해서이다. 즉, 상기 쉬프트레지스터(S/R1 내지 S/R5)에 비해 전력소비가 큰 인에이블레지스터(E-S/R1 내지 E-S/R4) 전체를 구동시키지 않고 선택된 인에이블레지스터만 구동시킴으로써 전력소비를 절감하기 위해서이다.

이러한 본 발명에 따른 액정표시장치용 게이트구동부의 특징에 따라 상기 쉬프트레지스터(S/R1 내지 S/R5)와 상기 인에이블레지스터(E-S/R1 내지 E-S/R4)는 별개로 구동이 가능하게 되는데, 화면의 일부분만 표시하는 파셜 모드(Partial display mode) 구동에서 상기 쉬프트레지스터(S/R1 내지 S/R5) 각각에 상기 제1클럭신호군(1CLK, 1CLKB)이 선택 제공되더라도 상기 인에이블레지스터(E-S/R1 내지 E-S/R4)는 상기 파셜 모드에 따라 선택된 인에이블레지스터에만 상기 인에이블신호(Ven)와 상기 제2클럭신호군(2CLK, 2CLKB)의 신호를 제공한다. 물론 상기한 선택 제공을 위한 제어는 상기 파셜 컨트롤러(20)에서 제공할 수도 있다.

따라서 본 발명은 파셜 모드 구동에서 상기 쉬프트레지스터(S/R1 내지 S/R5)에 비해 상대적으로 전력소비가 큰 인에이블레지스터(E-S/R1 내지 E-S/R4) 전체를 구동시키지 않고 선택된 인에이블레지스터만 구동시킴으로써 전력소비를 크게 절감시키는 효과가 있다.

도 1은 일반적인 액정표시장치(100)를 도시한 블록구성도

도 2는 종래 기술에 따른 파셜 모드 구동을 설명하기 위한 게이트구동부 구성블록도

도 3은 본 발명에 따른 액정표시장치용 게이트구동부의 구성을 도시한 구성블록도

<도면의 주요부분에 대한 간단한 설명>

20 : 파셜 컨트롤러

S/R : 쉬프트레지스터 E-S/R : 인에이블레지스터

Claims

종속 연결되어 출력신호를 순차적으로 출력하며, 제1클럭신호와 제1클럭바신호 중 하나의 신호가 각각 입력되는 다수개의 쉬프트레지스터와;

상기 다수개의 쉬프트레지스터 각각에 일대일 연결되며, 인에이블신호 입력에 따라 출력신호를 출력하며, 제2클럭신호와 제2클럭바신호 중 하나의 신호가 각각 입력되는 다수개의 인에이블레지스터와;

상기 인에이블신호와 상기 제2클럭신호와 상기 제2클럭바신호를 출력하며, 상기 다수개의 인에이블레지스터 중 상기 인에이블신호와 상기 제2클럭신호 또는 상기 제2클럭바신호가 함께 입력될 인에이블레지스터를 선택하는 파셜 컨트롤러

를 포함하는 액정표시장치용 게이트구동부
청구항 제 1 항에 있어서,

상기 쉬프트레지스터와 상기 인에이블레지스터는 서로 동일한 것을 특징으로 하는 액정표시장치의 게이트구동부
삭제
삭제
청구항 제 1 항에 있어서,

상기 다수개의 쉬프트레지스터 중 임의의 n 번째 쉬프트레지스터로부터 출력된 출력신호는 n-1번째 쉬프트레지스터와 n+1 번째 쉬프트레지스터, n 번째 인에이블레지스터와 n-2 번째 인에이블레지스터에 제공되는 것을 특징으로 하는 액정표시장치의 게이트구동부
청구항 제 1 항에 있어서,

상기 다수개의 쉬프트레지스터와 상기 다수개의 인에이블레지스터는 동일한 투명 기판 상에 구성되는 것을 특징으로 하는 액정표시장치의 게이트구동부