KR20120002883A - 게이트 구동부 및 이를 포함하는 액정표시장치 - Google Patents

게이트 구동부 및 이를 포함하는 액정표시장치

Info

Publication number
KR20120002883A
KR20120002883A KR1020100063620A KR20100063620A KR20120002883A KR 20120002883 A KR20120002883 A KR 20120002883A KR 1020100063620 A KR1020100063620 A KR 1020100063620A KR 20100063620 A KR20100063620 A KR 20100063620A KR 20120002883 A KR20120002883 A KR 20120002883A
Authority
KR
South Korea
Prior art keywords
signal
reset signal
gate driver
gate
reset
Prior art date
Application number
KR1020100063620A
Other languages
English (en)
Other versions
KR101349781B1 (ko
Inventor
김영도
차제헌
이현정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100063620A priority Critical patent/KR101349781B1/ko
Priority to CN2011102308259A priority patent/CN102314845A/zh
Priority to US13/174,981 priority patent/US9165520B2/en
Publication of KR20120002883A publication Critical patent/KR20120002883A/ko
Application granted granted Critical
Publication of KR101349781B1 publication Critical patent/KR101349781B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)

Abstract

설계 마진 확보 및 제조 비용을 절감하여 수율을 향상시킬 수 있는 게이트 구동부가 제공된다. 게이트 구동부는, 외부로부터 개시 신호와 제1 내지 제4 클럭 신호를 제공받아 구동하는 N개의 스테이지 회로부를 포함하는 쉬프트 레지스터를 포함하는 게이트 구동부에 있어서 상기 쉬프트 레지스터의 제(N-1) 스테이지 회로부와 제N 스테이지 회로부의 리셋 단자에는 외부에서 제공되는 리셋 신호가 인가된다.

Description

게이트 구동부 및 이를 포함하는 액정표시장치{Gate driver circuit and liquid crystal display comprising the same}
본 발명은 게이트 구동부에 관한 것으로, 보다 상세하게는 설계 마진 확보 및 제조 비용을 절감하여 수율을 향상시킬 수 있는 게이트 구동부 및 이를 포함하는 액정표시장치에 관한 것이다.
일반적으로 액정표시장치(Liquid Crystal Display; LCD)는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다.
이러한 액정표시장치는 외부에서 입력되는 화상 데이터를 표시하는 액정패널과 액정패널을 구동하기 위한 구동회로를 포함한다.
최근에는 구동회로를 액정패널 내에 실장하여 제조 원가를 절감하고 전력 소모를 최소화하는 게이트 인 패널(Gate In Panel 이하, GIP) 방식을 사용하는 액정표시장치가 제안되었다.
도 1은 종래 GIP 방식을 사용하는 액정표시장치를 나타내는 도면이다.
도 1에 도시된 바와 같이, 액정패널(10) 내에는 다수의 게이트 라인(GL)과 데이터 라인(DL)이 수직 교차하여 배열되고, 게이트 라인(GL)과 데이터 라인(DL)의 교차영역에는 화소가 배치된다. 이러한 화소에는 박막트랜지스터(Thin Film Transistor 이하, TFT)와 TFT에 연결된 화소 전극이 형성된다. 이때, TFT는 게이트 라인(GL)으로부터 신호를 입력받아 동작하며, 데이터 라인(DL)과 화소 전극을 전기적으로 연결한다.
게이트 구동부(20)는 타이밍 제어부(40)로부터 제어신호(CONT1)를 제공받아 게이트 신호를 생성하고, 생성된 게이트 신호를 게이트 라인(GL)에 순차적으로 공급하여 게이트 라인(GL)에 연결되어 있는 TFT를 턴온시킨다.
데이트 구동회로(30)는 타이밍 제어부(40)로부터 제어신호(CONT2)와 영상 신호(DAT)를 제공받아 데이터 라인(DL)에 영상 신호(DAT)에 해당하는 데이터 전압을 인가한다. 이에 따라 화소별로 공급되는 데이터 전압에 따라 화소전극과 공통전극 사이에 형성되는 전계에 의해 액정층의 투과율을 조절함으로써 화상을 표시하게 된다.
타이밍 제어부(40)는 게이트 구동부(20)와 데이터 구동부(30)를 제어하며, 게이트 구동부(20)에는 제어 신호(CONT1)를 공급하고, 데이터 구동부(30)에는 제어 신호(CONT2) 및 영상 신호(DAT) 등을 공급한다.
여기서, 게이트 구동부(20)는 액정패널(10) 상에 TFT 공정시 함께 형성될 수 있으며, 데이터 구동부(30)는 액정패널(10) 상에 형성될 수 있으며, 그렇지 않을 수도 있다.
도 2는 도 1의 게이트 구동부를 나타내는 도면이고, 도 3은 게이트 구동부에 사용되는 개시 신호 및 클럭 신호를 나타내는 타이밍도이다.
도 2에 도시된 바와 같이, 게이트 구동부(20)는 도 3의 타이밍 제어부(40)로부터 개시 신호(Vst)와 4개의 클럭 신호(CLK1 내지 CLK4)를 제공받아 구동하는 N개의 스테이지 회로부로 구성되는 쉬프트 레지스터(21)와 제1 및 제2 더미 스테이지 회로부로 구성되는 더미 쉬프트 레지스터(23)를 포함한다.
N개의 스테이지 회로부 중 제1 스테이지 회로부는 개시 신호(Vst)와 제1 클럭 신호(CLK1)를 제공받아 첫 번째 게이트 라인에 게이트 신호(Vout1)를 출력하며, 이하 N번째 스테이지 회로부는 개시 신호로 (N-2)번째 쉬프트 레지스터의 게이트 신호(Vout (N-2))와 제4 클럭 신호(CLK4)를 입력받아 N번째 게이트 신호(VoutN)를 출력한다.
여기서, N개의 스테이지 회로부들은 게이트 신호 즉, 하이 레벨의 게이트 신호를 출력한 후에 리셋 신호(RESET) 신호에 의해 로우 레벨의 게이트 신호를 출력하게 된다. 예를 들면, 제1 스테이지 회로부는 하이 레벨의 게이트 신호(Vout1)를 출력한 후에 제3 스테이지 회로부의 게이트 신호(Vout3)를 리셋 신호로 입력받아 로우 레벨의 게이트 신호를 출력하게 된다.
한편, 제(N-1) 스테이지 회로부와 제N 스테이지 회로부는 각각 하이 레벨의 게이트 신호를 출력한 후에 리셋 신호를 입력받아 로우 레벨의 게이트 신호를 출력해야 하는데, 도 1의 타이밍 제어부(40)에서는 제(N-1) 스테이지 회로부와 제N 스테이지 회로부를 리셋시키기 위한 별도의 리셋 신호를 제공하지 않고 있다. 그러므로, 액정패널(10) 상에 더미 쉬프트 레지스터(23)를 추가로 형성하여 제(N-1) 스테이지 회로부와 제N 스테이지 회로부에 리셋 신호를 제공하고 있다.
도 4는 GIP 방식을 사용하는 액정표시장치의 양방향 게이트 구동부를 나타내는 도면이다.
도 4에 도시된 바와 같이, 양방향 게이트 구동부(50)는 도 3의 타이밍 제어부(40)로부터 개시 신호(Vst)와 4개의 클럭 신호(CLK1 내지 CLK4)를 제공받아 구동하는 N개의 스테이지 회로부로 구성되는 쉬프트 레지스터(51)와 제1 및 제2 더미 스테이지 회로부로 구성되는 제1 및 제2 더미 게이트 구동부(53, 55)를 포함한다.
N개의 스테이지 회로부로 구성되는 쉬프트 레지스터(51)는 도 2의 쉬프트 레지스터(21)의 구성과 동작이 동일하며, 제1 및 제2 더미 게이트 구동부(53, 55)는 도면에 도시하지 않았으나, 각각의 제1 및 제2 더미 스테이지 회로부를 구비한다.
순방향 게이트 구동부로 동작하는 경우, 제1 더미 게이트 구동부(53)는 타이밍 제어부(40)로부터 개시 신호(Vst)와 제1 및 제2 클럭 신호(CLK1, CLK2)를 입력받아 동작하게 되고, N개의 스테이지 회로부로 구성되는 쉬프트 레지스터(51)는 제1 더미 게이트 구동부(53)로부터 개시 신호(Vst)와 제1 및 제2 클럭 신호(CLK1, CLK2) 및 리셋 신호(RESET)를 입력받아 동작하게 된다.
상기와 같이, 게이트 구동부가 순방향으로 동작하는 경우에는 도 2에서와 같이 쉬프트 레지스터(51)의 제(N-1) 스테이지 회로부와 제N 스테이지 회로부는 각각 하이 레벨의 게이트 신호를 출력한 후에 리셋 신호(RESET)를 입력받아 로우 레벨의 게이트 신호를 출력해야 하는데, 도 1의 타이밍 제어부(40)에서는 제(N-1) 스테이지 회로부와 제N 스테이지 회로부를 리셋시키기 위한 별도의 리셋 신호를 제공하지 않으므로, 액정패널(10) 상에 제1 더미 게이트 구동부(53)를 추가로 형성하여 제(N-1) 스테이지 회로부와 제N 스테이지 회로부에 리셋 신호를 제공하고 있다.
또한, 역방향 게이트 구동부로 동작하는 경우, 제2 더미 게이트 구동부(55)는 타이밍 제어부(40)로부터 개시 신호(Vst)와 제1 및 제2 클럭 신호(CLK1, CLK2)를 입력받아 동작하게 되고, N개의 스테이지 회로부로 구성되는 쉬프트 레지스터(51)는 제2 더미 게이트 구동부(55)로부터 개시 신호(Vst)와 제1 및 제2 클럭 신호(CLK1, CLK2) 및 리셋 신호(RESET)를 입력받아 동작하게 된다. 이때, 게이트 구동부가 역방향으로 동작하는 동작하므로 제1 스테이지 회로부는 제N 스테이지 회로부, 제2 스테이지 회로부는 제(N-1) 스테이지 회로부로, 제N 스테이지 회로부는 제1 스테이지 회로부로 동작하게 된다.
쉬프트 레지스터(51)의 제(N-1) 스테이지 회로부와 제N 스테이지 회로부는 각각 하이 레벨의 게이트 신호를 출력한 후에 리셋 신호를 입력받아 로우 레벨의 게이트 신호를 출력해야 하는데, 타이밍 제어부(40)에서는 제(N-1) 스테이지 회로부와 제N 스테이지 회로부를 리셋시키기 위한 별도의 리셋 신호를 제공하지 않으므로, 액정패널(10) 상에 제2 더미 게이트 구동부(55)를 추가로 형성하여 제(N-1) 스테이지 회로부와 제N 스테이지 회로부에 리셋 신호를 제공하고 있다.
상기와 같이, 도 2의 GIP 방식을 사용하는 게이트 구동부와 도 4의 GIP 방식을 사용하는 양방향 게이트 구동부를 사용하는 경우에는 각각 액정패널(10) 상에 더미 쉬프트 레지스터(23)와 제1 및 제2 더미 게이트 구동부(53, 55)를 추가로 형성해야 하므로 설계 면적이 감소하게 되어 공정 마진 확보에 어려움이 있으며, 액정패널(10)의 제조 비용이 증가하게 된다.
그리고, 도 3의 'A'에서와 같이, 제1 및 제2 클럭 신호(CLK1, CLK2)는 더미 쉬프트 레지스터(23)와 제1 및 제2 더미 게이트 구동부(53, 55)를 동작시키기 위한 신호 파형이 더 추가되므로, 타이밍 제어부(40) 내부의 메모리 용량이 증가하게 된다.
또한, 도 4에서와 같이 GIP 방식을 사용하는 양방향 게이트 구동부는 타이밍 제어부(40)에서 제공되는 개시 신호(Vst)가 쉬프트 레지스터(51)에 직접 입력되는 것이 아니며, 제1 및 제2 더미 게이트 구동부(53, 55)를 통해 쉬프트 레지스터(51)에 입력되므로, 신호의 출력 특성이 저하될 수 있다. 이로 인해 양방향 게이트 구동부를 장시간 구동하여 제1 및 제2 더미 게이트 구동부(53, 55)의 성능이 저하될 경우, 쉬프트 레지스터(51)에서 출력되는 게이트 신호들의 출력이 저하되는 문제점이 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 설계 마진 확보 및 제조 비용을 절감하여 수율을 향상시킬 수 있는 게이트 구동부 및 이를 포함하는 액정표시장치를 제공함에 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적들을 달성하기 위하여, 본 발명의 일실시예에 따른 게이트 구동부는, 외부로부터 개시 신호와 제1 내지 제4 클럭 신호를 제공받아 구동하는 N개의 스테이지 회로부를 포함하는 쉬프트 레지스터를 포함하는 게이트 구동부에 있어서 상기 쉬프트 레지스터의 제(N-1) 스테이지 회로부와 제N 스테이지 회로부의 리셋 단자에는 외부에서 제공되는 리셋 신호가 인가된다.
상기 리셋 신호는 상기 개시 신호를 사용하여 생성한다.
상기 리셋 신호는 상기 제4 클럭 신호가 하이 레벨에서 로우 레벨로 변하는 시점에서 로우 레벨에서 하이 레벨로 변하는 개시 신호이다.
상기 리셋 신호의 폭은 1H 또는 2H이다.
상기 리셋 신호의 폭은 액정패널의 해상도에 따라 달라진다.
상기 리셋 신호는 상기 제4 클럭 신호가 하이 레벨에서 로우 레벨로 변하는 시점에서 로우 레벨에서 하이 레벨로 변하는 별도의 리셋 신호이다.
상기 리셋 신호의 폭은 1H 또는 2H이다.
상기 게이트 구동부는 순방향 또는 역방향으로 동작하는 양방향 게이트 구동부다.
상기 개시 신호 및 상기 리셋 신호는 상기 양방향 게이트 구동부에 직접 입력된다.
본 발명의 일실시예에 따른 액정표시장치는 외부에서 입력되는 영상 신호를 표시하는 액정패널, 게이트 구동부와 데이터 구동부를 구동하기 위한 게이트 및 데이터 제어 신호를 생성하는 타이밍 제어부, 상기 타이밍 제어부로부터 상기 데이터 제어 신호를 제공받아 해당 데이터 라인에 영상 신호에 대응되는 데이터 전압을 인가하는 데이터 구동부 및 상기 타이밍 제어부로부터 상기 게이트 제어 신호를 제공받아 해당 게이트 라인에 게이트 신호를 인가하며, 외부로부터 개시 신호와 제1 내지 제4 클럭 신호를 제공받아 구동하는 N개의 스테이지 회로부를 포함하는 쉬프트 레지스터를 포함하고, 상기 쉬프트 레지스터의 제(N-1) 스테이지 회로부와 제N 스테이지 회로부의 리셋 단자에는 외부에서 제공되는 리셋 신호가 인가되는 게이트 구동부를 포함한다.
상기 리셋 신호는 상기 개시 신호를 사용하여 생성한다.
상기 리셋 신호는 상기 제4 클럭 신호가 하이 레벨에서 로우 레벨로 변하는 시점에서 로우 레벨에서 하이 레벨로 변하는 개시 신호이다.
상기 리셋 신호의 폭은 1H 또는 2H이다.
상기 리셋 신호의 폭은 액정패널의 해상도에 따라 달라진다.
상기 리셋 신호는 상기 제4 클럭 신호가 하이 레벨에서 로우 레벨로 변하는 시점에서 로우 레벨에서 하이 레벨로 변하는 별도의 리셋 신호이다.
상기 리셋 신호의 폭은 1H 또는 2H이다.
상기 게이트 구동부는 순방향 또는 역방향으로 동작하는 양방향 게이트 구동부다.
상기 개시 신호 및 상기 리셋 신호는 상기 양방향 게이트 구동부에 직접 입력된다.
상술한 바와 같이, 본 발명에 따른 게이트 구동부 및 이를 포함하는 액정표시장치는 설계 마진 확보 및 제조 비용을 절감하여 수율을 향상시킬 수 있는 효과를 제공한다.
도 1은 종래 GIP 방식을 사용하는 액정표시장치를 나타내는 도면.
도 2는 도 1의 게이트 구동부를 나타내는 도면.
도 3은 게이트 구동부에 사용되는 개시 신호 및 클럭 신호를 나타내는 타이밍도.
도 4는 GIP 방식을 사용하는 액정표시장치의 양방향 게이트 구동부를 나타내는 도면.
도 5는 본 발명의 일실시예에 따른 GIP 방식을 사용하는 액정표시장치를 나타내는 도면.
도 6은 본 발명의 일실시예에 따른 리셋 신호 생성부를 나타내는 도면.
도 7은 본 발명의 일실시예에 따른 게이트 구동부에 사용되는 개시 신호 및 클럭 신호를 나타내는 타이밍도.
도 8은 본 발명의 일실시예에 따른 게이트 구동부를 나타내는 도면.
도 9는 본 발명의 다른 실시예에 따른 GIP 방식을 사용하는 액정표시장치의 양방향 게이트 구동부를 나타내는 도면.
이하, 첨부한 도면을 참조하여 본 발명에 따른 GIP 방식을 사용하는 액정표시장치의 바람직한 실시예를 상세히 설명한다.
도 5는 본 발명의 일실시예에 따른 GIP 방식을 사용하는 액정표시장치를 나타내는 도면이다.
도 5에 도시된 바와 같이, GIP 방식을 사용하는 액정표시장치는 액정패널(100), 게이트 구동부(200), 데이터 구동부(300) 및 타이밍 제어부(400)를 포함한다.
액정패널(100)은 다수의 게이트 라인(GL) 및 데이터 라인(DL)과 이에 연결되어 있으며, 매트릭스(matrix) 형태로 배열된 다수의 화소를 포함한다. 여기서, 게이트 라인(GL)은 가로방향으로 형성되어 있으며, 데이터 라인(DL)은 세로방향으로 형성되어 있다.
각 화소는 게이트 라인(GL) 및 데이터 라인(DL)에 연결된 박막트랜지스터(TFT)와 이에 연결된 액정 캐패시터(liquid crystal capacitor, Clc) 및 유지 캐패시터(storage capacitor, Cst)를 포함한다.
박막트랜지스터(TFT)는 어레이 기판 상에 형성되어 있으며, 삼단자 소자로서 제어 단자 및 입력 단자는 각각 게이트 라인(GL) 및 데이터 라인(DL)에 연결되어 있으며, 출력 단자는 액정 캐패시터(Clc) 및 유지 캐패시터(Cst)에 연결되어 있다.
액정 캐패시터(Clc)는 어레이 기판의 화소 전극과 컬러필터 기판의 공통 전극을 두 단자로 하며 두 전극 사이의 액정층은 유전체로서 기능한다. 화소 전극은 박막트랜지스터(TFT)에 연결되며 공통 전극은 컬러필터 기판의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다.
유지 캐패시터(Cst)는 어레이 기판에 구비된 별개의 신호선(도시하지 않음)과 화소 전극이 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극에 대응하는 영역에 적색, 녹색, 또는 청색의 컬러 필터를 구비함으로써 가능하다. 여기에서, 컬러필터는 컬러필터 기판의 해당 영역에 형성할 수 있다.
액정 패널(100)의 어레이 기판 및 컬러필터 기판 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착된다.
게이트 구동부(200)는 GIP 방식을 사용하며, 타이밍 제어부(400)로부터 제공되는 게이트 제어 신호(CONT1)에 따라 게이트 신호를 게이트 라인(GL)에 인가하여 게이트 라인(GL)에 연결되어 있는 박막트랜지스터(TFT)를 턴온시킨다. 또한, 본 발명에서 게이트 구동부(200)는 설계 마진 확보와 제조 비용을 절감하여 수율을 향상시키기 위한 쉬프트 레지스터를 포함한다. 이에 대한 자세한 설명은 도 8을 참조하여 설명하기로 한다.
데이터 구동부(300)는 타이밍 제어부(400)로부터 제공되는 데이터 제어 신호(CONT2)에 따라 한 행의 단위 화소에 대응하는 영상 신호(DAT)를 차례로 입력받고, 데이터 전압 중 각 영상 신호(DAT)에 대응하는 데이터 전압을 선택함으로써 영상 신호(DAT)를 해당 데이터 전압으로 변환한다.
타이밍 제어부(400)는 게이트 구동부(200) 및 데이터 구동부(300) 등의 동작을 제어하는 게이트 및 데이터 제어 신호(CONT1, CONT2)를 생성하여 각 해당하는 제어 신호를 게이트 구동부(200) 및 데이터 구동부(300)에 제공한다. 또한, 본 발명에서 타이밍 제어부(400)는 게이트 구동부(200)에 리셋 신호(RESET)를 제공하는 리셋 신호 생성부(430)를 포함한다. 이에 대한 자세한 설명은 도 6을 참조하여 설명하기로 한다.
도 6은 본 발명의 일실시예에 따른 리셋 신호 생성부를 나타내는 도면이고, 도 7은 본 발명의 일실시예에 따른 게이트 구동부에 사용되는 개시 신호 및 클럭 신호를 나타내는 타이밍도이고, 도 8은 본 발명의 일실시예에 따른 게이트 구동부를 나타내는 도면이다.
도 6에 도시된 바와 같이, 본 발명의 일실시예에 따른 타이밍 제어부(400)는 리셋 신호 생성부(430)을 포함한다. 리셋 신호 생성부(430)는 도 7에 도시된 바와 같이, 타이밍 제어부(400)로부터 제공되는 개시 신호(Vst)를 제공받아 이를 리셋 신호(RESET)로 사용하게 된다. 이때, 리셋 신호 생성부(430)는 제4 클럭신호(CLK4)가 하이 레벨에서 로우 레벨로 변하는 시점에서 개시 신호(Vst)가 로우 레벨에서 하이 레벨로 변하는 리셋 신호(RST)를 출력한다. 그리고, 리셋 신호 생성부(430)로부터 출력되는 리셋 신호(RST)는 게이트 구동부(200)에 제공된다.
여기서, 개시 신호(Vst) 및 제1 내지 제4 클럭 신호(CLK1 내지 CLK4)는 타이밍 제어부(400)로부터 제공되며, 예를 들면 개시 신호(Vst)의 폭은 1H 또는 2H일 수 있으며 이에 제한되는 것은 아니다. 그리고, 액정패널(100)의 해상도에 따라 리셋 신호(RST)의 폭이 달라질 수 있다.
또한, 본 발명에서는 리셋 신호(RST)를 생성하기 위해 타이밍 제어부(400)로부터 제공되는 개시 신호(Vst)를 사용하지 않고, 임의의 신호를 사용하여 제4 클럭신호(CLK4)가 하이 레벨에서 로우 레벨로 변하는 시점에서 로우 레벨에서 하이 레벨로 변하는 별도의 리셋 신호(RST)를 생성하여 게이트 구동부(200)에 제공할 수 있다. 이때, 리셋 신호(RST)의 폭은 예를 들면, 1H 또는 2H일 수 있다.
본 발명에서는 리셋 신호 생성부(430)가 타이밍 제어부(400)에 포함되는 것을 예로 들어 설명하였으나, 리셋 신호 생성부(430)는 타이밍 제어부(400)에 포함되지 않을 수 도 있다.
도 8에 도시된 바와 같이, 본 발명의 일실시예에 따른 게이트 구동부(200)는 타이밍 제어부(400)로부터 개시 신호(Vst)와 4개의 클럭 신호(CLK1 내지 CLK4)를 제공받아 구동하는 N개의 스테이지 회로부로 구성되는 쉬프트 레지스터를 포함한다.
여기서, N개의 스테이지 회로부 중 제1 스테이지 회로부는 개시 신호(Vst)와 제1 클럭 신호(CLK1)를 제공받아 첫 번째 게이트 라인(GL)에 게이트 신호(Vout1)를 출력하며, 제3 스테이지 회로부에서 출력되는 게이트 신호(Vout3)를 입력받아 리셋 신호(RESET)로 사용한다.
제2 스테이지 회로부는 개시 신호(Vst)와 제2 클럭 신호(CLK2)를 제공받아 두 번째 게이트 라인(GL)에 게이트 신호(Vout2)를 출력하며, 제4 스테이지 회로부에서 출력되는 게이트 신호(Vout4)를 입력받아 리셋 신호(RESET)로 사용한다.
제3 스테이지 회로부는 개시 신호(Vst)로 제1 스테이지 회로부에서 출력되는 게이트 신호(Vout1)와 제3 클럭 신호(CLK3)를 제공받아 세 번째 게이트 라인(GL)에 게이트 신호(Vout3)를 출력하며, 도면에 도시하지 않았으나, 제5 스테이지 회로부에서 출력되는 게이트 신호(Vout5)를 입력받아 리셋 신호(RESET)로 사용한다.
제4 스테이지 회로부는 개시 신호(Vst)로 제2 스테이지 회로부에서 출력되는 게이트 신호(Vout2)와 제4 클럭 신호(CLK4)를 제공받아 네 번째 게이트 라인(GL)에 게이트 신호(Vout4)를 출력하며, 도면에 도시하지 않았으나, 제6 스테이지 회로부에서 출력되는 게이트 신호(Vout6)를 입력받아 리셋 신호(RESET)로 사용한다.
본 발명에서 제(N-1) 스테이지 회로부는 도면에 도시하지 않았으나, 개시 신호(Vst)로 제(N-3) 스테이지 회로부에서 출력되는 게이트 신호(Vout(N-3))와 제3 클럭 신호(CLK3)를 제공받아 (N-1)번째 게이트 라인(GL)에 게이트 신호(Vout((N-1))를 출력하며, 도 7에서와 같이 리셋 신호 생성부(430)에서 출력되는 리셋 신호(RESET)를 제(N-1) 스테이지 회로부의 리셋 신호(RESET)로 사용한다.
또한, 제N 스테이지 회로부는 도면에 도시하지 않았으나, 개시 신호(Vst)로 제(N-2) 스테이지 회로부에서 출력되는 게이트 신호(Vout(N-2))와 제4 클럭 신호(CLK4)를 제공받아 N번째 게이트 라인(GL)에 게이트 신호(VoutN)를 출력하며, 도 7에서와 같이 리셋 신호 생성부(430)에서 출력되는 리셋 신호(RESET)를 제N 스테이지 회로부의 리셋 신호(RESET)로 사용한다.
상기와 같이, 본 발명의 일실시예에 따른 게이트 구동부는 액정패널 상에 더미 쉬프트 레지스터를 추가로 형성하여 제(N-1) 스테이지 회로부와 제N 스테이지 회로부에 리셋 신호를 제공하는 종래 게이트 구동부와 달리 외부에서 리셋 신호를 생성하여 제(N-1) 스테이지 회로부와 제N 스테이지 회로부에 각각 제공함으로써 액정패널 상에 더미 쉬프트 레지스터를 형성하지 않아도 되므로, 설계 면적을 증가시켜 공정 마진을 확보할 수 있다. 이에 따라 액정패널의 제조 비용을 절감할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 GIP 방식을 사용하는 액정표시장치의 양방향 게이트 구동부를 나타내는 도면이다.
도 9에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 양방향 게이트 구동부(500)에는 도 7의 타이밍 제어부(400)로부터 제공되는 개시 신호(Vst) 및 리셋 신호(RST)가 직접 입력되므로 개시 신호(Vst) 및 리셋 신호(RST)의 출력 특성이 저하되는 것을 방지할 수 있다.
여기서, 게이트 구동부(500)가 순방향으로 동작하는 경우, 도 8의 게이트 구동부(200)와 동일하게 동작하며, 이때에 리셋 신호 생성부(430)로부터 제공되는 리셋 신호(RESET)를 제(N-1) 스테이지 회로부 및 제N 스테이지 회로부의 리셋 신호(RESET)로 사용한다.
또한, 게이트 구동부(500)가 역방향으로 동작하는 경우, 제1 스테이지 회로부는 제N 스테이지 회로부, 제2 스테이지 회로부는 제(N-1) 스테이지 회로부, 제N 스테이지 회로부는 제1 스테이지 회로부로 동작하게 된다. 이때, 순방향으로 동작하는 게이트 구동부와 동일하게 리셋 신호 생성부(430)로부터 제공되는 리셋 신호(RESET)를 제(N-1) 스테이지 회로부 및 제N 스테이지 회로부의 리셋 신호(RESET)로 사용한다.
상기와 같이, 본 발명의 다른 실시예에 따른 양방향 게이트 구동부는 도 4에서와 같이, 쉬프트 레지스터의 상단 및 하단에 더미 쉬프트 레지스터를 추가로 형성하여 제(N-1) 스테이지 회로부와 제N 스테이지 회로부에 리셋 신호를 제공하는 종래 양방향 게이트 구동부와 달리 외부에서 리셋 신호를 생성하여 제(N-1) 스테이지 회로부와 제N 스테이지 회로부에 각각 제공함으로써 액정패널 상에 더미 쉬프트 레지스터를 형성하지 않아도 되므로, 설계 면적을 증가시켜 공정 마진을 확보할 수 있다. 이에 따라 액정패널의 제조 비용을 절감할 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
100: 액정패널 200: 게이트 구동부
300: 데이터 구동부 400: 타이밍 제어부
430: 리셋 신호 생성부 500: 양방향 게이트 구동부

Claims (18)

  1. 외부로부터 개시 신호와 제1 내지 제4 클럭 신호를 제공받아 구동하는 N개의 스테이지 회로부를 포함하는 쉬프트 레지스터를 포함하는 게이트 구동부에 있어서,
    상기 쉬프트 레지스터의 제(N-1) 스테이지 회로부와 제N 스테이지 회로부의 리셋 단자에는 외부에서 제공되는 리셋 신호가 인가되는 것을 특징으로 하는 게이트 구동부.
  2. 제1항에 있어서,
    상기 리셋 신호는 상기 개시 신호를 사용하여 생성하는 것을 특징으로 하는 게이트 구동부.
  3. 제2항에 있어서,
    상기 리셋 신호는 상기 제4 클럭 신호가 하이 레벨에서 로우 레벨로 변하는 시점에서 로우 레벨에서 하이 레벨로 변하는 개시 신호인 것을 특징으로 하는 게이트 구동부.
  4. 제3항에 있어서,
    상기 리셋 신호의 폭은 1H 또는 2H인 것을 특징으로 하는 게이트 구동부.
  5. 제1항에 있어서,
    상기 리셋 신호의 폭은 액정패널의 해상도에 따라 달라지는 것을 특징으로 하는 게이트 구동부.
  6. 제1항에 있어서,
    상기 리셋 신호는 상기 제4 클럭 신호가 하이 레벨에서 로우 레벨로 변하는 시점에서 로우 레벨에서 하이 레벨로 변하는 별도의 리셋 신호인 것을 특징으로 하는 게이트 구동부.
  7. 제6항에 있어서,
    상기 리셋 신호의 폭은 1H 또는 2H인 것을 특징으로 하는 게이트 구동부.
  8. 제1항에 있어서,
    상기 게이트 구동부는 순방향 또는 역방향으로 동작하는 양방향 게이트 구동부인 것을 특징으로 하는 게이트 구동부.
  9. 제8항에 있어서,
    상기 개시 신호 및 상기 리셋 신호는 상기 양방향 게이트 구동부에 직접 입력되는 것을 특징으로 하는 게이트 구동부.
  10. 외부에서 입력되는 영상 신호를 표시하는 액정패널;
    게이트 구동부와 데이터 구동부를 구동하기 위한 게이트 및 데이터 제어 신호를 생성하는 타이밍 제어부;
    상기 타이밍 제어부로부터 상기 데이터 제어 신호를 제공받아 해당 데이터 라인에 영상 신호에 대응되는 데이터 전압을 인가하는 데이터 구동부; 및
    상기 타이밍 제어부로부터 상기 게이트 제어 신호를 제공받아 해당 게이트 라인에 게이트 신호를 인가하며, 외부로부터 개시 신호와 제1 내지 제4 클럭 신호를 제공받아 구동하는 N개의 스테이지 회로부를 포함하는 쉬프트 레지스터를 포함하고, 상기 쉬프트 레지스터의 제(N-1) 스테이지 회로부와 제N 스테이지 회로부의 리셋 단자에는 외부에서 제공되는 리셋 신호가 인가되는 게이트 구동부를 포함하는 것을 특징으로 하는 액정표시장치.
  11. 제10항에 있어서,
    상기 리셋 신호는 상기 개시 신호를 사용하여 생성하는 것을 특징으로 하는 액정표시장치.
  12. 제11항에 있어서,
    상기 리셋 신호는 상기 제4 클럭 신호가 하이 레벨에서 로우 레벨로 변하는 시점에서 로우 레벨에서 하이 레벨로 변하는 개시 신호인 것을 특징으로 하는 액정표시장치.
  13. 제12항에 있어서,
    상기 리셋 신호의 폭은 1H 또는 2H인 것을 특징으로 하는 액정표시장치.
  14. 제10항에 있어서,
    상기 리셋 신호의 폭은 액정패널의 해상도에 따라 달라지는 것을 특징으로 하는 액정표시장치.
  15. 제10항에 있어서,
    상기 리셋 신호는 상기 제4 클럭 신호가 하이 레벨에서 로우 레벨로 변하는 시점에서 로우 레벨에서 하이 레벨로 변하는 별도의 리셋 신호인 것을 특징으로 하는 액정표시장치.
  16. 제15항에 있어서,
    상기 리셋 신호의 폭은 1H 또는 2H인 것을 특징으로 하는 액정표시장치.
  17. 제10항에 있어서,
    상기 게이트 구동부는 순방향 또는 역방향으로 동작하는 양방향 게이트 구동부인 것을 특징으로 하는 액정표시장치.
  18. 제17항에 있어서,
    상기 개시 신호 및 상기 리셋 신호는 상기 양방향 게이트 구동부에 직접 입력되는 것을 특징으로 하는 액정표시장치.
KR1020100063620A 2010-07-01 2010-07-01 게이트 구동부 및 이를 포함하는 액정표시장치 KR101349781B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100063620A KR101349781B1 (ko) 2010-07-01 2010-07-01 게이트 구동부 및 이를 포함하는 액정표시장치
CN2011102308259A CN102314845A (zh) 2010-07-01 2011-06-30 选通驱动电路和具有选通驱动电路的液晶显示装置
US13/174,981 US9165520B2 (en) 2010-07-01 2011-07-01 Gate driving circuit and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100063620A KR101349781B1 (ko) 2010-07-01 2010-07-01 게이트 구동부 및 이를 포함하는 액정표시장치

Publications (2)

Publication Number Publication Date
KR20120002883A true KR20120002883A (ko) 2012-01-09
KR101349781B1 KR101349781B1 (ko) 2014-01-09

Family

ID=45399347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100063620A KR101349781B1 (ko) 2010-07-01 2010-07-01 게이트 구동부 및 이를 포함하는 액정표시장치

Country Status (3)

Country Link
US (1) US9165520B2 (ko)
KR (1) KR101349781B1 (ko)
CN (1) CN102314845A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015137706A1 (ko) * 2014-03-10 2015-09-17 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20160014442A (ko) * 2014-07-29 2016-02-11 엘지디스플레이 주식회사 액정표시장치
KR20160077254A (ko) * 2014-12-22 2016-07-04 엘지디스플레이 주식회사 표시장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347044B (zh) * 2013-08-06 2017-07-21 瀚宇彩晶股份有限公司 栅极驱动电路
KR102120070B1 (ko) * 2013-12-31 2020-06-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102458156B1 (ko) * 2017-08-31 2022-10-21 엘지디스플레이 주식회사 표시 장치
CN108538267B (zh) * 2018-04-20 2020-08-04 昆山龙腾光电股份有限公司 驱动电路和液晶显示装置
CN109036316A (zh) * 2018-09-07 2018-12-18 深圳市华星光电技术有限公司 Goa电路以及液晶显示面板
CN111429856B (zh) 2020-04-09 2021-02-23 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
KR20220022526A (ko) * 2020-08-18 2022-02-28 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4743570B2 (ja) * 2001-04-10 2011-08-10 ルネサスエレクトロニクス株式会社 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器
KR100945581B1 (ko) * 2003-06-23 2010-03-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101002331B1 (ko) * 2004-09-07 2010-12-17 엘지디스플레이 주식회사 액정표시장치
JPWO2006085555A1 (ja) * 2005-02-10 2008-06-26 シャープ株式会社 液晶表示装置の駆動回路および駆動方法
KR101157240B1 (ko) * 2005-04-11 2012-06-15 엘지디스플레이 주식회사 쉬프트 레지스터의 구동방법, 게이트 드라이버 및 이를구비한 표시장치
KR101147125B1 (ko) 2005-05-26 2012-05-25 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치 및 그의 구동방법
KR20070028978A (ko) * 2005-09-08 2007-03-13 삼성전자주식회사 액정 표시 장치 및 그것의 구동 방법
KR101243807B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR101344835B1 (ko) * 2006-12-11 2013-12-26 삼성디스플레이 주식회사 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치
KR101286539B1 (ko) 2008-04-15 2013-07-17 엘지디스플레이 주식회사 쉬프트 레지스터
US8248352B2 (en) * 2008-04-25 2012-08-21 Lg Display Co., Ltd. Driving circuit of liquid crystal display
KR101248901B1 (ko) 2008-06-02 2013-04-01 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5484109B2 (ja) * 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
US8803784B2 (en) * 2009-07-15 2014-08-12 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device having the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015137706A1 (ko) * 2014-03-10 2015-09-17 엘지디스플레이 주식회사 표시장치 및 그 구동방법
US10338727B2 (en) 2014-03-10 2019-07-02 Lg Display Co., Ltd. Display device and method for driving same
KR20160014442A (ko) * 2014-07-29 2016-02-11 엘지디스플레이 주식회사 액정표시장치
KR20160077254A (ko) * 2014-12-22 2016-07-04 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
CN102314845A (zh) 2012-01-11
KR101349781B1 (ko) 2014-01-09
US9165520B2 (en) 2015-10-20
US20120001894A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
KR101349781B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
JP4942405B2 (ja) 表示装置用シフトレジスタ及びこれを含む表示装置
JP5229788B2 (ja) 表示装置の駆動装置及びこれを含む表示装置
US9106209B2 (en) Gate driving unit having gate signal of reduced off-time and liquid crystal display device having the same
JP5483517B2 (ja) 液晶表示装置
KR101074402B1 (ko) 액정표시장치 및 그의 구동방법
JP5189147B2 (ja) ディスプレイ装置及びこれを有する電子機器
US20100085348A1 (en) Display device and method of driving the same
US8963823B2 (en) Liquid crystal display panel and gate driver circuit of a liquid crystal display panel including shift registers
KR102237125B1 (ko) 표시 장치 및 이의 구동 방법
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
CN103474044A (zh) 一种栅极驱动电路、阵列基板、显示装置以及驱动方法
KR101117738B1 (ko) 표시 장치
JP2010139775A (ja) 液晶表示装置
KR100769970B1 (ko) 쉬프트 레지스터
JP2007140192A (ja) アクティブマトリクス型液晶表示装置
US20110063260A1 (en) Driving circuit for liquid crystal display
KR101351386B1 (ko) 액정표시장치 및 이의 구동방법
KR102080483B1 (ko) 인셀 터치 액정표시장치
JP2008070880A (ja) 表示装置及びそのストレージ駆動回路
KR20060096859A (ko) 액정 표시 장치 및 그 구동 방법
KR20080009446A (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR102156068B1 (ko) 표시장치
KR102168822B1 (ko) 표시장치
TWI404030B (zh) 電子裝置、顯示裝置及其驅動電路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 7