TW201519199A - 組態以用於類比控制之數位光調變器 - Google Patents

組態以用於類比控制之數位光調變器 Download PDF

Info

Publication number
TW201519199A
TW201519199A TW103123054A TW103123054A TW201519199A TW 201519199 A TW201519199 A TW 201519199A TW 103123054 A TW103123054 A TW 103123054A TW 103123054 A TW103123054 A TW 103123054A TW 201519199 A TW201519199 A TW 201519199A
Authority
TW
Taiwan
Prior art keywords
voltage
data
capacitor
actuation
interconnect
Prior art date
Application number
TW103123054A
Other languages
English (en)
Inventor
Edward Buckley
Fahri Yaras
Ilias Pappas
Original Assignee
Pixtronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtronix Inc filed Critical Pixtronix Inc
Publication of TW201519199A publication Critical patent/TW201519199A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0237—Switching ON and OFF the backlight within one frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

本發明提供用於對操作一像素中之一光調變器之狀態提供類比控制之系統、方法及裝置。在一項態樣中，一像素電路可耦合至該光調變器，且可基於一類比資料電壓而控制該光調變器在一敞開或關閉狀態中操作之持續時間。在某些實施方案中，該像素電路包含一電壓控制電流源(VCCS)，該電壓控制電流源汲取基於該資料電壓之量值的一量值之一電流。由該VCCS汲取之該電流可用於控制耦合至該光調變器之一致動電容器上之一電荷及一電壓。該致動電容器上之該電壓之改變率及該光調變器維持處於一特定狀態之該持續時間係隨施加至該VCCS之該資料電壓而變。

Description

組態以用於類比控制之數位光調變器 相關申請案
本發明申請案主張於2013年7月11日提出申請且經受讓於本發明之受讓人且特此以引用方式明確併入本文中的標題為「DIGITAL LIGHT MODULATOR CONFIGURED FOR ANALOG CONTROL」之美國實用申請案第13/939,803號之優先權。
本發明係關於成像顯示器之領域，且特定而言係關於用於顯示元件之像素電路。
機電系統(EMS)器件包含具有諸如致動器、光學組件(諸如鏡、快門及/或光學膜層)及電子器件之電及機械元件之器件。EMS器件可以多種規模製造，包含但不限於微米級及奈米級。舉例而言，微機電系統(MEMS)器件可包含具有介於自約一微米至數百微米或更多之範圍之大小之結構。奈米機電系統(NEMS)器件可包含具有小於一微米之大小(包含，舉例而言，小於數百奈米之大小)之結構。機電元件可利用沈積、蝕刻、微影及/或蝕除所沈積材料層之若干部分或添加若干層以形成電氣及機電器件之其他微機械加工程序來形成。
已提出包含藉由使一光阻擋組件穿過透過一光阻擋層定義之一光圈選擇性地移動至一光學路徑中及自其移動出而調變光之顯示元件 之基於EMS之顯示裝置。如此做使來自一背光之光選擇性通過或反射來自環境或一前光之光以形成一影像。
本發明之系統、方法及器件各自具有若干個發明性態樣，該等態樣中之任何單個態樣皆不單獨地決定本文中所揭示之所要屬性。
本發明中所闡述之標的物之一項發明性態樣可實施於一種顯示裝置中，該顯示裝置包含能夠在兩個離散狀態之間切換之一光調變器及耦合至該光調變器之一像素電路。該像素電路包含能夠儲存對應於一資料值之一資料電壓之一資料儲存元件，一致動電荷電容器、耦合至該資料儲存元件及該致動電荷電容器之一類比電流源，及耦合至該致動電荷電容器之具有一電壓臨限值之一切換器。該類比電流源能夠輸出具有基於儲存於資料儲存元件上之該資料電壓之一量值之一電流從而以一可變速率變更儲存於該致動電荷電容器上之一電荷量及一電壓。此外，該切換器能夠回應於由該類比電流源輸出之該電流致使儲存於該致動電荷電容器上之該電壓與該切換器之該電壓臨限值交叉而起始該光調變器之狀態之一改變。
在某些實施方案中，該光調變器包含一第一致動器及一第二致動器，且該切換器能夠控管該等致動器中之一者之致動。在某些實施方案中，該致動電荷電容器耦合至該第一致動器，且儲存於該致動電荷電容器上之該電壓控管該等致動器中之另一者之致動。在某些實施方案中，該類比電流源能夠汲取儲存於該致動電荷電容器及該等致動器中之一者上之電壓。在某些實施方案中，該類比電流源係一電晶體。
在某些實施方案中，該顯示裝置進一步包含能夠選擇性地防止該類比電流源汲取儲存於該致動電荷電容器上之電壓之定位於該類比電流源與該致動電荷電容器之間的一負載保護切換器。在某些實施方 案中，該像素電路能夠進行類比操作及數位操作兩者。
在某些實施方案中，該顯示裝置進一步包含耦合至該類比電流源及該致動電荷電容器之一臨限電壓補償電路，其中除了該資料電壓外，該臨限電壓補償電路亦能夠在該資料儲存元件上儲存實質上等於該類比電流源之一臨限電壓之一補償電壓。在某些實施方案中，該切換器係一電壓反相器。
在某些實施方案中，該顯示裝置進一步包含一顯示器，該顯示器包含顯示元件陣列及控制矩陣。該顯示器進一步包含能夠與該顯示器通信之一處理器，該處理器能夠處理影像資料，以及能夠與該處理器通信之一記憶體器件。在某些實施方案中，該顯示器進一步包含能夠將至少一個信號發送至該顯示器之一驅動器電路，及能夠將該影像資料之至少一部分發送至該驅動器電路之一控制器。
在某些實施方案中，該顯示裝置進一步包含能夠將該影像資料發送至該處理器之一影像元件模組，其中該影像源模組包含一接收器、收發器及傳輸器中之至少一者。在某些實施方案中，該顯示器進一步包含能夠接收輸入資料且將該輸入資料傳達至該處理器之一輸入器件。
本發明中所闡述之標的物之另一發明性態樣可實施於一種用於使用耦合至能夠在兩個離散狀態之間切換之一光調變器之一像素電路來致動該光調變器之方法。該方法包含：將對應於一像素強度之一資料電壓儲存於一資料儲存元件中，將一致動電容器充電至一致動電壓，以基於儲存於該資料儲存元件上之該資料電壓之量值之一速率使該致動電容器選擇性地放電，及回應於該致動電壓與一電壓臨限值交叉而起始該光調變器之狀態之一改變。
在某些實施方案中，使該致動電容器選擇性地放電包含：經由一電壓控制電流源使該致動電容器放電，其中由該電壓控制電流源汲 取之該電流基於施加至該電壓控制電流源之該資料電壓之該量值。在某些其他實施例中，使該致動電容器選擇性地放電包含：防止在將該資料電壓儲存於該資料儲存元件中時使該致動電容器放電。
在某些實施方案中，該方法進一步包含：將一額外補償電壓施加至該電壓控制電流源，其中該補償電壓等於該電壓控制電流源之一臨限電壓。在某些實施方案中，該方法進一步包含：在該致動電容器經充電至該致動電壓時將該光調變器切換至一敞開狀態。
本發明中所闡述之標的物之另一發明性態樣可實施於一種其上編碼有指令之非暫時性電腦可讀儲存媒體中，該等指令在由一處理器執行時致使該處理器執行用於顯示一影像之一方法。在某些實施方案中，用於顯示該影像之該方法包含：致使將對應於一像素強度之一資料電壓儲存於一資料儲存元件中，起始將一致動電容器充電至一致動電壓，致使該致動電容器以基於儲存於該資料儲存元件上之該資料電壓之量值之一速率選擇性放電，及回應於致動電壓與一電壓臨限值交叉而起始該光調變器之狀態之一改變。
在某些實施方案中，致使該致動電容器選擇性放電包含：經由一電壓控制電流源致使該致動電容器放電，其中由該電壓控制電流源汲取之該電流基於施加至該電壓控制電流源之該資料電壓之量值。
下文之隨附圖式及實施方式中闡明本說明書中所闡述之標的物之一或多項實施方案之細節。儘管本發明內容中所提供之實例主要就基於(EMS)之顯示器方面加以闡述，但本文中所提供之概念可適用於其他類型之顯示器(諸如液晶顯示器(LCD)、有機發光二極體(OLED)顯示器、電泳顯示器及場發射顯示器)以及其他非顯示器之EMS器件(諸如EMS麥克風、感測器及光學切換器)。根據該說明、圖式及申請專利範圍將明瞭其他特徵、態樣及優點。注意，以下圖之相對尺寸可並不按比例繪製。
21‧‧‧處理器
22‧‧‧陣列驅動器
27‧‧‧網路介面
28‧‧‧圖框緩衝器
29‧‧‧驅動器控制器
30‧‧‧顯示器/顯示器陣列
40‧‧‧顯示器件
41‧‧‧殼體
43‧‧‧天線
45‧‧‧揚聲器
46‧‧‧麥克風
47‧‧‧收發器
48‧‧‧輸入器件
50‧‧‧電源供應器
52‧‧‧調節硬體
100‧‧‧直觀式基於微機電系統之顯示裝置/顯示裝置/裝置/基於微機電系統之顯示裝置
102a‧‧‧光調變器
102b‧‧‧光調變器
102c‧‧‧光調變器
102d‧‧‧光調變器
104‧‧‧影像
105‧‧‧燈
106‧‧‧像素
108‧‧‧快門
109‧‧‧光圈
110‧‧‧互連件/寫入啟用互連件/掃描線互連件
112‧‧‧互連件/資料互連件
114‧‧‧互連件/共同互連件
120‧‧‧主機器件
122‧‧‧主機處理器
124‧‧‧環境感測器/環境感測器模組
126‧‧‧使用者輸入模組
128‧‧‧顯示裝置
130‧‧‧掃描驅動器/驅動器
132‧‧‧資料驅動器/驅動器
134‧‧‧控制器/數位控制器電路/顯示器控制器
138‧‧‧共同驅動器/驅動器
140‧‧‧燈/紅色燈
142‧‧‧燈/綠色燈
144‧‧‧燈/藍色燈
146‧‧‧燈/白色燈
148‧‧‧驅動器/燈驅動器
150‧‧‧陣列/顯示元件陣列
400‧‧‧光調變器/雙重致動器快門總成/快門總成
402‧‧‧致動器/快門敞開致動器/靜電致動器
404‧‧‧致動器/快門關閉致動器/靜電致動器
406‧‧‧快門/平面驅動快門
407‧‧‧光圈層
408‧‧‧錨
409‧‧‧光圈/矩形光圈
412‧‧‧光圈
416‧‧‧重疊
500‧‧‧像素電路
502‧‧‧光調變器
504a‧‧‧資料載入電路
504b‧‧‧資料載入電路
504c‧‧‧資料載入電路
505‧‧‧資料互連件
506‧‧‧致動電路
507‧‧‧寫入啟用互連件
508‧‧‧寫入啟用電晶體
509‧‧‧共同互連件/共同端子
510‧‧‧資料儲存電容器/資料載入電容器
512‧‧‧第一致動子電路/第一輸出節點
514‧‧‧第二致動子電路
515‧‧‧子電路互連件
516‧‧‧第一致動器
520‧‧‧第一輸出節點(Out1)
522‧‧‧第二致動器
523‧‧‧快門端子/快門
524‧‧‧第二輸出節點(Out2)
525‧‧‧快門互連件(SH)
526‧‧‧致動電壓電容器/電壓致動電容器
528‧‧‧預充電電晶體/第一預充電電晶體
530‧‧‧負載保護電晶體/p型負載保護電晶體
532‧‧‧第一放電電晶體
534‧‧‧預充電互連件(PCH)
536‧‧‧致動電壓互連件(ACT)/第一致動互連件
538‧‧‧第二致動電晶體
540‧‧‧第二放電電晶體
542‧‧‧補償電晶體
544‧‧‧n型負載保護電晶體/負載保護電晶體
546‧‧‧設定互連件
600‧‧‧時序圖
602‧‧‧電壓VPCH
604‧‧‧電壓VOUT1
606‧‧‧電壓VOUT2
608‧‧‧資料電壓VDATA
610‧‧‧調變器狀態/關閉狀態
700‧‧‧像素電路
800‧‧‧像素電路/第三實例性像素電路
802‧‧‧致動電路
804‧‧‧第一致動子電路
805‧‧‧第一致動電壓互連件(AC1)
806‧‧‧第二致動子電路
808‧‧‧第二致動電壓(AC2)互連件/第二致動電壓互連件
810‧‧‧第一充電電晶體
812‧‧‧第一放電電晶體
814‧‧‧第二充電電晶體
816‧‧‧第二放電電晶體
900‧‧‧時序圖
902‧‧‧第一致動電壓VAC1
904‧‧‧電壓VPCH/電壓預充電電壓VPCH
906‧‧‧電壓VOUT1
908‧‧‧電壓VOUT2
910‧‧‧資料電壓VDATA1/資料載入電容器
912‧‧‧調變器狀態/敞開狀態/關閉狀態
914‧‧‧致動電壓
916‧‧‧臨限電壓
1000‧‧‧控制矩陣
1002‧‧‧像素矩陣/像素像素電路
1004‧‧‧光調變器
1006‧‧‧像素電路
1008‧‧‧寫入啟用互連件(WEI)
1010‧‧‧資料互連件(DI)
1012‧‧‧致動互連件(AC)
1014‧‧‧預充電互連件(PCH)
1016‧‧‧共同或接地互連件(COM)/共同互連件
1018‧‧‧快門互連件(SH)
1020‧‧‧輸出節點
1202‧‧‧狀態
1204‧‧‧照明狀態
1206‧‧‧狀態
1208‧‧‧狀態
1210‧‧‧狀態
1212‧‧‧狀態
1214‧‧‧狀態
1216‧‧‧狀態
F1‧‧‧影像圖框/第一圖框/圖框
F2‧‧‧影像圖框/圖框
SF1‧‧‧第一子圖框/子圖框
SF2‧‧‧第二子圖框/子圖框
SF3‧‧‧第三子圖框
SF4‧‧‧第四子圖框
SF5‧‧‧第五子圖框
t0‧‧‧時間
t1‧‧‧時間
t2‧‧‧時間
t3‧‧‧時間
t4‧‧‧時間
t5‧‧‧時間
t6‧‧‧時間
t7‧‧‧時間
tOPEN-1‧‧‧時間/持續時間
tOPEN-2‧‧‧時間/持續時間
tOPEN-3‧‧‧時間/持續時間
tOPEN-4‧‧‧時間/持續時間
tOPEN-5‧‧‧時間/持續時間
圖1A展示一實例性直觀式基於微機電系統(MEMS)之顯示裝置之一示意圖。
圖1B展示一實例性主機器件之一方塊圖。
圖2A及圖2B展示一實例性雙重致動器快門總成之視圖。
圖3展示可經實施用於控制一光調變器之一第一實例性像素電路。
圖4展示圖3中所展示之像素電路之一實例性時序圖。
圖5展示可經實施用於控制一光調變器之一第二實例性像素電路。
圖6展示可經實施用於控制一光調變器之一第三實例性像素電路。
圖7展示圖6中所展示之像素電路之一實例性時序圖。
圖8展示一實例性控制矩陣之一示意性圖。
圖9展示用於使用一像素電路來操作一雙層致動器光調變器之一程序之一實例性流程圖。
圖10A至圖10D展示圖解說明一顯示裝置之一實例性混合數位類比操作之各種時序圖。
圖11A及圖11B展示包含複數個顯示元件之一實例性顯示器件之系統方塊圖。
在各個圖式中，相同元件符號及名稱指示相同元件。
以下說明係關於用於闡述本發明之發明性態樣之目的之某些實施方案。然而，熟習此項技術者應易於看出，可以許多不同方式來應用本文中之教示。所闡述之實施方案可實施於可經組態以顯示一影像(無論是運動影像(諸如，視訊)還是靜止影像(諸如，靜態影像)，且無 論是文字影像、圖形影像還是圖片影像)之任何器件、裝置或系統中。更特定而言，預期該等所闡述之實施方案可包含於以下各種電子器件中或與其相關聯：(諸如但不限於)行動電話、啟用多媒體網際網路之蜂巢式電話、行動電視接收器、無線器件、智慧型電話、Bluetooth®器件、個人資料助理(PDA)、無線電子郵件接收器、手持式或可攜式電腦、小筆電、筆記型電腦、智慧型筆電、平板電腦、印表機、影印機、掃描機、傳真器件、全球定位系統(GPS)接收器/導航儀、相機、數位媒體播放器(諸如，MP3播放器)、攝錄影機、遊戲控制台、手錶、時鐘、計算器、電視監視器、平板顯示器、電子閱讀器件(諸如，電子閱讀器)、電腦監視器、汽車顯示器(包含里程計及速度計顯示器等)、駕駛艙控制件及/或顯示器、攝影機景物顯示器(諸如，一車輛中之一後視攝影機之顯示器)、電子相片、電子告示牌或標牌、投影機、建築結構、微波爐、冰箱、立體聲系統、卡式記錄器或播放器、DVD播放器、CD播放器、VCR、無線電設備、可攜式記憶體晶片、清洗機、乾燥機、清洗機/乾燥機、停車計時器、封裝(諸如，在機電系統(EMS)應用(包含微機電系統(MEMS)應用)以及非EMS應用中)、美學結構(諸如，一件珠寶或服裝上之影像顯示器)及各種EMS器件。本文中之教示亦可用於非顯示器應用中，諸如但不限於，電子切換裝置、射頻濾波器、感測器、加速計、回轉儀、運動感測裝置、磁力計、消費性電子器件之慣性組件、消費性電子器件產品之零件、變容器、液晶裝置、電泳裝置、驅動方案、製造程序及電子測試裝備。因此，該等教示並不意欲限於僅繪示於該等圖中之實施方案，而是具有熟習此項技術者應易於顯見之寬廣適用性。
一顯示裝置包含用於控制光調變器之操作狀態之像素電路。該像素電路可經組態以基於表示該像素之一像素強度值之一類比資料電壓而控制該光調變器之該狀態。在某些實施方案中，該像素電路包含 耦合至該光調變器之一致動器之一致動電壓電容器。該像素電路可為該致動電壓電容器充電以將該光調變器驅迫至一特定狀態。該像素電路亦可包含耦合至該致動電壓電容器之一電壓控制電流源，其中由該電壓控制電流源汲取之電流之量值基於資料電壓。該電壓控制電流源可用於以基於該類比資料電壓之一速率使儲存於該致動電壓電容器上之電壓衰減。此改變速率影像該光調變器維持處於特定狀態之持續時間。因此，類比資料電壓可控制維持該光調變器處於一狀態內之持續時間。在某些實施方案中，該像素電路包含用於實施該電壓控制電流源之一薄膜電晶體(TFT)。在某些其他實施方案中，像素電路包含一MOSFET。
在某些實施方案中，該像素電路可包含經組態以使由該電壓控制電流源汲取之電流獨立於該電壓控制電流源之一臨限電壓之一補償電路。
在某些其他實施方案中，該像素電路可經組態以使該光調變器之操作持續時間基於充電致動電壓電容器而變化。特定而言，一經放電致動電壓電容器可由一電壓控制電流源提供之一電流充電。由該電壓控制電流源提供之電流量值可隨資料電壓而變。因此，跨越致動電壓電容器之電壓之增加速率可隨類比資料電壓而變。此增加速率可用於以一類比方式控制光調變器之一狀態之持續時間。
在某些實施方案中，像素電路可經組態以實施數位或類比灰階。
本發明中所闡述之標的物之特定實施方案可經實施以實現以下潛在優點中之一或多者。使用一類比像素電路來控制一光調變器之一狀態之持續時間實現使用類比灰階技術來在一顯示裝置上顯示影像。使用類比灰階技術可減輕可不利地影響數位灰階技術在顯示影像方面之使用之影像假影，諸如閃爍、動態假輪廓(DFC)及色分離(CBU)。
在某些實施方案中，顯示裝置之複雜性可由於數位灰階技術中所利用之資料緩衝器之消除而簡化。
在某些實施方案中，可藉由使用類比像素電路來減少在達成像素之所要光輸出之前所需之快門轉變之次數。減少轉變之次數繼而可減少顯示裝置之總電力消耗。另外，光源可一較高工作循環操作，改良其效率且提供進一步節能。
像素電路亦可包含一補償電路以改良控制處於一特定狀態中之光調變器操作之持續時間之精確度。補償電路確保可由於溫度改變、製作程序變化、材料之固有性質等引起之像素電路組件之不可預測變化不會影響像素電路之操作。
在某些實施方案中，相同像素電路可用於類比及數位灰階技術兩者以用於顯示影像圖框。此允許顯示裝置容易在操作之數位、類比及混合數位類比模式之間切換，此繼而可改良顯示器件之電力消耗。
圖1A展示一實例性直觀式基於MEMS之顯示裝置100之一示意圖。顯示裝置100包含配置成列及行之複數個光調變器102a至102d(統稱「光調變器102」)。在顯示裝置100中，光調變器102a及102d處於敞開狀態，從而允許光通過。光調變器102b及102c處於關閉狀態，從而阻礙光通過。藉由選擇性地設定光調變器102a至102d之狀態，顯示裝置100可用於形成一背光照明顯示器(若由一或多個燈105照明)之一影像104。在另一實施方案中，裝置100可藉由反射源自該裝置前面之周圍光來形成一影像。在另一實施方案中，裝置100可藉由反射來自定位於該顯示器前面之一或多個燈之光(亦即，藉由使用一前光)來形成一影像。
在某些實施方案中，每一光調變器102對應於影像104中之一像素106。在某些其他實施方案中，顯示裝置100可利用複數個光調變器來形成影像104中之一像素106。舉例而言，顯示裝置100可包含三個 色彩特定光調變器102。藉由選擇性地敞開對應於一特定像素106之色彩特定光調變器102中之一或多者，顯示裝置100可在影像104中生成一色彩像素106。在另一實例中，顯示裝置100包含每像素106兩個或兩個以上光調變器102以在一影像104中提供照度位準。關於一影像，一「像素」對應於由影像之解析度界定之最小圖素。關於顯示裝置100之結構組件，術語「像素」係指用於調變形成該影像之一單個像素之光之組合式機械與電組件。
顯示裝置100係一直觀式顯示器，此乃因其可不包含通常在投影應用中發現之成像光學件。在一投影顯示器中，將形成於該顯示裝置之表面上之影像投影至一螢幕上或至一牆壁上。該顯示裝置實質上小於所投影影像。在一直觀式顯示器中，使用者藉由直接注視該顯示裝置來察看該影像，該顯示裝置含有該等光調變器及視情況用於增強在該顯示器上所察看到之亮度及/或對比度之一背光或前光。
直觀式顯示器可以一透射模式或反射模式操作。在一透射顯示器中，光調變器過濾或選擇性地阻擋源自定位於該顯示器後面之一或多個燈之光。來自燈之光視情況被注射至一光導或「背光」中以使得可均勻地照明每一像素。透射直觀式顯示器通常構建至透明或玻璃基板上以促進其中含有光調變器之一個基板直接定位在背光頂部上之一夾層總成配置。
每一光調變器102可包含一快門108及一光圈109。為照明影像104中之一像素106，快門108經定位以使得其允許光通過光圈109朝向一觀看者。為保持一像素106未被照亮，快門108經定位以使得其阻礙光通過光圈109。光圈109係由穿過每一光調變器102中之一反射或吸光材料圖案化之一開口界定。
該顯示裝置亦包含連接至該基板且連接至該等光調變器以用於控制快門之移動之一控制矩陣。該控制矩陣包含一系列電互連件(舉 例而言，互連件110、112及114)，該一系列電互連件包含每列像素至少一個寫入啟用互連件110(亦稱作一掃描線互連件)、每一行像素之一個資料互連件112及提供一共同電壓至所有像素或至少至來自顯示裝置100中之多個行及多個列兩者之像素的一個共同互連件114。回應於施加一適當電壓(寫入啟用電壓，VWE)，一給定列像素之寫入啟用互連件110使該列中之像素準備好接受新快門移動指令。資料互連件112以資料電壓脈衝之形式傳遞新移動指令。在某些實施方案中，施加至資料互連件112之資料電壓脈衝直接促成快門之一靜電移動。在某些其他實施方案中，資料電壓脈衝控制切換器，諸如電晶體或其他非線性電路元件，該等切換器控制單獨致動電壓(其量值通常高於資料電壓)至光調變器102之施加。此等致動電壓之施加然後產生快門108之靜電驅動之移動。
圖1B展示一實例性主機器件120(亦即，行動電話、智慧型電話、PDA、MP3播放器、平板電腦、電子閱讀器、小筆電、筆記型電腦、手錶等)之一方塊圖。該主機器件120包含一顯示裝置128、一主機處理器122、環境感測器124、一使用者輸入模組126及一電源。
顯示裝置128包含複數個掃描驅動器130(亦稱作寫入啟用電壓源)、複數個資料驅動器132(亦稱作資料電壓源)、一控制器134、共同驅動器138、燈140至146、燈驅動器148及一顯示元件(諸如圖1A中所示之光調變器102)陣列150。掃描驅動器130施加寫入啟用電壓至掃描線互連件110。資料驅動器132施加資料電壓至資料互連件112。
在該顯示裝置之某些實施方案中，資料驅動器132經組態以提供類比資料電壓至顯示元件陣列150，尤其在影像104之照度位準欲以類比方式導出之情形中。在類比操作中，光調變器102經設計以使得當透過資料互連件112施加一範圍之中間電壓時，在快門108中產生一範圍之中間敞開狀態且因此在影像104中產生一範圍之中間照明狀態或 照度位準。在其他情形中，資料驅動器132經組態以僅施加一組減少之2、3或4個數位電壓位準至資料互連件112。此等電壓位準經設計而以數位方式設定快門108中之每一者的一敞開狀態、一關閉狀態或其他離散狀態。
掃描驅動器130及資料驅動器132連接至一數位控制器電路134(亦稱為控制器134)。該控制器將資料以一幾乎連續方式發送至資料驅動器132，該資料組織成在某些實施方案中可按列且按影像圖框分組預定之序列。資料驅動器132可包含串列轉並行資料轉換器、位準移位及在某些應用情形中數位轉類比電壓轉換器。
該顯示裝置視情況包含一組共同驅動器138(亦稱作共同電壓源)。在某些實施方案中，共同驅動器138(舉例而言)藉由將電壓供應至一系列共同互連件114而提供一DC共同電位至顯示元件陣列150內之全部顯示元件。在某些其他實施方案中，共同驅動器138遵循來自控制器134之命令而發佈電壓脈衝或信號至顯示元件陣列150，舉例而言，能夠驅動及/或起始陣列150之多個列及行中之全部顯示元件之同時致動之全域致動脈衝。
用於不同顯示功能之全部驅動器(舉例而言，掃描驅動器130、資料驅動器132及共同驅動器138)由控制器134而時間同步。來自該控制器之時序命令協調經由燈驅動器148之紅色燈、綠色燈及藍色燈以及白色燈(分別為140、142、144及146)之照明、顯示元件陣列150內的特定列之寫入啟用及定序、來自資料驅動器132之電壓之輸出及提供顯示元件致動之電壓之輸出。在某些實施方案中，燈係發光二極體(LED)。
控制器134判定可藉以將快門108中之每一者重設為適於一新影像104之照明位準之定序或定址方案。可以週期性間隔設定新影像104。例如，對於視訊顯示，以在介於自10赫茲(Hz)至300赫茲之範圍 的頻率再新彩色影像104或視訊圖框。在某些實施方案中，一影像圖框至陣列150之設定與燈140、142、144及146之照明同步以使得用一系列交替色彩(諸如，紅色、綠色及藍色)照明交替影像圖框。每一各別色彩之影像圖框稱作一色彩子圖框。在稱作場色序方法之此方法中，若色彩子圖框以超過20Hz之頻率交替，則人類大腦將把交替圖框影像平均化為對具有一廣泛及連續範圍之色彩之一影像之感知。在替代實施方案中，在顯示裝置100中可採用具有原色之四個或四個以上燈，從而採用除紅色、綠色、藍色及白色以外之原色。
在某些實施方案中，在顯示裝置100經設計用於快門108在敞開與關閉狀態之間的數位切換之情形下，控制器134藉由分時灰階之方法形成一影像，如先前所闡述。在某些其他實施方案中，顯示裝置100可透過每像素使用多個快門108來提供灰階。
在某些實施方案中，一影像104狀態之資料由控制器134藉由對個別列(亦稱作掃描線)之一順序定址載入至顯示元件陣列150。對於該序列中之每一列或掃描線，掃描驅動器130將一寫入啟用電壓施加至陣列150之彼列之寫入啟用互連件110，且隨後資料驅動器132為選定列中之每一行供應對應於所要快門狀態之資料電壓。重複此程序直至已針對陣列150中之全部列載入資料為止。在某些實施方案中，用於資料載入之選定列之序列係線性的，在陣列150中自頂部進行至底部。在某些其他實施方案中，選定列之序列係偽隨機化，以便使視覺假影最小化。且在某些其他實施方案中，按區塊組織定序，其中針對一區塊，將影像104狀態之僅某一分率之資料載入至陣列150，舉例而言藉由僅依次定址陣列150中之每第5列。
在某些實施方案中，將影像資料載入至陣列150之程序與致動陣列150中之顯示元件之程序在時間上分離。在此等實施方案中，顯示元件陣列150可包含用於陣列150中之每一顯示元件之資料記憶體元 件，且控制矩陣可包含一全域致動互連件以用於自共同驅動器138攜載觸發信號以根據記憶體元件中所儲存之資料起始快門108之同時致動。
在替代實施方案中，顯示元件陣列150及控制該等顯示元件之控制矩陣可配置成除矩形列及行以外之組態。舉例而言，該等顯示元件可配置成六邊形陣列或曲線列及行。通常，如本文中所使用，術語「掃描線」應指代共用一寫入啟用互連件之任何複數個顯示元件。
主機處理器122通常控制主機之操作。舉例而言，主機處理器122可係用於控制一可攜式電子器件之一通用或專用處理器。關於包含在主機器件120內之顯示裝置128，主機處理器122輸出影像資料以及關於主機之額外資料。此種資訊可包含來自環境感測器之資料，諸如周圍光或溫度；關於主機之資訊，包含(舉例而言)主機之一操作模式或主機之電源中所剩餘之電力之量；關於影像資料之內容之資訊；關於影像資料類型之資訊；及/或用於顯示裝置在選擇一成像模式中使用之指令。
使用者輸入模組126直接或經由主機處理器122將使用者之個人偏好傳送至控制器134。在某些實施方案中，使用者輸入模組126係由使用者藉以程式化個人偏好(諸如「較深色彩」、「較佳對比度」、「較低電力」、「增加之亮度」、「運動會」、「現場演出」或「動畫片」)之軟體控制。在某些其他實施方案中，使用硬體(諸如一切換器或調撥轉盤)將此等偏好輸入至主機。至控制器134之複數個資料輸入引導該控制器將資料提供至對應於最佳成像特性之各種驅動器130、132、138及148。
一環境感測器模組124亦可作為該主機器件120之一部分而被包含。該環境感測器模組124接收關於周圍環境之資料，諸如溫度及/或周圍照明條件。感測器模組124可經程式化以區分該器件是正在一室 內或辦公室環境或是在明亮白天之一室外環境或是在夜間之一室外環境中操作。感測器模組124將此資訊傳遞至顯示器控制器134，以使得控制器134可回應於周圍環境而最佳化觀看條件。
圖2A及圖2B展示一實例性基於快門之光調變器400之視圖。光調變器(亦稱作「雙重致動器快門總成」)400可包含用於致動一快門之雙重致動器。雙重致動器快門總成400可適於併入至圖1A之直觀式基於MEMS顯示裝置100中作為光調變器102。如圖2A中所示，雙重致動器快門總成400處於一敞開狀態中。圖2B展示處於一關閉狀態之雙重致動器快門總成400。快門總成400在一快門406之任一側上包含致動器402及404。獨立控制每一致動器402及404。一第一致動器(一快門敞開致動器402)用來敞開快門406。一第二相反致動器(快門關閉致動器404)用來關閉快門406。致動器402及404兩者皆係柔性樑電極致動器。致動器402及404藉由實質上沿平行於快門406懸掛於其上方之一光圈層407之一平面驅動快門406來敞開並關閉該快門。快門406藉由附接至致動器402及404之錨408懸掛於光圈層407上方之一短距離處。包含沿著其移動軸線附接至快門406之兩端之支撐件減少快門406之面外運動且將該運動實質上限制於平行於該基板之一平面。如下文將闡述，可與快門總成400一起使用各種不同控制矩陣。
快門406包含光可從中通過之兩個快門光圈412。光圈層407包含一組三個光圈409。在圖2A中，快門總成400處於敞開狀態，且，如此，快門敞開致動器402已致動，快門關閉致動器404處於其鬆弛位置中，且快門光圈412之中心線與光圈層光圈409中之兩者之中心線重合。在圖2B中，快門總成400已移動至關閉狀態，且，如此，快門敞開致動器402處於其鬆弛位置中，快門關閉致動器404已致動，且快門406之光阻擋部分此刻處於適當位置中以阻擋光透射過光圈409(繪示為虛線)。
每一光圈具有環繞其周邊之至少一個邊緣。舉例而言，矩形光圈409具有四個邊緣。在其中於光圈層407中形成圓形、橢圓形、卵形或其他曲線狀光圈之替代實施方案中，每一光圈可具有僅一單個邊緣。在某些其他實施方案中，該等光圈在數學意義上無需分離或分開，而是可連接。亦即，雖然該光圈之部分或塑形區段可維持與每一快門之一對應，但可連接此等區段中之數者以使得該光圈之一單個連續周界由多個快門共用。
為了允許光以各種射出角度通過處於敞開狀態之光圈412及409，為快門光圈412提供大於光圈層407中之光圈409之一對應寬度或大小之一寬度或大小係有利的。為了在關閉狀態下有效地阻擋光逸出，快門406之光阻擋部分與光圈409重疊係較佳的。圖2B展示快門406中之光阻擋部分之邊緣與形成於光圈層407中之光圈409之一個邊緣之間的在某些實施方案中可預定義之一重疊416。
靜電致動器402及404經設計以使得其電壓位移行為給快門總成400提供一雙穩態特性。針對快門敞開致動器及快門關閉致動器中之每一者，存在低於該致動電壓之一電壓範圍，該電壓範圍若在彼致動器處於關閉狀態(同時該快門敞開或關閉)時施加則將使該致動器保持關閉且使該快門保持處於適當位置中，甚至在施加一致動電壓至該相反致動器之後。克服此一反作用力來維持一快門之位置所需之最小電壓稱作一維持電壓Vm。
通常，諸如致動器402及404之靜電致動器中之電雙穩定性起因於跨一致動器之靜電力係一強位置以及電壓函數之事實。光調變器400及450中之致動器之樑可經實施以充當電容器極板。電容器極板之間的力與1/d2成正比，其中d係電容器極板之間的局部分離距離。當致動器處於一關閉狀態時，致動器樑之間的局部間隔很小。因此，施加一小電壓可導致處於關閉狀態之致動器之致動器樑之間的一相對強 的力。因此，一相對小的電壓(諸如Vm)可使致動器保持處於關閉狀態，即使其他元件對致動器施加一相反的力。
在雙重致動器光調變器(例如400及450)中，光調變器之平衡部分將由跨該等致動器中之每一者之電壓差之組合效應判定。換言之，考量該三個端子(亦即，快門敞開驅動樑、快門關閉驅動樑及負載樑)之電位以及調變器位置以判定調變器上之平衡力。
對於一電雙穩態系統，一組邏輯規則可描述穩定狀態且可用於開發一既定光調變器之可靠定址或數位控制方案。將基於快門之光調變器400作為一實例，此等邏輯規則如下： 設Vs為快門或負載樑上之電位。設Vo為快門敞開驅動樑上之電位。設Vc為快門關閉驅動樑上之電位。設表達式|Vo-Vs|係指快門與快門敞開驅動樑之間的電壓差之絕對值。設Vm為維持電壓。設Vat為致動臨限電壓，亦即，在不施加Vm至一相對驅動樑的情況下致動一致動器之電壓。設Vmax為Vo及Vc之最大容許電位。設Vm<Vat<Vmax。然後，假定Vo及Vc保持低於Vmax：若|Vo-Vs|<Vm且|Vc-Vs|<Vm (規則1)
則快門將鬆弛至其機械彈簧之平衡位置。
若|Vo-Vs|>Vm且|Vc-Vs|>Vm (規則2)
則快門將不移動，亦即，無論哪個位置係由最後致動事件建立，快門皆將保持處於敞開或關閉狀態。
若|Vo-Vs|>Vat且|Vc-Vs|<Vm (規則3)
則快門將移動至敞開位置中。
若|Vo-Vs|<Vm且|Vc-Vs|>Vat (規則4)
則快門將移動至關閉位置中。
遵循其中每一致動器上之電壓差接近於零之規則1，快門將鬆弛。在諸多快門總成中，機械鬆弛位置僅部分地敞開或關閉，且因此 通常在一定址方案中避免此電壓狀態。
規則2之狀態使得能夠將一全域致動功能包含至一定址方案中。藉由維持提供至少係維持電壓Vm之樑電壓差之一快門電壓，可在寬電壓範圍內於一定址序列之中改變或切換快門敞開電位及快門關閉電位之絕對值(甚至當電壓差超過Vat時)而沒有意外快門運動之危險。
規則3及4之狀態係通常在定址序列期間作為目標以確保快門之雙穩態致動之彼等狀態。
維持電壓差Vm可設計或表示為致動臨限電壓Vat之某一分率。對於設計針對一適用雙穩定度之系統，維持電壓可處於介於Vat之約20%與約80%之間的範圍內。此有助於確保系統中之電荷洩漏或寄生電壓起伏不導致一設定保持電壓超出其維持範圍之一偏差-可導致一快門之意外致動之一偏差。在某些系統中，可提供一例外雙穩定度或滯後度，其中Vm處於Vat之約2%至約98%之一範圍內。然而，在此等系統中，務必確保可在可用之定址及致動時間內可靠地獲得|Vc-Vs|或|Vo-Vs|小於Vm之一電極電壓狀態。
在某些實施方案中，每一光調變器之第一及第二致動器耦合至一鎖存電路或一驅動電路以確保該光調變器之第一及第二狀態係該光調變器可具有之唯一兩個穩定狀態。
已研發依賴於分時原理來在影像中產生灰階值之數個數位顯示技術。此等數位顯示技術中之某些技術亦採用場色序(FSC)。將分時灰階程序與場色序技術組合可導致若干影像假影，包含閃爍、動態假輪廓(DFC)及色分離(CBU)。此等假影可克服，但通常並非不需要犧牲其他影像品質參數，需要顯著額外處理，增加之能量消耗，或採用更高成本器件硬體。
若替代一基於數位分時程序使用一類比程序來產生灰階，則可在一場色序器件中減輕，且在某些情形中消除上文所提及影像假影。 可藉由基於一輸入資料值控制一光調變器以一類比方式改變狀態之時間提供此一類比灰階程序。舉例而言，一光調變器可回應於一高資料值維持於一高透射狀態達較大量時間，且回應於一較低資料值維持達較少時間。
圖3展示可經實施用於控制一光調變器502之一第一實例性像素電路500。特定而言，像素電路500可用於控制雙重致動器光調變器，諸如圖2A及圖2B中所示之光調變器400。像素電路500可係一控制矩陣之部分，該控制矩陣控制併入類似於光調變器502之光調變器之一像素陣列。
像素電路500包含耦合至一致動電路506之一資料載入電路504a。資料載入電路504a接收並儲存與像素相關聯之資料，同時致動電路506基於由資料載入電路504a儲存之資料而致動光調變器502。在某些實施方案中，使用TFT實施像素電路500之各種組件。在某些實施方案中，可使用TFT，TFT使用諸如非晶矽、氧化銦鎵鋅或多晶矽之材料製造。在某些其他實施方案中，使用MOSFET實施像素電路500之各種組件。如由熟習此項技術者將容易理解，TFT係具有一閘極端子、源極端子及一汲極端子之三個端子電晶體。閘極端子可充當一控制端子以使得相對於源極端子施加至閘極端子之一電壓可將TFT切換接通或關斷。在接通狀態中，TFT允許自源極端子至汲極端子之電流。在關斷狀態中，TFT實質上阻擋自源極至汲極之任何電流。然而，像素電路500之實施方案並不限於TFT或MOSFETS，且亦可利用諸如雙極接面電晶體之其他電晶體。
如上文所提及，資料載入電路504a用於載入與像素相關聯之資料。具體而言，資料載入電路504a耦合至一資料互連件(DI)505，該資料互連件為像素列之相同行中所有像素共有。資料互連件505用對應於欲載入至像素中之資料之一資料電壓致能。在某些實施方案中， 資料電壓可係諸如接地之一最小資料電壓與一最大資料電壓之間的一電壓。在某些實施方案中，欲載入至一像素中之資料可係一像素強度值。在某些實施方案中，像素強度值可係與資料電壓相關。舉例而言，資料電壓之特定量值可係基於影像資料針對像素所識別之一像素強度值成反比。在具有經設計以顯示8位元灰階之一顯示器之某些實施方案中，像素強度值之範圍可介於自0至255。因此，一像素強度值0將導致一最大資料電壓，而一像素強度值255將導致一最小資料電壓。在某些其他實施方案中，像素強度值0可導致一最小資料電壓，而像素強度值255可導致一最大資料電壓。在某些實施方案中，最小資料電壓可等於TFT之一臨限電壓而最大資料電壓可等於約25V，但基於特定設計可使用較高電壓。
資料載入電路504a亦耦合至一寫入啟用互連件(WEI)507，該寫入啟用互連件為與和像素電路500相關聯之像素相同之陣列之列中之全部像素所共有。當寫入啟用互連件507用一寫入啟用電壓賦能時，資料載入電路504a接收提供於資料互連件505上之資料。
為完成資料載入功能，資料載入電路504a包含一寫入啟用電晶體508及一資料儲存電容器510。寫入啟用電晶體508可係一可控制電晶體切換器，其操作可藉由寫入啟用互連件507上之寫入啟用電壓控制。寫入啟用電晶體508之第一端子或閘極端子可耦合至寫入啟用互連件507。寫入啟用電晶體508之第二端子(汲極/源極端子)可耦合至資料互連件505，而第三端子(汲極/源極端子)可耦合至一資料儲存電容器510。資料儲存電容器510可用於儲存表示由資料互連件505提供之資料之資料電壓。資料儲存電容器510之一個端子耦合至寫入啟用電晶體508，而資料儲存電晶體510之另一端子耦合至一共同互連件(COM)509。共同互連件509將一共同接地電壓，或某些其他參考電壓提供至顯示裝置之多個列及行中之像素。
如上文所提及，資料載入電路504a耦合至致動電路506。具體而言，資料儲存電容器510耦合至一第一致動子電路512。致動電路506亦包含經由一子電路互連件515耦合至第一致動子電路512之一第二致動子電路514。第一致動子電路512控管供應至光調變器502之一第一致動器516之一第一輸出電壓。第一致動子電路512經由一第一輸出節點(Out1)520耦合至第一致動器516。第二致動子電路514控管供應至光調變器502之一第二致動器522之一第二輸出電壓。第二致動子電路514經由一第二輸出節點(Out2)524耦合至第二致動器522。光調變器亦包含一快門端子523，該快門端子通常連接至為一顯示裝置中之諸多且在某些實施例中全部快門所共有之一快門互連件(SH)525。類似於上文關於圖2A及圖2B中所示之快門總成400所論述之快門電壓Vs之一快門電壓可經由快門互連件525提供至光調變器502之快門端子523。在某些實施方案中，經由第一輸出節點512將一電壓VOUT1施加至第一致動器516及經由第二輸出節點524將一電壓VOUT2施加至第二致動器522以使得|VOUT1-Vs|>Vat且|VOUT2-Vs|<Vm，快門523將移動至一敞開狀態(如上文關於圖2A及圖2B中所論述之規則3中所闡述)，其中Vat係致動臨限電壓且Vm係維持電壓。相反地，若|VOUT2-Vs|>Vat且|VOUT1-Vs|<Vm，快門523將移動至關閉狀態(參見上文所論述之規則4)。
第一致動子電路512包含耦合至第一輸出節點520之一致動電壓電容器526，第一輸出節點520又耦合至第一致動器516。第一致動子電路512藉由適當地為致動電壓電容器526充電及使其放電來控制跨越致動電壓電容器526之電壓。具體而言，第一致動子電路512包含耦合至致動電壓電容器526之一充電路徑及一放電路徑。充電路徑包含一預充電電晶體528且放電路徑包含一負載保護電晶體530及一第一放電電晶體532。預充電電晶體528由一預充電互連件(PCH)534控制以選 擇性地允許電流自維持處於一致動電壓之一致動電壓互連件(ACT)536流動至致動電壓電容器526。在某些實施方案中，預充電電晶體528可係一n型TFT。在此一實施方案中，當一預充電電壓施加至預充電互連件534時，預充電電晶體528切換接通且允許致動電壓電容器526經充電至實質上等於致動電壓互連件536上之致動電壓之一電壓。然而，當將預充電電壓自預充電互連件534移除時，預充電電晶體528切換關斷且使電壓致動電容器526自致動電壓互連件536上之電壓隔離。
致動電壓電容器526亦耦合至負載保護電晶體530之一個端子。負載保護電晶體530亦由預充電互連件534上之預充電電壓控制。然而，負載保護電容器經組態以使得其操作狀態與預充電電晶體528之操作狀態相反。因此，當預充電電晶體528切換接通(或關斷)，負載保護電晶體530切換關斷(或接通)。在某些實施方案中，負載保護電晶體530可係一p型TFT。如此，當預充電電壓施加至預充電互連件534時，負載保護電晶體530切換關斷，而預充電電晶體528切換接通用於為致動電壓電容器526充電。此外，當預充電電壓自預充電互連件534移除時，負載保護電晶體530切換接通且允許藉由第一放電電晶體532控制致動電壓電容器526上之電荷(及電壓)。
第一放電電晶體532與負載保護電晶體530串聯耦合。具體而言，第一放電電晶體532之一汲極端子耦合至負載保護電晶體之一個端子，同時第一放電電晶體532之源極端子耦合至共同互連件509。第一放電電晶體532可實施為一電壓控制電流源。亦即，來自第一放電電晶體532之電流之量值可由施加至其閘極端子之電壓之量值控制。第一放電電晶體532之閘極端子耦合至資料儲存電容器510。因此，儲存於資料儲存電容器510中之資料電壓之量值可控制穿過第一放電電晶體532之電流之量值。如下文將論述，第一放電電晶體532之此態樣 可用於控制致動電壓電容器526之放電速率，致動電壓電容器526又可用於控制快門523維持處於一敞開或關閉狀態之持續時間。在某些實施方案中，第一放電電晶體532可係一n型TFT。然而，可採用任何適當電壓控制電流源。
第二致動子電路514耦合至第一致動子電路512、經由第二輸出節點524耦合至第二致動器522A，及耦合至致動電壓互連件536及共同互連件509。如上文所提及，第二致動子電路514基於致動電壓電容器526上之電壓而控制施加至第二致動器522之電壓(亦即，施加至第一致動器516之電壓)。類似於第一致動子電路512，第二致動子電路514亦包含用於為第二輸出節點524充電及使其放電之一充電路徑及一放電路徑。充電路徑包含一第二致動電晶體538且放電路徑包含一第二放電電晶體540。第二致動電晶體538之一個端子耦合至致動電壓互連件536，而一第二端子耦合至第二輸出節點524。第二放電電晶體540之一個端子耦合至第二輸出節點524，而第二端子耦合至共同互連件509。第二致動電晶體538及第二放電電晶體540兩者之控制端子(亦即，閘極端子)經由子電路互連件515耦合至第一致動子電路512之第一輸出節點520。在某些實施方案中，第二致動電晶體538可係一p型電晶體且第二放電電晶體540可係一n型電晶體。
第二致動子電路514通常將由第一致動子電路512施加至第一致動器516之電壓反轉，且將經反轉電壓施加至第二致動器522。因此，當致動電壓電容器526經充電至致動電壓互連件536上之致動電壓時，第二致動電晶體538切換關斷而第二放電電晶體540切換接通，因此將第二致動器522處之電壓拉動為低。此意指快門處於一敞開位置中。然而，當致動電壓電容器526上之電壓變為低於一電壓臨限值時，第二致動電晶體538切換接通且第二放電電晶體540切換關斷。此致使第二致動器522經充電為致動電壓互連件536上之致動電壓，導致快門 523切換至關閉位置。
圖4展示圖3中所示之像素電路500之一實例性時序圖600。特定而言，時序圖展示在兩個影像圖框F1及F2內之像素電路500之各個節點處之電壓位準。VPCH 602表示預充電互連件534上之電壓，VOUT1 604表示第一輸出節點520處之電壓，VOUT2表示第二輸出節點524處之電壓，VDATA表示資料互連件505上之資料電壓，且調變器狀態610表示光調變器502之快門523之狀態。圖4中所示之每一電壓通常在一高值與一低值之間擺動。但任何一個電壓之高值及低值可或可不等於另一電壓之高值及低值。時序圖600中之各個電壓之上升及下降時間僅係圖解說明，且可不表示此等電壓之實際上升及下降時間。
第一圖框F1在時間t0處以預充電互連件534上之預充電電壓VPCH 602變高而開始。參考圖3，預充電互連件534耦合至預充電電晶體528及負載保護電晶體530兩者之閘極端子。假定致動電壓電容器526上之電壓經放電，預充電互連件534上之一高電壓將使預充電電晶體528切換接通且使負載保護電晶體530切換關斷。使預充電電晶體528切換接通致使電流自致動電壓互連件536(其通常維持處於一高值)流動至致動電壓電容器526。電壓致動電容器526之充電致使第一輸出節點520處之電壓增加，如圖4中之電壓VOUT1 604所示。第一輸出節點520耦合至第一致動器516。因此，第一輸出節點520上之一高電壓致動第一致動器516。如上文所提及，致動第一致動器516致使快門切換至敞開位置，如由圖4中調變器狀態610所示。
第二致動子電路514使第一輸出節點520處之電壓反轉且將經反轉電壓施加於第二輸出節點524處。具體而言，第一輸出節點520上之高電壓使第二放電電晶體540切換接通且使第二致動電晶體538切換關斷。因此，第二輸出節點524處且因此第二致動器522處之電壓VOUT2 606為低。
在預充電互連件534維持為一高電壓時，一資料電壓VDATA施加至資料互連件505，藉此將資料電壓儲存於資料儲存電容器510。
在時間t1處，預充電互連件534上之電壓降低。此導致預充電電晶體528切換關斷，且負載保護電晶體530切換接通。隨著負載保護電晶體530切換接通，致動電壓電容器之放電速率取決於第一放電電晶體532，且特定而言取決於施加至第一放電電晶體532之閘極之資料電壓。如上文所提及，第一放電電晶體532經組態為一電壓控制電流源。因此，流動穿過第一放電電晶體532之電流之量值隨資料電壓VDATA1而變。流動穿過第一放電電晶體532之電流之量值判定致動電壓電容器526之放電速率，此繼而判定跨越致動電壓電容器526之致動電壓之衰減速率。因此，第一輸出節點520處之電壓VOUT1604開始在時間t1處以隨資料電壓VDATA1而變之一速率衰減。
第一輸出端子520處之電壓VOUT1 604施加至第二致動子電路514之第二致動電晶體538及第二放電電晶體540之閘極端子。注意，在時間t1處，當VOUT1 604為高時，第二致動電晶體538切換關斷，而第二放電電晶體540切換接通。隨著VOUT1 604減少，其在時間t2處達到一電壓臨限值(在圖4中標示為Vthreshold)。當VOUT1 604處於或低於電壓臨限值時，第二致動電晶體538將處於接通狀態中而第二放電電晶體540將處於關斷狀態中。因此，第二輸出節點524處之電壓VOUT2 606經拉動為高。第二致動器522致動，導致快門切換至關閉狀態，如由圖4中之調變器狀態610所示。在預充電電壓移除之後快門523保持處於敞開狀態中之持續時間由tOPEN-1標示。
如上文所論述，顯示裝置藉由一或多個色彩之照明光源之一組合及藉由在照明週期期間基於影像資料將像素之狀態切換處於一敞開或關閉狀態中來形成一影像。在某些實施方案中，光源可在當預充電互連件534降低且橫跨致動電壓電容器526之電壓VOUT1開始衰減時之 時間t1處接通。在某些其他實施方案中，光源可在時間t1之後的某時間接通以允許接收對應於一0強度之一資料電壓之快門(亦即，其針對所有影像圖框係完全暗或處於關閉狀態)在光源接通之前關閉。在此等實施方案中，時間tOPEN-1可自光源接通之時間開始；替代自當預充電互連件534降低時之時間t1開始。時間tOPEN-1之持續時間及光源之照明強度組合地可判定像素之所得像素強度。通常，光源照明強度貫穿圖框保持恆定。因此，所要像素強度可藉由適當地組態快門保持處於敞開狀態之時間tOPEN-1來達成。
下一圖框F2在時間t3處以預充電電壓VPCH 602變高開始。因此，第一預充電電晶體528切換接通，而負載保護電晶體530切換關斷。致動電壓電晶體526經充電，此導致第一輸出節點520處之電壓VOUT1變高。如上文所提及，第二致動子電路514使第一輸出節點520處之電壓反轉且將經反轉電壓施加至第二輸出節點524。因此，施加至第二致動器522之電壓VOUT2經拉動為低。因此，第一輸出節點520上之高電壓致使第一致動器516致動，導致快門523切換至一敞開狀態。
在預充電互連件534維持處於一高電壓時，將一資料電壓VDATA2施加至資料互連件505，藉此將資料電壓儲存於資料儲存電容器510上。應注意VDATA2>VDATA1；亦即，施加至第一放電電晶體532之閘極端子之電壓將在圖框F2中比先前圖框F1中之電壓大。
在時間t4處，預充電互連件534上之電壓降低。因此，預充電電晶體528切換關斷且負載保護電晶體530切換接通。流動穿過第一放電電晶體532之電流係隨VDATA2而變。因此，在VDATA2>VDATA1時，對應於VDATA2之流動穿過第一放電電晶體532之電流將大於對應於VDATA1之電流。因此，致動電壓電容器526上之致動電壓之衰減速率在圖框F2中將高於圖框F1中之衰減速率。由於較高衰減速率，電壓VOUT1將比其在圖框F1中快速地達到Vthreshold。只要電壓VOUT1達到Vthreshold， 第二致動子電路514將第二輸出節點524上之電壓VOUT2 606拉動為高，致動第二致動器522且將快門523切換至一關閉狀態。如在圖框F1期間，一光源在圖框F2期間接通。此光源可在當預充電互連件534降低時之時間t4處或此後不久接通以允許接收指示其將處於一完全暗狀態之資料之快門關閉。光源接通與快門處於敞開狀態之組合促進與像素電路500相關聯之像素之像素強度。
在預充電電壓移除自後快門保持處於敞開狀態之持續時間由tOPEN-2標示。如圖4中所繪示，tOPEN-2<tOPEN-1。一般而言，快門敞開之持續時間可藉由在資料互連件505上載入適當資料電壓來針對每一圖框加以調整。可基於欲載入至與像素電路500相關聯之像素中之資料而選擇在某些實施方案中係類比之此資料電壓。如上文所提及，在某些實施方案中，最低資料電壓可表示最高像素強度值而最高資料電壓可表示欲載入至與像素電路500相關聯之像素中之最低像素強度值。在某些其他實施方案中，可實施相反情況，其中最低電壓可表示最低像素強度值而最高資料電壓可表示最高像素強度值。
圖5展示可經實施用於控制一光調變器502之一第二實例像素電路700。特定而言，像素電路700可用於控制雙層致動器光調變器，諸如圖2A及圖2B中所示之光調變器400。像素電路700可係控制併入類似於光調變器502之光調變器之一像素陣列之一控制陣列之部分。在諸多方面中，圖5中所示之像素電路700類似於圖3中所示之像素電路500。然而，像素電路700包含用於臨限電壓補償之額外電路。
返回參考圖3之像素電路500，流動穿過係一電壓控制電流源之一實例之第一放電電晶體532之電流Ids可表達為：I ds =k(V gs -V th )2，其中「k」係增益，「Vgs」橫跨閘極端子及源極端子(連接至共同互連件509)之電壓，且「Vth」係第一放電電晶體532之臨限電壓。因此，電流Ids之量值部分地隨第一放電電晶體532之臨限電壓Vth而變。在某些 實施方案中，臨限電壓Vth可部分地隨以下各項中之一或多者而變：溫度、製作程序(包含退火程序及沈積程序)及用於製作電晶體之材料，及可存在之電晶體上之任何DC偏壓等，該等項中之每一者可不可預測地變化。因此，臨限電壓Vth之不可預測變化可致使電流Ids之量值之不可預測變化。如上文所提及，快門523保持處於敞開狀態之持續時間tOPEN部分地基於流動穿過第一放電電晶體532之電流Ids之量值。因此，電流Ids之量值之不可預測變化可不期望地致使一像素之持續時間tOPEN及輸出光強度之不可預測變化。圖5中所示之像素電路700包含提供臨限電壓補償之電路，此導致電流Ids實質上獨立於第一放電電晶體532之臨限電壓Vth。
參考圖5之像素電路700，像素電路700包含用於提供臨限電壓補償之一補償電晶體542。補償電晶體542之閘極端子耦合至預充電互連件534，而其他兩個端子中之每一者分別耦合至第一放電電晶體532之閘極端子及汲極端子。此外，與包含一p型負載保護電晶體530之圖3中所示之像素電路500相比，圖5中所示之像素電路700替代地包含一n型負載保護電晶體544。此外，n型負載保護電晶體544之閘極端子耦合至一設定互連件546。此外，與其中資料儲存電容器510耦合於寫入啟用電晶體508與共同互連件509之間的圖3中所示之像素電路500相比，像素電路700中之資料載入電路504b之資料儲存電容器510替代地耦合於寫入啟用電晶體508與第一放電電晶體532之閘極端子之間。
在操作期間，預充電互連件534上之預充電電壓升高。另外，設定互連件546上之一設定電壓升高，且寫入啟用互連件507與資料互連件505兩者維持處於一低電壓。因此，預充電電晶體528、負載保護電晶體544及補償電晶體542切換接通。此允許電流自致動電壓互連件536流動至電荷致動電壓電容器526及節點A。節點A處之電壓VA將通常上升超過第一放電電晶體532之臨限電壓。隨著預充電電晶體528及 負載保護電晶體544兩者切換接通，第一放電電晶體532之切換接通(由於節點A處之電壓上升超過第一放電電晶體532之臨限電壓)可在致動電壓互連件536與共同互連件509之間造成一不期望電流路徑。為避免此一狀況，共同端子509處之電壓可上升為高以防止第一放電電晶體532切換接通。在第一輸出節點520處之電壓為高時，第二致動子電路514將第二輸出節點524處之電壓拉動為低。因此，快門523移動至敞開狀態。
隨後，設定互連件546上之設定電壓降低。因此，負載保護電晶體544切換關斷。然而，預充電互連件534仍維持處於一高電壓。因此，預充電電晶體528及補償電晶體542保持切換接通。此外，共同互連件509處之電壓降低以便允許第一放電電晶體切換接通。在節點A處之電壓VA大於第一放電電晶體532之臨限電壓時，第一放電電晶體532將切換接通。因此，一電流路徑經由補償電晶體542及第一放電電晶體532自節點A形成至共同互連件509。因此，節點A處之電壓VA將開始下降。然而，在第一放電電晶體532由於補償電晶體542之接通狀態而經有效二極體連接時，第一放電電晶體532將切換關斷，只要節點A處之電壓VA下降至第一放電電晶體532之臨限電壓Vth。
操作然後繼續進行以將資料電壓載入於資料儲存電容器510上。然而，在載入資料電壓之前，預充電互連件534及設定互連件546降低。一資料電壓Vdata施加至資料互連件505且寫入啟用互連件507升高。因此，寫入啟用電晶體508切換接通，充電節點B至資料電壓Vdata。在資料儲存電容器510係一浮動電容器時，節點A之電壓VA亦將增加Vdata。因此，節點A處之電壓VA可由以下表達式表示：V A =V th +V data 。
在資料電壓Vdata載入於資料儲存電容器510上之後，資料互連件505及寫入啟用互連件507降低。另外，設定互連件546升高而而預充 電互連件534維持處於一低電壓。在設定互連件546為高時，負載保護電晶體544切換接通。此外，在第一放電電晶體532之閘極端子處之電壓處於大於其臨限電壓之電壓VA時，第一放電電晶體532亦切換接通。在負載保護電晶體544及第一充電電晶體532兩者接通時，致動電壓電容器526將開始放電。
致動電壓電容器526之放電速率取決於流動穿過第一放電電晶體532之量值。如上文所提及，流動穿過經組態為一電壓控制電流切換器之第一放電電晶體532之電流可表達為I ds =k(V gs -V th )2，其中Vgs係閘極端子至源極端子電壓，且Vth係第一放電電晶體532之臨限電壓。在節點A耦合至第一放電電晶體532之閘極端子，Vgs=VA。此外，如上文所提及，V A =V th +V data ，因此，流動穿過第一放電電晶體532之電流Ids之表達可由下式表示：I ds =k(V data +V th -V th )2=k(V data )2。電流Ids因此獨立於第一放電電晶體532之臨限電壓Vth。因此，臨限電壓Vth之不可預測變化不影響流動穿過第一放電電晶體532之電流。此改良控制電流Ids之精確度，該精確度又改良顯示器藉以可控制快門之敞開及關閉狀態之持續時間及一影像圖框之每一像素之光輸出之精確度。
圖6展示可經實施用於控制一光調變器502之一第三實例性像素電路800。特定而言，像素電路800可用於控制雙重致動器光調變器，諸如圖2A及圖2B中所示之光調變器400。像素電路800可係控制併入光調變器(諸如光調變器502)之一像素陣列之一控制陣列之部分。圖6中所示之像素電路800分別與圖3及圖5中所示之像素電路500及700類似之處在於像素電路800亦使用一類比資料電壓來控制光調變器502之一狀態之持續時間。然而，與控制一致動電壓電容器之放電速率之像素電路500及700不同，像素電路800替代地控制為一致動電壓電容器充電之速率。
分別類似於圖3及圖5中所示之像素電路500及700之像素電路800 包含用於將資料電壓載入於資料儲存電容器510上之一資料載入電路504c。然而，在像素電路800中，資料儲存電容器510之一個端子替代耦合至共同互連件509而耦合至致動電壓互連件536。
資料載入電流504c耦合至控制光調變器502之致動電路802。具體而言，致動電路802包含耦合至光調變器502之第一致動器516及第二致動器522之一第一輸出節點(Out1)520及一第二輸出節點(Out2)524。致動電路802包含一第一致動子電路804及一第二致動子電路806。第一致動子電路804耦合至資料載入電路504c、一第一致動電壓互連件(AC1)805及一預充電互連件534。第二致動子電路806耦合至第一致動子電路804、一第二致動電壓(AC2)互連件808及預充電互連件534。第一致動子電路804及第二致動子電路806兩者亦耦合至一共同互連件509。
第一致動子電路804包含用於控制儲存於致動電壓電容器526上之電荷之一電壓控制充電路徑及一放電路徑。電壓控制充電路徑包含一第一充電電晶體810，該第一充電電晶體810以基於儲存於資料儲存電容器510中之資料電壓之量值之一速率為一致動電壓電容器526充電。在某些實施方案中，諸如圖6中所示之實施方案，第一充電電晶體810可係一p型MOSFET。第一充電電晶體810之源極端子耦合至第一致動電壓互連件805及資料儲存電容器510之一個端。第一充電電晶體810之閘極端子耦合至資料儲存電容器510之另一端，而汲極端子耦合至致動電壓電容器526及第一輸出節點520。放電路徑包含一第一放電電晶體812，第一放電電晶體812用於使致動電壓電容器526放電。放電電晶體由預充電互連件534上之一預充電電壓控制。第一放電電晶體812之汲極端子及源極端子耦合至致動電壓電容器526及共同互連件509。
第二致動子電路806亦包含用於為第二輸出節點524充電且使其 放電之一充電路徑及一放電路徑。第二輸出節點524耦合至第二致動器522，且第二輸出節點524之充電及放電可用於控制提供至第二致動器522之電壓。充電路徑包含一第二充電電晶體814，該第二充電電晶體814之一個端子耦合至第二致動電壓互連件808且其另一端子耦合至第二輸出節點524。第二充電電晶體814之閘極端子耦合至預充電互連件534。放電路徑包含耦合於第二輸出節點524與共同互連件509之間的一第二放電電晶體816。第二放電電晶體816之閘極端子耦合至第一致動子電路804之第一輸出節點520。因此，當第一輸出節點520處之電壓超過第二放電電晶體816之臨限電壓時，第二放電電晶體816切換接通，允許第二輸出節點524放電。
圖7展示圖6中所示之像素電路800之一實例性時序圖900。特定而言，時序圖900展示在兩個影像圖框F1及F2內之像素電路800之各個節點處之電壓位準。VAC1 902表示第一致動電壓互連件805上之電壓，VPCH 904表示預充電互連件534上之電壓，VOUT1 906表示第一輸出節點520處之電壓，VOUT2 908表示第二輸出節點524處之電壓，VDATA 910表示資料互連件505上之資料電壓，且調變器狀態912表示光調變器502之快門523之狀態。第二致動電壓互連件808上之電壓(未展示)通常維持為高。圖7中所示之每一電壓通常在一高值與一低值之間擺動。但任何一個電壓之高值及低值可或可不等於另一電壓之高值及低值。時序圖900中之各個電壓之上升及下降時間僅係圖解說明，且可不表示此等電壓之實際上升及下降時間。
參考圖6及圖7兩者，第一圖框F1在預充電互連件534上之電壓VPCH 904升高且第一致動電壓互連件805上之第一致動電壓VAC1 902降低之時間t0處開始。第二致動電壓互連件808貫穿像素電路800之操作中維持為高。在預充電互連件534為高時，第一放電電晶體812及第二充電電晶體814切換接通。因此，第一輸出節點520上之電壓VOUT1 906降低，且第二輸出節點524上之電壓VOUT2升高。在第二致動器522上之電壓為高時，快門523移動至一關閉狀態。一資料電壓VDATA1 910施加至資料互連件505且寫入啟用互連件507升高。因此，資料電壓VDATA1經載入至資料載入電容器510上。在將資料電壓VDATA1載入至資料載入電容器510上時，寫入啟用互連件507及資料互連件505降低。
在時間t1處，第一致動電壓互連件805上之第一致動電壓VAC1升高，且預充電互連件534上之電壓預充電電壓VPCH 904降低。因此，第一放電電晶體812及第二充電電晶體814切換關斷。資料電壓VDATA1橫跨充當一電壓控制電流源之第一充電電晶體810之閘極端子及汲極端子施加。亦即，流動穿過第一充電電晶體810之電流之量值隨資料電壓VDATA1而變。此外，橫跨致動電壓電容器526之電壓VOUT1之增加之速率部分地取決於流動穿過第一充電電晶體810之電流之量值。
在電壓VOUT1 906增加時，其在時間t2處上升超過第二放電電晶體816之臨限電壓916。因此，第二放電電晶體816將第二輸出節點524切換接通並使其放電且使電壓VOUT2 908至一低位準。電壓VOUT1在時間t3處繼續上升且達到足以致動第一致動器516之一致動電壓914。因此，快門523移動至敞開狀態912。
在時間t4處圖框F1結束時，像素電路800編織類似於其在時間t0處之狀態之一狀態。具體而言，預充電互連件534上之電壓VPCH 904升高且第一致動電壓互連件805上之第一致動電壓VAC1 902降低。因此，快門523返回至關閉狀態912。在快門523保持處於敞開狀態中之圖框F1期間之持續時間由持續時間tOPEN-1指示。
在圖框F2期間，大於在第一圖框F1期間載入之資料電壓VDATA1之一資料電壓VDATA2由資料載入電路504c載入。在時間t5處，像素電路800處於類似於其在上文所論述時間t1處之狀態之一狀態。亦即，第 一致動電壓互連件805上之第一致動電壓VAC1升高，且預充電互連件534上之電壓預充電電壓VPCH 904降低。由於在圖框F2期間載入之資料電壓VDATA2大於在圖框F1期間載入之資料電壓VDATA1，在圖框F2期間以一相對較快速速率為致動電壓電容器526充電。因此，自電壓VOUT1開始上升之時間t5至快門523移動至敞開狀態中之時間t6之持續時間tOPEN-2相對大於在圖框F1期間之持續時間tOPEN-1。最終，在時間t7處，圖框F2之持續時間結束且像素電路800處於其中可載入隨後圖框之資料電壓之一狀態。因此，如圖7中所示，光調變器維持處於一特定狀態之持續時間可藉由控制資料電壓之量值來控制。
圖8展示一實例性控制矩陣1000之一示意圖。控制矩陣1000適於控制併入至圖1A之基於MEMS之顯示裝置100中之光調變器。控制矩陣1000可定址一像素矩陣1002。每一像素1002可包含一光調變器1004，諸如圖2A及圖2B之雙重致動器快門總成400或圖3中所示之光調變器502。每一像素1002亦可包含一像素電路1006，諸如圖3之像素電路500。此外，控制矩陣1000亦可經調適以分別利用圖5及圖6中所示之像素電路700或像素電路800。舉例而言，控制矩陣1000可包含類似於像素電路700之設定互連件546之一額外設定互連件；或包含類似於像素電路800之第二致動電壓互連件808之一第二致動電壓互連件。雖然圖8展示僅具有兩個列及兩個行像素1002之控制矩陣1000，但應理解控制矩陣1000可包含額外列及行像素1002。
控制矩陣1000包含用於控制矩陣1000中之每一像素1002列之一寫入啟用互連件(WEI)1008及用於控制矩陣1000中之每一像素1002行之一資料互連件(DI)1010。圖3中所示之寫入啟用互連件507及資料互連件505係此等互連件之實例。每一寫入啟用互連件1008將一寫入啟用電壓源電連接至一對應像素1002列中之像素1002。每一資料互連件1010將一資料電壓源電連接至一對應像素1002行中之像素1002。
控制矩陣1000亦包含為控制矩陣1000之多個列及多個行中之像素1002所共有之互連件。在某些實施方案中，互連件係為控制矩陣1000之全部列及行中之像素1002所共有。控制矩陣1000包含一致動互連件(AC)1012、一預充電互連件(PCH)1014、一共同或接地互連件(COM)1016及一快門互連件(SH)1018。在某些實施方案中，圖3中所示之致動電壓互連件536、預充電互連件534、共同互連件509及快門互連件525分別係致動互連件1012、預充電互連件1014、共同或接地互連件1016及快門互連件1018之實例。如此，致動互連件1012可為像素電路1002之操作提供一致動電壓，預充電互連件1014可為像素電路1002之操作提供一預充電電壓，共同互連件1016可為像素電路1006之操作提供一共同或接地參考電壓，且快門互連件1018可提供一快門電壓至每一光調變器1004中之每一快門。像素電路1006包含將像素電路1006耦合至光調變器1004之兩個輸出節點1020及1024，其中每一輸出節點1020及1024攜載控制光調變器1004之兩個致動器中之一者之一信號。在某些實施方案中，圖3中所示之第一輸出節點520及第二輸出節點524可分別係兩個輸出節點1020及1024之實例。
在操作中，為形成一影像，控制矩陣1000藉由輪流施加一寫入啟用電壓至每一寫入啟用互連件1008來依次寫入啟用控制矩陣1000中之每一列。在一列經寫入啟用時，表示像素1002之像素強度之類比資料電壓選擇性地施加至資料互連件1010。針對一寫入啟用列，施加寫入啟用電壓使得每一像素電路1006之資料載入電路能夠儲存提供於資料互連件1010上之資料電壓。在將資料提供至所有列中之所有像素1002之後，控制矩陣1000以類似於上文關於圖3及圖4展示用於第一致動互連件536及預充電互連件534之方式之一方式來控制第一致動互連件1012及預充電互連件1014上之電壓。
圖9展示用於使用一像素電路來操作一雙層致動器光調變器之一 程序1100之一實例性流程圖。特定而言，程序1100包含：將對應於一資料值之一資料電壓儲存於一資料儲存元件中(階段1102)，將一致動電容器充電至一致動電壓(階段1104)、以基於儲存於資料儲存元件上之資料電壓之量值之一速率使致動電容器選擇性地放電(階段1106)及回應於致動電壓與一電壓臨限值交叉而起始光調變器之狀態之一改變(階段1108)。
程序1100以將對應於一資料值之一資料電壓儲存於一資料儲存元件中(階段1102)開始。上文已關於圖3及圖4所論述之此程序階段之一項實例。具體而言，圖3展示包含經由一寫入啟用電晶體508耦合至一資料互連件之一資料儲存電容器510之一資料載入電路504c。如圖4中所示，一資料電壓VDATA 608經載入於資料互連件505上。藉由切換接通寫入啟用電晶體508來將此資料電壓儲存於資料儲存電容器510上。
程序1100亦包含將一致動電容器充電至一致動電壓(階段1104)。上文已關於圖3及圖4論述此程序階段之一項實例。具體而言，圖3展示醬油一預充電電晶體528耦合至一致動電壓互連件536之一致動電壓電容器526。如圖4中所示，當一預充電電壓VPCH 602升高，預充電電晶體528切換接通，且橫跨致動電壓電容器526之電壓VOUT1 604由於致動電壓電容器526之充電而增加。
程序1100亦包含：以基於儲存於資料儲存元件上之資料電壓之量值之一速率使致動電容器選擇性地放電(階段1106)。上文已關於圖3及圖4論述此程序階段之一項實例。具體而言，圖3展示經組態以操作為電壓控制電流源之一第一放電電晶體532。亦即，流動穿過第一放電電晶體532之電流之量值基於儲存於資料儲存電容器510中之資料電壓之量值。如圖4中所示，在時間t1處，第一放電電晶體532切換接通，導致致動電壓電容器526之放電。致動電壓電容器526之放電繼而 導致橫跨致動電壓電容器526之電壓VOUT1 604之衰減。電壓VOUT1衰減之速率基於資料電壓VDATA之量值。
程序1100進一步包含：回應於致動電壓與一電壓臨限值交叉而起始光調變器之狀態之一改變(階段1108)。上文已關於圖3及圖4論述此處理階段之一項實例。具體而言，圖3展示耦合至致動電壓電容器526之一第二致動子電路514。第二致動子電路514經組態以在橫跨致動電壓電容器526之電壓變得低於一電壓臨限值時將施加至一第二致動器522之電壓拉動為高。如圖4中所示，在電壓VOUT1 604衰減低於電壓臨限值Vthreshold時，施加至第二致動器522之電壓VOUT2 606拉動為高。此導致第二致動器522之致動且將光調變器502之狀態切換至一關閉狀態610。光調變器502保持處於敞開位置中之持續時間tOPEN基於資料電壓VDATA。應注意，上文已關於圖5中所展示之第二實例性像素電路700論述程序1100之階段中之每一者之額外實例。
在某些實施方案中，關於圖3、圖5及圖6所論述之像素電路可用於操作之類比模式及數位模式兩者。圖10A至圖10D展示圖解說明顯示裝置操作之各種時序圖。特定而言，圖10A展示用於僅使用數位分時灰階來顯示影像之顯示裝置之操作。在某些實施方案中，一控制器可致使像素電路來以類比模式及數位模式兩者操作，提供一混合數位-類比操作模式。圖10B至圖10D展示此一混合數位-類比操作模式之實例。
如上文所指示，圖10A展示採用數位分時灰階之一顯示裝置之操作。圖10A展示一像素之狀態1202及一光源LS之對應照明狀態1204。圖10A中所示之實例圖解說明用於顯示一影像圖框之一5位元二進制加權分時灰階技術。因此，圖10A展示五個子圖框：一第一子圖框SF1、一第二子圖框SF2、一第三子圖框SF3、一第四子圖框SF4及一第五子圖框SF5。子圖框經二進制加權，其中第一子圖框SF1具有最 高權重(16)且每一隨後子圖框具有先前子圖框之權重之一半的權重。為產生一像素強度，像素強度值可轉換成一5位元二進制碼，以使得自最高有效位元至最低有效位元之每一位元對應於自最高加權子圖框至最低加權子圖框之一子圖框。另外，每一位元之值(0或1)指示在對應於位元位置之子圖框期間快門之關閉或敞開狀態。舉例而言，在圖10A中，像素強度值係31，其可以二進制表示為11111。因此，像素內之一快門切換至敞開狀態達五個子圖框中之每一者之整個持續時間。類似地，一像素強度值25將以二進制表示為11001。因此，產生一強度值25之一像素中之一快門將針對分別具有權重16、8及1之第一子圖框SF1、第二子圖框SF2及第五子圖框SF5處於敞開狀態。像素將在分別具有權重4及2之第三子圖框SF3及第四子圖框SF4期間關閉。在每一子圖框之前的一時間週期用於將資料(對應於敞開或關閉)載入至每一像素之像素電路中。所載入資料判定在隨後子圖框期間快門之狀態。
在數位操作模式中，快門針對子圖框之整個持續時間處於敞開狀態或關閉狀態。舉例而言，在圖10A中，快門針對五個子圖框中之每一者之整個持續時間處於敞開狀態。快門之所要狀態可藉由將一適當資料電壓載入至與像素相關聯之像素電路中達成。此等像素電路可包含(舉例而言)分別展示於圖3、圖5及圖6中之像素電路500、700及800。雖然此等像素電路已闡述為以一類比模式操作，其中快門之一狀態之持續時間基於載入至資料互連件505上之資料電壓之量值，但此等像素電路亦可用於以一數位模式操作。為以數位模式操作，可將兩個離散值中之一者之一資料電壓載入至資料互連件，其中每一離散值致使像素電路使快門移動至兩個狀態(敞開及關閉)中之一者達一光源在子圖框期間照明之整個時間。舉例而言，參考圖4，若圖框F1之持續時間視為一子圖框之持續時間，則一資料電壓(較佳地小於 VDATA1)可載入於資料互連件上以使得快門保持處於一敞開狀態中達圖框F1之整個持續時間。類似地，較佳地大於VDATA2之一資料電壓可載入於資料互連件上以使得快門保持關閉達圖框F2之整個持續時間。在此一情形中，快門可仍在此一子圖框期間移動至敞開狀態，但資料電壓足夠高以使得儲存於一致動電壓電容器(諸如圖3中所繪示之致動電壓電容器526)上之電壓足夠快速衰減以使得快門在光源接通達子圖框之前恢復成關閉狀態。以此方式，快門及顯示裝置整體上可使用上文在圖3、圖5及圖6中所論述之像素電路來以數位模式操作。
圖10B及圖10C針對兩個不同實例性像素強度值展示在一混合數位-類比操作期間之像素之狀態及照明該像素之一光源之對應狀態。特定而言，圖10B展示自使用一混合數位-類比操作模式來輸出一強度值31之像素產生之像素之狀態1206及光源LS之對應狀態1208。圖10C展示自使用混合數位-類比操作模式輸出一強度值21之像素產生之像素之狀態1210及光源LS之對應狀態1212。在兩個實例中，若像素以一完全數位模式操作，則像素以數位模式操作以輸出將在第一子圖框SF1及第二子圖框SF2期間輸出之光之量。像素以類比模式操作達影像圖框之剩餘持續時間，藉此用一單個類比子圖框來替換三個最低加權子圖框。
如圖10B中所圖解說明，以一數位模式產生對應於已在前兩個子圖框SF1及SF2中輸出之光之光輸出。因此，圖10B中在第一子圖框SF1及第二子圖框SF2期間之像素及光源LS之狀態類似於其在圖10A中所示之完全數位操作之子圖框SF1及SF2期間之狀態。具體而言，在第一子圖框SF1及第二子圖框SF2期間快門切換至敞開位置且光源LS接通。在第二子圖框SF2之後，顯示裝置切換至一類比操作模式。在類比模式中，快門在敞開狀態與關閉狀態之間非重複地切換以輸出第三子圖框SF3、第四子圖框SF4及第五子圖框SF5。替代地，快門切換 至敞開狀態一次達由tOPEN-3標示之一持續時間，且此後切換至關閉狀態。為比較起見，使用虛線在圖10B中展示使用數位操作之快門及光源LS之狀態。
類比模式之持續時間tOPEN-3由所要像素強度值及對在以數位模式操作時由像素產生之像素之總光輸出之貢獻而判定。舉例而言，快門在第一子圖框SF1及第二子圖框SF2中處於敞開狀態。因此，根據分別與第一子圖框SF1及第二子圖框SF2相關聯之二進制加權16及8，數位操作模式(包含子圖框SF1及SF2)將一值24促進至所要像素強度31。因此，為顯示所要像素強度31達整個影像圖框，類比模式將必須促進對應於一像素強度值7之光輸出。因此，對應於一像素強度值7之一資料電壓VDATA可載入於耦合至像素之資料互連件。通常，快門在類比模式中保持敞開之持續時間tOPEN-3將實質上等於快門在第三子圖框SF3、第四子圖框SF4及第五子圖框SF5中已保持敞開之組合持續時間(若其以數位模式操作)。此外，光源接通之持續時間至少等於快門處於敞開狀態之持續時間tOPEN-3。在光源LS用於照明顯示裝置中之數個(若非全部)像素時，光源LS可在維持處於接通狀態達至少與所有像素當中最長快門敞開持續時間一樣長。
如上文所提及，圖10C展示顯示裝置之一第二實例性混合數位類比操作模式。在此實例中，所要像素強度具有一值21。像素強度值21之5位元數位表示表示為：10101。因此，在採用一5位元、二進制加權、灰階技術之一完全數位操作模式(在圖10C中由虛線指示)中，快門將必須在第一子圖框SF1、第三子圖框SF3及第五子圖框SF5期間切換至敞開位置。然而，顯示裝置在第三子圖框SF3開始之前切換至一類比模式。因此，其中快門僅在第一子圖框SF1期間處於敞開狀態中之數位模式促進在總所要像素強度值21範圍外之一像素強度16之一光輸出。因此，類比模式將必須另外促進對應於一像素強度值5之一光 輸出以達成所要像素強度值21。
在類比模式中，快門移動至敞開位置達一持續時間tOPEN-4，此等效於像素強度值5。因此，可將對應於一像素強度值5之一資料電壓VDATA載入於耦合至像素之資料互連件。因此，持續時間tOPEN-4將實質上等於子圖框SF3及SF5之總持續時間，在此期間若快門以數位模式操作則其將敞開。
為產生一特定像素強度，類比操作模式可花費少於數位操作模式之時間。舉例而言，參考圖10A，在第一子圖框SF1及第二子圖框SF2之推移之後，數位操作模式需要完成第三子圖框SF3、第四子圖框SF4及第五子圖框SF5用於產生一像素強度7。另一方面，如圖10B中所示，在類比操作模式中，相同像素強度值7之產生以相對少時間(亦即，在標記為tOPEN-3之持續時間結束時)完成。若顯示器以一完全數位模式操作，則自替代地必須使用三個單獨定址階段(一個階段針對第三子圖框SF3、第四子圖框SF4及第五子圖框SF5中之每一者)能夠使用類比灰階將一單個定址階段用於影像圖框輸出之部分而產生時間節約。藉由使用類比操作模式在一影像圖框期間可用之額外時間可以數種方式利用。在某些實施方案中，影像圖框自身之持續時間可減少以增加圖框速率。圖框速率之一增加可減少閃爍及其他影像假影。在某些其他實施方案中，如關於圖10D所論述，可用之額外時間可用於以較低功率操作光源LS。
圖10D展示在一第三實例性混合數位-類比操作模式期間像素之狀態1214及光源LS之對應狀態1216。與圖10B中所示之混合操作模式之類比部分相比而言，快門敞開狀態之持續時間及光源之照明強度經調整以使得光源可以一較低功率操作而不影響像素強度。特定而言，持續時間tOPEN-5(亦即，圖10D中快門保持敞開且照明之持續時間)經組態成係圖10B中所示之持續時間tOPEN-3的兩倍長。因此，為在類比 操作期間產生相同像素強度值7，光源之照明強度可減半。亦可利用快門敞開持續時間及照明強度之其他比例調整。
熟習此項技術者將容易理解，在圖10B至圖10D中所示之數位裝置之混合數位-類比操作中，一像素之操作可在影像圖框期間在任何時間處自數位切換至類比。舉例而言，在某些實施方案中，替代在第二子圖框SF2之後(如圖10B至圖10D中所示)，操作可在第一子圖框SF1之後，或在第三子圖框SF3之後自數位切換至類比。在某些實施方案中，影像圖框可以顯示裝置以類比模式替代數位模式操作開始。在某些實施方案中，操作可在影像圖框之持續時間期間在類比與數位之間切換一次以上。
圖11A及圖11B展示包含複數個顯示元件之一實例性顯示器件40之系統方塊圖。舉例而言，顯示器件40可係一智慧型電話、一蜂巢式或行動電話。然而，顯示器件40之相同組件或其稍微變化形式亦圖解說明諸如電視、電腦、平板電腦、電子閱讀器、手持式器件及可攜式媒體器件等各種類型之顯示器件。
顯示器件40包含一殼體41、一顯示器30、一天線43、一揚聲器45、一輸入器件48及一麥克風46。殼體41可由各種製造程序(包含注入模製及真空成形)中之任一者形成。另外，殼體41可由各種材料中之任一者製成，其包含但不限於：塑膠、金屬、玻璃、橡膠及陶瓷或其一組合。殼體41可包含可移除部分(未展示)，其可與具有不同色彩或含有不同標誌、圖片或符號之其他可移除部分互換。
顯示器30可係各種顯示器中之任一者，包含一雙穩態顯示器或類比顯示器，如本文中所闡述。顯示器30亦可經組態以包含一平板顯示器(諸如，電漿、電致發光(EL)顯示器、OLED、超扭轉向列型(STN)顯示器、LCD或薄膜電晶體(TFT)LCD)或一非平板顯示器(諸如，一陰極射線管(CRT)或其他映像管器件)。另外，顯示器30可包含 一基於機械光調變器顯示器，如本文中所闡述。
圖11B中示意性地圖解說明顯示器件40之組件。顯示器件40包含一殼體41且可包含至少部分地封圍於其中之額外組件。舉例而言，顯示器件40包含一網路介面27，網路介面27包含可耦合至一收發器47之一天線43。網路介面27可係可在顯示器件40上顯示之影像資料之一源。因此，網路介面27係一影像源模組之一項實例，但處理器21及輸入器件48亦可用作一影像源模組。收發器47連接至一處理器21，處理器21連接至調節硬體52。調節硬體52可經組態以調節一信號(諸如，過濾或以其他方式操縱一信號)。調節硬體52可連接至一揚聲器45及一麥克風46。處理器21亦可連接至一輸入器件48及一驅動器控制器29。驅動器控制器29可耦合至一圖框緩衝器28且耦合至一陣列驅動器22，該陣列驅動器又可耦合至一顯示器陣列30。顯示器件40中之一或多個元件(包含圖11A中未具體繪示之元件)可經組態以充當一記憶體器件且經組態以與處理器21通信。在某些實施方案中，一電源供應器50可為特定顯示器件40設計中之實質上全部組件提供電力。
網路介面27包含天線43及收發器47以使得顯示器件40可經由一網路與一或多個器件通信。網路介面27亦可具有某些處理能力以減輕(舉例而言)處理器21之資料處理要求。天線43可傳輸及接收信號。在某些實施方案中，天線43根據IEEE 16.11標準(包含IEEE 16.11(a)、(b)或(g))或IEEE 802.11標準(包含IEEE 802.11a、b、g、n及其進一步實施方案)傳輸並接收RF信號。在某些其他實施方案中，天線43根據Bluetooth®標準傳輸及接收RF信號。在一蜂巢式電話之情形中，天線43可經設計以接收分碼多重存取(CDMA)、分頻多重存取(FDMA)、分時多重存取(TDMA)、全球行動通信系統(GSM)、GSM/通用封包無線電服務(GPRS)、增強型資料GSM環境(EDGE)、地面中繼式無線電(TETRA)、寬頻-CDMA(W-CDMA)、演進資料最佳化(EV-DO)、 1xEV-DO、EV-DO修訂版A、EV-DO修訂版B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、演進式高速封包存取(HSPA+)、長期演進(LTE)、AMPS或用於在一無線網路(諸如利用3G、4G或5G技術之一系統)內通信之其他已知信號。收發器47可預處理自天線43接收之信號，以使得其可由處理器21接收並由其進一步操縱。收發器47亦可處理自處理器21接收之信號，以使得可經由天線43自顯示器件40傳輸該等信號。
在某些實施方案中，可由一接收器來代替收發器47。另外，在某些實施方案中，可由一影像源來替換網路介面27，該影像源可儲存或產生待發送至處理器21之影像資料。處理器21可控制顯示器件40之總體操作。處理器21自網路介面27或一影像源接收資料(諸如經壓縮影像資料)，且將該資料處理成原始影像資料或處理成可容易被處理成原始影像資料之一格式。處理器21可將經處理之資料發送至驅動器控制器29或發送至圖框緩衝器28進行儲存。原始資料通常係指識別一影像內之每一位置處之影像特性之資訊。舉例而言，此等影像特性可包含色彩、飽和度及灰度位準。
處理器21可包含一微控制器、CPU或邏輯單元以控制顯示器件40之操作。調節硬體52可包含用於將信號傳輸至揚聲器45及用於自麥克風46接收信號之放大器及濾波器。調節硬體52可係顯示器件40內之離散組件，或可併入於處理器21或其他組件內。
驅動器控制器29可直接自處理器21或自圖框緩衝器28獲取由處理器21生成之原始影像資料，且可適當地將原始影像資料重新格式化以供高速傳輸至陣列驅動器22。在某些實施方案中，驅動器控制器29可將原始影像資料重新格式化成具有一光柵狀格式之一資料流，以使得其具有適合於跨越顯示器陣列30進行掃描之一時間次序。然後，驅動器控制器29將經格式化資訊發送至陣列驅動器22。儘管一驅動器控 制器29(諸如，一LCD控制器)常常作為一獨立積體電路(IC)與系統處理器21相關聯，但此等控制器可以諸多方式實施。舉例而言，控制器可作為硬體嵌入於處理器21中、作為軟體嵌入於處理器21中或以硬體形式與陣列驅動器22完全整合在一起。
陣列驅動器22可自驅動器控制器29接收經格式化資訊且可將視訊資料重新格式化成一組平行波形，該組平行波形每秒多次地施加至來自顯示器之x-y顯示元件矩陣之數百條且有時數千條(或更多)引線。在某些實施方案中，陣列驅動器22及顯示器陣列30係一顯示模組之一部分。在某些實施方案中，驅動器控制器29、陣列驅動器22及顯示器陣列30係顯示模組之一部分。
在某些實施方案中，驅動器控制器29、陣列驅動器22及顯示器陣列30適用於本文中所闡述之顯示器類型中之任一者。舉例而言，驅動器控制器29可係一習用顯示器控制器或一雙穩態顯示器控制器(諸如，一機械光調變器顯示元件控制器)。另外，陣列驅動器22可係一習用驅動器或一雙穩態顯示器驅動器(諸如一機械光調變器顯示元件控制器)。此外，顯示器陣列30可係一習用顯示器陣列或一雙穩態顯示器陣列(諸如包含一機械光調變器顯示元件陣列之一顯示器)。在某些實施方案中，驅動器控制器29可與陣列驅動器22整合。此一實施方案在高度整合系統(舉例而言，行動電話、可攜式電子器件、手錶或小面積顯示器)中可係有用的。
在某些實施方案中，輸入器件48可經組態以允許(舉例而言)一使用者控制顯示器件40之操作。輸入器件48可包含一小鍵盤(諸如，一QWERTY鍵盤或一電話小鍵盤)、一按鈕、一切換器、一搖桿、一觸敏式螢幕、與顯示器陣列30整合之一觸敏式螢幕或一壓敏或熱敏隔膜。麥克風46可經組態而作為顯示器件40之一輸入器件。在某些實施方案中，可使用透過麥克風46之語音命令來控制顯示器件40之操作。
電源供應器50可包含各種能量儲存器件。舉例而言，電源供應器50可係一可再充電式蓄電池，諸如一鎳鎘蓄電池或一鋰離子蓄電池。在使用一可再充電蓄電池之實施方案中，可使用來自(舉例而言)一壁式插座或一光伏打器件或陣列之電力來給該可再充電蓄電池充電。另一選擇係，可再充電蓄電池可以無線方式充電。電源供應器50亦可係一可再生能量源、一電容器或一太陽能電池，包含一塑膠太陽能電池或太陽能電池塗料。電源供應器50亦可經組態以自一壁式插座接收電力。
在某些實施方案中，控制可程式化性駐存於驅動器控制器29中，該驅動器控制器可位於電子顯示器系統中之數個地方中。在某些其他實施方案中，控制可程式化性駐存於陣列驅動器22中。上文所闡述之最佳化可以任何數目個硬體及/或軟體組件實施且可以各種組態實施。
如本文中所使用，與一系列物項中之「至少一者」有關之一片語係指彼等物項之任何組合，包含單個部件。作為一實例，「以下各項中之至少一者：a、b或c」意欲涵蓋：a、b、c、a-b、a-c、b-c及a-b-c。
可將結合本文中所揭示之實施方案闡述之各種說明性邏輯、邏輯區塊、模組、電路及演算法程序實施為電子硬體、電腦軟體或兩者之組合。已就功能性大體闡述了硬體與軟體之可互換性且在上文所闡述之各種說明性組件、區塊、模組、電路及程序中加以圖解說明。此功能性係以硬體或是軟體實施取決於特定應用及強加於整個系統之設計約束。
可藉助一通用單晶片或多晶片處理器、一數位信號處理器(DSP)、一特殊應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件或經設 計以執行本文中所闡述之功能之其任一組合來實施或執行用於實施結合本文中所揭示之態樣所闡述之各種說明性邏輯、邏輯方塊、模組及電路之硬體及資料處理裝置。一通用處理器可係一微處理器或任一習用處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算器件之一組合，例如，一DSP與一微處理器之一組合、複數個微處理器、結合一DSP核心之一或多個微處理器或任一其他此組態。在某些實施方案中，可藉由特定於一既定功能之電路來執行特定程序及方法。
在一或多個態樣中，可以硬體、數位電子電路、電腦軟體、韌體(包含本說明書中所揭示之結構及其結構等效物)或其任何組合來實施所闡述之功能。亦可將本說明書中所闡述之標的物之實施方案實施為一或多個電腦程式，亦即，編碼於一電腦儲存媒體上供資料處理裝置執行或用於控制資料處理裝置之操作之一或多個電腦程式指令模組。
若以軟體實施，則該等功能可儲存於一電腦可讀媒體上或作為一電腦可讀媒體上之一或多個指令或程式碼進行傳輸。本文中所揭示之一方法或演算法之程序可實施於可駐存於一電腦可讀媒體上之一處理器可執行軟體模組中。電腦可讀媒體包含電腦儲存媒體及包含可經達成以將一電腦程式自一個地方傳遞至另一地方之任一媒體之通信媒體。一儲存媒體可係可由一電腦存取之任何可用媒體。藉助實例而非限制之方式，此等電腦可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器件、磁碟儲存器件或其他磁性儲存器件或者可用於儲存呈指令或資料結構形式之所期望程式碼且可由一電腦存取之任一其他媒體。此外，可將任一連接適當地稱為一電腦可讀媒體。如本文中所使用，磁碟及碟片包含光碟(CD)、雷射光碟、光學光碟、數位多功能光碟(DVD)、軟碟片及藍光光碟，其中磁碟通常以磁性方 式複製資料而光碟藉助雷射以光學方式複製資料。上述之組合亦應包含於電腦可讀媒體之範疇內。另外，一方法或演算法之操作可以一個或任何程式碼及指令組合或集合形式駐存於可併入至一電腦程式產品中之一機器可讀媒體及電腦可讀媒體上。
熟習此項技術者可易於明瞭對本發明中所闡述之實施方案之各種修改，且本文中所定義之一般原理可適用於其他實施方案而不背離本發明之精神或範疇。因此，申請專利範圍並不意欲限於本文中所展示之實施方案，而被授予與本發明、本文中所揭示之原理及新穎特徵相一致之最寬廣範疇。
另外，熟習此項技術者應易於瞭解，術語「上部」及「下部」有時係用於便於闡述該等圖，且指示對應於該圖在一適當定向之頁面上之圖之定向之相對位置，且可不反映如所實施之任何器件之適當定向。
亦可將在本說明書中在單獨實施方案之內容脈絡下闡述之某些特徵以組合形式實施於一單項實施方案中。相反，亦可將以一單個實施方案之內容脈絡下闡述之各種特徵單獨地或以任一適合子組合之形式實施於多項實施方案中。此外，儘管上文可將特徵闡述為以某些組合形式起作用且甚至最初係如此主張的，但在某些情形中，可自一所主張組合去除來自該組合之一或多個特徵，且所主張組合可針對一子組合或一子組合之變化形式。
類似地，雖然在該等圖式中以一特定次序繪示操作，但不應將此理解為要求以所展示之特定次序或以順序次序執行此等操作或執行全部所圖解說明之操作以達成期望結果。此外，該等圖式可以一流程圖之形式示意性地繪示一個或多個實例性過程。然而，未繪示之其他操作可併入於示意性地圖解說明之實例性程序中。舉例而言，可在所圖解說明操作中之任一者之前、之後、與其同時或在其之間執行一或 多個額外操作。在某些情形下，多任務及並行處理可係有利的。此外，上文所闡述之實施方案中之各種系統組件之分離不應被理解為需要在所有實施方案中進行此分離，而應理解為所闡述之程式組件及系統通常可一起整合於一單個軟體產品中或封裝至多個軟體產品中。另外，其他實施方案亦屬以下申請專利範圍之範疇內。在某些情形下，申請專利範圍中所陳述之動作可以一不同次序執行且仍達成期望之結果。
500‧‧‧像素電路
502‧‧‧光調變器
504a‧‧‧資料載入電路
505‧‧‧資料互連件
506‧‧‧致動電路
507‧‧‧寫入啟用互連件
508‧‧‧寫入啟用電晶體
509‧‧‧共同互連件/共同端子
510‧‧‧資料儲存電容器/資料載入電容器
512‧‧‧第一致動子電路/第一輸出節點
514‧‧‧第二致動子電路
515‧‧‧子電路互連件
516‧‧‧第一致動器
520‧‧‧第一輸出節點(Out1)
522‧‧‧第二致動器
523‧‧‧快門端子/快門
524‧‧‧第二輸出節點(Out2)
525‧‧‧快門互連件(SH)
526‧‧‧致動電壓電容器/電壓致動電容器
528‧‧‧預充電電晶體/第一預充電電晶體
530‧‧‧負載保護電晶體/p型負載保護電晶體
532‧‧‧第一放電電晶體
534‧‧‧預充電互連件(PCH)
536‧‧‧致動電壓互連件(ACT)/第一致動互連件
538‧‧‧第二致動電晶體
540‧‧‧第二放電電晶體

Claims (20)

  1. 一種顯示裝置，其包括：一光調變器，其能夠在兩個離散狀態之間切換；及一像素電路，其耦合至該光調變器，該像素電路包含：一資料儲存元件，其能夠儲存對應於一資料值之一資料電壓；一致動電荷電容器；一類比電流源，其耦合至該資料儲存元件及該致動電荷電容器，其中該類比電流源能夠輸出具有基於儲存於該資料儲存元件上之該資料電壓之一量值之一電流從而以一可變速率變更儲存於該致動電荷電容器上之一電荷量及一電壓；及一切換器，其具有一電壓臨限值，耦合至該致動電荷電容器，能夠回應於由該類比電流源輸出之該電流致使儲存於該致動電荷電容器上之該電壓與該切換器之該電壓臨限值交叉而起始該光調變器之狀態之一改變。
  2. 如請求項1之顯示裝置，其中該光調變器包含一第一致動器及一第二致動器，且該切換器能夠控管該等致動器中之一者之致動。
  3. 如請求項2之顯示裝置，其中該致動電荷電容器耦合至該第一致動器，且儲存於該致動電荷電容器上之該電壓控管該等致動器中之另一者之該致動。
  4. 如請求項3之顯示裝置，其中該類比電流源能夠汲取儲存於該致動電荷電容器及該等致動器中之一者上之該電壓。
  5. 如請求項1之顯示裝置，其中該類比電流源係一電晶體。
  6. 如請求項1之顯示裝置，其進一步包括能夠選擇性地防止該類比 電流源汲取儲存於該致動電荷電容器上之電壓之定位於該類比電流源與該致動電荷電容器之間的一負載保護切換器。
  7. 如請求項1之顯示裝置，其中該像素電路能夠進行類比操作及數位操作兩者。
  8. 如請求項1之顯示裝置，其進一步包括耦合至該類比電流源及該致動電荷電容器之一臨限電壓補償電路，其中除了該資料電壓外，該臨限電壓補償電路亦能夠在該資料儲存元件上儲存實質上等於該類比電流源之一臨限電壓之一補償電壓。
  9. 如請求項1之顯示裝置，其中該切換器係一電壓反相器。
  10. 如請求項1之顯示裝置，其進一步包括：一顯示器，其包含：顯示元件陣列，及控制矩陣，一處理器，其能夠與該顯示器通信，該處理器能夠處理影像資料；及一記憶體器件，其能夠與該處理器通信。
  11. 如請求項10之顯示裝置，該顯示器進一步包含：一驅動器電路，其能夠發送至少一個信號至該顯示器；及一控制器，其能夠將該影像資料之至少一部分發送至該驅動器電路。
  12. 如請求項10之顯示裝置，其進一步包含：一影像源模組，其能夠將該影像資料發送至該處理器，其中該影像源模組包括一接收器、收發器及傳輸器中之至少一者。
  13. 如請求項10之顯示裝置，該顯示器件進一步包含：一輸入器件，其能夠接收輸入資料並將該輸入資料傳達至該處理器。
  14. 一種用於使用耦合至能夠在兩個離散狀態之間切換之一光調變器之一像素電路來致動該光調變器之方法，該方法包括：將對應於一像素強度之一資料電壓儲存於一資料儲存元件中；將一致動電容器充電至一致動電壓；以基於儲存於該資料儲存元件上之該資料電壓之量值之一速率使該致動電容器選擇性地放電；及回應於該致動電壓與一電壓臨限值交叉而起始該光調變器之狀態之一改變。
  15. 如請求項14之方法，其中使該致動電容器選擇性地放電包含：經由一電壓控制電流源使該致動電容器放電，其中由該電壓控制電流源汲取之該電流基於施加至該電壓控制電流源之該資料電壓之該量值。
  16. 如請求項14之方法，其中使該致動電容器選擇性地放電包含：防止在將該資料電壓儲存於該資料儲存元件中時使該致動電容器放電。
  17. 如請求項14之方法，其進一步包括：將一額外補償電壓施加至該電壓控制電流源，其中該補償電壓等於該電壓控制電流源之一臨限電壓。
  18. 如請求項14之方法，其進一步包括：在該致動電容器經充電至該致動電壓時將該光調變器切換至一敞開狀態。
  19. 一種其上編碼有指令之非暫時性電腦可讀儲存媒體，該等指令在由一處理器執行時致使該處理器執行用於顯示一影像之一方法，該方法包括：致使將對應於一像素強度之一資料電壓儲存於一資料儲存元件中； 起始將一致動電容器充電至一致動電壓；致使該致動電容器以基於儲存於該資料儲存元件上之該資料電壓之量值之一速率選擇性放電；及回應於該致動電壓與一電壓臨限值交叉而起始該光調變器之狀態之一改變。
  20. 如請求項19之非暫時性電腦可讀儲存媒體，其中致使該致動電容器選擇性放電包含：經由一電壓控制電流源致使該致動電容器放電，其中由該電壓控制電流源汲取之該電流基於施加至該電壓控制電流源之該資料電壓之該量值。
TW103123054A 2013-07-11 2014-07-03 組態以用於類比控制之數位光調變器 TW201519199A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/939,803 US9082340B2 (en) 2013-07-11 2013-07-11 Digital light modulator configured for analog control

Publications (1)

Publication Number Publication Date
TW201519199A true TW201519199A (zh) 2015-05-16

Family

ID=51228477

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103123054A TW201519199A (zh) 2013-07-11 2014-07-03 組態以用於類比控制之數位光調變器

Country Status (6)

Country Link
US (1) US9082340B2 (zh)
JP (1) JP2016531308A (zh)
KR (1) KR20160021906A (zh)
CN (1) CN105378823A (zh)
TW (1) TW201519199A (zh)
WO (1) WO2015006032A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797162B (zh) * 2017-11-28 2023-04-01 日商索尼半導體解決方案公司 顯示裝置及電子機器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170092183A1 (en) * 2015-09-24 2017-03-30 Pixtronix, Inc. Display apparatus including pixel circuits for controlling light modulators
GB2553075B (en) * 2016-03-21 2019-12-25 Facebook Tech Llc A display
US10296018B2 (en) * 2016-06-23 2019-05-21 Harman International Industries, Incorporated Pseudo force device
US10542596B1 (en) * 2017-07-12 2020-01-21 Facebook Technologies, Llc Low power pulse width modulation by controlling bits order

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
CN101128765B (zh) * 2005-02-23 2010-12-01 皮克斯特罗尼克斯公司 显示方法和装置
US8159428B2 (en) 2005-02-23 2012-04-17 Pixtronix, Inc. Display methods and apparatus
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
KR101302084B1 (ko) * 2005-12-19 2013-09-06 픽스트로닉스 인코포레이티드 직시형 ｍｅｍｓ 디스플레이 장치 및 이에 영상을발생시키는 방법
JP2008026395A (ja) 2006-07-18 2008-02-07 Sony Corp 消費電力検出装置、消費電力制御装置、画像処理装置、自発光表示装置、電子機器、消費電力検出方法、消費電力制御方法及びコンピュータプログラム
JP5565098B2 (ja) 2010-05-26 2014-08-06 セイコーエプソン株式会社 電気光学装置および電子機器
JP5801602B2 (ja) * 2011-05-12 2015-10-28 ピクストロニクス，インコーポレイテッド 画像表示装置
US9196189B2 (en) * 2011-05-13 2015-11-24 Pixtronix, Inc. Display devices and methods for generating images thereon
US9239457B2 (en) 2011-07-15 2016-01-19 Pixtronix, Inc. Circuits for controlling display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797162B (zh) * 2017-11-28 2023-04-01 日商索尼半導體解決方案公司 顯示裝置及電子機器

Also Published As

Publication number Publication date
JP2016531308A (ja) 2016-10-06
US9082340B2 (en) 2015-07-14
KR20160021906A (ko) 2016-02-26
US20150015616A1 (en) 2015-01-15
WO2015006032A1 (en) 2015-01-15
CN105378823A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
US20160203801A1 (en) Low capacitance display address selector architecture
KR101823313B1 (ko) 주변광 레벨들에 기초한 적응적 이미지 렌더링을 위한 장치 및 방법
US20160018637A1 (en) Display apparatus incorporating optically inactive display elements
TWI622035B (zh) 包括用於控制光調制器的自調諧電路的顯示器裝置
TWI539182B (zh) 具有機電系統（ｅｍｓ）顯示元件之裝置及其形成方法
US20140333598A1 (en) Display Apparatus Incorporating Varying Threshold Voltage Transistors
US20170092183A1 (en) Display apparatus including pixel circuits for controlling light modulators
TW201513081A (zh) 經組態用於具有可變子訊框之影像形成之顯示器設備
TW201519199A (zh) 組態以用於類比控制之數位光調變器
US9224324B2 (en) Cascode driver circuit
US9135867B2 (en) Display element pixel circuit with voltage equalization
US20160171916A1 (en) Field sequential color (fsc) display apparatus and method employing different subframe temporal spreading
TW201541443A (zh) 包括電荷補償電容器之數位光調變器電路
US9378686B2 (en) Display circuit incorporating data feedback loop
US20150192772A1 (en) Display aperture pixel circuit architecture including planarization layer
US9195051B2 (en) Multi-state shutter assembly for use in an electronic display
TWI593977B (zh) 用於薄膜電晶體測試之包括虛設顯示元件的顯示裝置