JP2016531308A

JP2016531308A - アナログ制御のために構成されたデジタル光変調器

Info

Publication number: JP2016531308A
Application number: JP2016516082A
Authority: JP
Inventors: エドワード・バックレー; ファーリ・ヤラス; イリアス・パッパス
Original assignee: ピクストロニクス，インコーポレイテッド
Priority date: 2013-07-11
Filing date: 2014-06-20
Publication date: 2016-10-06
Also published as: CN105378823A; KR20160021906A; US9082340B2; US20150015616A1; WO2015006032A1; TW201519199A

Abstract

本開示は、画素における光変調器の状態を操作するためのアナログ制御を提供するためのシステム、方法、および装置を提供する。一態様では、ピクセル回路は、光変調器に結合され得、光変調器がアナログデータ電圧に基づいて開状態または閉状態で動作される持続時間を制御することができる。いくつかの実装形態では、ピクセル回路は、データ電圧の大きさに基づく大きさの電流を引き出す電圧制御電流源(VCCS)を含む。VCCSによって引き出された電流は、光変調器に結合された作動キャパシタにおける充電および電圧を制御するために使用され得る。作動キャパシタにおける電圧の変更レート、および光変調器が特定の状態に維持される持続時間は、VCCSに印加されるデータ電圧に応じて決まる。

Description

関連出願
本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、2013年7月11日に出願された「DIGITAL LIGHT MODULATOR CONFIGURED FOR ANALOG CONTROL」と題する米国実用新案出願第13/939,803号の優先権を主張する。

本開示は、イメージングディスプレイの分野に関し、詳細には、ディスプレイ要素のピクセル回路に関する。

電気機械システム(EMS)は、アクチュエータ、光学的構成要素(ミラー、シャッター、および/または光学膜層など)、および電子回路のような、電気的要素および機械的要素を有するデバイスを含む。EMSデバイスは、限定はしないが、マイクロスケールおよびナノスケールを含む、様々なスケールにおいて製造することができる。たとえば、マイクロ電気機械システム(MEMS)デバイスは、約1ミクロンから数百ミクロン以上にわたるサイズを有する構造を含むことができる。ナノ電気機械システム(NEMS)デバイスは、たとえば、数百ナノメートルよりも小さいサイズを含む、1ミクロンよりも小さいサイズを有する構造を含むことができる。電気機械的要素は、堆積、エッチング、リソグラフィ、および/または、堆積材料層の部分をエッチングにより除去するか、または、層を追加して電気デバイスおよび電気機械デバイスを形成する、他のマイクロマシニングプロセスを用いて作製することができる。

遮光構成要素を、遮光層を貫通して画定された開口を通る光路の内外に選択的に移動させることによって光を変調するディスプレイ要素を含む、EMSベースディスプレイ装置が提案された。そうすることにより、バックライトからの光を選択的に通すか、または周囲光もしくは前方光からの光を反射させて、画像を形成する。

本開示のシステム、方法およびデバイスは、それぞれいくつかの発明的態様を有し、それらのうちの単一の態様だけが、本明細書で開示する望ましい属性に関与するとは限らない。

本開示で説明する主題の1つの発明的態様は、2つの別々の状態の間で切り替わることができる光変調器と、光変調器に結合されたピクセル回路とを含むディスプレイ装置において実施され得る。ピクセル回路は、データ値に対応するデータ電圧を蓄積することができるデータ記憶要素と、作動充電キャパシタと、データ記憶要素および作動充電キャパシタに結合されたアナログ電流源と、電圧しきい値を有し、作動充電キャパシタに結合されたスイッチとを含む。アナログ電流源は、電荷量および作動充電キャパシタに蓄積された電圧を可変レートで変えるためにデータ記憶要素に蓄積されたデータ電圧に基づく大きさを有する電流を出力することができる。さらに、スイッチは、アナログ電流源によって出力された電流によって、作動充電キャパシタに蓄積された電圧がスイッチの電圧しきい値を超えることに応答して、光変調器の状態の変化を開始することができる。

いくつかの実装形態では、光変調器は、第1のアクチュエータと第2のアクチュエータとを含み、スイッチは、アクチュエータのうちの1つの作動を管理することができる。いくつかの実装形態では、作動充電キャパシタは、第1のアクチュエータに結合され、作動充電キャパシタに蓄積された電圧は、アクチュエータの他方の作動を管理する。いくつかの実装形態では、アナログ電流源は、作動充電キャパシタおよびアクチュエータのうちの1つに蓄積された電圧を出力させる(drain)ことができる。いくつかの実装形態では、アナログ電流源は、トランジスタである。

いくつかの実装形態では、ディスプレイ装置は、アナログ電流源が作動充電キャパシタに蓄積された電圧を出力させるのを選択的に防止することができるアナログ電流源と作動充電キャパシタとの間に配置される負荷保護スイッチをさらに含む。いくつかの実装形態では、ピクセル回路は、アナログとデジタルの両方の動作が可能である。

いくつかの実装形態では、ディスプレイ装置は、アナログ電流源および作動充電キャパシタに結合されたしきい値電圧補償回路をさらに含み、しきい値電圧補償回路がデータ電圧に加えてアナログ電流源のしきい値電圧に実質的に等しい補償電圧をデータ記憶要素に蓄積することができる。いくつかの実装形態では、スイッチは、電圧インバータである。

いくつかの実装形態では、ディスプレイ装置は、ディスプレイ要素のアレイと、制御マトリックスとを含むディスプレイをさらに含む。ディスプレイは、ディスプレイと通信することができ、画像データを処理することができるプロセッサと、プロセッサと通信することができるメモリデバイスとをさらに含む。いくつかの実装形態では、ディスプレイは、ディスプレイに少なくとも1つの信号を送ることができるドライバ回路と、ドライバ回路に画像データの少なくとも一部分を送ることができるコントローラとをさらに含む。

いくつかの実施形態では、ディスプレイ装置は、プロセッサに画像データを送ることができる画像ソースモジュールをさらに含み、ただし、画像ソースモジュールは、受信機、トランシーバ、および送信機のうちの少なくとも1つを含む。いくつかの他の実施形態では、ディスプレイは、入力データを受信し、入力データをプロセッサに通信することができる入力デバイスをさらに含む。

本開示で説明する主題の別の発明的態様は、光変調器に結合されたピクセル回路を使用して2つの別々の状態の間で切り替わることができる光変調器を作動させるための方法において実施され得る。この方法は、ピクセル強度に対応するデータ電圧をデータ記憶要素に蓄積するステップと、作動キャパシタを作動電圧に充電するステップと、データ記憶要素に蓄積されたデータ電圧の大きさに基づいたレートで作動キャパシタを選択的に放電するステップと、作動電圧が電圧しきい値を超えることに応答して、光変調器の状態の変更を開始するステップとを含む。

いくつかの実装形態では、作動キャパシタを選択的に放電するステップは、電圧制御電流源を介して作動キャパシタを放電するステップを含み、電圧制御電流源によって引き出される電流は、電圧制御電流源に印加されるデータ電圧の大きさに基づく。いくつかの他の実装形態では、作動キャパシタを選択的に放電するステップは、データ電圧をデータ記憶要素に蓄積する間、作動キャパシタを放電することを防止するステップを含む。

いくつかの実装形態では、この方法は、追加の補償電圧を電圧制御電流源に印加するステップをさらに含み、補償電圧は、電圧制御電流源のしきい値電圧に等しい。いくつかの実装形態では、この方法は、作動キャパシタが作動電圧に充電されるとき、光変調器を開状態に切り替えるステップをさらに含む。

本開示で説明する主題の別の発明的態様は、プロセッサによって実行されると、画像を表示するための方法をプロセッサに実行させる命令が符号化されている非一時的コンピュータ可読記憶媒体において実施され得る。いくつかの実装形態では、画像を表示するための方法は、ピクセル強度に対応するデータ電圧のデータ記憶要素への蓄積を引き起こすステップと、作動キャパシタの作動電圧への充電を開始するステップと、データ記憶要素に蓄積されたデータ電圧の大きさに基づいたレートで作動キャパシタの選択的な放電を引き起こすステップと、作動電圧が電圧しきい値を超えることに応答して、光変調器の状態の変更を開始するステップとを含む。

いくつかの実装形態では、作動キャパシタの選択的な放電を引き起こすステップは、電圧制御電流源を介した作動キャパシタの放電を引き起こすステップを含み、電圧制御電流源によって引き出される電流は、電圧制御電流源に印加されるデータ電圧の大きさに基づく。

本明細書で説明する主題の1つまたは複数の実装形態の詳細は、添付の図面および以下の説明において示す。本概要で提供する例は、主に電気機械システム(EMS)方式ディスプレイに関して説明するが、本明細書で提供する概念は、他のタイプのディスプレイ、たとえば、液晶ディスプレイ(LCD)、有機発光ダイオード(OLED)ディスプレイ、電気泳動ディスプレイ、および電界放出ディスプレイ、ならびに他の非ディスプレイEMSデバイス、たとえば、EMSマイクロフォン、センサー、および光スイッチに適用することができる。他の特徴、態様および利点は、説明、図面および特許請求の範囲から明らかになろう。以下の図の相対寸法は、一定の縮尺で描かれてはいない場合があることに留意されたい。

例示的な直視型マイクロ電気機械システム(MEMS)方式ディスプレイ装置の概略図である。例示的なホストデバイスのブロック図である。例示的な二重アクチュエータシャッターアセンブリの図である。例示的な二重アクチュエータシャッターアセンブリの図である。光変調器を制御するために実装され得る第1の例示的なピクセル回路を示す図である。図3に示されるピクセル回路の例示的なタイミング図である。光変調器を制御するために実装され得る第2の例示的なピクセル回路を示す図である。光変調器を制御するために実装され得る第3の例示的なピクセル回路を示す図である。図6に示されるピクセル回路の例示的なタイミング図である。例示的な制御マトリックスの概略図を示す図である。ピクセル回路を使用して二重アクチュエータ光変調器を動作させるためのプロセスの例示的なフロー図である。ディスプレイ装置の例示的なハイブリッドデジタルアナログ動作を示すタイミング図である。ディスプレイ装置の例示的なハイブリッドデジタルアナログ動作を示すタイミング図である。ディスプレイ装置の例示的なハイブリッドデジタルアナログ動作を示すタイミング図である。ディスプレイ装置の例示的なハイブリッドデジタルアナログ動作を示すタイミング図である。複数のディスプレイ要素を含む例示的なディスプレイデバイスを示すシステムブロック図である。複数のディスプレイ要素を含む例示的なディスプレイデバイスを示すシステムブロック図である。

様々な図面における同じ参照符号および記号は、同じ要素を示している。

以下の説明は、本開示の発明的態様を説明するために、いくつかの実装形態に向けられる。しかしながら、本明細書の教示が多数の異なる方法において適用され得ることを、当業者であれば容易に認識されよう。記載されている実装形態は、動いている(たとえばビデオ)か、静止(たとえば静止画像)しているか、およびテキストであるか、グラフィックであるか、図であるかにかかわらず、画像を表示するように構成され得る任意のデバイス、装置、またはシステムにおいて実施され得る。より詳細には、記載されている実装形態が、限定はしないが、たとえば、携帯電話、マルチメディアインターネット対応セルラー電話、モバイルテレビ受信機、ワイヤレスデバイス、スマートフォン、Bluetooth(登録商標)デバイス、パーソナルデータアシスタント(PDA)、ワイヤレス電子メール受信機、ハンドヘルドまたは携帯型コンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、複写機、スキャナ、ファクシミリデバイス、全地球測位システム(GPS)受信機/ナビゲータ、カメラ、デジタルメディアプレーヤ(たとえばMP3プレーヤ)、カムコーダ、ゲーム機、腕時計、クロック、計算機、テレビモニタ、フラットパネルディスプレイ、電子書籍端末(たとえば、電子リーダー)、コンピュータモニタ、自動ディスプレイ(走行距離計および速度計ディスプレイなどを含む)、コックピット制御および/またはディスプレイ、カメラビューディスプレイ(たとえば車両の後部ビューカメラのディスプレイなど)、電子写真、電子掲示板または標識、プロジェクタ、建築物、マイクロ波、冷蔵庫、ステレオシステム、カセットレコーダまたはプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機/乾燥機、パーキングメータ、パッケージング(たとえばマイクロ電気機械システム(MEMS)アプリケーションを含む電気機械システム(EMS)アプリケーション、ならびに非EMSアプリケーションにおける)、美的構造(たとえば宝石または衣類上の画像の表示など)、および様々なEMSデバイスなど、様々な電子デバイスに含まれ得る、または様々な電子デバイスに関連し得ることが企図される。本明細書の教示は、限定はしないが、たとえば電子スイッチングデバイス、無線周波数フィルタ、センサー、加速度計、ジャイロスコープ、動き検知デバイス、磁力計、家電のための慣性構成要素、家電製品の部分、バラクタ、液晶デバイス、電気泳動デバイス、駆動スキーム、製造プロセス、および電子テスト機器など、非表示アプリケーションでも使用され得る。したがって、教示は、図のみに表される実装形態に限定されるものではなく、代わりに、当業者には容易に明らかであるように、広い適用性を有する。

ディスプレイ装置は、光変調器の動作状態を制御するためのピクセル回路を含む。ピクセル回路は、画素のピクセル強度値を表すアナログデータ電圧に基づいて光変調器の状態を制御するように構成され得る。いくつかの実装形態では、ピクセル回路は、光変調器のアクチュエータに結合された作動電圧キャパシタを含む。ピクセル回路は、光変調器を強制的に特定の状態にするために、作動電圧キャパシタを充電することができる。ピクセル回路は、作動電圧キャパシタに結合された電圧制御電流源を含むことができ、電圧制御電流源によって引き出される電流の大きさは、データ電圧に基づく。電圧制御電流源は、アナログデータ電圧に基づくレートで作動電圧キャパシタに蓄積された電圧を減衰させるために使用され得る。この変更レートは、光変調器が特定の状態に維持される持続時間に影響を及ぼす。したがって、アナログデータ電圧は、光変調器を状態内に維持する持続時間を制御することができる。いくつかの実装形態では、ピクセル回路は、電圧制御電流源を実施するための薄膜トランジスタ(TFT)を含む。いくつかの他の実装形態では、ピクセル回路は、MOSFETを含む。

いくつかの実装形態では、ピクセル回路は、電圧制御電流源のしきい値電圧とは無関係に電圧制御電流源によって電流を引き出させるように構成される補償回路を含み得る。

いくつかの他の実装形態では、ピクセル回路は、作動電圧キャパシタを充電することに基づいて光変調器の動作の持続時間を変化させるように構成され得る。特に、放電された作動電圧キャパシタは、電圧制御電流源によって提供される電流によって充電され得る。電圧制御電流源によって提供される電流の大きさは、データ電圧に応じて決まり得る。したがって、作動電圧キャパシタにわたる電圧の増加のレートは、アナログデータ電圧に応じて決まり得る。増加のこのレートは、アナログ方法での光変調器の状態の持続期間を制御するために使用され得る。

いくつかの実装形態では、ピクセル回路は、デジタルまたはアナログのグレースケールを実装するように構成され得る。

本開示で説明する主題の特定の実装形態は、以下の潜在的な利点のうちの1つまたは複数を実現するように実装され得る。アナログピクセル回路を使用して光変調器の状態の持続期間を制御することは、画像をディスプレイ装置に表示する際のアナロググレースケール技法の使用を可能にする。アナロググレースケール技法を使用することは、画像を表示する際のデジタルグレースケール技法の使用に悪影響を及ぼし得るちらつき、動的偽輪郭(DFC)、および色割れ(CBU)などの画像アーティファクトを軽減することができる。

いくつかの実装形態では、デジタルグレースケール技法で利用されるデータバッファの除去のために、ディスプレイ装置の複雑さが簡略化され得る。

いくつかの実装形態では、ピクセルについての所望の光出力が達成される前に必要とされるシャッター移行の数は、アナログピクセル回路を使用することによって低減され得る。移行の数の低減は、今度は、ディスプレイ装置の全体的な消費電力を低減することができる。加えて、光源は、より高いデューティサイクルで操作され得、それらの効率を向上させ、さらなる省電力化を提供する。

ピクセル回路は、特定の状態の光変調器動作の持続時間を制御する際の精度を向上させるための補償回路を含み得る。補償回路は、温度変化、製造プロセスばらつき、材料の固有の性質などの結果として起こり得るピクセル回路構成要素における予測不可能なばらつきがピクセル回路の動作に影響を及ぼさないことを確実にする。

いくつかの実装形態では、同じピクセル回路が、画像フレームを表示するためのアナログとデジタルの両方のグレースケール技法に使用され得る。これによって、ディスプレイ装置は、デジタル、アナログ、およびハイブリッドデジタルアナログ動作モードの間で容易に切り替わることができ、このことは、今度は、ディスプレイデバイスの消費電力を向上させ得る。

図1Aは、例示的な直視型MEMS方式ディスプレイ装置100の概略図を示している。ディスプレイ装置100は、行および列に配列された複数の光変調器102a〜102d(全体として光変調器102)を含む。ディスプレイ装置100において、光変調器102aおよび102dは開状態にあり、光を通させる。光変調器102bおよび102cは閉状態にあり、光の通過を妨げる。光変調器102a〜102dの状態を選択的にセットすることによって、ディスプレイ装置100は、1つのランプまたは複数のランプ105で照射された場合、バックライト付きディスプレイ用の画像104を形成するのに利用することができる。別の実装形態では、装置100は、装置の前面から発する周辺光の反射によって、画像を形成することができる。別の実装形態では、装置100は、ディスプレイの前面に配置された1つのランプまたは複数のランプからの光の反射によって、すなわちフロントライトを使用して、画像を形成することができる。

いくつかの実装形態では、各光変調器102は、画像104中の画素106に対応する。いくつかの他の実装形態では、ディスプレイ装置100は、複数の光変調器を利用して、画像104中の画素106を形成することができる。たとえば、ディスプレイ装置100は、3つの色固有光変調器102を含み得る。特定の画素106に対応する色固有光変調器102のうちの1つまたは複数を選択的に開くことによって、ディスプレイ装置100は、画像104中のカラー画素106を生成することができる。別の例では、ディスプレイ装置100は、画像104中のルミナンスレベルを提供するために、画素106ごとに2つ以上の光変調器102を含む。画像に関して、画素は、画像の解像度によって定義される最も小さいピクチャ要素に対応する。ディスプレイ装置100の構造構成要素に関して、画素という用語は、画像の単一画素を形成する光を変調するのに使用される、機械構成要素と電気構成要素との組合せを指す。

ディスプレイ装置100は、投影型アプリケーションで通常見出される結像光学素子を含まなくてよいという点で、直視型ディスプレイである。投影型ディスプレイでは、ディスプレイ装置の表面に形成される画像は、スクリーンまたは壁に投影される。ディスプレイ装置は、投影画像よりもかなり小さい。直視型ディスプレイでは、ユーザは、光変調器を含み、場合によってはディスプレイ上で見られる輝度および/またはコントラストを増強するためのバックライトまたはフロントライトを含むディスプレイ装置を直接見ることによって、画像を見る。

直視型ディスプレイは、透過モードまたは反射モードのいずれかで動作し得る。透過型ディスプレイでは、光変調器は、ディスプレイの後ろに配置された1つのランプまたは複数のランプから発する光をフィルタリングし、または選択的に遮断する。場合によっては、各画素を均一に照明できるように、ランプからの光は、光ガイドまたはバックライトに注入される。透過直視型ディスプレイは、光変調器を含む一方の基板がバックライト上に配置されるサンドイッチアセンブリ配列を円滑にするように、透明基板またはガラス基板の上に構築されることが多い。

各光変調器102は、シャッター108および開口109を含むことができる。画像104中の画素106を照明するために、シャッター108は、見ている人に向かって光が開口109を通るように配置される。画素106を未点灯のまま保つために、シャッター108は、光が開口109を通過するのを妨げるように配置される。開口109は、各光変調器102中の反射材料または光吸収材料を通じてパターニングされた開きによって画定される。

ディスプレイ装置は、シャッターの移動を制御するための、基板と、光変調器とに接続された制御マトリックスも含む。制御マトリックスは、画素の行ごとに、少なくとも1つの書込み可能相互接続110(スキャンライン相互接続とも呼ばれる)と、各画素列に対する1つのデータ相互接続112と、すべての画素に、または少なくとも、ディスプレイ装置100中の複数の列と複数の行の両方にある画素に共通電圧を与える1つの共通相互接続114とを含む、一連の電気相互接続(相互接続110、112および114など)を含む。適切な電圧(書込み可能電圧、V_WE)の印加に応じて、所与の画素行に対する書込み可能相互接続110は、行中の画素を、新規シャッター移動命令を受諾するように準備する。データ相互接続112は、新規移動命令を、データ電圧パルスの形で伝達する。データ相互接続112に印加されるデータ電圧パルスは、いくつかの実装形態において、シャッターの静電的な移動に直接寄与する。いくつかの他の実装形態では、データ電圧パルスは、トランジスタ、または、データ電圧よりも通常、規模が高い別個の作動電圧の、光変調器102への印加を制御する他の非線形回路要素など、スイッチを制御する。次いで、これらの作動電圧を印加した結果、シャッター108の静電駆動移動が生じる。

図1Bは、例示的なホストデバイス120(すなわち、セルフォン、スマートフォン、PDA、MP3プレーヤ、タブレット、電子リーダー、ネットブック、ノートブック、腕時計など)のブロック図を示している。ホストデバイス120は、ディスプレイ装置128、ホストプロセッサ122、環境センサー124、ユーザ入力モジュール126、および電源を含む。

ディスプレイ装置128は、複数のスキャンドライバ130(書込み可能電圧源とも呼ばれる)、複数のデータドライバ132(データ電圧源とも呼ばれる)、コントローラ134、共通ドライバ138、ランプ140〜146、ランプドライバ148、および、図1Aに示す光変調器102などのディスプレイ要素のアレイ150を含む。スキャンドライバ130は、スキャンライン相互接続110に書込み可能電圧を印加する。データドライバ132は、データ相互接続112にデータ電圧を印加する。

ディスプレイ装置のいくつかの実装形態において、データドライバ132は、特に画像104のルミナンスレベルがアナログ方式で導出されるべきである場合、ディスプレイ要素のアレイ150にアナログデータ電圧を提供するように構成される。アナログ動作において、光変調器102は、ある範囲の中間電圧がデータ相互接続112を通して印加されると、シャッター108における、ある範囲の中間開状態が生じ、その結果、画像104におけるある範囲の中間照明状態すなわちルミナンスレベルが生じるように設計される。他の場合には、データドライバ132は、2つ、3つまたは4つのデジタル電圧レベルの縮小セットのみをデータ相互接続112に印加するように構成される。これらの電圧レベルは、デジタル方式で、シャッター108の各々に対して、開状態、閉状態、または他の不連続状態(discrete state)をセットするように設計される。

スキャンドライバ130およびデータドライバ132は、デジタルコントローラ回路134(コントローラ134とも呼ばれる)に接続される。コントローラはデータを、いくつかの実装形態では行および画像フレームでグルーピングされてあらかじめ決定され得るシーケンスに編成されて、ほぼ直列方式でデータドライバ132に送る。データドライバ132は、直列並列データコンバータと、レベルシフティングと、一部のアプリケーション向けにはデジタルアナログ電圧コンバータとを含み得る。

ディスプレイ装置は、場合によっては、共通電圧源とも呼ばれる1組の共通ドライバ138を含む。いくつかの実装形態において、共通ドライバ138は、たとえば、一連の共通相互接続114に電圧を供給することによって、ディスプレイ要素のアレイ150内のすべてのディスプレイ要素にDC共通電位を提供する。いくつかの他の実装形態では、共通ドライバ138は、コントローラ134からのコマンドに従って、ディスプレイ要素のアレイ150に対し電圧パルスまたは信号、たとえば、アレイ150の複数の行および列中のすべてのディスプレイ要素の同時作動を駆動および/または開始することが可能であるグローバル作動パルスを出す。

異なるディスプレイ機能のためのドライバ(スキャンドライバ130、データドライバ132、および共通ドライバ138など)はすべて、コントローラ134によって時間同期される。コントローラからのタイミングコマンドが、ランプドライバ148と、ディスプレイ要素のアレイ150内の特定の行の書込み可能およびシーケンシングと、データドライバ132からの電圧の出力と、ディスプレイ要素作動を可能にする電圧の出力とにより、赤、緑、青および白色ランプ(それぞれ140、142、144、および146)の照明を調整する。いくつかの実装形態では、ランプは、発光ダイオード(LED)である。

コントローラ134は、シャッター108の各々が、新規画像104に適した照明レベルにリセットされ得るためのシーケンシングまたはアドレス指定方式を決定する。新規画像104は、周期的間隔でセットされ得る。たとえば、ビデオディスプレイの場合、カラー画像104またはビデオフレームは、10〜300ヘルツ(Hz)の範囲の周波数でリフレッシュされる。いくつかの実装形態において、アレイ150への画像フレームの設定は、交替画像フレームが、赤、緑、青および白など、交替する一連の色で照射されるように、ランプ140、142、144、および146の照明と同期される。それぞれの色のための画像フレームは、カラーサブフレームと呼ばれる。フィールド順次式カラー方法と呼ばれるこの方法では、カラーサブフレームが、20Hzを超過する周波数で交替される場合、人間の脳は、交替するフレーム画像を、広い連続する範囲の色を有する画像の知覚に平均する。代替実装形態では、原色をもつ4つ以上のランプが、ディスプレイ装置100において利用されてよく、赤、緑、青および白以外の原色を利用する。

ディスプレイ装置100が、開状態と閉状態との間のシャッター108のデジタル切替えのために設計されるいくつかの実装形態において、コントローラ134は、前述のように、時分割グレースケールの方法によって画像を形成する。いくつかの他の実装形態では、ディスプレイ装置100は、画素ごとに複数のシャッター108を使用することによって、グレースケールを提供することができる。

いくつかの実装形態において、画像104の状態についてのデータは、コントローラ134によって、ディスプレイ要素のアレイ150に、スキャンラインとも呼ばれる個々の行の順次アドレス指定によりロードされる。シーケンス中の行すなわちスキャンラインごとに、スキャンドライバ130は、アレイ150のその行について、書込み可能相互接続110に書込み可能電圧を印加し、続いて、データドライバ132が、選択された行中の各列について、所望のシャッター状態に対応するデータ電圧を供給する。このプロセスは、アレイ150中のすべての行についてデータがロードされるまで繰り返す。いくつかの実装形態において、データローディングのための選択された行のシーケンスは、線形であり、アレイ150中の上から下に進む。いくつかの他の実装形態では、選択された行のシーケンスは、視覚的アーティファクトを最小限にするために擬似ランダム化される。また、いくつかの他の実装形態では、シーケンシングはブロックで編成され、この場合、ブロックに対して、画像104の状態の特定の一部のみについてのデータが、たとえば、シーケンス中のアレイ150の5行おきにのみアドレス指定することによってアレイ150にロードされる。

いくつかの実装形態では、アレイ150に画像データをロードするためのプロセスは、アレイ150におけるディスプレイ要素を作動させるプロセスから、時間的に分離される。これらの実装形態では、ディスプレイ要素アレイ150は、アレイ150における各ディスプレイ要素のデータメモリ要素を含むことができ、制御マトリックスは、メモリ要素に記憶されたデータに従ってシャッター108の同時の作動を開始するために、共通ドライバ138からトリガ信号を運ぶためのグローバル作動相互接続を含み得る。

代替実装形態では、ディスプレイ要素のアレイ150と、ディスプレイ要素を制御する制御マトリックスとが、方形の行および列以外の構成で配列され得る。たとえば、ディスプレイ要素は、六角形アレイまたは曲線をなす行および列で配列され得る。概して、本明細書で使用するスキャンラインという用語は、書込み可能相互接続を共有する、任意の複数のディスプレイ要素を指すものである。

ホストプロセッサ122は全般的に、ホストの動作を制御する。たとえば、ホストプロセッサ122は、ポータブル電子デバイスを制御するための汎用または専用プロセッサであり得る。ホストデバイス120内に含まれるディスプレイ装置128に対して、ホストプロセッサ122は、画像データならびにホストに関する追加データを出力する。そのような情報は、環境センサーからのデータ、たとえば周辺光もしくは温度、ホストに関する情報、たとえば、ホストの動作モードもしくはホストの電源に残っている電力量、画像データの内容に関する情報、画像データのタイプに関する情報、および/またはイメージングモードを選択する際に使用するディスプレイ装置に関する指示を含み得る。

ユーザ入力モジュール126は、ユーザの個人的好みをコントローラ134に直接、またはホストプロセッサ122を介して伝える。いくつかの実装形態では、ユーザ入力モジュール126は、ユーザが色をより濃く、コントラストをより良好に、電力をより低く、輝度を増して、スポーツ、生のアクション、またはアニメーションなどの個人的好みをプログラムしているソフトウェアによって制御される。いくつかの他の実装形態では、これらの好みは、スイッチまたはダイヤルなどのハードウェアを使用して、ホストに入力される。コントローラ134への複数のデータ入力はコントローラに対し、最適な画像化特性に対応する様々なドライバ130、132、138および148にデータを提供するように指示する。

環境センサーモジュール124も、ホストデバイス120の一部として含まれ得る。環境センサーモジュール124は、温度および/または周辺の採光条件など、周辺環境に関するデータを受信する。センサーモジュール124は、デバイスが屋内またはオフィス環境で動作しているのか、明るい昼光の中の屋外環境で動作しているのか、夜間の屋外環境で動作しているのかを区別するようにプログラムされ得る。センサーモジュール124は、コントローラ134が周辺環境に応答して表示条件を最適化できるように、この情報をディスプレイコントローラ134に通信する。

図2Aおよび図2Bは、例示的なシャッター式光変調器400の図を示している。光変調器(「二重アクチュエータシャッターセンブリ」とも呼ばれる)400は、シャッターを作動させるための二重アクチュエータを含むことができる。二重アクチュエータシャッターアセンブリ400は、光変調器102としての図1Aの直視型MEMS方式ディスプレイ装置100への組込みに適している。図2Aに示す二重アクチュエータシャッターアセンブリ400は、開状態にある。図2Bは、閉状態にある二重アクチュエータシャッターアセンブリ400を示している。シャッターアセンブリ400は、シャッター406の両側にアクチュエータ402および404を含む。各アクチュエータ402および404は、独立に制御される。第1のアクチュエータ、シャッター開アクチュエータ402は、シャッター406を開くのを担当する。第2の対向アクチュエータ、シャッター閉アクチュエータ404は、シャッター406を閉じるのを担当する。アクチュエータ402および404は両方とも、コンプライアントビーム電極アクチュエータである。アクチュエータ402および404は、シャッターがその上方で懸架されている開口層407に対して実質的に、平行な平面にあるシャッター406を駆動することによって、シャッター406を開閉する。シャッター406は、アクチュエータ402および404に取り付けられたアンカ408によって、開口層407の少し上方で懸架される。シャッター406の移動軸に沿って、シャッター406の両端に取り付けられたサポートの含有により、シャッター406の面外運動が低減され、基板に対して実質的に平行な平面への運動が制限される。以下で説明するように、多種多様な制御マトリックスがシャッターアセンブリ400とともに使用され得る。

シャッター406は、光が通り得る2つのシャッター開口412を含む。開口層407は、3つの開口409からなるセットを含む。図2Aにおいて、シャッターアセンブリ400は開状態にあり、したがって、シャッター開アクチュエータ402は作動しており、シャッター閉アクチュエータ404はその弛緩位置にあり、かつシャッター開口412の中心線が開口層の開口409のうちの2つの中心線と一致する。図2Bにおいてシャッターアセンブリ400は閉状態に移されており、したがって、シャッター開アクチュエータ402はその弛緩位置にあり、シャッター閉アクチュエータ404は作動しており、シャッター406の遮光部分は今では、開口409(点線として示す)を通る光の透過を遮断するための所定の位置にある。

各開口は、その周囲に、少なくとも1つの辺をもつ。たとえば、方形開口409は、4つの辺をもつ。円形、楕円、卵型、または他の湾曲開口が開口層407に形成される代替実装形態では、各開口は、単一辺のみを有し得る。いくつかの他の実装形態では、開口は、数学的な意味において分離され、または独立する必要はなく、連結されてよい。すなわち、開口の一部または成形断面が、各シャッターとの対応を維持し得る間、これらのセクションのいくつかは、開口の単一の連続外周が複数のシャッターによって共有されるように連結され得る。

様々な出口角をもつ光を、開状態にある開口412および409に通すために、開口層407中の開口409の対応する幅またはサイズよりも大きい幅またはサイズをシャッター開口412に与えることが有利である。閉状態において光が漏れるのを効果的に阻止するために、シャッター406の遮光部分が開口409と重なるのが好ましい。図2Bは、シャッター406内の遮光部分の縁部と開口層407内に形成された開口409の1つの縁部との間にある、実施形態によってはあらかじめ画定することがきる、重複416を示す。

静電アクチュエータ402および404は、その電圧変位挙動により、シャッターアセンブリ400に双安定特性が与えられるように設計される。シャッター開アクチュエータおよびシャッター閉アクチュエータの各々について、作動電圧を下回る電圧範囲が存在し、この電圧範囲は、そのアクチュエータが閉状態である(シャッターは開または閉のいずれかである)間に印加されると、対向アクチュエータに作動電圧が印加された後でも、アクチュエータを閉のままに、かつシャッターを所定の位置に保持する。そのような対向力に対してシャッターの位置を維持するのに必要とされる最小電圧は、維持電圧V_mと呼ばれる。

一般に、たとえばアクチュエータ402および404などの静電アクチュエータにおける電気双安定性は、アクチュエータにわたる静電力が位置ならびに電圧の強い機能であるという事実から生じる。光変調器400および450におけるアクチュエータのビームは、キャパシタプレートとして働くように実装され得る。dがキャパシタプレート間のローカル分離距離である場合、キャパシタプレート間の力は、1/d²に比例する。アクチュエータが閉状態であるとき、アクチュエータビーム間のローカル分離は極めて小さい。したがって、小さい電圧の印加は、結果的に、閉状態のアクチュエータのアクチュエータビームの間の比較的強い力になり得る。その結果、他の要素がアクチュエータ上の対向する力を出す場合であっても、たとえばV_mなど、比較的小さい電圧は、アクチュエータを閉状態に保つことができる。

たとえば400および450など、二重アクチュエータ光変調器において、光変調器の平衡位置は、アクチュエータの各々にわたる電圧差の複合効果によって決定される。言い換えれば、3つの端子の電位、すなわち、シャッター開駆動ビーム、シャッター閉駆動ビーム、およびロードビームの電位、ならびに変調器位置は、変調器上の平衡力を決定すると考えられる。

電気的双安定システム状態では、1組の論理ルールは、安定した状態を記述し得、所与の光変調器のための信頼性が高いアドレス指定またはデジタル制御スキームを開発するために使用され得る。一例としてシャッター式光変調器400を参照すると、これらの論理ルールは、次のように示される。

ルール1の後、各アクチュエータにおける電圧差がゼロに近い状態で、シャッターは弛緩する。多くのシャッターアセンブリでは、機械的弛緩位置は、部分的に開いている、または閉じているだけであり、したがって、この電圧状態は、通常、アドレス指定方式において回避される。

ルール2の条件は、アドレス指定方式にグローバルな作動機能を含むことを可能にする。少なくとも保守電圧V_mであるビーム電圧差を提供するシャッター電圧を維持することによって、シャッター開およびシャッター閉電位の絶対値は、意図的でないシャッター運動の危険性なしに、(電圧差がV_atを超える場合でさえ)広い電圧範囲にわたるアドレス指定シーケンスの間に変えられ得る、または切り替えられ得る。

ルール3およびルール4の条件は、一般に、シャッターの双安定作動を確実にするために、アドレス指定シーケンスの間、ターゲットにされ得る。

保守電圧差V_mは、作動しきい値電圧V_atの特定の割合として設計または表され得る。有用な程度の双安定性のために設計されたシステムでは、保守電圧は、V_atの約20%と約80%との間の範囲に存在し得る。これは、システムにおけるその電荷の漏れまたは寄生電圧変動がその保守範囲外の設定された保持電圧の偏差、すなわちシャッターの意図的でない作動をもたらし得る偏差をもたらさないことを確実にするのを助ける。いくつかのシステムでは、例外的な程度の双安定性またはヒステリシスが提供され得、V_mがV_atの約2%と約98%の範囲にわたって存在する。しかしながら、これらのシステムでは、|V_c-V_s|または|V_o-V_s|がV_m未満である電極電圧状態が利用可能なアドレス指定および作動時間内に確実に得られることができることを確実にするように注意する必要がある。

いくつかの実装形態では、光変調器の第1および第2の状態が、光変調器が想定し得るわずか2つの安定状態であることを確実にするために、各光変調器の第1および第2のアクチュエータは、ラッチまたは駆動回路に結合される。

画像におけるグレースケール値を生成するために時分割の原理に依存するいくつかのデジタル表示技術が開発されている。これらのデジタル表示技術のいくつかは、フィールドシーケンシャルカラー(FSC)も使用する。時分割グレースケールプロセスをフィールドシーケンシャルカラー技術と結合することは、ちらつき、動的偽輪郭(DFC)、および色割れ(CBU)を含むいくつかの画像アーティファクトをもたらし得る。これらのアーティファクトは、克服され得るが、通常、他の画像品質パラメータを犠牲にしたり、かなりの追加の処理を必要としたり、エネルギー消費が増加したり、または、より高コストのデバイスハードウェアを使用したりすることなしには、克服できない。

グレースケールがデジタル時分割ベースのプロセスの代わりにアナログプロセスを使用して生成される場合、上述した画像アーティファクトは、軽減され得、場合によっては、フィールドシーケンシャルカラーデバイスにおいて除去され得る。そのようなアナロググレースケールプロセスは、光変調器が入力データ値に基づいてアナログ方法で状態を変える時間を制御することによって提供され得る。たとえば、光変調器は、高いデータ値に応答してより大きい時間量の間、および低いデータ値に応答してより少ない時間量の間、光透過状態に維持され得る。

図3は、光変調器502を制御するために実装され得る第1の例示的なピクセル回路500を示す。特に、ピクセル回路500は、たとえば図2Aおよび図2Bに示される光変調器400など、二重アクチュエータ光変調器を制御するために使用され得る。ピクセル回路500は、光変調器502と類似の光変調器を組み込む画素のアレイを制御する制御マトリックスの一部とすることができる。

ピクセル回路500は、作動回路506に結合されたデータロード回路504aを含む。データロード回路504aは、画素に関連したデータを受信し、記憶し、一方、作動回路506は、データロード回路504aによって記憶されるデータに基づいて、光変調器502を作動させる。いくつかの実装形態では、ピクセル回路500の様々な構成要素は、TFTを使用して実施される。いくつかの実装形態では、アモルファスシリコン、インジウムガリウム亜鉛酸化物、または多結晶シリコンなどの材料を使用して製造されるTFTが使用され得る。いくつかの実装形態では、ピクセル回路500の様々な構成要素は、MOSFETを使用して実施される。当業者には容易に理解されるように、TFTは、ゲート端子、ソース端子、およびドレイン端子を有する3つの端子トランジスタである。ゲート端子は、ソース端子に関してゲート端子に印加される電圧がTFTをオンまたはオフに切り替えることができるように、制御端子として働き得る。オン状態では、TFTは、ソース端子からドレイン端子への電流の流れを可能にする。オフ状態では、TFTは、ソースからドレインへの任意の電流の流れを実質的に阻止する。しかしながら、ピクセル回路500の実装形態は、TFTまたはMOSFETに限定されず、バイポーラ接合トランジスタなど他のトランジスタも利用され得る。

上述のように、データロード回路504aは、画素に関連したデータをロードするために使用される。具体的に言うと、データロード回路504aは、画素のアレイの同じ列におけるすべての画素に共通であるデータ相互接続(DI)505に結合される。データ相互接続505は、画素にロードされるデータに対応するデータ電圧で励磁される。いくつかの実装形態では、データ電圧は、たとえば接地など最小データ電圧と最大データ電圧との間の電圧であり得る。いくつかの実装形態では、ピクセルにロードされるデータは、ピクセル強度値とすることができる。いくつかの実装形態では、ピクセル強度値は、データ電圧に関し得る。たとえば、データ電圧の特定の大きさは、画像データに基づいてピクセルのために識別されたピクセル強度値に反比例し得る。ディスプレイが8ビットのグレースケールを表示するように設計されたいくつかの実装形態では、ピクセル強度値は、0から255に及び得る。したがって、0のピクセル強度値は、最大データ電圧をもたらすのに対して、255のピクセル強度値は、最小データ電圧をもたらす。いくつかの他の実装形態では、0のピクセル強度値は、最小データ電圧をもたらし得るのに対して、255のピクセル強度値は、最大データ電圧をもたらし得る。いくつかの実装形態では、最小データ電圧は、TFTのしきい値電圧に等しくなり得、一方、最大データ電圧は、約25Vに等しくなり得るが、特定の設計に基づいてより高い電圧が使用され得る。

また、データロード回路504aが、ピクセル回路500に関連した画素と同じアレイの行におけるすべてのピクセルに共通である書込み可能相互接続(WEI)507に結合される。書込み可能相互接続507が書込み可能電圧で励磁されるとき、データロード回路504aは、データ相互接続505において提供されたデータを受け入れる。

データロード機能を達成するために、データロード回路504aは、書込み可能トランジスタ508およびデータ蓄積キャパシタ510を含む。書込み可能トランジスタ508は、制御可能なトランジスタスイッチとすることができ、その動作は、書込み可能相互接続507上の書込み可能電圧によって制御され得る。書込み可能トランジスタ508の第1の端子またはゲート端子は、書込み可能相互接続507に結合され得る。書込み可能トランジスタ508の第2の端子(ドレイン/ソース端子)は、データ相互接続505に結合され得、第3の端子(ドレイン/ソース端子)は、データ蓄積キャパシタ510に結合され得る。データ蓄積キャパシタ510は、データ相互接続505によって提供されるデータを表すデータ電圧を蓄積するために使用され得る。データ蓄積キャパシタ510の一方の端子は、書込み可能トランジスタ508に結合され、データ蓄積キャパシタ510の他方の端子は、共通相互接続(COM)509に結合される。共通相互接続509は、共通接地電圧または何らかの他の基準電圧を、ディスプレイ装置の複数の行または列の画素に供給する。

上述のように、データロード回路504aは、作動回路506に結合される。特に、データ蓄積キャパシタ510は、第1の作動サブ回路512に結合される。また、作動回路506は、サブ回路相互接続515を介して第1の作動サブ回路512に結合される第2の作動サブ回路514を含む。第1の作動サブ回路512は、光変調器502の第1のアクチュエータ516に供給される第1の出力電圧を管理する。第1の作動サブ回路512は、第1の出力ノード(Out₁)520を介して第1のアクチュエータ516に結合される。第2の作動サブ回路514は、光変調器502の第2のアクチュエータ522に供給される第2の出力電圧を管理する。第2の作動サブ回路514は、第2の出力ノード(Out₂)524を介して第2のアクチュエータ522に結合される。光変調器は、シャッター端末523も含み、これは、一般的に、ディスプレイ装置における多くのシャッター、およびいくつかの実装形態ではすべてのシャッターに共通のシャッター相互接続(SH)525に接続されている。図2Aおよび図2Bに示されるシャッターアセンブリ400に関して上記で説明したシャッター電圧V_sに類似のシャッター電圧は、シャッター相互接続525を介して光変調器502のシャッター端末523に供給され得る。いくつかの実装形態では、|V_OUT1-V_s|>V_atおよび|V_OUT2-V_s|<V_mとなるように、第1の出力ノード520を介して第1のアクチュエータ516に電圧V_OUT1を印加し、第2の出力ノード524を介して第2のアクチュエータ522に電圧V_OUT2を印加して、シャッター523は、(図2Aおよび図2Bに関して上記のルール3で説明したように)開状態に移動し、ここでは、V_atは作動しきい値電圧であり、V_mは保守電圧である。逆に、|V_OUT2-V_s|>V_atおよび|V_OUT1-V_s|<V_mである場合、シャッター523は、閉状態に移動する(上記のルール4を参照)。

第1の作動サブ回路512は、第1の出力ノード520に結合された作動電圧キャパシタ526を含み、今度は、第1のアクチュエータ516に結合される。第1の作動サブ回路512は、作動電圧キャパシタ526の充電および放電を適宜行うことによって、作動電圧キャパシタ526にわたる電圧を制御する。具体的に言うと、第1の作動サブ回路512は、作動電圧キャパシタ526に結合された充電経路および放電経路を含む。充電経路は、プリチャージトランジスタ528を含み、放電経路は、負荷保護トランジスタ530および第1の放電トランジスタ532を含む。プリチャージトランジスタ528は、作動電圧に維持される作動電圧相互接続(ACT)536から作動電圧キャパシタ526に、電流が選択的に流れることができるように、プリチャージ相互接続(PCH)534によって制御される。いくつかの実装形態では、プリチャージトランジスタ528は、n型TFTとすることができる。そのような実装形態では、プリチャージ電圧がプリチャージ相互接続534に印加されると、プリチャージトランジスタ528はオンに切り替わり、作動電圧キャパシタ526を、上の作動電圧に実質的に等しい電圧に充電することができる。しかしながら、プリチャージ電圧がプリチャージ相互接続534から除去されると、プリチャージトランジスタ528はオフに切り替わり、作動電圧キャパシタ526を、作動電圧相互接続536上の電圧から分離する。

また、作動電圧キャパシタ526は、負荷保護トランジスタ530の1つの端子に結合される。また、負荷保護トランジスタ530は、プリチャージ相互接続534上のプリチャージ充電電圧によって制御され得る。しかしながら、負荷保護キャパシタは、その動作の状態がプリチャージトランジスタ528の動作状態の反対であるように構成される。したがって、プリチャージトランジスタ528がオン(またはオフ)に切り替えられると、負荷保護トランジスタ530は、オフ(またはオン)に切り替えられる。いくつかの実装形態では、負荷保護トランジスタ530は、p型TFTとすることができる。このように、プリチャージ電圧がプリチャージ相互接続534に印加されると、負荷保護トランジスタ530は、オフに切り替えられるのに対して、プリチャージトランジスタ528は、作動電圧キャパシタ526に充電するためにオンに切り替えられる。さらに、プリチャージ電圧がプリチャージ相互接続534から除去されると、負荷保護トランジスタ530は、オンに切り替わり、作動電圧キャパシタ526における充電(および電圧)を第1の放電トランジスタ532によって制御することができる。

第1の放電トランジスタ532は、負荷保護トランジスタ530と直列で結合される。具体的に言うと、第1の放電トランジスタ532のドレイン端子は、負荷保護トランジスタの1つの端子に結合され、一方、第1の放電トランジスタ532のソース端子は、共通相互接続509に結合される。第1の放電トランジスタ532は、電圧制御電流源として実施され得る。すなわち、第1の放電トランジスタ532からの電流の流れの大きさは、そのゲート端子に印加されている電圧の大きさによって制御され得る。第1の放電トランジスタ532のゲート端子は、データ蓄積キャパシタ510に結合される。このように、データ蓄積キャパシタ510に蓄積されたデータ電圧の大きさは、第1の放電トランジスタ532を通る電流の流れの大きさを制御することができる。後述するように、第1の放電トランジスタ532のこの態様は、作動電圧キャパシタ526の放電のレートを制御するために使用され得、これは今度は、シャッター523が開状態または閉状態で維持される持続時間を制御するために使用され得る。いくつかの実装形態では、第1の放電トランジスタ532は、n型TFTとすることができる。しかしながら、任意の適切な電圧制御電流源が使用され得る。

第2の作動サブ回路514は、第1の作動サブ回路512、第2の出力ノード524を介して第2のアクチュエータ522、ならびに作動電圧相互接続536および共通相互接続509に結合される。上述のように、第2の作動サブ回路514は、作動電圧キャパシタ526における電圧(すなわち、第1のアクチュエータ516に印加される電圧)に基づいて第2のアクチュエータ522に印加される電圧を制御する。第1の作動サブ回路512と同様に、第2の作動サブ回路514も、第2の出力ノード524の充電および放電を行うための充電経路および放電経路を含む。充電経路は、第2の作動トランジスタ538を含み、放電経路は、第2の放電トランジスタ540を含む。第2の作動トランジスタ538の1つの端子は、作動電圧相互接続536に結合され、一方、第2の端子は、第2の出力ノード524に結合される。第2の放電トランジスタ540の1つの端子は、第2の出力ノード524に結合され、一方、第2の端子は、共通相互接続509に結合される。第2の作動トランジスタ538と第2の放電トランジスタ540の両方の制御端子(すなわち、ゲート端子)は、サブ回路相互接続515を介して第1の作動サブ回路512の第1の出力ノード520に結合される。いくつかの実装形態では、第2の作動トランジスタ538は、p型トランジスタとすることができ、第2の放電トランジスタ540は、n型トランジスタとすることができる。

第2の作動サブ回路514は、一般に、第1の作動サブ回路512によって第1のアクチュエータ516に印加される電圧を反転させ、反転された電圧を第2のアクチュエータ522に印加する。したがって、作動電圧キャパシタ526が作動電圧相互接続536における作動電圧に充電されると、第2の作動トランジスタ538はオフに切り替えられ、一方、第2の放電トランジスタ540はオンに切り替えられ、したがって、第2のアクチュエータ522における電圧を低値に引き下げる。これは、シャッターが開位置にあることを意味する。しかしながら、作動電圧キャパシタ526における電圧が電圧しきい値未満になると、第2の作動トランジスタ538は、オンに切り替わり、第2の放電トランジスタ540は、オフに切り替わる。これによって、第2のアクチュエータ522が、作動電圧相互接続536における作動電圧に充電され、その結果、シャッター523は、閉位置に切り替えられる。

図4は、図3に示されるピクセル回路500の例示的なタイミング図600を示す。特に、タイミング図は、2つの画像フレームF1およびF2上のピクセル回路500の様々なノードにおける電圧レベルを示す。V_PCH602は、プリチャージ相互接続534における電圧を表し、V_OUT1604は、第1の出力ノード520における電圧を表し、V_OUT2は、第2の出力ノード524における電圧を表し、V_DATAは、データ相互接続505におけるデータ電圧を表し、変調器の状態610は、光変調器502のシャッター523の状態を表す。図4に示される各電圧は、一般に、高値と低値との間で揺動する。しかし、任意のある電圧での高値および低値は、別の電圧での高値および低値に等しくてもよく、または等しくなくてもよい。タイミング図600における様々な電圧についての立上り時間および立下り時間は、単に説明のためのものであり、これらの電圧の実際の立上り時間および立下り時間を表さない場合がある。

第1のフレームF1は、時刻t₀に、プリチャージ相互接続534におけるプリチャージ電圧V_PCH602が高くなることから開始する。図3を参照すると、プリチャージ相互接続534は、プリチャージトランジスタ528と負荷保護トランジスタ530の両方のゲート端子に結合される。作動電圧キャパシタ526における電圧が放電されると仮定すると、プリチャージ相互接続534における高電圧は、プリチャージトランジスタ528をオンに切り替え、負荷保護トランジスタ530をオフに切り替える。プリチャージトランジスタ528をオンに切り替えることによって、電流は、作動電圧相互接続536(一般的に、高値に維持される)から作動電圧キャパシタ526に流れるようになる。図4における電圧V_OUT1604によって示されるように、電圧作動キャパシタ526の充電によって、第1の出力ノード520における電圧は向上する。第1の出力ノード520は、第1のアクチュエータ516に結合されている。したがって、第1の出力ノード520における高電圧は、第1のアクチュエータ516を作動させる。上述のように、図4における変調器の状態610によって示されるように、第1のアクチュエータ516を作動させることによって、シャッターが開位置に切り替えられる。

第2の作動サブ回路514は、第1の出力ノード520において電圧を反転させ、第2の出力ノード524において反転された電圧を印加する。具体的に言うと、第1の出力ノード520における高電圧は、第2の放電トランジスタ540をオンに切り替え、第2の作動トランジスタ538をオフに切り替える。その結果、第2の出力ノード524、およびしたがって第2のアクチュエータ522における電圧_VOUT2606は低い。

プリチャージ相互接続534が高電圧に維持されている間、データ電圧V_DATAは、データ相互接続505に印加され、それによって、データ電圧をデータストアキャパシタ510に蓄積する。

時刻t₁に、プリチャージ相互接続534における電圧は、低くなる。これによって、プリチャージトランジスタ528がオフに切り替わり、負荷保護トランジスタ530は、オンに切り替わる。負荷保護トランジスタ530がオンに切り替えられるとき、作動電圧キャパシタの放電のレートは、第1の放電トランジスタ532、特に、第1の放電トランジスタ532のゲートに印加されたデータ電圧に依存する。上述のように、第1の放電トランジスタ532は、電圧制御電流源として構成される。そのために、第1の放電トランジスタ532を流れる電流の大きさは、データ電圧V_DATA1に応じて決まる。第1の放電トランジスタ532を流れる電流の大きさは、作動電圧キャパシタ526の放電のレートを決定し、これは今度は、作動電圧キャパシタ526にわたる作動電圧の減衰のレートを決定する。したがって、第1の出力ノード520における電圧V_OUT1604は、データ電圧V_DATA1に応じて決まるレートで時刻t₁に減衰し始める。

第1の出力端子520における電圧V_OUT1604は、第2の作動トランジスタ538のゲート端子、および第2の作動サブ回路514の第2の放電トランジスタ540に印加される。時刻t₁に、V_OUT1604が高いとき、第2の作動トランジスタ538がオフに切り替えられ、一方、第2の放電トランジスタ540はオンに切り替えられることに留意されたい。V_OUT1604は、減少するにつれて、時刻t₂に、電圧しきい値(図4のV_thresholdと示される)に達する。V_OUT1604が電圧しきい値以下であるとき、第2の作動トランジスタ538はオン状態であり、一方、第2の放電トランジスタ540は、オフ状態である。その結果、第2の出力ノード520における電圧_VOUT2606は高値に引き上げられる。図4における変調器の状態610によって示されるように、アクチュエータ522が作動され、その結果、シャッターが閉位置に切り替えられる。プリチャージ電圧が除去された後、シャッター523が開状態のままである持続時間は、t_OPEN-1によって示される。

上記で説明したように、ディスプレイ装置は、1つまたは複数の色の照明光源の組合せによって、および、照明の期間の間、画像データに基づいて、開状態または閉状態となるように画素の状態を切り替えることによって、画像を形成する。いくつかの実装形態では、プリチャージ相互接続534は低くなり、作動電圧キャパシタ526にわたる電圧V_OUT1が減衰し始めると、光源は、時刻t₁にオンにされ得る。いくつかの他の実装形態では、光源は、0の強度(すなわち、全画像フレームについて十分暗いまたは閉状態にある)に対応するデータ電圧を受信するシャッターが、光源がオンになる前に閉じることができるように、時間t₁後しばらくしてオンにされ得る。そのような実装形態では、時間t_OPEN-1は、プリチャージ相互接続534が低くなると、t₁から開始する代わりに、光源がオンにされるときから開始し得る。時間t_OPEN-1の持続時間および光源の照明強度は、一緒に、画素の得られたピクセル強度を決定することができる。一般に、光源照明強度は、フレームの全体にわたって一定に保たれる。そのために、所望のピクセル強度は、シャッターが開状態のままである時間t_OPEN-1を適切に構成することによって達成され得る。

次のフレームF2は、時刻t₃に、プリチャージ電圧V_PCH602が高くなることから開始する。その結果、第1のプリチャージトランジスタ528はオンに切り替えられ、負荷保護トランジスタ530はオフに切り替えられる。第1の出力ノード520における電圧V_OUT1が高くなるように、作動電圧キャパシタ526が充電される。上述のように、第2の作動サブ回路514は、第1の出力ノード520において電圧を反転させ、第2の出力ノード524に反転された電圧を印加する。したがって、第2のアクチュエータ522に印加された電圧V_OUT2は、低値に引き下げられる。その結果、第1の出力ノード520における高電圧によって、第1のアクチュエータ516は作動し、結果として、シャッター523が開状態に切り替わる。

プリチャージ相互接続534が高電圧に維持されている間、データ電圧V_DATA2は、データ相互接続505に印加され、それによって、データ電圧をデータストアキャパシタ510に蓄積する。V_DATA2>V_DATA1、すなわち、第1の放電トランジスタ532のゲート端子に印加される電圧は、前のフレームF1におけるものよりも、フレームF2においてより大きいことに留意されたい。

時刻t₄に、プリチャージ相互接続534における電圧は、低くなる。その結果、プリチャージトランジスタ528はオフに切り替わり、負荷保護トランジスタ530はオンに切り替えられる。第1の放電トランジスタ532を流れる電流は、データ電圧V_DATA2に応じて決まる。したがって、V_DATA2>V_DATA1のとき、V_DATA2に対応する第1の放電トランジスタ532を流れる電流は、V_DATA1に対応するものよりも大きい。その結果、作動電圧キャパシタ526における作動電圧の減衰のレートは、フレームF1におけるものよりもフレームF2において高い。減衰のより高いレートのため、電圧V_OUT1は、それがフレームF1におけるよりも速くV_thresholdに達する。電圧V_OUT1がV_thresholdに達するとすぐに、第2の作動サブ回路514は、第2の出力ノード524における電圧V_OUT2606を高値に引き上げ、第2のアクチュエータ522を作動させ、シャッター523を閉状態に切り替える。フレームF1の間のように、フレームF2の間、光源は、オンにされる。この光源は、シャッターが、閉じるように十分暗い状態にあることを示すデータを受信することを可能にするために、プリチャージ相互接続534が低くなると、またはその後まもなく、時刻t₄にオンにされ得る。光源がオンであることと、シャッターが開状態であることの組合せは、ピクセル回路500に関連した画素のピクセル強度に寄与する。

プリチャージ電圧が除去された後、シャッターが開状態のままである持続時間は、t_OPEN-2によって示される。図4に示されるように、t_OPEN-2<t_OPEN-1である。一般に、データ相互接続505における適切なデータ電圧をロードすることによって、シャッターが開いている持続時間は、フレームごとに調整され得る。いくつかの実装形態ではアナログであるこのデータ電圧は、ピクセル回路500に関連したピクセルにロードされるようにデータに基づいて選択され得る。上述のように、いくつかの実装形態では、最も低いデータ電圧は、最も高いピクセル強度値を表し得、一方、最も高いデータ電圧は、ピクセル回路500に関連したピクセルにロードされる最も低いピクセル強度値を表し得る。いくつかの他の実装形態では、反転が実施され得、ここで、最も低い電圧は、最も低いピクセル強度値を表し得、最も高いデータ電圧は、最も高いピクセル強度値を表し得る。

図5は、光変調器502を制御するために実装され得る第2の例示的なピクセル回路700を示す。特に、ピクセル回路700は、たとえば図2Aおよび図2Bに示される光変調器400など、二重アクチュエータ光変調器を制御するために使用され得る。ピクセル回路700は、光変調器502に類似の光変調器を組み込む画素のアレイを制御する制御マトリックスの一部とすることができる。多くの点で、図5に示されるピクセル回路700は、図3に示されるピクセル回路500と類似している。しかしながら、ピクセル回路700は、しきい値電圧の補償のための追加の回路を含む。

再び図3のピクセル回路500を参照すると、電圧制御電流源の一例である第1の放電トランジスタ532を流れる電流I_dsは、I_ds=k(V_gs-V_th)²によって表され得、式中、「k」はゲインであり、「V_gs」は、(共通相互接続509に接続された)ゲート端子およびソース端子にわたる電圧であり、「V_th」は、第1の放電トランジスタ532のしきい値電圧である。したがって、電流I_dsの大きさは、部分的に、第1の放電トランジスタ532のしきい値電圧V_thに応じて決まる。いくつかの実装形態では、しきい値電圧V_thは、部分的に、各々が予測不可能に変化し得る、トランジスタを製作するために使用される温度、製造プロセス(焼きなましプロセスおよび堆積プロセス)、および材料、ならびに、存在し得るトランジスタ上の任意のDCバイアスなどのうちの1つまたは複数に応じて決まり得る。そのために、しきい値電圧V_thにおける予測不可能な変動によって、電流I_dsの大きさにおける予測不可能な変動が生じる場合がある。上述のように、シャッター523が開状態のままである持続時間t_OPENは、部分的に、第1の放電トランジスタ532を流れる電流I_dsの大きさに基づく。したがって、電流I_dsの大きさにおける予測不可能な変動によって、持続時間t_OPENおよび画素の出力光強度における予測不可能な変動が生じる場合がある。図5に示されるピクセル回路700は、しきい値電圧補償を提供する回路を含み、結果として、電流I_dsは、第1の放電トランジスタ532のしきい値V_thとは実質的に無関係となる。

図5のピクセル回路700を参照すると、ピクセル回路700は、しきい値電圧補償を提供するための補償トランジスタ542を含む。補償トランジスタ542のゲート端子は、プリチャージ相互接続534に結合され、一方、他の2つの端子の各々は、第1の放電トランジスタ532の、それぞれゲート端子およびドレイン端子に結合される。さらに、p型負荷保護トランジスタ530を含む図3に示されるピクセル回路500とは対照的に、図5に示されるピクセル回路700は、代わりに、n型負荷保護トランジスタ544を含む。さらに、n型負荷保護トランジスタ544のゲート端子は、セット相互接続546に結合される。また、データ蓄積キャパシタ510が、書込み可能トランジスタ508と共通相互接続509との間に結合される、図3に示されるピクセル回路500とは対照的に、ピクセル回路700におけるデータロード回路504bのデータ蓄積キャパシタ510は、代わりに、書込み可能トランジスタ508と第1の放電トランジスタ532のゲート端子との間に結合される。

動作中、プリチャージ相互接続534におけるプリチャージ電圧は、高くなる。加えて、セット相互接続546におけるセット電圧は、高くなり、書込み可能相互接続507とデータ相互接続505の両方は、低電圧に維持される。その結果、プリチャージトランジスタ528、負荷保護トランジスタ544、および補償トランジスタ542は、オンに切り替えられる。これによって、電流は、作動電圧相互接続536から充電作動電圧キャパシタ526およびノードAに流れることができる。ノードAにおける電圧V_Aは、一般的に、第1の放電トランジスタ532のしきい値電圧よりも上昇する。プリチャージトランジスタ528および負荷保護トランジスタ544がいずれもオンに切り替えられると、(ノードAにおける電圧が第1の放電トランジスタ532のしきい値電圧よりも上昇することによる)第1の放電トランジスタ532のオンの切替えによって、作動電圧相互接続536と共通相互接続509との間に望ましくない電流経路が生じる場合がある。そのような状態を回避するために、共通端子509における電圧は、第1の放電トランジスタ532がオンに切り替わるのを防止するために、高くなり得る。第1の出力ノード520における電圧が高いとき、第2の作動サブ回路514は、第2の出力ノード524における電圧を低値に引き下げる。このようにして、シャッター523は、開状態に移動する。

その後、セット相互接続546におけるセット電圧は、低くなる。そのために、負荷保護トランジスタ544は、オフに切り替えられる。しかしながら、プリチャージ相互接続534は、依然として高電圧に維持される。したがって、プリチャージトランジスタ528および補償トランジスタ542は、オンに切り替えられたままである。さらに、共通相互接続509における電圧は、第1の放電トランジスタがオンに切り替わることができるように、低くなる。ノードAにおける電圧V_Aが第1の放電トランジスタ532のしきい値電圧よりも大きいとき、第1の放電トランジスタ532は、オンに切り替わる。このようにして、補償トランジスタ542および第1の放電トランジスタ532を経由して、ノードAから共通相互接続509まで、電流経路が形成される。その結果、ノードAにおける電圧V_Aは、減少し始める。しかしながら、補償トランジスタ542のオン状態のために、第1の放電トランジスタ532は、事実上ダイオード接続されているので、ノードAにおける電圧V_Aが第1の放電トランジスタ532のしきい値電圧V_thに減少するとすぐに、第1の放電トランジスタ532は、オフに切り替わる。

次いで、動作は、データ蓄積キャパシタ510にデータ電圧をロードし始める。しかしながら、データ電圧をロードするより前に、プリチャージ相互接続534およびセット相互接続546は、低くなる。データ電圧V_dataがデータ相互接続505に印加され、書込み可能相互接続507が高くなる。このようにして、書込み可能トランジスタ508は、オンに切り替わり、ノードBをデータ電圧V_dataに充電する。データ蓄積キャパシタ510は浮動キャパシタであるので、ノードAにおける電圧V_AもV_dataだけ増加することになる。したがって、ノードAにおける電圧V_Aは、V_A=V_th+V_dataの式よって与えられ得る。

データ電圧V_dataがデータ蓄積キャパシタ510にロードされた後、データ相互接続505および書込み可能相互接続507が低くなる。加えて、プリチャージ相互接続534が低電圧に維持されている間に、セット相互接続546は高くなる。セット相互接続546が高いとき、負荷保護トランジスタ544がオンに切り替えられる。さらに、第1の放電トランジスタ532のゲート端子における電圧がそのしきい値電圧よりも大きい電圧V_Aであるとき、第1の放電トランジスタ532もオンに切り替えられる。負荷保護トランジスタ544と第1の放電トランジスタ532の両方がオンであるとき、作動電圧キャパシタ526は放電を開始する。

作動電圧キャパシタ526の放電のレートは、第1の放電トランジスタ532を流れる電流の流れの大きさに依存する。上述のように、電圧制御電流スイッチとして構成される第1の放電トランジスタ532を流れる電流は、I_ds=k(V_gs-V_th)²として表され得、式中、V_gsは、ゲート端子-ソース端子間電圧であり、V_thは、第1の放電トランジスタ532のしきい値電圧である。ノードAは、第1の放電トランジスタ532のゲート端子に結合され、V_gs=V_Aである。さらに、上述のように、V_A=V_th+V_dataであり、したがって、第1の放電トランジスタ532を流れる電流I_dsの式は、I_ds=k(V_data+V_th-V_th)²⁼k(V_data)²によって与えられ得る。したがって、電流I_dsは、第1の放電トランジスタ532のしきい値電圧V_thとは無関係である。したがって、しきい値電圧V_thにおける予測不可能な変動は、第1の放電トランジスタ532を流れる電流に影響を及ぼさない。これは、電流I_dsを制御する精度を向上させ、これは今度は、ディスプレイがシャッターの開状態および閉状態の持続時間、ならびに画像フレームの各画素の光出力を制御することができる精度を向上させる。

図6は、光変調器502を制御するために実装され得る第3の例示的なピクセル回路800を示す。特に、ピクセル回路800は、たとえば図2Aおよび図2Bに示される光変調器400など、二重アクチュエータ光変調器を制御するために使用され得る。ピクセル回路800は、光変調器502などの光変調器を組み込む画素のアレイを制御する制御マトリックスの一部とすることができる。図6に示されるピクセル回路800は、ピクセル回路800も光変調器502の状態の持続時間を制御するためにアナログデータ電圧を使用するという点で、それぞれ、図3および図5に示されるピクセル回路500および700と類似している。しかしながら、作動電圧キャパシタの放電のレートを制御するピクセル回路500および700とは異なり、ピクセル回路800は、代わりに、作動電圧キャパシタを充電するレートを制御する。

それぞれ図3および図5に示されるピクセル回路500および700と類似のピクセル回路800は、データ蓄積キャパシタ510にデータ電圧をロードするためのデータロード回路504cを含む。しかしながら、ピクセル回路800では、データ蓄積キャパシタ510の1つの端子は、共通相互接続509の代わりに作動電圧相互接続536に結合される。

データロード回路504cは、作動回路802に結合され、これは、光変調器502を制御する。具体的に言うと、作動回路802は、光変調器502の第1のアクチュエータ516および第2のアクチュエータ522に結合された第1の出力ノード(Out₁)520および第2の出力ノード(Out₂)524を含む。作動回路802は、第1の作動サブ回路804および第2の作動サブ回路806を含む。第1の作動サブ回路804は、データロード回路504c、第1の作動電圧相互接続(AC₁)805、およびプリチャージ相互接続534に結合される。第2の作動サブ回路806は、第1の作動サブ回路804、第2の作動電圧相互接続(AC₂)808、およびプリチャージ相互接続534に結合される。また、第1の作動サブ回路804と第2の作動サブ回路806の両方は共通相互接続509に結合される。

第1の作動サブ回路804は、作動電圧キャパシタ526に蓄積される充電を制御するための電圧制御充電経路および放電経路を含む。電圧制御充電経路は、データ蓄積キャパシタ510に蓄積されるデータ電圧の大きさに基づくレートで作動電圧キャパシタ526を充電する第1の充電トランジスタ810を含む。たとえば図6に示されているものなど、いくつかの実装形態では、第1の充電トランジスタ810は、p型MOSFETとすることができる。第1の充電トランジスタ810のソース端子は、第1の作動電圧相互接続805およびデータ蓄積キャパシタ510の一端に結合される。第1の充電トランジスタ810のゲート端子は、データ蓄積キャパシタ510の他端に結合され、一方、ドレイン端子は、作動電圧キャパシタ526および第1の出力ノード520に結合される。放電経路は、作動電圧キャパシタ526を放電するために使用される第1の放電トランジスタ812を含む。放電トランジスタは、プリチャージ相互接続534上のプリチャージ充電電圧によって制御される。第1の放電トランジスタ812のドレイン端子およびソース端子は、作動電圧キャパシタ526および共通相互接続509に結合される。

第2の作動サブ回路806も、第2の出力ノード524の充電および放電を行うための充電経路および放電経路を含む。第2の出力ノード524は、第2のアクチュエータ522に結合され、第2の出力ノード524の充電および放電は、第2のアクチュエータ522に供給される電圧を制御するために使用され得る。充電経路は、第2の充電トランジスタ814を含み、その一方の端子は、第2の作動電圧相互接続808に結合され、他方の端子は、第2の出力ノード524に結合される。第2の充電トランジスタ814のゲート端子は、プリチャージ相互接続534に結合される。放電経路は、第2の出力ノード524と共通相互接続509との間に結合される第2の放電トランジスタ816を含む。第2の放電トランジスタ816のゲート端子は、第1の作動サブ回路804の第1の出力ノード520に結合される。したがって、第1の出力ノード520における電圧が第2の放電トランジスタ816のしきい値電圧を上回ると、第2の放電トランジスタ816は、オンに切り替わり、第2の出力ノード524の放電を可能にする。

図7は、図6に示されるピクセル回路800の例示的なタイミング図900を示す。特に、タイミング図900は、2つの画像フレームF1およびF2上のピクセル回路800の様々なノードにおける電圧レベルを示す。V_AC1902は、第1の作動電圧相互接続805における電圧を表し、V_PCH904は、プリチャージ相互接続534における電圧を表し、V_OUT1906は、第1の出力ノード520における電圧を表し、V_OUT2908は、第2の出力ノード524における電圧を表し、V_DATA910は、データ相互接続505におけるデータ電圧を表し、変調器状態612は、光変調器502のシャッター523の状態を表す。第2の作動電圧相互接続808における電圧(図示せず)は、一般的に高く維持される。図7に示される各電圧は、一般に、高値と低値との間で揺動する。しかし、任意の1つの電圧の高値および低値は、別の電圧の高値および低値に等しくてもよく、または等しくなくてもよい。タイミング図900における様々な電圧の立上り時間および立下り時間は、単に説明のためにすぎず、これらの電圧の実際の立上りおよび立下り時間を表さない場合がある。

図6と図7の両方を参照すると、第1のフレームF1は時間t₀で始まり、その時、プリチャージ相互接続534における電圧V_PCH904は、高くなり、第1の作動電圧相互接続805における第1の作動電圧V_AC1902は、低くなる。第2の作動電圧相互接続808は、ピクセル回路800の動作の全体にわたって高く維持される。プリチャージ相互接続534が高いとき、第1の放電トランジスタ812および第2の充電トランジスタ814は、オンに切り替えられる。その結果、第1の出力ノード520における電圧V_OUT1906は、低くなり、第2の出力ノード524における電圧V_OUT2は、高くなる。第2のアクチュエータ522における電圧が高いとき、シャッター523は、閉状態に移動する。データ電圧V_DATA1910は、データ相互接続505に印加され、書込み可能相互接続507が高くなる。その結果、データ電圧V_DATA1は、データロードキャパシタ510にロードされる。データ電圧V_DATA1がデータロードキャパシタ510にロードされた後、書込み可能相互接続507およびデータ相互接続505が低くなる。

時刻t₁に、第1の作動電圧相互接続805における第1の作動電圧V_AC1は高くなり、プリチャージ相互接続534における電圧プリチャージ電圧V_PCH904は、低くなる。その結果、第1の放電トランジスタ812および第2の充電トランジスタ814は、オフに切り替えられる。データ電圧V_DATA1は、電圧制御電流源として働く第1の充電トランジスタ810のゲート端子およびソース端子にわたって印加される。すなわち、第1の充電トランジスタ810を流れる電流の大きさは、データ電圧V_DATA1に応じて決まる。さらに、作動電圧キャパシタ526にわたる電圧V_OUT1の増加のレートは、部分的に、第1の充電トランジスタ810を流れる電流の大きさに依存する。

電圧V_OUT1906は、増加するにつれて、時刻t₂に第2の放電トランジスタ816のしきい値電圧916よりも上昇する。その結果、第2の放電トランジスタ816は、オンに切り替わり、第2の出力ノード524を放電して、電圧V_OUT2908を低レベルにする。電圧V_OUT1は、上昇し続け、時刻t₃に第1のアクチュエータ516を作動させるのに十分な作動電圧914に達する。その結果、シャッター523は、開状態912に移動する。

時刻t₄のフレームF1の終わりに、ピクセル回路800は、時刻t₀にその状態と類似の状態になる。具体的に言うと、プリチャージ相互接続534における電圧V_PCH904は、高くなり、第1の作動電圧相互接続805における第1の作動電圧V_AC1902は、低くなる。このようにして、シャッター523は、閉状態912に戻る。シャッター523が開状態のままであるフレームF1の間の持続時間は、持続時間t_OPEN-1によって示される。

フレームF2の間、第1のフレームF1の間ロードされるデータ電圧V_DATA1よりも大きいデータ電圧V_DATA2は、データロード回路504cによってロードされる。時刻t₅に、ピクセル回路800は、上記で説明したように、時刻t₁にその状態と類似の状態になる。すなわち、第1の作動電圧相互接続805における第1の作動電圧V_AC1は高くなり、プリチャージ相互接続534における電圧プリチャージ電圧V_PCH904は、低くなる。フレームF2の間ロードされるデータ電圧V_DATA2が、フレームF1の間ロードされるデータ電圧V_DATA1よりも大きいとき、作動電圧キャパシタ526は、フレームF2の間、比較的速いレートで充電される。したがって、電圧V_OUT1が上昇し始める時刻t₅からシャッター523が開状態に移動される時刻t₆までの持続時間t_OPEN-2は、フレームF1の間、持続時間t_OPEN-1よりも比較的大きい。最後に、時刻t₇に、フレームF2の持続時間は終了し、ピクセル回路800は、後続フレームのデータ電圧がロードされ得る状態になる。したがって、図7に示されるように、光変調器が特定の状態に維持される持続時間は、データ電圧の大きさを制御することによって制御され得る。

図8は、例示的な制御マトリックス1000の概略図を示す。制御マトリックス1000は、図1AのMEMS方式ディスプレイ装置100に組み込まれた光変調器を制御するのに適している。制御マトリックス1000は、画素アレイ1002をアドレス指定することができる。各画素1002は、たとえば図2Aおよび図2Bの二重アクチュエータシャッターアセンブリ400または図3に示される光変調器502など、光変調器1004を含み得る。各画素1002は、たとえば図3のピクセル回路500など、ピクセル回路1006も含み得る。さらに、制御マトリックス1000は、それぞれ図5および図6に示されるピクセル回路700またはピクセル回路800を利用するようにも構成され得る。たとえば、制御マトリックス1000は、ピクセル回路700のセット相互接続546と類似の追加のセット相互接続を含み得る、またはピクセル回路800の第2の作動電圧相互接続808と類似の第2の作動電圧相互接続を含み得る。図8は画素1002の2つの行および2つの列のみを有する制御マトリックス1000を示しているが、制御マトリックス1000が画素1002の追加の行および列を含むことができることを理解されたい。

制御マトリックス1000は、制御マトリックス1000中の画素1002の各行に対する書込み可能相互接続(WEI)1008と、制御マトリックス1000中の画素1002の各列に対するデータ相互接続(DI)1010とを含む。図3に示される書込み可能相互接続507およびデータ相互接続505は、そのような相互接続の例である。各書込み可能相互接続1008は、書込み可能電圧源を、対応する画素1002の行中の画素1002に電気接続する。各データ相互接続1010は、データ電圧源を、対応する画素1002の列中の画素1002に電気接続する。

制御マトリックス1000は、制御マトリックス1000の複数の行および複数の列中の画素1002に共通である相互接続も含む。いくつかの実装形態では、相互接続は、制御マトリックス1000のすべての行および列中の画素1002に共通である。制御マトリックス1000は、作動相互接続(AC)1012、プリチャージ相互接続(PCH)1014、共通または接地相互接続(COM)1016、およびシャッター相互接続(SH)1018を含む。いくつかの実装形態では、図3に示される作動電圧相互接続536、プリチャージ相互接続534、共通相互接続509、およびシャッター相互接続525は、それぞれ、作動相互接続1012、プリチャージ相互接続1014、共通または接地相互接続1016、およびシャッター相互接続1018の例である。したがって、作動相互接続1012は、ピクセル回路1002の動作の作動電圧を供給することができ、プリチャージ相互接続1014は、ピクセル回路1002の動作のプリチャージ電圧を供給することができ、共通相互接続1016は、ピクセル回路1006の動作の共通または接地基準電圧を供給することができ、シャッター相互接続1018は、各光変調器1004における各シャッターにシャッター電圧を供給することができる。ピクセル回路1006は、ピクセル回路1006を光変調器1004に結合する2つの出力ノード1020および1024を含み、ここで、各出力ノード1020および1024は、光変調器1004の2つのアクチュエータのうちの1つを制御する信号を運ぶ。いくつかの実装形態では、図3に示される第1の出力ノード520および第2の出力ノード524は、それぞれ、2つの出力ノード1020および1024の例とすることができる。

動作時、画像を形成するために、制御マトリックス1000は、各書込み可能相互接続1008に書込み可能電圧を順に印加することによって、シーケンス中の制御マトリックス1000中の各行を書込み可能にする。行が書込み可能である間、画素1002のピクセル強度を表すアナログデータ電圧は、データ相互接続1010に選択的に印加される。書込み可能にされた行では、書込み可能電圧の印加によって、各ピクセル回路1006のデータロード回路は、データ相互接続1010において供給されるデータ電圧を蓄積することができる。データをすべての行におけるすべての画素1002に提供した後、制御マトリックス1000は、上記の図3および図4に関して作動電圧相互接続536およびプリチャージ相互接続534のために示されているものと類似した方法で、作動相互接続1012およびプリチャージ相互接続1014における電圧を制御する。

図9は、ピクセル回路を使用して二重アクチュエータ光変調器を動作させるためのプロセス1100の例示的なフロー図を示す。特に、プロセス1100は、データ値に対応するデータ電圧をデータ記憶要素に蓄積するステップ(ステージ1102)と、作動キャパシタを作動電圧に充電するステップ(ステージ1104)と、データ記憶要素に蓄積されたデータ電圧の大きさに基づいたレートで作動キャパシタを選択的に放電するステップ(ステージ1106)と、作動電圧が電圧しきい値を超えることに応答して、光変調器の状態の変更を開始するステップ(ステージ1108)とを含む。

プロセス1100は、データ値に対応するデータ電圧をデータ記憶要素に蓄積することから始まる(ステージ1102)。このプロセスステージの一例は、図3および図4に関して上記で説明している。具体的に言うと、図3は、書込み可能トランジスタ508を介してデータ相互接続に結合されるデータ蓄積キャパシタ510を含むデータロード回路504cを示す。図4に示されるように、データ電圧V_DATA608は、データ相互接続505にロードされる。このデータ電圧は、書込み可能トランジスタ508をオンに切り替えることによって、データ蓄積キャパシタ510に蓄積される。

プロセス1100は、作動キャパシタを作動電圧に充電するステップ(ステージ1104)も含む。このプロセスステージの一例は、図3および図4に関して上記で説明している。具体的に言うと、図3は、プリチャージトランジスタ528を介して作動電圧相互接続536に結合される作動電圧キャパシタ526を示す。図4に示されるように、プリチャージ電圧V_PCH602が高くなると、プリチャージトランジスタ528は、オンに切り替えられ、作動電圧キャパシタ526にわたる電圧V_OUT1604は、作動電圧キャパシタ526への充電のために増加する。

プロセス1100は、データ記憶要素に蓄積されたデータ電圧の大きさに基づいたレートで作動キャパシタを選択的に放電するステップ(ステージ1106)も含む。このプロセスステージの一例は、図3および図4に関して上記で説明している。具体的に言うと、図3は、電圧制御電流源として動作するように構成された第1の放電トランジスタ532を示す。すなわち、第1の放電トランジスタ532を流れる電流の大きさは、データ蓄積キャパシタ510に蓄積されるデータ電圧の大きさに基づく。図4に示されるように、時刻t₁に、第1の放電トランジスタ532は、オンに切り替えられ、作動電圧キャパシタ526の放電がもたらされる。次に、作動電圧キャパシタ526を放電することによって、今度は、作動電圧キャパシタ526にわたる電圧V_OUT1604の減衰がもたらされる。電圧V_OUT1が減衰するレートは、データ電圧V_DATAの大きさに基づく。

プロセス1100は、作動電圧が電圧しきい値を超えることに応答して、光変調器の状態の変更を開始するステップ(ステージ1108)をさらに含む。このプロセスステージの一例は、図3および図4に関して上記で説明している。具体的に言うと、図3は、作動電圧キャパシタ526に結合された第2の作動サブ回路514を示す。第2の作動サブ回路514は、作動電圧キャパシタ526にわたる電圧が電圧しきい値未満になると、第2のアクチュエータ522に印加される電圧を高値に引き上げるように構成される。図4に示されるように、電圧V_OUT1604が電圧しきい値V_threshold未満に減衰すると、第2のアクチュエータ522に印加される電圧V_OUT2606が高値に引き上げられる。これによって、第2のアクチュエータ522が作動され、光変調器502の状態が閉状態610に切り替えられる。光変調器502が開位置のままである持続時間t_OPENは、データ電圧V_DATAに基づく。プロセス1100のステージの各々の追加の例が図5に示される第2の例示的なピクセル回路700に関して上記で説明されていることに留意されたい。

いくつかの実装形態では、図3、図5、および図6に関して述べられるピクセル回路は、アナログとデジタルの両方の動作モードに利用され得る。図10A〜図10Dは、ディスプレイ装置の動作を示す様々なタイミング図を示す。特に、図10Aは、デジタル時分割グレースケールのみを使用して画像を表示するためのディスプレイ装置の動作を示す。いくつかの実装形態では、コントローラは、ピクセル回路に、ハイブリッドデジタルアナログ動作モードを提供するアナログとデジタルの両方のモードで動作させることができる。図10B〜図10Dは、そのようなハイブリッドデジタルアナログ動作モードの例を示す。

上記のように、図10Aは、デジタル時分割グレースケールを使用するディスプレイ装置の動作を示す。図10Aは、ピクセルの状態1202および光源LSの対応する照明状態1204を示す。図10Aに示される例は、画像フレームを表示するための5ビットのバイナリ加重の時分割グレースケール技法を示す。したがって、図10Aは、第1のサブフレームSF1、第2のサブフレームSF2、第3のサブフレームSF3、第4のサブフレームSF4、および第5のサブフレームSF5の5つのサブフレームを示す。サブフレームは、バイナリ荷重され、第1のサブフレームSF1は、最も高い重み(16)を有し、後続の各サブフレームは、直前のサブフレームのものの半分の重みを有する。ピクセル強度を生成するために、ピクセル強度値は、最上位ビットから最下位ビットまでの各ビットは、最高加重のサブフレームから最低加重のサブフレームまでのサブフレームに対応するように、5ビットのバイナリコードに変換され得る。加えて、各ビットの値(0または1)は、ビット位置に対応するサブフレームの間のシャッターの閉状態または開状態を示す。たとえば、図10Aで、ピクセル強度値は31であり、これは、11111によって2進数で表され得る。したがって、ピクセル内のシャッターは、5つのサブフレームの各々の全持続時間の間、開状態に切り替えられる。同様に、25のピクセル強度値は、11001として2進数で表されることになる。したがって、25の強度値を生成するピクセルのシャッターは、第1、第2、および第5のサブフレームSF1、SF2、およびSF5について開状態にあり、それぞれ、16、8および1の重みを有する。ピクセルは、第3および第4のサブフレームSF3およびSF4の間、閉じられ、それぞれ4、および2の重みを有する。各サブフレームの前の時間期間は、(開または閉に対応する)データを画素ごとにピクセル回路にロードするために利用される。ロードされたデータは、以下のサブフレームの間のシャッターの状態を決定する。

デジタル動作モードでは、シャッターは、サブフレームの全持続時間の間、開状態または閉状態のいずれかである。たとえば、図10Aで、シャッターは、5つのサブフレームの各々の全持続時間の間、開状態である。シャッターの所望の状態は、適切なデータ電圧を画素に関連したピクセル回路にロードすることによって達成され得る。そのようなピクセル回路は、たとえば、それぞれ、図3、図5、および図6に示されるピクセル回路500、700および800を含み得る。これらのピクセル回路がアナログモードで動作するとして説明したが、ここで、シャッターの状態の持続時間は、データ相互接続505にロードされるデータ電圧の大きさに基づき、これらのピクセル回路はデジタルモードで動作するためにも利用され得る。デジタルモードで動作するために、2つの計測値のうちの1つのデータ電圧は、データ相互接続上にロードされ得、ここで、各計測値によって、ピクセル回路は、サブフレームの間に光源が照らされる全時間の間、2つの状態(開および閉)のうちの1つにシャッターを移動させる。たとえば、図4を参照すると、フレームF1の持続時間がサブフレームの持続時間と考えられる場合、データ電圧は、好ましくはV_DATA1未満であり、シャッターがフレームF1の全持続時間の間開状態のままであるように、データ相互接続にロードされ得る。同様に、データ電圧は、好ましくはV_DATA2よりも大きく、シャッターがフレームF2の全持続時間の間閉のままであるように、データ相互接続にロードされ得る。こうした状況では、シャッターは、そのようなサブフレームの間、依然として開状態に移動し得るが、たとえば図3に示される作動電圧キャパシタ526などの作動電圧キャパシタに蓄積される電圧が、そのサブフレームについて光源がオンにされる前に、シャッターが閉状態に戻るのに十分速く減衰するほど、データ電圧は、十分高い。このようにして、シャッターおよびディスプレイ装置は、全体として、図3、図5、および図6において上記で説明したピクセル回路を使用してデジタルモードで動作され得る。

図10Bおよび図10Cは、2つの異なる例示的なピクセル強度値について、ハイブリッドデジタルアナログ動作の間のピクセルの状態、およびピクセルを照らす光源の対応する状態を示す。特に、図10Bは、ハイブリッドデジタルアナログ動作モードを使用した、ピクセルの状態1206、および31の強度値を出力するピクセルから生じる光源LSの対応する状態1208を示す。図10Cは、ハイブリッドデジタルアナログ動作モードを使用した、ピクセルの状態1210、および21の強度値を出力するピクセルから生じる光源LSの対応する状態1212を示す。両方の例では、画素は、画素が完全にデジタルモードで動作される場合、第1および第2のサブフレームSF1およびSF2の間に出力される光の量を出力するためにデジタルモードで動作される。画素は、画像フレームの残りの持続時間の間、アナログモードで動作され、それによって、3つの最低加重のサブフレームを単一のアナログサブフレームに置き換える。

図10Bに図示したように、最初の2つのサブフレームSF1およびSF2において出力された光に対応する光出力は、デジタルモードで生成される。したがって、図10Bにおける第1および第2のサブフレームSF1およびSF2の間のピクセルおよび光源LSの状態は、図10Aに示された完全にデジタル動作のサブフレームSF1およびSF2の間のそれらの状態と類似している。具体的に言うと、第1および第2のサブフレームSF1およびSF2の間、シャッターは、開位置に切り替えられ、光源LSは、オンにされる。第2のサブフレームSF2の後、ディスプレイ装置は、アナログ動作モードに切り替わる。アナログモードでは、シャッターは、第3、第4、および第5のサブフレームSF3、SF4、およびSF5を出力するために、開状態と閉状態との間で繰り返し切り替えられない。代わりに、シャッターは、t_OPEN-3によって示される持続時間の間、一度開状態に切り替えられ、その後、閉状態に切り替えられる。比較のために、デジタル動作を使用したシャッターおよび光源LSの状態は、破線を使用して図10Bに示される。

アナログモードでの持続時間t_OPEN-3は、所望のピクセル強度値、およびデジタルモードで動作している間にピクセルによって生成されるピクセルの全光出力への寄与によって決定される。たとえば、シャッターは、第1および第2のサブフレームSF1およびSF2において開状態である。したがって、それぞれ16および8の第1および第2のサブフレームSF1およびSF2に関連したバイナリ加重に従って、サブフレームSF1およびSF2を含むデジタル動作モードは、24の値を31の所望のピクセル強度に寄与する。したがって、全画像フレームについて31の所望のピクセル強度を表示するために、アナログモードは、7のピクセル強度値に対応する光出力を寄与しなければならない。したがって、7のピクセル強度値に対応するデータ電圧V_DATAは、ピクセルに結合されるデータ相互接続上にロードされ得る。一般に、シャッターがアナログモードで開のままである持続時間t_OPEN-3は、デジタルモードで動作している場合、第3、第4、および第5のサブフレームSF3、SF4、およびSF5においてシャッターが開いたままであった結合された持続時間に実質的に等しい。さらに、光源がオンにされた持続時間は、シャッターが開状態である持続時間t_OPEN-3に少なくとも等しい。光源LSが、ディスプレイ装置における、全部ではないとしても、いくつかの画素を照らすために使用されるとき、光源LSは、少なくともすべての画素中で最も長いシャッター開持続時間の間オン状態で維持され得る。

上述のように、図10Cは、ディスプレイ装置の第2の例示的なハイブリッドデジタルアナログ動作モードを示す。この例では、所望のピクセル強度は、21の値を有する。ピクセル強度値21の5ビットのデジタル表現は、10101によって与えられる。したがって、5ビットのバイナリ加重のグレースケール技法を使用している完全デジタル動作モード(図10Cの破線によって示される)において、シャッターは、第1、第3、および第5のサブフレームSF1、SF3、およびSF5の間、開位置に切り替えられなければならない。しかしながら、ディスプレイ装置は、第3のサブフレームSF3を開始する前に、アナログモードに切り替わる。したがって、第1のサブフレームSF1の間のみ、シャッターが開状態であるデジタルモードは、21の所望の総ピクセル強度値の中の16のピクセル強度に対応する光出力を寄与する。したがって、アナログモードは、21の所望のピクセル強度値を達成するために、5のピクセル強度値に対応する光出力をさらに寄与しなければならないことになる。

アナログモードでは、シャッターは、持続時間t_OPEN-4の間、開位置に移動され、これは、5のピクセル強度値に等しい。したがって、5のピクセル強度値に対応するデータ電圧V_DATAは、ピクセルに結合されるデータ相互接続上にロードされ得る。したがって、持続時間t_OPEN-4は、デジタルモードで動作している場合、シャッターが開である、サブフレームSF3およびSF5の総持続時間に実質的に等しい。

指定されたピクセル強度を生成するために、アナログ動作モードは、デジタル動作モードよりもあまり時間がかからない可能性がある。たとえば、図10Aを参照すると、第1のサブフレームSF1および第2のサブフレームSF2の通過の後、デジタル動作モードは、7のピクセル強度を生成するために、第3のSF3、第4のSF4、および第5のSF5のサブフレームの完了を必要とする。一方、図10Bに示されるように、アナログ動作モードでは、7の同じピクセル強度値の生成は、比較的より少ない時間で、すなわち、t_OPEN-3とラベル付けされた持続時間の終わりに完了する。ディスプレイが完全デジタルモードで動作している場合、第3、第4、および第5のサブフレームSF3、SF4、およびSF5の各々について1つの、3つの別々のアドレス指定ステージを使用しなければならない代わりに、アナロググレースケールを使用して出力される画像フレームの部分に単一のアドレス指定ステージを使用することが可能であることから、時間節約が得られる。アナログ動作モードを使用することによって画像フレームの間利用可能となる追加の時間は、いくつかの方法で利用され得る。いくつかの実装形態では、画像フレーム自体の持続時間は、フレームレートを上昇させるために低減され得る。フレームレートの増加は、ちらつき、他の画像アーティファクトを低減することができる。いくつかの他の実装形態では、図10Dに関して述べたように、利用可能となる追加の時間は、より低電力で光源LSを動作させるために利用され得る。

図10Dは、第3の例示的なハイブリッドデジタルアナログ動作モードの間のピクセルの状態1214、および光源LSの対応する状態1216を示す。図10Bに示されるハイブリッド動作モードのアナログ部分とは対照的に、光源がピクセル強度に影響を及ぼすことなく、低電力で動作され得るように、シャッター開状態の持続時間および光源の照明強度が調整される。特に、図10Dにおいて、持続時間t_OPEN-5、すなわち、シャッターが開いて、照らされたままである持続時間は、図10Bに示される持続時間t_OPEN-3の2倍となるように構成される。したがって、アナログの動作の間、7の同じピクセル強度値を生成するために、光源の照明強度は、半分にされ得る。シャッター開持続時間および照明強度の他のスケーリングも利用され得る。

図10B〜図10Dに示されるデジタル装置のハイブリッドデジタルアナログ動作において、ピクセルの動作は、画像フレームの間いつでも、デジタルからアナログに切り替わり得ることを、当業者は容易に理解する。たとえば、いくつかの実装形態では、動作は、図10B〜図10Dに示されるように、第2のサブフレームSF2の後の代わりに、第1のサブフレームSF1の後、または、第3のサブフレームSF3の後、デジタルからアナログに切り替わり得る。いくつかの実装形態では、画像フレームは、ディスプレイ装置がデジタルモードの代わりにアナログモードで動作することで開始し得る。いくつかの実装形態では、動作は、画像フレームの持続時間の間に、一度よりも多く、アナログとデジタルとの間で切り替わり得る。

図11Aおよび図11Bは、複数のディスプレイ要素を含む例示的なディスプレイデバイス40のシステムブロック図を示す。ディスプレイデバイス40は、たとえば、スマートフォン、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス40の同じ構成要素またはその若干異なる形態はまた、テレビ、コンピュータ、タブレット、電子リーダー、ハンドヘルドデバイス、およびポータブルメディアデバイスなど、様々なタイプのディスプレイデバイスを示す。

ディスプレイデバイス40は、ハウジング41、ディスプレイ30、アンテナ43、スピーカ45、入力デバイス48およびマイクロフォン46を含む。ハウジング41は、射出成形および真空成形など、様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング41は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから形成され得る。ハウジング41は、異なる色の、または異なるロゴ、ピクチャもしくはシンボルを含む他の取外し可能な部分と交換され得る取外し可能な部分(図示せず)を含み得る。

ディスプレイ30は、本明細書で説明したように、双安定ディスプレイまたはアナログディスプレイを含む様々なデバイスのうちのいずれかであり得る。ディスプレイ30はまた、プラズマ、エレクトロルミネセント(EL)ディスプレイ、OLED、超ねじれネマチック(STN)ディスプレイ、LCD、もしくは薄膜トランジスタ(TFT)LCDなどのフラットパネルディスプレイ、またはブラウン管(CRT)もしくは他のチューブデバイスなどの非フラットパネルディスプレイを含むように構成され得る。加えて、ディスプレイ30は、本明細書で説明するように、機械的光変調器方式ディスプレイを含み得る。

ディスプレイデバイス40の構成要素は、図11Bに概略的に示されている。ディスプレイデバイス40は、ハウジング41を含んでおり、その中に少なくとも部分的に包囲された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス40はネットワークインターフェース27を含んでおり、ネットワークインターフェース27はアンテナ43を含んでおり、アンテナ43はトランシーバ47に結合され得る。ネットワークインターフェース27は、ディスプレイデバイス40に表示されることのある画像データのソースであり得る。したがって、ネットワークインターフェース27は、画像ソースモジュールの一例であるが、プロセッサ21および入力デバイス48も、画像ソースモジュールの働きをすることができる。トランシーバ47はプロセッサ21に接続され、プロセッサ21は調整ハードウェア52に接続される。調整ハードウェア52は、(信号をフィルタリングするか、または別の方法で操作するなど)信号を調整するように構成され得る。調整ハードウェア52は、スピーカ45およびマイクロフォン46に接続され得る。プロセッサ21は、入力デバイス48およびドライバコントローラ29にも接続され得る。ドライバコントローラ29は、フレームバッファ28およびアレイドライバ22に結合されてよく、アレイドライバ22は、次いでディスプレイアレイ30に結合され得る。図11Aに明示されていない要素を含む、ディスプレイデバイス40における1つまたは複数の要素は、メモリデバイスとして機能するように構成され、プロセッサ21と通信するように構成され得る。いくつかの実装形態では、電源50は、特定のディスプレイデバイス40の設計における実質的にすべての構成要素に電力を提供することができる。

ネットワークインターフェース27は、ディスプレイデバイス40がネットワークを介して1つまたは複数のデバイスと通信できるように、アンテナ43およびトランシーバ47を含む。ネットワークインターフェース27はまた、たとえば、プロセッサ21のデータ処理要件を緩和するためのいくつかの処理能力を有し得る。アンテナ43は、信号を送信および受信することができる。いくつかの実装形態では、アンテナ43は、IEEE 16.11規格、たとえばIEEE 16.11(a)、(b)、もしくは(g)、またはIEEE 802.11規格、たとえばIEEE 802.11a、b、g、n、およびそのさらなる実装形態に従って、RF信号を送信および受信する。いくつかの他の実装形態では、アンテナ43は、Bluetooth(登録商標)規格に従ってRF信号を送信および受信する。セルラー電話の場合、アンテナ43は、符号分割多元接続(CDMA)、周波数分割多元接続(FDMA)、時分割多元接続(TDMA)、Global System for Mobile communications(GSM（登録商標）)、GSM（登録商標）/汎用パケット無線サービス(GPRS:General Packet Radio Service)、拡張データGSM（登録商標）環境(EDGE:Enhanced Data GSM（登録商標） Environment)、地上基盤無線(TETRA:Terrestrial Trunked Radio)、広帯域CDMA(W-CDMA)、Evolution Data Optimized(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速パケットアクセス(HSPA)、高速ダウンリンクパケットアクセス(HSDPA)、高速アップリンクパケットアクセス(HSUPA)、発展型高速パケットアクセス(HSPA+:Evolved High Speed Packet Access)、Long Term Evolution(LTE)、AMPS、または3G、4Gもしくは5G技術を利用するシステムなど、ワイヤレスネットワーク内で通信するために使用される他の既知の信号を受信するように設計され得る。トランシーバ47は、アンテナ43から受信された信号を、プロセッサ21によって受信でき、さらにプロセッサ21によって操作できるように前処理することができる。トランシーバ47はまた、プロセッサ21から受信された信号を、アンテナ43を介してディスプレイデバイス40から送信できるように処理することができる。

いくつかの実装形態では、トランシーバ47は、受信機によって置き換えられ得る。さらに、いくつかの実装形態では、ネットワークインターフェース27は、プロセッサ21に送られることになる画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ21は、ディスプレイデバイス40の動作全体を制御することができる。プロセッサ21は、圧縮された画像データなどのデータを、ネットワークインターフェース27または画像ソースから受信し、そのデータを生の画像データへ、または生の画像データに素早く変換できるフォーマットへと処理する。プロセッサ21は、処理されたデータをドライバコントローラ29に、または記憶のためにフレームバッファ28に送ることができる。生データは通常、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、彩度およびグレースケールレベルを含み得る。

プロセッサ21は、ディスプレイデバイス40の動作を制御するためのマイクロコントローラ、CPUまたは論理ユニットを含み得る。調整ハードウェア52は、スピーカ45に信号を送信するための、およびマイクロフォン46から信号を受信するための増幅器およびフィルタを含み得る。調整ハードウェア52は、ディスプレイ40内の個別構成要素であってよく、またはプロセッサ21もしくは他の構成要素に組み込まれてもよい。

ドライバコントローラ29は、プロセッサ21によって生成された生画像データを、直接プロセッサ21から、またはフレームバッファ28から取得でき、かつ生画像データをアレイドライバ22への高速送信に向けて適切に再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ29は、生画像データを、ディスプレイアレイ30でスキャンするのに適した時間的順序を有するように、ラスタ様フォーマットを有するデータフローに再フォーマットすることができる。ドライバコントローラ29は、フォーマットされた情報をアレイドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、独立型集積回路(IC)としてシステムプロセッサ21に関連付けられることが多いが、そのようなコントローラは、多くの方法で実装され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ21中に埋め込まれること、ソフトウェアとしてプロセッサ21中に埋め込まれること、またはアレイドライバ22とハードウェアで完全に統合されることがある。

アレイドライバ22は、フォーマットされた情報をドライバコントローラ29から受信することができ、ビデオデータを、ディスプレイ要素のディスプレイのx-yマトリックスから来る数百、場合によっては数千(またはそれよりも多く)のリード線(lead)に1秒当たり多数回適用される波形の並列セットに再フォーマットすることができる。いくつかの実装形態では、アレイドライバ22、およびディスプレイアレイ30は、ディスプレイモジュールの一部である。いくつかの実装形態では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、ディスプレイモジュールの一部である。

いくつかの実装形態では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、本明細書で説明するタイプのデバイスのいずれにも適している。たとえば、ドライバコントローラ29は、従来型のディスプレイコントローラまたは双安定ディスプレイコントローラ(機械的光変調器ディスプレイ要素コントローラなど)であり得る。さらに、アレイドライバ22は、従来型のドライバまたは双安定ディスプレイドライバ(機械的光変調器ディスプレイ要素コントローラなど)であり得る。その上、ディスプレイアレイ30は、従来型のディスプレイアレイまたは双安定ディスプレイアレイ(機械的光変調器ディスプレイ要素のアレイを含むディスプレイなど)であり得る。いくつかの実装形態では、ドライバコントローラ29は、アレイドライバ22と統合され得る。そのような実装形態は、高集積システム、たとえば、携帯電話、ポータブル電子デバイス、ウォッチまたは小型ディスプレイ(small-area display)において有用であり得る。

いくつかの実装形態では、入力デバイス48は、たとえば、ユーザがディスプレイデバイス40の動作を制御することを可能にするように構成され得る。入力デバイス48は、QWERTYキーパッドもしくは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、ディスプレイアレイ30と統合されたタッチセンシティブスクリーン、または感圧性もしくは感熱性の膜を含むことができる。マイクロフォン46は、ディスプレイデバイス40の入力デバイスとして構成され得る。いくつかの実装形態では、マイクロフォン46を介したボイスコマンドが、ディスプレイデバイス40の動作を制御するために使用され得る。

電源50は、様々なエネルギー蓄積デバイスを含むことができる。たとえば、電源50は、ニッケルカドミウムバッテリーまたはリチウムイオンバッテリーなどの充電式バッテリーであり得る。充電式バッテリーを使用した実装形態では、充電式バッテリーは、たとえば、壁コンセントまたは光起電デバイスもしくはアレイから来る電力を使用して充電可能であり得る。代替的に、充電式バッテリーはワイヤレス充電可能であり得る。電源50は、再生可能エネルギー源、キャパシタ、またはプラスチック太陽電池もしくは太陽電池塗料を含む太陽電池であってもよい。電源50はまた、壁コンセントから電力を受け取るように構成され得る。

いくつかの実装形態では、電子ディスプレイシステム内のいくつかの場所に位置し得るドライバコントローラ29に制御プログラマビリティが存在する。いくつかの他の実装形態では、アレイドライバ22に制御プログラマビリティが存在する。上述の最適化は、任意の数のハードウェアおよび/またはソフトウェア構成要素において、および様々な構成で実施され得る。

本明細書で使用する、項目のリスト「のうちの少なくとも1つ」を指す句は、単一の部材を含むそれらの項目の任意の組合せを指す。一例として、「a、b、またはcのうちの少なくとも1つ」は、a、b、c、a〜b、a〜c、b〜cおよびa〜b〜cをカバーするものとする。

本明細書で開示した実装形態に関連して説明した様々な例示的な論理、論理ブロック、モジュール、回路およびアルゴリズムのプロセスは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得る。ハードウェアとソフトウェアの互換性は、全体的にそれらの機能に関して説明し、上述の様々な例示的な構成要素、ブロック、モジュール、回路およびプロセスにおいて示してきた。そのような機能がハードウェアとして実装されるか、またはソフトウェアとして実装されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。

本明細書で開示した態様に関連して説明した様々な例示的な論理、論理ブロック、モジュールおよび回路を実装するために使用されるハードウェアおよびデータ処理装置は、汎用シングルチッププロセッサもしくは汎用マルチチッププロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、または、本明細書で説明した機能を実行するように設計されたそれらの任意の組合せで、実装または実行することができる。汎用プロセッサはマイクロプロセッサ、または任意の従来のプロセッサ、コントローラ、マイクロコントローラ、もしくは状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。いくつかの実装形態では、特定のプロセスおよび方法は、所与の機能に固有の回路によって実行され得る。

1つまたは複数の態様では、説明した機能は、本明細書で開示した構造およびそれらの構造の同等物を含む、ハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェアにおいて、またはそれらの任意の組合せで実装され得る。本明細書で説明した対象の実装形態はまた、1つまたは複数のコンピュータプログラム、すなわち、データ処理装置による実行のために、またはデータ処理装置の動作を制御するために、コンピュータ記憶媒体上に符号化されたコンピュータプログラム命令の1つまたは複数のモジュールとして実装され得る。

ソフトウェアで実装される場合、機能を1つまたは複数の命令またはコードとしてコンピュータ可読媒体に記憶すること、またはコンピュータ可読媒体を介して送信することができる。本明細書で開示した方法またはアルゴリズムのプロセスは、コンピュータ可読媒体上に存在し得るプロセッサ実行可能ソフトウェアモジュールで実施され得る。コンピュータ可読媒体は、コンピュータ記憶媒体と通信媒体の両方を含み、これらは、ある場所から別の場所へのコンピュータプログラムの転送を可能にし得る任意の媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であってよい。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROM、または他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形式で所望のプログラムコードを記憶するために使用でき、コンピュータによってアクセスできる任意の他の媒体を含むことができる。また、あらゆる接続がコンピュータ可読媒体と適切に呼ばれ得る。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク（登録商標）(disc)、光ディスク(disc)、デジタル多目的ディスク(disc)(DVD)、フロッピー（登録商標）ディスク(disk)、およびブルーレイディスク(disc)を含み、ディスク(disk)は通常、データを磁気的に再生し、ディスク(disc)はレーザで光学的にデータを再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれる。さらに、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込まれ得る、機械可読媒体およびコンピュータ可読媒体上に1つまたは任意の組合せまたはセットのコードおよび命令として存在し得る。

本開示で説明した実装形態の様々な修正形態が当業者にはすぐに理解でき、本明細書に定める一般的原理は、本開示の趣旨または範囲から離れることなく他の実装形態に適用できる。したがって、特許請求の範囲は、本明細書に示す実装形態に限定されることを意図しておらず、本開示、この原理および本明細書で開示する新規の特徴と合致する最大の範囲を認めるものである。

さらに、当業者は、「上側」および「下側」という用語が、図の説明を簡単にするために使用されることがあり、適切に配向されたページ上の図の方位に対応する相対位置を示しており、実装される任意のデバイスの適切な方位を反映していない場合があることを容易に諒解する。

個別の実装形態との関連で本明細書で説明しているいくつかの特徴は、単一の実装形態において組合せで実装されてもよい。反対に、単一の実装形態との関連で説明している様々な特徴は、複数の実装形態で個別に、または任意の適切な副組合せで実装されてもよい。さらに、特徴は一定の組合せで機能するものとして上述され、当初はそういうものとして特許請求されることもあるが、特許請求される組合せによる1つまたは複数の特徴は、場合によっては、当該組合せにより実施可能であり、特許請求される組合せは、副組合せまたは副組合せの変形を対象にし得る。

同様に、動作は特定の順序で図面に示されているが、これについては、所望の結果を達成するために、そのような動作を示された特定の順序でもしくは順次に実行すること、またはすべての示された動作を実行することを要求するものとして理解すべきではない。さらに、図面は、1つまたは複数の例示的なプロセスをフロー図の形式で概略的に示し得る。しかしながら、図示されていない他の動作を、概略的に示す例示的なプロセスに組み込むことができる。たとえば、1つまたは複数の追加の動作は、示された動作のいずれかの前、示された動作のいずれかの後、示された動作のいずれかと同時に、または示された動作のいずれかの間に実行され得る。いくつかの状況において、マルチタスキングおよび並列処理は有利であり得る。また、上述の実装形態における様々なシステム構成要素の分離については、すべての実装形態でかかる分離を要求するものとして理解すべきではなく、説明されるプログラム構成要素およびシステムは一般に単一のソフトウェア製品への統合、または複数のソフトウェア製品へのパッケージ化が可能であると理解されたい。さらに、他の実装形態も、以下の特許請求の範囲内に入る。場合によっては、請求項に記載のアクションは、異なる順序で実行されながらもなお、望ましい結果を達成することが可能である。

21 プロセッサ
22 アレイドライバ
27 ネットワークインターフェース
28 フレームバッファ
29 ドライバコントローラ
30 ディスプレイアレイ
40 ディスプレイデバイス
41 ハウジング
43 アンテナ
45 スピーカ
46 マイクロフォン
47 トランシーバ
48 入力デバイス
50 電源
52 調整ハードウェア
100 ディスプレイ装置
102 光変調器
104 画像
105 ランプ
106 画素
108 シャッター
109 開口
110 書込み可能相互接続
112 データ相互接続
114 共通相互接続
120 ホストデバイス
122 ホストプロセッサ
124 環境センサー
126 ユーザ入力モジュール
128 ディスプレイ装置
130 スキャンドライバ
132 データドライバ
134 コントローラ
138 共通ドライバ
140〜146 ランプ
148 ランプドライバ
150 ディスプレイ要素のアレイ
400 光変調器
402 アクチュエータ
404 アクチュエータ
406 シャッター
407 開口層
408 アンカ
409 開口
412 シャッター開口
500 ピクセル回路
502 光変調器
504a、504b、504c データロード回路
505 データ相互接続(DI)
506 作動回路
507 書込み可能相互接続(WEI)
508 書込み可能トランジスタ(Mwe)
509 共通相互接続(COM)
510 データ蓄積キャパシタ(Cdata)
512 第1の作動サブ回路
514 第2の作動サブ回路
516 第1のアクチュエータ
520 第1の出力ノード(Out1)
522 第2のアクチュエータ
524 第2の出力ノード(Out2)
534 プリチャージ相互接続
536 作動電圧相互接続
1000 制御マトリックス
1002 画素アレイ
1004 光変調器
1006 ピクセル回路
1008 書込み可能相互接続
1010 データ相互接続
1012 作動相互接続
1014 プリチャージ相互接続

Claims

2つの別々の状態の間で切り替わることができる光変調器と、
前記光変調器に結合されたピクセル回路であり、
データ値に対応するデータ電圧を蓄積することができるデータ記憶要素と、
作動充電キャパシタと、
前記データ記憶要素および前記作動充電キャパシタに結合されたアナログ電流源であり、電荷量および前記作動充電キャパシタに蓄積された電圧を可変レートで変えるために前記データ記憶要素に蓄積された前記データ電圧に基づく大きさを有する電流を出力することができる、アナログ電流源と、
電圧しきい値を有し、前記作動充電キャパシタに結合されたスイッチであり、前記アナログ電流源によって出力された前記電流によって、前記作動充電キャパシタに蓄積された前記電圧が前記スイッチの前記電圧しきい値を超えることに応答して、前記光変調器の状態の変化を開始することができるスイッチと
を含むピクセル回路と
を備えるディスプレイ装置。
前記光変調器が、第1のアクチュエータと第2のアクチュエータとを含み、前記スイッチが、前記アクチュエータのうちの1つの作動を管理することができる、請求項1に記載のディスプレイ装置。
前記作動充電キャパシタが、前記第1のアクチュエータに結合され、前記作動充電キャパシタに蓄積された前記電圧が、前記アクチュエータの他方の作動を管理する、請求項2に記載のディスプレイ装置。
前記アナログ電流源が、前記作動充電キャパシタおよび前記アクチュエータのうちの1つに蓄積された前記電圧を出力させることができる、請求項3に記載のディスプレイ装置。
前記アナログ電流源がトランジスタである、請求項1に記載のディスプレイ装置。
前記アナログ電流源が前記作動充電キャパシタに蓄積された電圧を出力させるのを選択的に防止することができる前記アナログ電流源と前記作動充電キャパシタとの間に配置される負荷保護スイッチをさらに備える請求項1に記載のディスプレイ装置。
前記ピクセル回路が、アナログとデジタルの両方の動作が可能である、請求項1に記載のディスプレイ装置。
前記アナログ電流源および前記作動充電キャパシタに結合されたしきい値電圧補償回路をさらに備え、前記しきい値電圧補償回路が前記データ電圧に加えて前記アナログ電流源のしきい値電圧に実質的に等しい補償電圧を前記データ記憶要素に蓄積することができる、請求項1に記載のディスプレイ装置。
前記スイッチが電圧インバータである、請求項1に記載のディスプレイ装置。
ディスプレイ要素のアレイと、
前記制御マトリックスと
を含むディスプレイと、
前記ディスプレイと通信することができ、画像データを処理することができるプロセッサと、
前記プロセッサと通信することができるメモリデバイスと
をさらに備える、請求項1に記載のディスプレイ装置。
前記ディスプレイが、
少なくとも1つの信号を前記ディスプレイに送ることができるドライバ回路と、
前記ドライバ回路に前記画像データの少なくとも一部分を送ることができるコントローラと
をさらに含む、請求項10に記載のディスプレイ装置。
前記画像データを前記プロセッサに送ることができる画像ソースモジュールをさらに含み、前記画像ソースモジュールが、受信機、トランシーバ、および送信機のうちの少なくとも1つを備える
請求項10に記載のディスプレイ装置。
前記ディスプレイデバイスが、
入力データを受信し、前記入力データを前記プロセッサに通信することができる入力デバイス
をさらに含む、請求項10に記載のディスプレイ装置。
光変調器に結合されたピクセル回路を使用して2つの別々の状態の間で切り替わることができる前記光変調器を作動させるための方法であって、
ピクセル強度に対応するデータ電圧をデータ記憶要素に蓄積するステップと、
作動キャパシタを作動電圧に充電するステップと、
前記データ記憶要素に蓄積された前記データ電圧の大きさに基づいたレートで前記作動キャパシタを選択的に放電するステップと、
前記作動電圧が電圧しきい値を超えることに応答して、前記光変調器の状態の変更を開始するステップと
を含む方法。
前記作動キャパシタを選択的に放電するステップが、電圧制御電流源を介して前記作動キャパシタを放電するステップを含み、前記電圧制御電流源によって引き出される前記電流が、前記電圧制御電流源に印加される前記データ電圧の大きさに基づく、請求項14に記載の方法。
前記作動キャパシタを選択的に放電するステップが、前記データ電圧を前記データ記憶要素に蓄積する間、前記作動キャパシタを放電することを防止するステップを含む、請求項14に記載の方法。
追加の補償電圧を前記電圧制御電流源に印加するステップをさらに含み、前記補償電圧が、前記電圧制御電流源のしきい値電圧に等しい、請求項14に記載の方法。
前記作動キャパシタが前記作動電圧に充電されるとき、前記光変調器を開状態に切り替えるステップをさらに含む請求項14に記載の方法。
プロセッサによって実行されると、
ピクセル強度に対応するデータ電圧のデータ記憶要素への蓄積を引き起こすことと、
作動キャパシタの作動電圧への充電を開始することと、
前記データ記憶要素に蓄積された前記データ電圧の大きさに基づいたレートで前記作動キャパシタの選択的な放電を引き起こすことと、
前記作動電圧が電圧しきい値を超えることに応答して、前記光変調器の状態の変更を開始することと
を含む、画像を表示するための方法を前記プロセッサに実行させる命令が符号化されている非一時的コンピュータ可読記憶媒体。
前記作動キャパシタの選択的な放電を引き起こすことが、電圧制御電流源を介して前記作動キャパシタの放電を引き起こすことを含み、前記電圧制御電流源によって引き出される前記電流が、前記電圧制御電流源に印加される前記データ電圧の大きさに基づく、請求項19に記載の非一時的コンピュータ可読記憶媒体。