TW201541443A - 包括電荷補償電容器之數位光調變器電路 - Google Patents

包括電荷補償電容器之數位光調變器電路 Download PDF

Info

Publication number
TW201541443A
TW201541443A TW104100086A TW104100086A TW201541443A TW 201541443 A TW201541443 A TW 201541443A TW 104100086 A TW104100086 A TW 104100086A TW 104100086 A TW104100086 A TW 104100086A TW 201541443 A TW201541443 A TW 201541443A
Authority
TW
Taiwan
Prior art keywords
voltage
data
interconnect
data storage
output node
Prior art date
Application number
TW104100086A
Other languages
English (en)
Inventor
Stephen Robert Lewis
Yousuke Nakagawa
Original Assignee
Pixtronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtronix Inc filed Critical Pixtronix Inc
Publication of TW201541443A publication Critical patent/TW201541443A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0473—Use of light emitting or modulating elements having two or more stable states when no power is applied
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明提供用於提供用於控制一顯示器件中之光調變器之操作狀態的像素電路的系統、方法及裝置。該光調變器之該操作狀態係由該像素電路基於儲存於該像素電路之一資料儲存元件中之一資料電壓來控制。該像素電路包括一補償電容器，該補償電容器用以將電荷注入至該資料儲存元件中。在一些實施中，電荷之此注入提昇該資料儲存電容器上之電壓，藉此改良該像素電路之可靠性。

Description

包括電荷補償電容器之數位光調變器電路 相關申請案
本專利申請案主張2014年9月2日申請之題為「包括電荷補償電容器之數位光調變器電路(DIGITAL LIGHT MODULATOR CIRCUIT INCLUDING CHARGE COMPENSATION CAPACITOR)」之美國非臨時申請案第14/475,112號的優先權，該申請案主張2014年1月6日申請之題為「包括電荷補償電容器之數位光調變器電路(DIGITAL LIGHT MODULATOR CIRCUIT INCLUDING CHARGE COMPENSATION CAPACITOR)」之美國臨時申請案第61/923,968號的優先權，前述兩個申請案讓與給本發明受讓人且藉此明確地以引用之方式併入本文中。
本發明係關於成像顯示器之領域，且詳言之，係關於用於顯示元件之像素電路。
機電系統(EMS)包括具有電及機械元件、致動器、換能器、感測器、光學組件(諸如，鏡面及光學膜)及電子器件之器件。EMS器件或元件可以多種尺度來製造，包括(但不限於)微尺度及奈米尺度。舉例而言，微機電系統(microelectromechanical system，MEMS)器件可包括具有範圍為約一微米至數百微米或更大之大小的結構。奈米機電系 統(NEMS)器件可包括具有小於一微米之大小(例如，包括小於數百奈米之大小)的結構。可使用沈積、蝕刻、微影及/或蝕刻掉基板及/或所沈積材料層之部分或添加層以形成電及機電器件的其他微機械加工製程來創造機電元件。
基於EMS之顯示裝置可包括藉由選擇性地將光阻擋組件移動穿過貫穿光阻擋層界定之孔隙進入及離開光學路徑來調變光之顯示元件。進行此操作使得來自背光之光選擇性地通過或反射來自環境或前光之光以形成影像。
本發明之系統、方法及器件各自具有若干創新態樣，其中無單一者單獨負責本文中所揭示之合乎需要的屬性。
本發明中所描述之標的物之一創新態樣可在一種裝置中實施，該裝置包括用於控制一顯示元件之一電路。該電路包括：一資料儲存部分，其包括耦接至一資料儲存電容器之一寫入啟用開關；及一致動部分。該致動部分包括：一第一充電開關，其能夠選擇性地將一第一作用中節點耦接至一致動電壓互連件；一第一放電開關，其能夠回應於儲存於該資料儲存電容器上之一電壓而選擇性地將該第一作用中節點放電；一第二充電開關，其能夠選擇性地將一第二作用中節點耦接至該致動電壓互連件；一第二放電開關，其能夠回應於儲存於該第一作用中節點上之一電壓而選擇性地將該第二作用中節點放電；及一補償電容器，其將該第二作用中節點耦接至該資料儲存電容器之一端子及該第一放電開關。
在一些實施中，該第一放電開關及該第二放電開關包括薄膜電晶體，且該致動部分進一步包括一第一更新互連件，該第一更新互連件能夠將一電壓施加至該第一放電開關之一源極/汲極端子，該電壓使得該第一放電電晶體能夠對儲存於該資料儲存電容器上之該電壓做 出回應。在一些實施中，該補償電容器具有約等於該第一放電開關之一汲極至閘極寄生電容的一電容。在一些實施中，該補償電容器具有約等於該第一放電開關之一汲極至閘極寄生電容加上一互連件佈局寄生電容的一電容。在一些實施中，該補償電容器具有約等於5至15毫微微法拉之一電容。
在一些實施中，該致動部分進一步包括一第二更新互連件，該第二更新互連件能夠將一電壓施加至該第二放電開關之一源極/汲極端子，該電壓使得該第二放電電晶體能夠對儲存於該第一作用中節點上之該電壓做出回應。
在一些實施中，該裝置進一步包括一控制器電路，其能夠造成在將資料載入至資料儲存部分中之一時間期間將一高電壓施加至該第一更新互連件，造成在將一資料電壓儲存於該資料儲存電容器上之後將一高電壓施加至該第二更新互連件，造成該第一充電開關及該第二充電開關接通且接著切斷以分別將該第一作用中節點及該第二作用中節點充電至實質上等於該致動電壓之一電壓，在接通且接著切斷該第一充電開關及該第二充電開關之後減小該第一更新互連件上之該電壓，及減小該第二更新互連件上之該電壓。
在一些實施中，該裝置進一步包括：一顯示器，其包括該等顯示元件之一陣列，及該等電路之一對應陣列；一處理器，其能夠與該顯示器通信，該處理器能夠處理影像資料；及一記憶體器件，其能夠與該處理器通信。在一些實施中，該顯示器進一步包括：一驅動器電路，其能夠將至少一信號發送至該顯示器；及一控制器，其能夠將該影像資料之至少一部分發送至該驅動器電路。在一些實施中，該顯示器進一步包括一影像源模組，其能夠將該影像資料發送至該處理器，其中該影像源模組包括一接收器、收發器及傳輸器中之至少一者。在一些實施中，該顯示器進一步包括一輸入器件，其能夠接收輸入資料 及將該輸入資料傳達至該處理器。
本發明中所描述之標的物之另一創新態樣可在一種用於使用耦接至一光調變器之一像素電路致動該光調變器之方法中實施，該光調變器能夠在兩種離散狀態之間切換。該方法包括將一資料電壓儲存於該像素電路之一資料儲存元件中，將一第一輸出節點及一第二輸出節點充電至一致動電壓，其中該第一輸出節點及該第二輸出節點耦接至該光調變器，將電荷自該第二輸出節點經由一補償電容器注入至該資料儲存元件中，及基於該資料儲存元件上之一電壓選擇性地將該第一輸出節點及該第二輸出節點中之一者放電。
在一些實施中，將電荷自該第二輸出節點經由該補償電容器注入至該資料儲存元件中包括注入由於將該第二輸出節點充電至該致動電壓產生之該電荷。在一些實施中，將電荷自該第二輸出節點經由該補償電容器注入至該資料儲存元件中係在基於該資料儲存元件上之該電壓選擇性地將該第一輸出節點及該第二輸出節點中之一者放電之前執行。
在一些實施中，基於該資料儲存元件上之該電壓選擇性地將該第一輸出節點及該第二輸出節點中之一者放電包括經由一第一放電電晶體選擇性地將該第一輸出節點放電，該第一放電電晶體之閘極端子耦接至該資料儲存元件，且其中該補償電容器耦接於該第二輸出節點與該第一放電電晶體之該閘極端子之間。
本發明中所描述之標的物之另一創新態樣可在一種裝置中實施，該裝置包括用於控制一顯示元件之一電路，其中該電路包括：資料儲存構件，其用於儲存一資料電壓；寫入啟用構件，其耦接至該資料儲存構件以用於實現該資料儲存構件上之該資料電壓之該儲存；及致動構件，其用於致動該顯示元件。該致動構件包括：第一充電構件，其用於選擇性地將一第一作用中節點耦接至一致動電壓互連件； 第一放電構件，其用於回應於儲存於該資料儲存構件上之一電壓而選擇性地將該第一作用中節點放電；第二充電構件，其用於選擇性地將一第二作用中節點耦接至該致動電壓互連件；第二放電構件，其用於回應於儲存於該第一作用中節點上之一電壓而選擇性地將該第二作用中節點放電；及寄生電容補償構件，其用於回應於該第二充電構件將該第二作用中節點耦接至該致動電壓互連件而對該第一放電構件加偏壓。
在一些實施中，該寄生電容補償構件藉由造成在該第一放電構件之一輸入處注入電荷而對該第一放電構件加偏壓。在一些實施中，該寄生電容補償構件包括一補償電容器，其中該補償電容器具有約等於該第一放電構件之一汲極至閘極寄生電容的一電容。在一些其他實施中，該寄生電容補償構件包括一補償電容器，其中該補償電容器具有約等於該第一放電構件之一汲極至閘極寄生電容加上一互連件佈局寄生電容的一電容。
在一些實施中，該裝置進一步包括用於控制該第一放電構件及該第二放電構件對該所儲存之資料電壓做出回應的時序之第一及第二更新構件。
本發明中所描述之標的物之一或多個實施的細節在隨附圖式及以下描述中闡明。其他特徵、態樣及優點將自該描述、該等圖式及申請專利範圍變得顯而易見。應注意，以下各圖之相對尺寸可能未按比例繪製。
21‧‧‧處理器
22‧‧‧陣列驅動器
27‧‧‧網路介面
28‧‧‧圖框緩衝器
29‧‧‧驅動器控制器
30‧‧‧顯示器/顯示器陣列
40‧‧‧顯示器件
41‧‧‧外殼
43‧‧‧天線
45‧‧‧揚聲器
46‧‧‧麥克風
47‧‧‧收發器
48‧‧‧輸入器件
50‧‧‧電源供應器
52‧‧‧調節硬體
100‧‧‧基於微機電系統之實例直觀式顯示裝置
102‧‧‧光調變器
102a‧‧‧光調變器
102b‧‧‧光調變器
102c‧‧‧光調變器
102d‧‧‧光調變器
104‧‧‧影像
105‧‧‧燈
106‧‧‧像素
108‧‧‧擋閘
109‧‧‧孔隙
110‧‧‧寫入啟用互連件
112‧‧‧資料互連件
114‧‧‧共同互連件
120‧‧‧主機器件
122‧‧‧主機處理器
124‧‧‧環境感測器
126‧‧‧使用者輸入模組
128‧‧‧顯示裝置
130‧‧‧掃描驅動器
131‧‧‧掃描線互連件/寫入啟用互連件
132‧‧‧資料驅動器
133‧‧‧資料互連件
134‧‧‧控制器
138‧‧‧共同驅動器
139‧‧‧共同互連件
140‧‧‧燈
142‧‧‧燈
144‧‧‧燈
146‧‧‧燈
148‧‧‧燈驅動器
150‧‧‧顯示元件陣列
200‧‧‧雙致動器擋閘裝配件/光調變器
202‧‧‧擋閘開通致動器
204‧‧‧擋閘閉合致動器
206‧‧‧擋閘
207‧‧‧孔隙層
208‧‧‧錨定器
209‧‧‧孔隙
212‧‧‧擋閘孔隙
216‧‧‧重疊區
300‧‧‧像素電路
302‧‧‧光調變器
304‧‧‧資料載入電路
305‧‧‧資料互連件
306‧‧‧致動電路
307‧‧‧寫入啟用互連件
308‧‧‧寫入啟用電晶體
309‧‧‧共同互連件
310‧‧‧資料儲存電容器
312‧‧‧第一致動子電路
314‧‧‧第二致動子電路
315‧‧‧子電路互連件
316‧‧‧第一致動器
320‧‧‧第一輸出節點(Out1)
322‧‧‧第二致動器
323‧‧‧擋閘端子
324‧‧‧第二輸出節點(Out2)
328‧‧‧第一預先充電電晶體
332‧‧‧第一放電電晶體
334‧‧‧預先充電互連件
336‧‧‧致動電壓互連件
338‧‧‧第一更新互連件
340‧‧‧輸入節點
342‧‧‧第二預先充電電晶體
344‧‧‧第二放電電晶體
346‧‧‧第二更新互連件
348‧‧‧補償電容器
400‧‧‧時序圖
402‧‧‧電壓VDATA-CAP
402a‧‧‧電壓
404‧‧‧電壓VPCH
406‧‧‧電壓VOUT1
406a‧‧‧電壓
408‧‧‧電壓VOUT2
410‧‧‧電壓VUPDATE1
412‧‧‧電壓VUPDATE2
600‧‧‧控制矩陣
602‧‧‧像素
604‧‧‧光調變器
606‧‧‧像素電路
608‧‧‧寫入啟用互連件
610‧‧‧資料互連件
612‧‧‧致動互連件
614‧‧‧預先充電互連件
616‧‧‧共同或接地互連件
618‧‧‧第一更新互連件
620‧‧‧第二更新互連件
622‧‧‧輸出節點
624‧‧‧輸出節點
700‧‧‧用於使用像素電路操作雙致動器光調變器之處理程序
t0‧‧‧時間
t1‧‧‧時間
t2‧‧‧時間
t3‧‧‧時間
t4‧‧‧時間
t5‧‧‧時間
t6‧‧‧時間
t7‧‧‧時間
t8‧‧‧時間
t9‧‧‧時間
tCOMP‧‧‧時間
tP‧‧‧時間
圖1A展示基於微機電系統(MEMS)之實例直觀式顯示裝置的示意圖。
圖1B展示實例主機器件之方塊圖。
圖2A及圖2B展示實例雙致動器擋閘裝配件之視圖。
圖3展示可經實施以用於控制光調變器之實例像素電路。
圖4展示用於圖3中所展示之像素電路之實例時序圖。
圖5展示圖4中所展示之電壓之展開圖。
圖6展示實例控制矩陣之示意圖。
圖7展示用於使用像素電路操作雙致動器光調變器之處理程序的實例流程圖。
圖8A及圖8B展示包括複數個顯示元件之實例顯示器件的系統方塊圖。
各種圖式中之相似參考數字及名稱指示相似元件。
以下描述係關於出於描述本發明之創新態樣之目的的某些實施。然而，一般熟習此項技術者將容易認識到，本文中之教示可以許多不同方式來應用。所描述之實施可在能夠顯示影像(無論為運動的(諸如，視訊)抑或固定的(諸如，靜止影像)，且無論為文字的、圖形的抑或圖像的)之任何器件、裝置或系統中實施。除合併來自一或多個顯示技術之特徵的顯示器之外，本發明中所提供之概念及實例可適用於各種顯示器，諸如液晶顯示器(LCD)、有機發光二極體(OLCD)顯示器、場發射顯示器及基於機電系統(EMS)及微機電(MEMS)之顯示器。
所描述實施可包括於諸如(但不限於)以下各者之多種電子器件中或與該等電子器件相關聯：行動電話、具備多媒體網際網路功能之蜂巢式電話、行動電視接收器、無線器件、智慧型電話、Bluetooth®器件、個人資料助理(PDA)、無線電子郵件接收器、手持型或攜帶型電腦、迷你筆記型電腦、筆記型電腦、智慧筆記型電腦、平板電腦、印表機、影印機、掃描器、傳真器件、全球定位系統(GPS)接收器/導航器、攝影機、數位媒體播放器(諸如，MP3播放器)、攝錄影機、遊戲 控制台、腕錶、可穿戴器件、時鐘、計算器、電視監視器、平板顯示器、電子閱讀器件(諸如，電子閱讀器)、電腦監視器、汽車顯示器(諸如，里程錶及速度計顯示器)、座艙控制器及/或顯示器、攝影機景觀顯示器(諸如，車輛中之後視攝影機之顯示器)、電子相片、電子廣告牌或標識、投影儀、建築結構、微波爐、冰箱、立體聲系統、匣式錄音機或播放器、DVD播放器、CD播放器、VCR、收音機、攜帶型記憶體晶片、洗衣機、乾燥器、洗衣機/乾燥器、停車儀、封裝(諸如，包括微機電系統(MEMS)應用之機電系統(EMS)應用中，以及非EMS應用)、美學結構(諸如，關於一件珠寶或服裝的影像之顯示)及多種EMS器件。
本文中之教示亦可用於非顯示器應用中，諸如(但不限於)電子切換器件、射頻濾波器、感測器、加速度計、迴轉儀、運動感測器件、磁力計、用於消費型電子器件之慣性組件、消費型電子器件產品之零件、可變電抗器、液晶器件、電泳器件、驅動方案、製造製程及電子測試設備。因此，教示並不意欲僅僅限於圖中所描繪之實施，而實際上具有廣泛適用性，如一般熟習此項技術者將容易顯而易見。
顯示裝置包括用於控制光調變器之操作狀態之像素電路。光調變器之操作狀態係由該像素電路基於儲存於該像素電路之資料儲存元件(諸如，資料儲存電容器)中之資料電壓來控制。像素電路內之寄生現象可能會不合需要地減小儲存於資料儲存電容器上之電壓。像素電路包括用以將電荷注入至資料儲存電容器中之補償電容器。電荷之此注入提昇資料儲存電容器上之電壓。因此，歸因於像素電路內之寄生現象之存在而產生的資料電壓減小至不合需要的低位準的風險得以減小。在一些實施中，補償電容器耦接於像素電路之輸出節點與資料儲存電容器之間。在一些此等實施中，將輸出節點預先充電(其通常係用於像素電路之操作而執行)會造成自輸出節點經由補償電容器至資 料儲存電容器之電荷注入。
可實施本發明中所描述之標的物之特定實施以實現以下可能優點中之一或多者。藉由將電荷注入至資料儲存電容器中，且因此，提昇資料儲存電容器上之電壓，歸因於像素電路內之寄生現象之存在產生的資料電壓減小至不合需要的低位準的風險得以減小。資料儲存電容器上之電壓之提昇亦提供像素電路的更快速操作之益處。因此，需要分配較小量之影像圖框週期以用於致動光調變器。可利用影像圖框週期期間可用之額外時間來增加圖框速率及減少閃爍或減輕其他影像假影。在一些其他實施中，可利用可用之額外時間來以較低功率操作光源，從而減少顯示裝置之總體功率消耗。在一些實施中，歸因於資料儲存電容器上之電壓之提昇，顯示器可使用較低資料電壓操作。使用較低資料電壓可提供額外功率節省。
圖1A展示基於MEMS之實例直觀式顯示裝置100的示意圖。顯示裝置100包括以列及行配置之複數個光調變器102a至102d(大體上光調變器102)。在顯示裝置100中，光調變器102a及102d在開通狀態下，從而允許光通過。光調變器102b及102c在閉合狀態下，從而阻礙光之通過。若藉由一或多個燈105照射，則藉由選擇性設定光調變器102a至102d之狀態，顯示裝置100可用以形成用於背光顯示之影像104。在另一實施中，裝置100可藉由源自裝置之前部之環境光的反射而形成影像。在另一實施中，設備100可藉由反射來自定位於顯示器之前部之一或多個燈的光(亦即，藉由使用前光)而形成影像。
在一些實施中，每一光調變器102對應於影像104中之像素106。在一些其他實施中，顯示裝置100可利用複數個光調變器來形成影像104中之像素106。舉例而言，顯示裝置100可包括三個色彩特定光調變器102。藉由選擇性地開通對應於特定像素106之色彩特定光調變器102中之一或多者，顯示裝置100可產生影像104中之色彩像素106。在 另一實例中，顯示裝置100包括每一像素106兩個或兩個以上光調變器102以提供影像104中之明度位準(luminance level)。關於影像，像素對應於藉由影像之解析度界定的最小像元。關於顯示裝置100之結構組件，術語像素係指用以調變形成影像之單一像素之光的組合式機械與電組件。
顯示裝置100為直觀式顯示器，此係因為該顯示裝置可能不包括通常可見於投影應用中之成像光學器件。在投影顯示器中，形成於顯示裝置之表面上的影像被投影至螢幕上或投影至牆壁上。顯示裝置實質上小於所投影影像。在直觀式顯示器中，使用者可藉由直接查看顯示裝置而看見影像，顯示裝置含有光調變器及視情況含有用於增強在顯示器上所見之亮度及/或對比度的背光或前光。
直觀式顯示器可以透射或反射模式來操作。在透射性顯示器中，光調變器過濾或選擇性地阻擋源自定位於顯示器後方之一或多個燈之光。來自燈之光視情況而注入至光導或背光中，使得每一像素可得到均勻照射。透射性直觀式顯示器常常建置至透明基板上以促進含有光調變器之一基板定位於背光之上的夾層裝配件配置。在一些實施中，透明基板可為玻璃基板(有時被稱作玻璃板或面板)或塑膠基板。玻璃基板可為或包括(例如)硼矽酸鹽玻璃、酒杯玻璃、熔融矽石、鹼石灰玻璃、石英、人造石英、派熱克斯玻璃或其他合適之玻璃材料。
每一光調變器102可包括擋閘(快門)108及孔隙109。為了照射影像104中之像素106，擋閘108經定位以使得其允許光通過孔隙109。為了保持像素106未被照亮，擋閘108經定位以使得其阻礙光通過孔隙109。孔隙109係藉由貫穿每一光調變器102中之反射性或光吸收材料而圖案化之開口界定。
顯示裝置亦包括耦接至基板及光調變器以用於控制擋閘之移動的控制矩陣。控制矩陣包括一系列電互連件(諸如，互連件110、112 及114)，該等互連件包括每列像素至少一個寫入啟用互連件110(亦被稱作掃描線互連件)、用於每一行像素之一資料互連件112，及將共同電壓提供至所有像素或至少提供至來自顯示裝置100中之多個行及多個列兩者之像素的一共同互連件114。回應於適當電壓(寫入啟用電壓，VWE)之施加，用於給定列像素之寫入啟用互連件110使該列中之像素準備好接受新的擋閘移動指令。資料互連件112按資料電壓脈衝之形式傳達新移動指令。在一些實施中，施加至資料互連件112之資料電壓脈衝直接對擋閘之靜電移動有貢獻。在一些其他實施中，資料電壓脈衝控制至光調變器102之開關，諸如控制單獨驅動電壓之施加的電晶體或其他非線性電路元件，單獨驅動電壓在量值上通常高於資料電壓。此等驅動電壓之施加導致擋閘108之靜電驅動移動。
控制矩陣亦可包括(但不限於)電路，諸如與每一擋閘裝配件相關聯之電晶體及電容器。在一些實施中，每一電晶體之閘極可電連接至掃描線互連件。在一些實施中，每一電晶體之源極可電連接至對應數據互連件。在一些實施中，每一電晶體之汲極可並聯電連接至對應電容器之電極及對應致動器之電極。在一些實施中，電容器之另一電極及與每一擋閘裝配件相關聯之致動器可連接至共同或地面電位。在一些其他實施中，電晶體可用半導體二極體或金屬-絕緣體-金屬切換元件替換。
圖1B展示實例主機器件120(亦即，蜂巢式電話、智慧型手機、PDA、MP3播放器、平板電腦、電子閱讀器、迷你筆記型電腦、筆記型電腦、手錶、可穿戴器件、膝上型電腦、電視機或其他電子器件)之方塊圖。主機器件120包括顯示裝置128(諸如，圖1A中所展示之顯示裝置100)、主機處理器122、環境感測器124、使用者輸入模組126及電源。
顯示裝置128包括複數個掃描驅動器130(亦被稱作寫入啟用電壓 源)、複數個資料驅動器132(亦被稱作資料電壓源)、控制器134、共同驅動器138、燈140至146、燈驅動器148及顯示元件陣列150(諸如，圖1A中所展示之光調變器102)。掃描驅動器130將寫入啟用電壓施加至掃描線互連件131。資料驅動器132將資料電壓施加至資料互連件133。
在顯示裝置之一些實施中，資料驅動器132能夠將類比資料電壓提供至顯示元件陣列150，尤其在影像之明度位準將以類比方式導出之情況下。在類比操作中，顯示元件經設計，使得當經由資料互連件133施加一系列中間電壓時，在所得影像中產生一系列中間照射狀態或明度位準。在一些其他實施中，資料驅動器132能夠將一組減少(諸如，2個、3個或4個)之數位電壓位準施加至資料互連件133。在顯示元件為以擋閘為基礎之光調變器(諸如，圖1A中所展示之光調變器102)的實施中，此等電壓位準經設計以按數位方式設定擋閘108中之每一者之開通狀態、閉合狀態或其他離散狀態。在一些實施中，驅動器能夠在類比模式與數位模式之間切換。
掃描驅動器130及資料驅動器132連接至數位控制器電路134(亦被稱作控制器134)。控制器134以主要串列方式將按順序組織之資料(在一些實施中，其可經預定、藉由列及藉由影像圖框進行分群)發送至資料驅動器132。資料驅動器132可包括串列至並列資料轉換器、位準移位及(對於一些應用)數位至類比電壓轉換器。
顯示裝置視情況包括一組共同驅動器138，其亦被稱作共同電壓源。在一些實施中，共同驅動器138將DC共同電位提供至顯示元件陣列150內之所有顯示元件，例如，藉由將電壓供應至一系列共同互連件139。在一些其他實施中，共同驅動器138遵循來自控制器134之命令而將電壓脈衝或信號發出至顯示元件陣列150，例如，能夠驅動及/或起始陣列之多個列及行中的所有顯示元件之同時致動的全域致動脈 衝。
用於不同顯示功能之驅動器(諸如，掃描驅動器130、資料驅動器132及共同驅動器138)中之每一者可藉由控制器134而時間同步。來自控制器134之時序命令協調經由燈驅動器148進行的紅色、綠色、藍色及白色燈(分別為140、142、144及146)之照射、顯示元件陣列150內之特定列的寫入啟用及定序、來自資料驅動器132之電壓的輸出，及提供用於顯示元件致動之電壓的輸出。在一些實施中，該等燈為發光二極體(LED)。
控制器134判定顯示元件中之每一者可經重新設定為適於新影像104之照射位準所藉以的定序或定址方案。可按週期性間隔設定新影像104。舉例而言，對於視訊顯示，按範圍為10赫茲至300赫茲(Hz)之頻率再新視訊之彩色影像或圖框。在一些實施中，至顯示元件陣列150之影像圖框的設定與燈140、142、144及146之照射同步，使得替代影像圖框按色彩(諸如，紅色、綠色、藍色及白色)之交替系列照射。每一各別色彩之影像圖框被稱作彩色子圖框。在此方法(被稱作場序色彩方法)中，若彩色子圖框以超過20Hz之頻率交替，則人類視覺系統(HVS)將交替圖框影像平均化成具有廣泛及連續色彩範圍的影像之感知。在一些其他實施中，燈可使用除紅色、綠色、藍色及白色以外的原色。在一些實施中，可在顯示裝置128中使用小於四個或大於四個具有原色之燈。
在一些實施中，其中顯示裝置128經設計用於在開通狀態與閉合狀態之間進行擋閘(諸如，圖1A中所展示之擋閘108)之數位切換，控制器134藉由時分灰度階之方法形成影像。在一些其他實施中，顯示裝置128可經由使用每一像素多個顯示元件提供灰度階。
在一些實施中，影像狀態之資料係由控制器134藉由個別列(亦被稱作掃描線)之順序定址而載入至顯示元件陣列150。對於序列中之每 一列或掃描線，掃描驅動器130將寫入啟用電壓施加至用於顯示元件陣列150之該列的寫入啟用互連件131，且隨後資料驅動器132為陣列之選定列中的每一行供應對應於所要擋閘狀態之資料電壓。此定址處理程序可重複直至資料已載入用於顯示元件陣列150中之所有列為止。在一些實施中，用於資料載入之選定列的序列為線性的，顯示元件陣列150中自頂部進行至底部。在一些其他實施中，選定列之序列為偽隨機的，以便減輕可能的視覺假影。且在一些其他實施中，定序係藉由區塊組織，其中，對於一區塊，用於影像之某一小部分的資料經載入至顯示元件陣列150。舉例而言，序列可經實施以按順序定址顯示元件陣列150之每五列。
在一些實施中，用於將影像資料載入至顯示元件陣列150之定址處理程序與致動顯示元件之處理程序在時間上係分離的。在此實施中，顯示元件陣列150可包括用於每一顯示元件之資料記憶體元件，且控制矩陣可包括用於載運來自共同驅動器138之觸發信號以根據儲存於記憶體元件中之資料起始顯示元件之同時致動的全域致動互連件。
在一些實施中，顯示元件陣列150及控制該等顯示元件之控制矩陣可按除矩形列及行以外的組態來配置。舉例而言，可按六邊形陣列或曲線列及行來配置顯示元件。
主機處理器122大體上控制主機器件120之操作。舉例而言，主機處理器122可為用於控制攜帶型電子器件之通用或專用處理器。關於包括於主機器件120中之顯示裝置128，主機處理器122輸出影像資料以及關於主機器件120之額外資料。此資訊可包括來自環境感測器124(諸如，環境光或溫度)之資料；關於主機器件120之資訊(包括(例如)主機之操作模式或主機器件之電源中剩餘的電力量)；關於影像資料之內容的資訊；關於影像資料之類型的資訊；及/或用於顯示裝置 128以用於選擇成像模式之指令。
在一些實施中，使用者輸入模組126能夠直接地或經由主機處理器122傳送使用者個人偏好至控制器134。在一些實施中，使用者輸入模組126係藉由使用者輸入個人偏好(例如，色彩、對比度、電力、亮度、內容及其他顯示設定及參數偏好)之軟體來控制。在一些其他實施中，使用者輸入模組126係藉由使用者輸入個人偏好之硬體來控制。在一些實施中，使用者可經由語音命令、一或多個按鈕、開關或撥號盤或利用觸控能力輸入此等偏好。至控制器134之複數個資料輸入引導控制器將資料提供至對應於最佳成像特性之各種驅動器130、132、138及148。
亦可包括環境感測器模組124以作為主機器件120之部分。環境感測器模組124可能能夠接收關於周圍環境之資料(諸如，溫度及或環境照明條件)。感測器模組124可經程式化以(例如)區分器件是否在室內或辦公室環境中對比明亮白天中之室外環境對比夜間室外環境操作。感測器模組124將此資訊傳達至顯示控制器134，使得控制器134可回應於周圍環境而使檢視條件最佳化。
圖2A及圖2B展示實例雙致動器擋閘裝配件200之視圖。如圖2A中所描繪之雙致動器擋閘裝配件200在開通狀態中。圖2B展示處於閉合狀態下之雙致動器擋閘裝配件200。擋閘裝配件200包括在擋閘206之兩側上的致動器202及204。每一致動器202及204經獨立地控制。第一致動器(擋閘開通致動器202)用以開通擋閘206。第二對置致動器(擋閘閉合致動器204)用以閉合擋閘206。致動器202及204中之每一者可實施為順應式橫桿電極致動器。致動器202及204藉由實質上在平行於孔隙層207(擋閘懸浮於孔隙層之上)之平面中驅動擋閘206來開通及閉合擋閘206。擋閘206藉由附接至致動器202及204之錨定器208而懸浮於孔隙層207之上的一短距離處。致動器202及204沿其移動軸線附接 至擋閘206之對置端減少擋閘206之平面外運動並將運動實質上限於平行於基板(未描繪)之平面。
在所描繪之實施中，擋閘206包括光可通過之兩個擋閘孔隙212。孔隙層207包括一組三個孔隙209。在圖2A中，擋閘裝配件200處於開通狀態且，因而，擋閘開通致動器202已經致動，擋閘閉合致動器204處於其鬆弛位置中，且擋閘孔隙212之中心線與兩個孔隙層孔隙209之中心線一致。在圖2B中，擋閘裝配件200已移動至閉合狀態且，因而，擋閘開通致動器202處於其鬆弛位置中，擋閘閉合致動器204已經致動，且擋閘206之光阻擋部分現處於適當位置中以阻擋光透射穿過孔隙209(描繪為虛線)。
每一孔隙具有圍繞其周邊之至少一邊緣。舉例而言，矩形孔隙209具有四個邊緣。在圓形、橢圓形、卵形或其他曲線型孔隙形成於孔隙層207中之一些實施中，每一孔隙可具有單一邊緣。在一些其他實施中，孔隙不需要分離或在數學意義上不相交，而可改為連接。換言之，雖然孔隙之數部分或經塑形區段可維持與每一擋閘之對應性，但可連接此等區段中之若干者以使得孔隙之單一連續周邊由多個擋閘共用。
為了允許光以多種出射角通過處於開通狀態之孔隙212及209，擋閘孔隙212之寬度或大小可經設計為大於孔隙層207中之孔隙209之對應寬度或大小。為了有效地阻擋光在閉合狀態下逸出，擋閘206之光阻擋部分可經設計為與孔隙209之邊緣重疊。圖2B展示重疊區216，該重疊區在一些實施中可為預定義的、在擋閘206中之光阻擋部分的邊緣與形成於孔隙層207中之孔隙209的一邊緣之間。
靜電致動器202及204經設計以使得其電壓位移行為對擋閘裝配件200提供雙穩態特性。對於擋閘開通致動器及擋閘閉合致動器中之每一者，存在低於致動電壓之一系列電壓，其若在彼致動器處於閉合 狀態(其中擋閘開通或閉合)時施加，則將保持致動器閉合及擋閘處於適當位置中，甚至在將驅動電壓施加至對置致動器後亦如此。抵抗此反作用力而維持擋閘之位置所需的最小電壓被稱作維持電壓Vm。
靜電致動器(諸如，致動器202及204)中之電雙穩定性可起因於以下事實：跨越致動器之靜電力為位置以及電壓之函數。擋閘裝配件200中之致動器之橫桿可經實施以充當電容器板。電容器板之間的力與1/d2成比例，其中d為電容器板之間的局部分離距離。當致動器處於閉合狀態時，致動器橫桿之間的局部分離極小。因此，小電壓之施加可在處於閉合狀態的致動器之致動器橫桿之間產生相對較強之力。因此，相對較小之電壓(諸如，Vm)可保持致動器處於閉合狀態，即使其他元件對致動器施加反作用力亦如此。
在雙致動器光調變器中，光調變器之平衡位置可藉由跨越致動器中之每一者之電壓差的組合效果來判定。換言之，可考慮三個端子(即，擋閘開通驅動橫桿、擋閘閉合驅動橫桿，及負載橫桿)之電位以及調變器位置來判定調變器上之平衡力。
對於電雙穩定系統，一組邏輯規則可描述穩定狀態且可用以開發用於給定光調變器之可靠定址或數位控制方案。參考作為一實例之擋閘裝配件200，此等邏輯規則如下： 假定Vs為擋閘或負載橫桿上之電位。假定Vo為擋閘開通驅動橫桿上之電位。假定Vc為擋閘閉合驅動橫桿上之電位。假定表達式|Vo-Vs|係指擋閘與擋閘開通驅動橫桿之間的電壓差之絕對值。假定Vm為維持電壓。假定Vat為致動臨限電壓，亦即，在不存在Vm至對置驅動橫桿之施加的情況下用以致動致動器之電壓。假定Vmax為用於Vo及Vc之最大可允許電位。假定Vm<Vat<Vmax。接著，假定Vo及Vc仍低於Vmax：若|Vo-Vs|<Vm及|Vc-Vs|<Vm (規則1)
則擋閘將會鬆弛至其機械彈簧之平衡位置。
若|Vo-Vs|>Vm及|Vc-Vs|>Vm (規則2)
則擋閘將不會移動，亦即，擋閘將保持處於開通或閉合狀態，而無論哪個位置係藉由最後的致動事件建立。
若|Vo-Vs|>Vat及|Vc-Vs|<Vm (規則3)
則擋閘將會移動至開通位置。
若|Vo-Vs|<Vm及|Vc-Vs|>Vat (規則4)
則擋閘將會移動至閉合位置。
遵循規則1，在每一致動器上之電壓差接近零時，擋閘將會鬆弛。在許多擋閘裝配件中，機械鬆弛位置部分地開通或閉合，且因此，在定址方案中通常避免此電壓狀態。
規則2之條件使得將全域致動功能包括於定址方案中成為可能。藉由維持提供至少為維持電壓Vm之橫桿電壓差之擋閘電壓，可在寬電壓範圍內在定址序列之中間變更或切換擋閘開通電位及擋閘閉合電位之絕對值(甚至在電壓差超過Vat之情況下)，無無意擋閘運動之風險。
規則3及4之條件為大體上在定址序列期間設定目標以確保擋閘之雙穩定致動的條件。
可將維持電壓差Vm設計或表達為致動臨限電壓Vat之某一小部分。對於經設計用於可用程度之雙穩定性之系統，維持電壓可存在於Vat之約20%及約80%之間的範圍內。此情形有助於確保系統中之電荷洩漏或寄生電壓波動不會導致經設定之保持電壓偏離其維持範圍之偏差-可導致擋閘之無意致動的偏差。在一些系統中，可提供異常程度之雙穩定性或遲滯，其中Vm存在於Vat之約2%及約98%的範圍內。然而，在此等系統中，必須小心確保可在可供使用之定址及致動時間內可靠地獲得|Vc-Vs|或|Vo-Vs|小於Vm之電極電壓條件。
在一些實施中，每一光調變器之第一致動器及第二致動器耦接至鎖存器或驅動器電路以確保光調變器之第一狀態及第二狀態為光調變器可採用之僅有的兩種穩定狀態。
圖3展示可經實施以用於控制光調變器302之第一實例像素電路300。詳言之，像素電路300可用以控制雙致動器光調變器，諸如圖2A及圖2B中所展示之光調變器200。像素電路300可為控制合併類似於光調變器302之光調變器之像素陣列的控制矩陣之一部分。
像素電路300包括耦接至致動電路306之資料載入電路304。資料載入電路304接收與像素相關聯之資料並儲存資料，而致動電路306基於由資料載入電路304儲存之資料致動光調變器302。在一些實施中，可使用TFT實施像素電路300之各種組件。在一些實施中，可使用使用諸如非晶形矽(a-Si)、氧化銦鎵鋅(IGZO)、其他半導體金屬氧化物或多晶矽之材料製造而成的TFT。在一些其他實施中，使用MOSFET實施像素電路300之各種組件。如一般熟習此項技術者將容易理解，TFT為具有閘極端子、源極端子及汲極端子之三端子電晶體。閘極端子可充當控制端子使得相對於源極端子而施加至閘極端子之電壓可接通TFT或切斷TFT。在接通狀態下，TFT允許電流自源極端子流動至汲極端子。在切斷狀態下，TFT實質上阻止任何電流自源極流動至汲極。然而，像素電路300之實施並不限於TFT或MOSFET，且亦可利用諸如雙極接面電晶體之其他電晶體。
如上文所提及，資料載入電路304用以載入與像素相關聯之資料。具體言之，資料載入電路304耦接至資料互連件(DI)305，該DI為像素陣列之同一行中的所有像素所共同的。資料互連件305係藉由對應於待載入至像素中之資料的資料電壓來激勵。在一些實施中，資料電壓可為在最小資料電壓(諸如，接地)與最大資料電壓之間的電壓。在一些實施中，待載入至像素中之資料可為像素強度值。在一些實施 中，像素強度值可與資料電壓有關。亦即，像素強度可為資料電壓之量值之函數。
資料載入電路304亦耦接至寫入啟用互連件(WEI)307，該WEI為在陣列之與相關聯於像素電路300之像素相同的列中的所有像素所共同的。當寫入啟用互連件307藉由寫入啟用電壓而被激勵時，資料載入電路304接受提供於資料互連件305上之資料。
為了實現資料載入功能，資料載入電路304包括寫入啟用電晶體308及資料儲存電容器310。寫入啟用電晶體308可為可控電晶體開關，其操作可藉由寫入啟用互連件307上之寫入啟用電壓來控制。寫入啟用電晶體308之閘極端子可耦接至寫入啟用互連件307。寫入啟用電晶體308之第一源極/汲極端子可耦接至資料互連件305，而第二源極/汲極端子可耦接至資料儲存電容器310。資料儲存電容器310可用以儲存表示由資料互連件305提供之資料的資料電壓。資料儲存電容器310之一端子耦接至寫入啟用電晶體308，而資料儲存電容器310之另一端子耦接至共同互連件(共同)309。共同互連件309將諸如接地或某一其他所選定參考電壓之共同參考電壓提供至顯示裝置之多個列及行中的像素。
如上文所提及，資料載入電路304耦接至致動電路306。具體言之，資料儲存電容器310耦接至第一致動子電路312。致動電路306亦包括經由子電路互連件315耦接至第一致動子電路312之第二致動子電路314。第一致動子電路312控管供應至光調變器302之第一致動器316之第一輸出電壓。第一致動子電路312經由第一輸出節點(Out1)320耦接至第一致動器316。第二致動子電路314控管供應至光調變器302之第二致動器322之第二輸出電壓。第二致動子電路314經由第二輸出節點(Out2)324耦接至第二致動器322。
光調變器302亦包括連接至共同互連件之擋閘端子323。可經由 共同互連件309將類似於上文關於圖2A及圖2B中所展示之擋閘裝配件200所論述之擋閘電壓Vs的擋閘電壓提供至光調變器302之擋閘端子323。在一些實施中，經由第一輸出節點320將電壓VOUT1施加至第一致動器316且經由第二輸出節點324將電壓VOUT2施加至第二致動器322，以使得|VOUT1-Vs|>Vat且|VOUT2-Vs|<Vm，擋閘323將移動至開通狀態(如上文關於圖2A及圖2B所論述之規則3中所描述)，其中Vat為致動臨限電壓且Vm為維持電壓。相反，若|VOUT2-Vs|>Vat且|VOUT1-Vs|<Vm，則擋閘323將移動至閉合狀態(參見上文所論述之規則4)。
第一致動子電路312藉由適當地將第一輸出節點320充電及放電來控制第一輸出節點320處之電壓。具體言之，第一致動子電路312包括耦接至第一輸出節點320之充電路徑及放電路徑。充電路徑包括第一預先充電電晶體328且放電路徑包括第一放電電晶體332。第一預先充電電晶體328係藉由預先充電互連件(PCH)334來控制以選擇性地允許電流自致動電壓互連件(ACT)336(其維持處於致動電壓)流動至第一輸出節點320。在一些實施中，第一預先充電電晶體328可為n型TFT。在此類實施中，當將預先充電電壓施加至預先充電互連件334時，第一預先充電電晶體328接通且允許將第一輸出節點320充電至實質上等於致動電壓互連件336上之致動電壓之電壓。當將預先充電電壓自預先充電互連件334移除時，第一預先充電電晶體328切斷且將第一輸出節點320與致動電壓互連件336上之電壓隔離。
第一放電電晶體332之汲極端子耦接至第一輸出節點320，而第一放電電晶體332之源極端子耦接至第一更新互連件338。第一放電電晶體332之閘極端子在輸入節點340處耦接至資料儲存電容器310。因此，基於資料儲存電容器310及第一更新互連件338處之電壓，第一放電電晶體332可選擇性地將第一輸出節點320處之電壓放電。
第一更新互連件338上之電壓可充當選通信號以控制第一放電電 晶體332對儲存於資料儲存電容器310上之電壓之回應的時序。舉例而言，若第一更新互連件338上之電壓為高，則防止第一放電電晶體332接通，而無關於跨越資料儲存電容器310之電壓。然而，當使第一更新互連件338上之電壓變為低時，第一放電電晶體332將基於儲存於資料儲存電容器310上之資料電壓而接通或切斷。亦即，若資料儲存電容器310上之資料電壓為高，則第一放電電晶體332接通且將第一輸出節點320上之電壓放電；然而，若資料儲存電容器310上之資料電壓為低，則第一放電電晶體332保持切斷且並不將第一輸出節點320放電。在一些實施中，第一放電電晶體332可為n型TFT。
第二致動子電路314經由第二輸出節點324耦接至第二致動器322。第二致動子電路314用以藉由選擇性地將第二輸出節點324充電及放電來控制第二輸出節點324處之電壓。詳言之，第二致動子電路314操作以使得第二輸出節點324(耦接至第二致動器322)處之電壓為第一輸出節點320(耦接至第一致動器316)上之電壓的反轉。舉例而言，若第一輸出節點320上之電壓為高，則第二致動子電路314將第二輸出節點324放電至低電壓。另一方面，若第一輸出節點320上之電壓為低，則第二致動子電路314在上文所描述之預先充電操作期間保持施加至第二輸出節點324之高電壓。
類似於第一致動子電路312，第二致動子電路314亦包括充電路徑及放電路徑。充電路徑及放電路徑係用於將第二輸出節點324充電及放電。充電路徑包括第二預先充電電晶體342且放電路徑包括第二放電電晶體344。第二預先充電電晶體342之第一源極/汲極端子耦接至致動電壓互連件336，而第二源極/汲極端子耦接至第二輸出節點324。第二預先充電電晶體342之閘極端子耦接至預先充電互連件334。當將預先充電電壓施加至預先充電互連件334時，第二預先充電電晶體342接通，從而造成將第二輸出節點324充電至致動電壓。
第二放電電晶體344之閘極端子耦接至第一輸出節點320。當第二放電電晶體344之源極及汲極端子分別耦接至第二更新互連件346及第二輸出節點324時。第二更新互連件346上之電壓用以控制第二致動子電路314對第一輸出節點320上之電壓之回應。舉例而言，若第二更新互連件346上之電壓足夠高，則第二放電電晶體344將保持切斷，而不管第一輸出節點320處之電壓。然而，當使第二更新互連件346上之電壓變為低時，第二放電電晶體344基於第一輸出節點320上之電壓而接通或切斷。舉例而言，若第一輸出節點320處於致動電壓，則第二放電電晶體344接通且將第二輸出節點324放電至第二更新互連件346上之電壓；且若第一輸出節點320上之電壓為低，則第二放電電晶體344保持切斷且維持第二輸出節點324處之電壓處於致動電壓。
像素電路300亦包括在輸入節點340處耦接於資料儲存電容器310與第二輸出節點324之間的補償電容器348。補償電容器348補償來自資料儲存電容器310之電荷之任何不合需要的損失(此情形可歸因於像素電路300內之寄生現象之存在而發生)。詳言之，在一些條件下，第一放電電晶體332之寄生閘極至汲極電容可造成資料儲存電容器310之部分或完全放電。在一些情況下，分別地或除寄生閘極至汲極電容之外，互連件寄生現象亦可造成資料儲存電容器310之放電。補償電容器348提供供在將第二輸出節點324預先充電時電荷自第二輸出節點324流動至資料儲存電容器310之路徑。具體言之，當增加預先充電互連件334上之電壓時，第二預先充電電晶體342接通。此情形造成第二輸出節點324處之電壓快速地增加至致動電壓。第二輸出節點324處之電壓之此快速上升造成補償電容器348及資料儲存電容器310傳導。可形成自第二輸出節點324經由補償電容器348及資料儲存電容器310至共同互連件309之電流路徑。此情形造成至資料儲存電容器310中之電荷注入。如下文在描述像素電路300之操作中所論述，此電荷注入補 償了來自資料儲存電容器310之電荷之損失(歸因於寄生現象)，使得資料儲存電容器310可維持處於或高於合乎需要之電壓位準。
至資料儲存電容器310中之電荷注入之量可取決於補償電容器348之大小。在一些實施中，補償電容器348可具有實質上等於第一放電電晶體332之閘極至汲極電容之電容值。在一些其他實施中，補償電容器348可具有實質上等於第一放電電晶體332之閘極至汲極電容以及用以形成及連接補償電容器348之任何互連件之電容的電容值。在一些實施中，補償電容器348可具有介於約2毫微微法拉與約18毫微微法拉之間或約5毫微微法拉與約15毫微微法拉之間或約8毫微微法拉與約12毫微微法拉之間的電容值。在一些實施中，補償電容器348可具有約10毫微微法拉之電容值。在一些實施中，補償電容器348由兩個鄰近金屬層之重疊部分形成。在一些此等實施中，補償電容器348之電容值可等於製造補償電容器348之製造技術可允許的最小值。
圖4展示用於圖3中所展示之像素電路300之實例時序圖400。詳言之，時序圖400展示兩個影像圖框F1及F2內的像素電路300之各種節點及互連件處之電壓位準。VDATA-CAP 402表示耦接至第一放電電晶體332之閘極端子的資料儲存電容器310之輸入節點340處的電壓；VPCH 404表示預先充電互連件334上之電壓；VOUT1 406表示第一輸出節點320處之電壓；VOUT2 408表示第二輸出節點324處之電壓；VUPDATE1 410表示第一更新互連件338處之電壓；且VUPDATE2 412表示第二更新互連件346處之電壓。致動互連件336處之電壓維持處於實質上恆定之致動電壓，而共同互連件309處之電壓亦維持處於實質上恆定之接地電壓。時序圖400中所展示之每一電壓大體在高值與低值之間擺動。然而，任何一電壓之高值及低值可能等於或可能不等於另一電壓之高值及低值。時序圖400中所展示的各種電壓之上升及下降時間及各種事件及轉變之間的持續時間僅為了說明，且可能並不表示像素電路 300中之各種節點及互連件處的電壓之實際時間或持續時間。
第一圖框F1在時間t0以資料載入階段開始。在資料載入階段期間，資料互連件305經牽拉至表示待載入至像素電路300中之資料之資料電壓。此後，激勵寫入啟用互連件307，以使得寫入啟用電晶體308接通。藉由接通寫入啟用電晶體308，將資料儲存電容器310充電或放電至實質上等於資料互連件305上之資料電壓的電壓VDATA-CAP 402。對於圖框F1，例如，將資料互連件305下拉至大約0V。因此，當寫入啟用電晶體308接通時，將資料儲存電容器310放電以使得跨越資料儲存電容器310之電壓實質上等於約0V。
在一些實施中，在資料載入階段期間，第二更新互連件346維持處於低電壓。因此，電壓VUPDATE2 412可維持處於約0V。然而，可在預先充電階段開始之前將第二更新互連件346升高至高電壓。可在預先充電階段期間將電壓VUPDATE2 412升高至足以將第二放電電晶體344切斷之值。當第二放電電晶體344之閘極端子處之電壓可高達致動電壓時，可將電壓VUPDATE2 412升高至實質上等於或高於致動電壓之電壓。
預先充電階段在時間t1開始。將預先充電互連件334充電至可接通第一預先充電電晶體328及第二預先充電電晶體342之電壓VPCH 404。在一些實施中，諸如圖4中所展示之實施，預先充電電壓VPCH 404等於約30V。在一些其他實施中，可將預先充電互連件334升高至不同於30V之電壓位準，諸如，介於約20V與約35V之間。接通第一預先充電電晶體328及第二預先充電電晶體342造成將第一輸出節點320及第二輸出節點324充電至致動電壓。舉例而言，如圖4中所展示，在時間t1之後，第一輸出節點320及第二輸出節點324處之電壓VOUT1 406及VOUT2 408分別實質上等於約25V之致動電壓。在一些其他實施中，VOUT1 406及VOUT2 408可等於不同於25V之致動電壓。舉 例而言，VOUT1 406及VOUT2 408可等於約17V至約32V。
在預先充電階段期間，第一更新互連件338及第二更新互連件346兩者維持處於可使得第一放電電晶體332及第二放電電晶體344不能夠對其各別閘極端子上之電壓做出回應的電壓。舉例而言，如圖4中所展示，第一更新互連件338處之電壓VUPDATE1 410維持處於約5V，而第二更新互連件346處之電壓VUPDATE2 412維持處於約30V。當第一放電電晶體332之源極端子上之電壓為約5V時(超過其閘極端子上約0V之電壓)，第一放電電晶體332保持處於切斷狀態。類似地，當第二放電電晶體344之源極端子上之電壓為約30V時(超過其閘極端子上約25V之電壓)，第二放電電晶體344亦保持處於切斷狀態。因此，第一輸出節點320及第二輸出節點324上之電壓VOUT1 406及VOUT2 408維持處於致動電壓。
在第一輸出節點320及第二輸出節點324經預先充電至致動電壓之後，預先充電互連件334上之電壓VPCH 404變為低。在一些實施中，諸如圖4中所展示之實施，電壓VPCH 404減小至0V。在一些其他實施中，可將預先充電互連件334牽拉至一不同電壓，只要該電壓足以切斷第一預先充電電晶體328及第二預先充電電晶體342即可。
像素電路300在時間t2進入更新階段。如圖4中所展示，在時間t2，將第一更新互連件338上之電壓VUPDATE1 410牽拉至低。因此，第一放電電晶體332之源極端子處之電壓亦經牽拉至低。作為回應，第一放電電晶體332可對其閘極端子處之資料電壓做出回應。當第一放電電晶體332之閘極端子處之資料電壓VDATA-CAP 402亦為低時，第一放電電晶體332保持處於切斷狀態。因此，第一輸出節點320處之電壓維持處於致動電壓。
在時間t3，第二更新互連件346上之電壓VUPDATE2 412變為低。因此，第二放電電晶體344之源極端子處之電壓亦經牽拉至低。作為回 應，第二放電電晶體344可對其閘極端子處之電壓做出回應。當第二放電電晶體344之閘極端子耦接至維持處於致動電壓之第一輸出節點320時，第二放電電晶體344接通。此情形造成第二輸出節點324之放電。因此，第二輸出節點324處之電壓VOUT2 408經牽拉至低。在一些實施中，第二輸出節點324處之電壓VOUT2 408自致動電壓至約0V之轉變可造成自資料儲存電容器310經由補償電容器348之電荷提取。在一些實施中，歸因於電荷提取產生的資料儲存電容器310之此輕微放電可有益於維持光調變器302之狀態。舉例而言，如圖4中所展示，在資料載入階段期間直至時間t1為止儲存於資料儲存電容器310處之電壓為約0V。在一些情況下，電路寄生現象可造成儲存於資料儲存電容器310上之電壓增加超過0V。舉例而言，第二輸出節點324處之電壓VOUT2 408變高可導致儲存於資料儲存電容器310上之電壓之輕微增加，如圖4中所展示。在一些此等情況下，若電壓之增加處於或高於第一放電電晶體332之臨限電壓，則第一放電電晶體332可開始傳導少量電流。若在長時間段內維持處於此狀態，則第一放電電晶體332可能不合需要地減小第一輸出節點320處之電壓VOUT1 406。電壓VOUT1 406之不合需要之減小可造成擋閘323移動至中間狀態或未知狀態。
但在電壓VOUT2 408自致動電壓至約0V之轉變期間資料儲存電容器310之輕微放電確保了歸因於電路寄生現象產生的儲存於資料儲存電容器310上之任何不合需要之電荷經由補償電容器348放電。舉例而言，如圖4中所展示，在時間t3之後，當第二輸出節點324處之電壓VOUT2 408自致動電壓轉變至約0V時，儲存於資料儲存電容器310上之不合需要之電荷經放電。因此，資料儲存電容器310處之資料電壓復原至所要電壓0V。此情形確保了第一放電電晶體332不會在任何顯著時間段內傳導上文所提及之少量電流，且確保了第一輸出節點320處之電壓VOUT1 406保持處於致動電壓，從而確保了擋閘332不會移動 至中間狀態或未知狀態。
在第一更新互連件338及第二更新互連件346兩者降低之後，光調變器302之第一致動器316保持受致動電壓激勵，而光調變器302之第二致動器322維持處於低電壓。當光調變器302之擋閘323亦維持處於低電壓時，擋閘323被朝向第一致動器316牽拉。
一旦光調變器302之第一致動器316及第二致動器322兩者穩定處於其各別狀態時，像素電路300可繼續進行光照射階段。在一些實施中，在光照射階段中，第一更新互連件338在時間t4經牽拉至其保持電壓。保持電壓通常經選擇為足以切斷第一放電電晶體332。因此，保持電壓之選擇係基於出現於第一放電電晶體332之閘極端子上之電壓。舉例而言，第一放電電晶體332之閘極端子處之電壓可在0V與由資料電壓VDATA-CAP 402達成之最高電壓位準之間擺動。因此，用於第一更新互連件338之保持電壓可實質上等於或高於藉由VDATA-CAP 402達成之約最高電壓位準。
在一些其他實施中，在光照射階段中，第一更新互連件338可維持處於其在前述更新階段期間降低至之電壓，直至正好在下一預先充電階段之前(在時間t6)為止。亦即，第一更新互連件338可維持處於約0V。
可開啟顯示器件之一或多個光源。如由像素電路300判定的光調變器302之狀態(開通或閉合)可調變由光源發出之光。
圖框F2在時間t5以資料載入階段開始。圖框F2期間之資料載入階段類似於上文針對圖框F1所描述之資料載入階段，類似之處在於：預先充電互連件334上之預先充電電壓VPCH 404維持處於低電壓且第一更新互連件338上之電壓VUPDATE1 410維持處於其保持電壓。第二更新互連件346上之電壓VUPDATE2 412維持處於低電壓。此外，適當地驅動資料互連件(DI)305及寫入啟用互連件(WEI)307以便將對應於待儲存 於像素電路300中之資料之資料電壓儲存於資料儲存電容器310上。然而，不同於圖框F1(在圖框F1中，儲存於資料儲存電容器310上之資料電壓VDATA-CAP 402為低)，在圖框F2中，儲存於資料儲存電容器310上之資料電壓VDATA-CAP 402為高。在資料載入階段結束時，且在預先充電階段開始之前，將第二更新互連件346上之電壓VUPDATE2 412升高至致動電壓。
在時間t6，像素電路300進入預先充電階段。如上文關於圖框F1所論述，在預先充電階段中，將預先充電互連件334上之電壓VPCH 404升高至一電壓以使得第一預先充電電晶體328及第二預先充電電晶體342接通。此情形造成第一輸出節點320及第二輸出節點324上之電壓VOUT1 406及VOUT2 408實質上等於致動電壓。如圖4中所展示，第一輸出節點320上之電壓VOUT1 406為來自前一圖框F1之高。第二輸出節點324上之電壓VOUT2 408(其在前一圖框F1中為低)升高至實質上等於致動電壓。
如上文所提及，補償電容器348用以補償可歸因於像素電路300內之寄生現象而發生的來自資料儲存電容器310之電荷之損失。隨著第二輸出節點324上之電壓VOUT2 408上升，電流自第二輸出節點324經由第一補償電容器348流動至資料儲存電容器310。歸因於此電流流動，將電荷注入至資料儲存電容器310中。此電荷注入造成跨越資料儲存電容器310之電壓VDATA-CAP 402上升。因此，第一放電電晶體332歸因於其閘極端子處之電荷注入而被加偏壓至較高電壓。
隨著像素電路300進行至更新階段，第一更新互連件338上之電壓VUPDATE1 410變為低，使得第一放電電晶體332可對其閘極端子處之電壓VDATA-CAP 402做出回應。當第一放電電晶體332之閘極端子上之資料電壓VDATA-CAP 402為高時，第一放電電晶體332接通。此情形造成第一輸出節點320上之電壓VOUT1 406減小。
如上文所提及，第一放電電晶體332包括寄生閘極至汲極電容。隨著第一放電電晶體332之汲極端子上之電壓VOUT1 406減小，此閘極至汲極電容可造成閘極端子上之電壓(亦即，資料儲存電容器310上之資料電壓VDATA-CAP 402)減小。諸如互連件寄生現象之其他寄生現象亦可造成資料儲存電容器310上之資料電壓VDATA-CAP 402減小。然而，當資料儲存電容器310上之資料電壓VDATA-CAP 402在前述預先充電階段期間(在時間t6開始)藉由補償電容器348而提昇時，歸因於閘極至汲極電容產生的資料電壓VDATA-CAP 402之任何不合需要之減小得以最小化。詳言之，歸因於補償電容器348產生之電壓提昇防止了資料電壓VDATA-CAP 402減小至可減緩第一放電電晶體332之切換速度(或更糟地，意外地切斷第一放電電晶體332)之位準。
圖5展示圖4中所展示之電壓之展開圖。詳言之，圖5展示在預先充電階段期間的資料電壓VDATA-CAP 402及第一輸出節點320處之電壓VOUT1 406。為了說明補償電容器348之益處，圖5亦展示(使用虛線)跨越資料儲存電容器310之電壓402a及第一輸出節點320處之電壓406a(若像素電路300並不包括補償電容器348)。圖5中所展示之相對電壓位準及時間段係用於說明性目的且並未按比例繪製。
在預先充電階段開始之前，在時間t6，跨越資料儲存電容器310之資料電壓VDATA-CAP 402為約5V，而第一輸出節點320處之電壓VOUT1 406可實質上等於致動電壓((亦即，約25V)。在時間t6，當第一輸出節點320及第二輸出節點324經預先充電時，歸因於由自第二輸出節點324經由補償電容器348之電流流動造成的電荷注入，資料電壓VDATA-CAP 402得以提昇。歸因於電荷注入產生的資料電壓VDATA-CAP 402之此增加藉由△VCOMP指示。但若補償電容器348未包括於像素電路300中，則跨越資料儲存電容器310之電壓將不會提昇。因此，跨越資料儲存電容器310之電壓402a將保持處於與時間t6之前的電壓大約相 同之電壓，亦即，保持處於約5V。
在時間t7，起始更新階段。亦即，將第一更新互連件338牽拉至低且第一放電電晶體332接通。此情形造成第一輸出節點320經由第一放電電晶體332放電，且因此，第一輸出節點320處之電壓VOUT1 406減小。歸因於第一放電電晶體332之寄生閘極至汲極電容，在第一放電電晶體332之汲極端子處減小第一輸出電壓VOUT1 406造成耦接至第一放電電晶體332之閘極端子的資料儲存電容器310之部分放電。此部分放電造成資料電壓VDATA-CAP 402減小達△VP。然而，△VP之此減小不會在t7之後不利地減小跨越資料儲存電容器310之資料電壓，此係因為資料儲存電容器310先前已提昇達△VCOMP。亦即，△VCOMP補償電壓△VP之減小。在一些實施中，可選擇補償電容器348之大小以使得所得△VCOMP大約與歸因於像素電路300中之寄生現象(包括閘極至汲極及互連件寄生現象)產生的資料電壓VDATA-CAP 402之預期之減小△VP相同。以此方式，在資料載入階段之後，VDATA-CAP 402保持實質上與跨越資料儲存電容器310之電壓相同。
然而，在無補償電容器348之情況下，電壓之達△VP之減小不可逆地減小跨越資料儲存電容器310之電壓。如圖5中所展示，在時間t7之後，資料電壓406a減小達△VP。△VP之量值可取決於若干因素，諸如第一放電電晶體332之寄生閘極至汲極電容之大小、第一輸出電壓VOUT1 402之電壓擺動、第一放電電晶體332之增益，或儲存電容器310之大小，以及設計相關因素。
如上文所提及，跨越資料儲存電容器310之減小之資料電壓的一不良影響為第一放電電晶體332之切換速度或放電速度之減小。如圖5中所展示，當不存在補償電容器348時第一放電電晶體332使第一輸出節點320處之電壓406a變為低所花費之時間藉由tP表示。然而，當存在補償電容器348時，第一放電電晶體332使第一輸出電壓VOUT1 406 變為低所花費之時間tCOMP小於tP。亦即，藉由利用補償電容器348，使第一輸出電壓VOUT1 406變為低所需之時間減小達tP-tCOMP。當第一輸出節點320處之第一輸出電壓VOUT1 406耦接至光調變器302之第一致動器316時，第一輸出電壓VOUT1 406變為低情況下之速度之改良改良了解析第一致動器316處之電壓情況下之速度。
在一些實施中，至資料儲存電容器310中之電荷之注入可僅發生於電壓VOUT2 408自低電壓(諸如，0V)轉變至高電壓(諸如，25V)時。僅當前一影像圖框中之資料電壓為低(諸如，0V)時，電壓VOUT2 408自低電壓轉變為高電壓。圖4展示前一影像圖框(影像圖框F1)中之資料電壓為低且下一影像圖框(影像圖框F2)中之資料電壓為高之情況下的實例。在此等情況下，如上文所論述，電荷注入對儲存於資料儲存電容器310中之電壓提供有益提昇。在一些實施中，在其他情況下(未圖示)，其中前一影像圖框中儲存之資料電壓為低且下一影像圖框中之資料電壓亦為低，經由補償電容器348進行之電荷注入可造成儲存於資料儲存電容器310中之電壓之輕微增加。然而，可適當地選擇補償電容器348、資料電容器310及像素電路300之其他元件之特性，以確保在經由補償電容器(此情境下)348進行之電荷注入並不會將資料儲存電容器310上之電壓增加為大於第一放電電晶體332之臨限電壓。此情形確保第一放電電晶體保持切斷，而不管電荷注入。
返回至圖4，且繼續進行更新階段，可在大約時間t8使第二更新互連件346上之第二更新電壓VUPDATE2 412變為低，以使得第二放電電晶體344可對其閘極端子處之電壓做出回應。當第二放電電晶體344之閘極端子處之第一輸出電壓VOUT1 406為低時，第一放電電晶體332保持處於切斷狀態。因此，第二輸出節點324上之第二輸出電壓VOUT2 408保持處於致動電壓。當第一致動器316處之電壓為低且第二致動器322處之電壓為高時，將維持處於低電壓之擋閘朝向第一致動器316牽 拉。
歸因於補償電容器348之存在而產生的第一放電電晶體332之切換速度之改良可減少致動光調變器302所需之時間。藉由減少像素電路300解析光調變器302之第一致動器316處之電壓所花費的時間，可較早地使第二更新互連件346上之第二更新電壓VUPDATE2變為低。具體言之，可藉由持續時間tP-tCOMP較早地使第二更新電壓VUPDATE2變為低。因為光調變器302之致動時間係部分地藉由使第一更新互連件338及第二更新互連件346變為低之間的持續時間來判定，所以光調變器302之致動時間亦得以減少。藉由減少光調變器302之致動時間，需要將影像圖框週期內之相對較短之持續時間分配給更新階段。
可按若干方式來利用在影像圖框期間可用之額外時間。在一些實施中，可減少影像圖框自身之持續時間以增加圖框速率。圖框速率之增加可減少閃爍及其他影像假影。在一些其他實施中，可利用可用之額外時間來按降低之功率操作光源。
在一些實施中，可藉由增加資料互連件305經充電至之電壓來提昇資料儲存電容器310上之資料電壓。舉例而言，並非將資料互連件305充電至5V之電壓，而是可將資料互連件充電至等於5V加上△VCOMP之電壓。因此，當寫入啟用電晶體308接通時，資料儲存電容器310將被充電至已經提昇達△VCOMP之資料電壓。然而，增加資料互連件305經充電至之電壓會增加顯示器件之功率消耗。藉由改為使用補償電容器348來提昇資料儲存電容器310上之電壓，對增加資料互連件305上之電壓之需要得以緩解。因此，可將資料互連件305充電至較低電壓，從而減少顯示器件之功率消耗。
在時間t9在更新階段結束時，以類似於上文關於影像圖框F1所描述之方式之方式，像素電路300進入光照射階段。在光照射階段中，第一更新電壓VUPDATE1 410變為高至保持電壓。保持電壓確保第一放 電電晶體332切斷，因此，保留第一致動器316處之電壓位準。
圖6展示實例控制矩陣600之示意圖。控制矩陣600適合於控制併入至圖1A之基於MEMS之顯示裝置100中的光調變器。控制矩陣600可定址像素602之陣列。每一像素602可包括光調變器604，諸如，圖2A及圖2B之雙致動器擋閘裝配件200或圖3中所展示之光調變器302。每一像素602亦可包括像素電路606，諸如圖3之像素電路300。雖然圖6展示具有兩列及兩行像素602之控制矩陣600，但應理解，控制矩陣600可包括額外列及行之像素602。
控制矩陣600包括用於控制矩陣600中之像素602之每一列的寫入啟用互連件(WEI)608及用於控制矩陣600中之像素602之每一行的資料互連件(DI)610。圖3中所展示之寫入啟用互連件307及資料互連件305為此等互連件之實例。每一寫入啟用互連件608將寫入啟用電壓源電連接至像素602之對應列中的像素602。每一資料互連件610將資料電壓源電連接至像素602之對應行中的像素602。
控制矩陣600亦包括控制矩陣600之多個列及多個行中之像素602所共同的互連件。在一些實施中，該等互連件為控制矩陣600之所有列及行中之像素602所共同的。控制矩陣600包括致動互連件(AC)612、預先充電互連件(PCH)614、共同或接地互連件(COM)616、第一更新互連件(UPD1)618及第二更新互連件(UPD2)620。在一些實施中，圖3中所展示之致動電壓互連件336、預先充電互連件334、共同互連件309、第一更新互連件338及第二更新互連件346分別為致動互連件612、預先充電互連件614、共同或接地互連件616、第一更新互連件618及第二更新互連件620之實例。因而，致動互連件612可提供用於像素電路606之操作之致動電壓，預先充電互連件614可提供用於像素電路606之操作之預先充電電壓，共同互連件616可提供用於像素電路606之操作之共同或接地參考電壓，且第一更新互連件618可將第 一更新電壓提供至像素電路606且第二更新互連件620可將第二更新電壓提供至像素電路606。每一像素電路606包括將像素電路606耦接至其各別光調變器604之兩個輸出節點622及624。每一輸出節點622及624載運控制光調變器604之兩個致動器中之一者的信號。在一些實施中，圖3中所展示之第一輸出節點320及第二輸出節點324可分別為兩個輸出節點622及624之實例。
在操作中，為了形成影像，控制矩陣600藉由依次將寫入啟用電壓施加至每一寫入啟用互連件608而允許按順序寫入控制矩陣600中之每一列。當允許寫入列時，選擇性地將表示待儲存於像素602中之資料之資料電壓施加至資料互連件610。對於允許寫入之列，寫入啟用電壓之施加使得每一像素電路606之資料載入電路能夠儲存提供於資料互連件610上之資料電壓。在將資料提供至所有列中之所有像素602之後，控制矩陣600以類似於關於上文圖3至圖5針對對應互連件所展示之方式之方式控制致動互連件612、預先充電互連件614、共同或接地互連件616、第一更新互連件618及第二更新互連件620上之電壓。
圖7展示用於使用像素電路操作雙致動器光調變器之處理程序700的實例流程圖。詳言之，處理程序700包括將一資料電壓儲存於像素電路之資料儲存元件中(階段702)，將第一輸出節點及第二輸出節點充電至一致動電壓，其中第一輸出節點及第二輸出節點耦接至光調變器(階段704)，將電荷自第二輸出節點經由補償電容器注入至資料儲存元件中(階段706)，及基於資料儲存元件上之電壓選擇性將第一輸出節點及第二輸出節點中之一者放電(階段708)。
處理程序700包括將資料電壓儲存於像素電路之資料儲存元件中(階段702)。此處理程序階段之一實例已在上文關於圖3至圖6加以論述。詳言之，圖3及圖4展示將資料電壓VDATA-CAP 402儲存於資料儲存電容器310中。藉由以下操作將資料電壓VDATA-CAP 402儲存於資料儲 存電容器310中：將資料互連件305激勵至表示待儲存於像素電路300中之資料之電壓且接著使得寫入啟用互連件305能夠接通寫入啟用電晶體308。此情形造成資料儲存電容器310充電或放電以使得跨越資料儲存電容器310之資料電壓VDATA-CAP 402實質上等於資料互連件305上之資料電壓。
處理程序700亦包括將第一輸出節點及第二輸出節點充電至致動電壓，其中第一輸出節點及第二輸出節點耦接至光調變器(階段704)。此處理程序階段之一實例已在上文關於圖3至圖6加以論述。詳言之，圖3及圖4展示將第一輸出節點320及第二輸出節點324充電至致動電壓。第一輸出節點320及第二輸出節點324耦接至光調變器302之第一致動器316及第二致動器322。將預先充電互連件334上之預先充電電壓升高以使得第一預先充電電晶體328及第二預先充電電晶體342接通。此情形導致電流自致動互連件336流動至第一輸出節點320及第二輸出節點324兩者，直至第一輸出節點320及第二輸出節點324處之電壓實質上等於致動電壓為止。
處理程序700進一步包括將電荷自第二輸出節點經由補償電容器注入至資料儲存元件中(階段706)。此處理程序階段之一實例已在上文關於圖3至圖6加以論述。詳言之，圖4及圖5展示資料儲存電容器310經注入來自第二輸出節點經由補償電容器348之電荷。如上文所論述，電荷注入減少了跨越資料儲存電容器310之電壓降低至低於不合需要之位準的風險，該情形可歸因於第一放電電晶體332之寄生電容(諸如，閘極至汲極電容)及與電路互連件相關聯之寄生現象的存在而造成。
處理程序700另外包括基於資料儲存元件上之電壓選擇性地將第一輸出節點及第二輸出節點中之一者放電(階段708)。此處理程序階段之一實例已在上文關於圖3至圖6加以論述。詳言之，圖4及圖5展 示：在時間t3及t7，基於資料儲存電容器上之電壓而將第一輸出節點320或第二輸出節點324放電。舉例而言，在時間t3，基於跨越資料儲存電容器310之低電壓將第二輸出節點324放電。然而，在時間t7，基於跨越資料儲存電容器310之高電壓將第一輸出節點320放電。在時間t7，資料儲存電容器上之電壓藉由來自補償電容器之電荷注入而提昇。此提昇之資料電壓補償來自資料儲存電容器310之電荷之任何損失(及跨越資料儲存電容器310之電壓之所得減小)。因此，防止了呈現給第一放電電晶體332之閘極端子之電壓變為不合需要地低。此情形又減少了減緩第一放電電晶體332之切換速度或意外地切斷第一放電電晶體332之風險。
圖8A及圖8B展示包括複數個顯示元件之實例顯示器件40之系統方塊圖。顯示器件40可為(例如)智慧型手機、蜂巢式或行動電話。然而，顯示器件40之相同組件或其略微變化亦說明各種類型之顯示器件，諸如電視機、電腦、平板電腦、電子閱讀器、手持型器件及攜帶型媒體器件。
顯示器件40包括外殼41、顯示器30、天線43、揚聲器45、輸入器件48及麥克風46。外殼41可由多種製造製程(包括射出成形及真空成形)中之任一者形成。另外，外殼41可由包括(但不限於)以下各者之多種材料中之任一者製成：塑膠、金屬、玻璃、橡膠及陶瓷或其組合。外殼41可包括可與不同色彩或含有不同標識、圖像或符號之其他抽取式部分互換的抽取式部分(未圖示)。
顯示器30可為如本文中所描述之多種顯示器中之任一者，包括雙穩態或類比顯示器。顯示器30亦可能能夠包括平板顯示器(諸如，電漿、電致發光(EL)顯示器、OLED、超扭轉向列(STN)顯示器、LCD或薄膜電晶體(TFT)LCD)，或非平板顯示器(諸如，陰極射線管(CRT)或其他管器件)。另外，顯示器30可包括基於機械光調變器之顯示 器，如本文中所描述。
圖8B中示意性地說明顯示器件40之組件。顯示器件40包括外殼41，且可包括至少部分圍封於其中之額外組件。舉例而言，顯示器件40包括網路介面27，該網路介面包括可耦接至收發器47之天線43。網路介面27可為可顯示於顯示器件40上之影像資料之來源。因此，網路介面27為影像源模組之一實例，但處理器21及輸入器件48亦可充當影像源模組。收發器47連接至處理器21，該處理器連接至調節硬體52。調節硬體52可經組態以調節信號(諸如，對信號進行濾波或以其他方式操縱信號)。調節硬體52可連接至揚聲器45及麥克風46。處理器21亦可連接至輸入器件48及驅動器控制器29。驅動器控制器29可耦接至圖框緩衝器28及耦接至陣列驅動器22，該陣列驅動器又可耦接至顯示器陣列30。顯示器件40中之一或多個元件(包括圖8A中未特定描繪之元件)可能能夠充當記憶體器件且能夠與處理器21通信。在一些實施中，電源供應器50可將電力提供至特定顯示器件40設計中之實質上所有組件。
網路介面27包括天線43及收發器47，使得顯示器件40可經由網路與一或多個器件通信。網路介面27亦可具有減輕(例如)處理器21之資料處理要求的一些處理能力。天線43可傳輸及接收信號。在一些實施中，天線43根據IEEE 16.11標準中的任一者或IEEE 802.11標準中之任一者傳輸及接收RF信號。在一些其他實施中，天線43根據Bluetooth®標準傳輸及接收RF信號。在蜂巢式電話之狀況下，天線43可經設計以接收分碼多重存取(CDMA)、分頻多重存取(FDMA)、分時多重存取(TDMA)、全球行動通信系統(GSM)、GSM/通用封包無線電服務(GPRS)、增強型資料GSM環境(EDGE)、陸上集群無線電(TETRA)、寬頻CDMA(W-CDMA)、演進資料最佳化(EV-DO)、1xEV-DO、EV-DO修訂A、EV-DO修訂B、高速封包存取(HSPA)、高速下行 鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、演進型高速封包存取(HSPA+)、長期演進(LTE)、AMPS或用以在無線網路(諸如，利用3G、4G或5G或其其他實施技術之系統)內通信之其他已知信號。收發器47可預處理自天線43接收之信號，使得該等信號可由處理器21接收及進一步加以操縱。收發器47亦可處理自處理器21接收之信號，使得該等信號可經由天線43自顯示器件40傳輸。
在一些實施中，收發器47可由接收器替換。另外，在一些實施中，可用可儲存或產生待發送至處理器21之影像資料的影像源來替換網路介面27。處理器21可控制顯示器件40之總操作。處理器21接收資料(諸如，來自網路介面27或影像源的經壓縮之影像資料)，且將資料處理成原始影像資料或處理成可易於處理成原始影像資料之格式。處理器21可將經處理之資料發送至驅動器控制器29或發送至圖框緩衝器28以供儲存。原始資料通常係指識別影像內之每一位置處之影像特性的資訊。舉例而言，此等影像特性可包括色彩、飽和度及灰度階。
處理器21可包括用以控制顯示器件40之操作的微控制器、CPU或邏輯單元。調節硬體52可包括用於將信號傳輸至揚聲器45及用於自麥克風46接收信號之放大器及濾波器。調節硬體52可為顯示器件40內之離散組件，或可併入於處理器21或其他組件內。
驅動器控制器29可直接自處理器21或自圖框緩衝器28取得由處理器21產生之原始影像資料且可適當地重新格式化原始影像資料以供高速傳輸至陣列驅動器22。在一些實施中，驅動器控制器29可將原始影像資料重新格式化成具有光柵狀格式之資料流，以使得該資料流具有適合於跨越顯示器陣列30掃描之時間次序。接著，驅動器控制器29將經格式化之資訊發送至陣列驅動器22。儘管驅動器控制器29常常作為獨立積體電路(IC)與系統處理器21相關聯，但此等控制器可以許多方式來實施。舉例而言，控制器可作為硬體嵌入於處理器21中、作為 軟體嵌入於處理器21中，或與陣列驅動器22一起完全整合於硬體中。
陣列驅動器22可自驅動器控制器29接收經格式化之資訊，且可將視訊資料重新格式化為一組平行波形，該組波形被每秒許多次地施加至來自顯示器之x-y顯示元件矩陣之數百且有時數千個(或更多)導線。在一些實施中，陣列驅動器22及顯示器陣列30為顯示模組之一部分。在一些實施中，驅動器控制器29、陣列驅動器22及顯示器陣列30為顯示模組之一部分。
在一些實施中，驅動器控制器29、陣列驅動器22及顯示器陣列30適合於本文中所描述的任何類型之顯示器。舉例而言，驅動器控制器29可為習知顯示控制器或雙穩態顯示控制器(諸如，機械光調變器顯示元件控制器)。另外，陣列驅動器22可為習知驅動器或雙穩態顯示驅動器(諸如，機械光調變器顯示元件控制器)。此外，顯示器陣列30可為習知顯示器陣列或雙穩態顯示器陣列(諸如，包括機械光調變器顯示元件陣列之顯示器)。在一些實施中，驅動器控制器29可與陣列驅動器22整合。此實施可用於例如行動電話、攜帶型電子器件、鐘錶或小面積顯示器之高度整合系統中。
在一些實施中，輸入器件48可經組態以允許(例如)使用者控制顯示器件40之操作。輸入器件48可包括小鍵盤(諸如，QWERTY鍵盤或電話小鍵盤)、按鈕、開關、搖臂、觸敏式螢幕、與顯示器陣列30整合之觸敏式螢幕，或壓敏或熱敏隔膜。麥克風46可組態為顯示器件40之輸入器件。在一些實施中，經由麥克風46之語音命令可用於控制顯示器件40之操作。另外，在一些實施中，語音命令可用於控制顯示參數及設定。
電源供應器50可包括多種能量儲存器件。舉例而言，電源供應器50可為可再充電電池，諸如鎳鎘電池或鋰離子電池。在使用可再充電電池之實施中，可再充電電池可為可使用來自(例如)壁式插座或光 伏打器件或陣列之電力來充電的。替代地，可再充電電池可為可無線充電的。電源供應器50亦可為可再生能源、電容器或太陽能電池(包括塑膠太陽能電池或太陽能電池漆)。電源供應器50亦可經組態以自壁式插座接收電力。
在一些實施中，控制可程式化性駐留於可位於電子顯示系統中之若干處的驅動器控制器29中。在一些其他實施中，控制可程式化性駐留於陣列驅動器22中。上文所描述之最佳化可在任何數目個硬體及/或軟體組件中實施及以各種組態實施。
如本文中所使用，提及項目之清單「中之至少一者」的片語係指彼等項目之任何組合，包括單一成員。作為實例，「a、b或c中之至少一者」意欲涵蓋：a、b、c、a-b、a-c、b-c及a-b-c。
結合本文中揭示之實施所描述之各種說明性邏輯、邏輯區塊、模組、電路及演算法處理程序可實施為電子硬體、電腦軟體或兩者之組合。硬體與軟體之互換性已大體按功能性加以描述，且於上文所描述之各種說明性組件、區塊、模組、電路及處理程序中加以說明。將此功能性實施於硬體抑或軟體中取決於特定應用及強加於整個系統上之設計約束。
用以實施結合本文中所揭示之態樣而描述的各種說明性邏輯、邏輯區塊、模組及電路之硬體及資料處理裝置可藉由通用單晶片或多晶片處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件或其經設計以執行本文中所描述之功能的任何組合來實施或執行。通用處理器可為微處理器，或任何習知處理器、控制器、微控制器或狀態機。處理器亦可實施為計算器件之組合，例如，一DSP與一微處理器之組合、複數個微處理器、一或多個微處理器結合DSP核心，或任何其他此組態。在一些實施中，特定處理程序 及方法可由給定功能所特定之電路來執行。
在一或多個態樣中，所描述之功能可以硬體、數位電子電路、電腦軟體、韌體(包括在此說明書中揭示之結構及其結構等效物)或其任何組合來實施。本說明書中所描述之標的物之實施亦可實施為編碼於電腦儲存媒體上以由資料處理裝置執行或控制資料處理裝置之操作的一或多個電腦程式(亦即，電腦程式指令之一或多個模組)。
本發明中所描述之實施之各種修改對於熟習此項技術者而言可為易於顯而易見的，且本文中所界定之一般原理可在不脫離本發明之精神或範疇的情況下應用於其他實施。因此，申請專利範圍並不意欲限於本文中所展示之實施，而應符合與本文中揭示之本發明、原理及創新特徵相一致之最廣泛範疇。
另外，一般熟習此項技術者將易於瞭解，有時為了易於描述諸圖而使用術語「上部」及「下部」，且該等術語指示對應於在經適當定向之頁面上的圖之定向的相對位置，且可能並不反映如所實施之任何器件之適當定向。
在單獨實施之情況下描述於此說明書中之某些特徵亦可在單一實施中以組合形式實施。相反地，在單一實施之情況下所描述之各種特徵亦可分別在多個實施中或以任何合適子組合實施。此外，儘管上文可能將特徵描述為以某些組合起作用且甚至最初按此來主張，但來自所主張組合之一或多個特徵在一些狀況下可自該組合刪除，且所主張組合可針對子組合或子組合之變化。
類似地，雖然在圖式中以特定次序來描繪操作，但不應將此理解為需要以所展示之特定次序或以順序次序執行此等操作，或執行所有所說明操作以達成合乎需要之結果。另外，圖式可按流程圖之形式示意性地描繪一或多個實例處理程序。然而，未描繪之其他操作可併入於示意性說明之實例處理程序中。舉例而言，可在所說明操作中之 任一者之前、之後、同時或之間執行一或多個額外操作。在某些情況下，多任務及並行處理可為有利的。此外，不應將在上文所描述之實施中的各種系統組件之分離理解為在所有實施中要求此分離，且應理解，所描述程式組件及系統可大體上一起整合於單一軟體產品中或經封裝至多個軟體產品中。另外，其他實施屬於以下申請專利範圍之範疇內。在一些狀況下，申請專利範圍中所敍述之動作可以不同次序執行且仍達成合乎需要之結果。
300‧‧‧像素電路
302‧‧‧光調變器
304‧‧‧資料載入電路
305‧‧‧資料互連件
306‧‧‧致動電路
307‧‧‧寫入啟用互連件
308‧‧‧寫入啟用電晶體
309‧‧‧共同互連件
310‧‧‧資料儲存電容器
312‧‧‧第一致動子電路
314‧‧‧第二致動子電路
315‧‧‧子電路互連件
316‧‧‧第一致動器
320‧‧‧第一輸出節點(Out1)
322‧‧‧第二致動器
323‧‧‧擋閘端子
324‧‧‧第二輸出節點(Out2)
328‧‧‧第一預先充電電晶體
332‧‧‧第一放電電晶體
334‧‧‧預先充電互連件
336‧‧‧致動電壓互連件
338‧‧‧第一更新互連件
340‧‧‧輸入節點
342‧‧‧第二預先充電電晶體
344‧‧‧第二放電電晶體
346‧‧‧第二更新互連件
348‧‧‧補償電容器

Claims (20)

  1. 一種包括用於控制一顯示元件之一電路之裝置，其包含：一資料儲存部分，其包括耦接至一資料儲存電容器之一寫入啟用開關；及一致動部分，其包括：一第一充電開關，其能夠選擇性地將一第一作用中節點耦接至一致動電壓互連件；一第一放電開關，其能夠回應於儲存於該資料儲存電容器上之一電壓而選擇性地將該第一作用中節點放電；一第二充電開關，其能夠選擇性地將一第二作用中節點耦接至該致動電壓互連件；一第二放電開關，其能夠回應於儲存於該第一作用中節點上之一電壓而選擇性地將該第二作用中節點放電；及一補償電容器，其將該第二作用中節點耦接至該資料儲存電容器之一端子及該第一放電開關。
  2. 如請求項1之裝置，其中該第一放電開關及該第二放電開關包括薄膜電晶體，且該致動部分進一步包括一第一更新互連件，該第一更新互連件能夠將一電壓施加至該第一放電開關之一源極/汲極端子，該電壓使得該第一放電電晶體能夠對儲存於該資料儲存電容器上之該電壓做出回應。
  3. 如請求項2之裝置，其中該補償電容器具有約等於該第一放電開關之一汲極至閘極寄生電容的一電容。
  4. 如請求項2之裝置，其中該補償電容器具有約等於該第一放電開關之一汲極至閘極寄生電容加上一互連件佈局寄生電容的一電容。
  5. 如請求項2之裝置，其中該補償電容器具有約等於5至15毫微微法拉之一電容。
  6. 如請求項2之裝置，其中該致動部分進一步包括一第二更新互連件，該第二更新互連件能夠將一電壓施加至該第二放電開關之一源極/汲極端子，該電壓使得該第二放電電晶體能夠對儲存於該第一作用中節點上之該電壓做出回應。
  7. 如請求項6之裝置，其進一步包含能夠進行以下操作之一控制器電路：造成在將資料載入至資料儲存部分中之一時間期間將一高電壓施加至該第一更新互連件，造成在將一資料電壓儲存於該資料儲存電容器上之後將一高電壓施加至該第二更新互連件，造成該第一充電開關及該第二充電開關接通且接著切斷以分別將該第一作用中節點及該第二作用中節點充電至實質上等於該致動電壓之一電壓，在接通且接著切斷該第一充電開關及該第二充電開關之後減小該第一更新互連件上之該電壓，及減小該第二更新互連件上之該電壓。
  8. 如請求項1之裝置，其進一步包含：一顯示器，其包括：該等顯示元件之一陣列，及該等電路之一對應陣列，一處理器，其能夠與該顯示器通信，該處理器能夠處理影像資料；及一記憶體器件，其能夠與該處理器通信。
  9. 如請求項8之裝置，該顯示器進一步包括：一驅動器電路，其能夠將至少一信號發送至該顯示器；及 一控制器，其能夠將該影像資料之至少一部分發送至該驅動器電路。
  10. 如請求項8之裝置，其進一步包括：一影像源模組，其能夠將該影像資料發送至該處理器，其中該影像源模組包括一接收器、收發器及傳輸器中之至少一者。
  11. 如請求項8之裝置，該顯示器進一步包括：一輸入器件，其能夠接收輸入資料及將該輸入資料傳達至該處理器。
  12. 一種用於使用耦接至一光調變器之一像素電路致動該光調變器之方法，該光調變器能夠在兩種離散狀態之間切換，該方法包含：將一資料電壓儲存於該像素電路之一資料儲存元件中；將一第一輸出節點及一第二輸出節點充電至一致動電壓，其中該第一輸出節點及該第二輸出節點耦接至該光調變器；將電荷自該第二輸出節點經由一補償電容器注入至該資料儲存元件中；及基於該資料儲存元件上之一電壓選擇性地將該第一輸出節點及該第二輸出節點中之一者放電。
  13. 如請求項12之方法，其中將電荷自該第二輸出節點經由該補償電容器注入至該資料儲存元件中包括注入由於將該第二輸出節點充電至該致動電壓產生之該電荷。
  14. 如請求項12之方法，其中將電荷自該第二輸出節點經由該補償電容器注入至該資料儲存元件中係在基於該資料儲存元件上之該電壓選擇性地將該第一輸出節點及該第二輸出節點中之一者放電之前執行。
  15. 如請求項12之方法，其中基於該資料儲存元件上之該電壓選擇 性地將該第一輸出節點及該第二輸出節點中之一者放電包括經由一第一放電電晶體選擇性地將該第一輸出節點放電，該第一放電電晶體之閘極端子耦接至該資料儲存元件，且其中該補償電容器耦接於該第二輸出節點與該第一放電電晶體之該閘極端子之間。
  16. 一種包括用於控制一顯示元件之一電路之裝置，其包含：資料儲存構件，其用於儲存一資料電壓；寫入啟用構件，其耦接至該資料儲存構件以用於實現該資料儲存構件上之該資料電壓之該儲存；及致動構件，其用於致動該顯示元件，該致動構件包含：第一充電構件，其用於選擇性地將一第一作用中節點耦接至一致動電壓互連件；第一放電構件，其用於回應於儲存於該資料儲存構件上之一電壓而選擇性地將該第一作用中節點放電；第二充電構件，其用於選擇性地將一第二作用中節點耦接至該致動電壓互連件；第二放電構件，其用於回應於儲存於該第一作用中節點上之一電壓而選擇性地將該第二作用中節點放電；及寄生電容補償構件，其用於回應於該第二充電構件將該第二作用中節點耦接至該致動電壓互連件而對該第一放電構件加偏壓。
  17. 如請求項16之裝置，其中該寄生電容補償構件藉由造成在該第一放電構件之一輸入處注入電荷而對該第一放電構件加偏壓。
  18. 如請求項16之裝置，其中該寄生電容補償構件包括一補償電容器，其中該補償電容器具有約等於該第一放電構件之一汲極至閘極寄生電容的一電容。
  19. 如請求項16之裝置，其中該寄生電容補償構件包括一補償電容器，其中該補償電容器具有約等於該第一放電構件之一汲極至閘極寄生電容加上一互連件佈局寄生電容的一電容。
  20. 如請求項16之裝置，其進一步包含用於控制該第一放電構件及該第二放電構件對該所儲存之資料電壓做出回應的時序之第一及第二更新構件。
TW104100086A 2014-01-06 2015-01-05 包括電荷補償電容器之數位光調變器電路 TW201541443A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461923968P 2014-01-06 2014-01-06
US14/475,112 US20150194102A1 (en) 2014-01-06 2014-09-02 Digital light modulator circuit including charge compensation capacitor

Publications (1)

Publication Number Publication Date
TW201541443A true TW201541443A (zh) 2015-11-01

Family

ID=52394380

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100086A TW201541443A (zh) 2014-01-06 2015-01-05 包括電荷補償電容器之數位光調變器電路

Country Status (3)

Country Link
US (1) US20150194102A1 (zh)
TW (1) TW201541443A (zh)
WO (1) WO2015103381A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI840644B (zh) * 2020-01-07 2024-05-01 美商思娜公司 顯示器系統及操作顯示器系統的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147357B2 (en) * 2017-04-12 2018-12-04 Wuhan China Star Optoelectronics Technology Co., Ltd. Pixel compensation circuit and display device
CN106782327B (zh) * 2017-04-14 2020-02-21 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN107578751B (zh) * 2017-09-20 2020-06-26 京东方科技集团股份有限公司 数据电压存储电路、驱动方法、液晶显示面板及显示装置
CN114863881B (zh) * 2022-04-25 2023-05-23 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519945B2 (en) * 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
WO2007145970A2 (en) * 2006-06-05 2007-12-21 Pixtronix, Inc. Circuits for controlling display apparatus
JP2013519122A (ja) * 2010-02-02 2013-05-23 ピクストロニックス・インコーポレーテッド ディスプレイ装置を制御するための回路
JP5801602B2 (ja) * 2011-05-12 2015-10-28 ピクストロニクス，インコーポレイテッド 画像表示装置
US9239457B2 (en) * 2011-07-15 2016-01-19 Pixtronix, Inc. Circuits for controlling display apparatus
US9159277B2 (en) * 2011-09-20 2015-10-13 Pixtronix, Inc. Circuits for controlling an array of light modulators of a display apparatus to generate display images

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI840644B (zh) * 2020-01-07 2024-05-01 美商思娜公司 顯示器系統及操作顯示器系統的方法

Also Published As

Publication number Publication date
US20150194102A1 (en) 2015-07-09
WO2015103381A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
US20160203801A1 (en) Low capacitance display address selector architecture
TWI622035B (zh) 包括用於控制光調制器的自調諧電路的顯示器裝置
US20170092183A1 (en) Display apparatus including pixel circuits for controlling light modulators
TWI539182B (zh) 具有機電系統（ｅｍｓ）顯示元件之裝置及其形成方法
TW201535343A (zh) 顯示控制器及玻璃上組件驅動器積體電路（ＩＣｓ）間的適應性功率效率高速資料鏈路
US20140333598A1 (en) Display Apparatus Incorporating Varying Threshold Voltage Transistors
TW201541443A (zh) 包括電荷補償電容器之數位光調變器電路
TW201513081A (zh) 經組態用於具有可變子訊框之影像形成之顯示器設備
JP2018503133A (ja) 周囲光レベルに基づく適応型画像レンダリングのための装置および方法
TW201532019A (zh) 疊接驅動器電路
WO2016094326A1 (en) Signal adjustment circuit
TW201519199A (zh) 組態以用於類比控制之數位光調變器
TW201503090A (zh) 具有電壓等化之顯示元件像素電路
JP2017504834A (ja) ディスプレイデバイスのために固定されたシャッタ電極および吊り下げられたシャッタ電極を含むｍｅｍｓアクチュエータ
TW201539034A (zh) 包括平坦化層之顯示器孔隙像素電路架構
US9378686B2 (en) Display circuit incorporating data feedback loop
US9195051B2 (en) Multi-state shutter assembly for use in an electronic display
TWI593977B (zh) 用於薄膜電晶體測試之包括虛設顯示元件的顯示裝置
US20160077327A1 (en) Light modulators incorporating centrally anchored drive electrodes